JP4080464B2 - 検証ベクタ生成方法およびこれを用いた電子回路の検証方法 - Google Patents
検証ベクタ生成方法およびこれを用いた電子回路の検証方法 Download PDFInfo
- Publication number
- JP4080464B2 JP4080464B2 JP2004207624A JP2004207624A JP4080464B2 JP 4080464 B2 JP4080464 B2 JP 4080464B2 JP 2004207624 A JP2004207624 A JP 2004207624A JP 2004207624 A JP2004207624 A JP 2004207624A JP 4080464 B2 JP4080464 B2 JP 4080464B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- verification
- description
- verification vector
- vector generation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
- G06F11/26—Functional testing
- G06F11/263—Generation of test inputs, e.g. test vectors, patterns or sequences ; with adaptation of the tested hardware for testability with external testers
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/316—Testing of analog circuits
- G01R31/3163—Functional testing
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Description
本発明は前記実情に鑑みてなされたもので、入力信号に依存することなく、容易に信頼性の高い回路検証を実現することを目的とする。
また、本発明では、アナログ回路と機能モデル単体との間の等価性検証を実現することを目的とする。
また、本発明では、機能記述の回路とレイアウト記述の回路との間の等価性検証を容易に実現することを目的とする。
また、前記検証用ベクタから、アナログ回路素子の動作状態を解析する工程と、アナログ回路が特定の動作条件になっていることを検証する工程を備えたことを特徴とする。
この方法によれば、検証しようとする回路のうちの少なくともひとつの回路から当該回路の検証ベクタを抽出し、検証ベクタを生成する工程を含み、当該回路自身から検証ベクタを抽出しているため、入力信号や検証を行う設計者の習熟度に依存することなく、信頼性の高い検証ベクタの抽出が容易である。また、検証ベクタの選択が難しいアナログ回路に対しても、回路中から検証ベクタを選択することができるため、容易に抽出可能である。さらにまた、トランジスタレベル記述に対しても、容易に検証ベクタの抽出が可能である。
この方法によれば、機能記述の回路に対しても、容易に検証ベクタの抽出が可能である。
この方法によれば、特徴ある回路を抽出しこれを検証するための検証ベクタを抽出するようにしているため、回路内に含まれる要素回路に対しても、容易に検証ベクタを生成することが可能となる。また、対象となる回路から当該回路自身を検証することができる。
この方法によれば、素子レベルでのマッチングを行うため、回路内に含まれる要素回路を抽出し、抽出された要素回路に対して、容易に検証を行うことが可能となる。
この方法によれば、機能記述から特徴ある記述を抽出することができるため、機能記述中に対して、容易に検証を行うことが可能となる。
この方法によれば、記述単位でのマッチングを行うため、機能記述内の単位記述に対しても、容易に検証を行うことが可能となる。
この方法によれば、記述単位でのマッチングを行うため、機能記述内の単位記述に対しても、容易に検証を行うことが可能となる。
この方法によれば、抽出された回路特徴に対して、容易に検証ベクタを生成することが可能となる。
この方法によれば、抽出された記述特徴に対して、容易に検証ベクタを生成することが可能となる。
この方法によれば、レイアウト記述に対して、容易に検証ベクタを生成することが可能となる。
この方法によれば、レイアウト記述に対して、トランジスタレベル記述と同様に、容易に検証ベクタを生成することが可能となる。
この方法によれば、レイアウトから抽出したトランジスタ記述に寄生素子情報が含まれていても、容易に検証ベクタを生成することが可能となる。
この方法によれば、アナログ機能記述の標準言語であるVerilog-A、 Verilog-AMSに対して、容易に検証を行うことが可能となる。
この方法によれば、スイッチ回路に対して、容易に検証ベクタを生成することが可能となる。
この方法によれば、スイッチ回路の機能記述に対して、容易に検証ベクタを生成することが可能となる。
この方法によれば、入力信号や検証を行う設計者の習熟度に依存しない回路検証が容易に可能である。
この方法によれば、容易に2つ以上の回路の等価性検証を行なうことが可能となる。また、トランジスタレベル回路、機能記述回路、レイアウト記述回路に対して、どのような組み合わせであっても回路表現の種類を問わず、容易に2つ以上の回路の等価性検証を行うことが可能となる。
この方法によれば、レイアウト記述から、回路図と等価なレベルでの回路検証を容易に行うことが可能である。
この方法によれば、寄生素子情報を含んでいても、高精度の回路検証を容易に行うことが可能である。
この方法によれば、回路図とレイアウトとの等価性検証を容易に行うことが可能である。
この方法によれば、容易に特定状態の動作検証を行うことが可能である。
この方法によれば、機能記述の回路に対して、容易に回路検証を行うことが可能である。
この方法によれば、特性あるいは機能が仕様と、等価であるか否かの検証を容易に行うことが可能である。
この方法によれば、容易に回路が特定の状態になっているか検証を行うことが可能である。
この方法によれば、いかなる場合に特定の状態を形成するかを容易に検証可能である。
この方法によれば、容易にパワーダウン状態の検証が可能である。
この方法によれば、回路情報からテスト回路を容易に生成することが可能であり、回路検証を容易に行うことが可能である。
この方法によれば、記述情報からテスト回路を容易に生成することが可能であり、回路検証を容易に行うことが可能である。
また本発明の電子回路検証方法によれば、アナログ回路または機能モデル単体でその回路自身を検証することが可能となる。この検証ベクタを用いることで、最小限の構成でアナログ回路または機能モデルの検証を行うことが可能となる。また、作成された回路検証環境を用いることで、2つ以上の回路の等価性を検証することが可能となる。等価性検証の対象の組み合わせは回路表現方法を問わず、いずれの組み合わせでも検証可能である。また、アナログ回路同士でも、機能モデル同士でも等価性を検証可能である。また、先にアナログ回路が存在し、後で機能モデルを作成するボトムアップ設計手法でも、この等価性検証法を使用することが可能となる。さらに、本発明の検証用ベクタを用いることで、最小限の構成で、アナログ回路が特定の動作条件になっていることを検証可能となる。
(実施の形態1)
図1は、本発明の電子回路の検証方法を示すフローチャートである。本実施の形態では、トランジスタレベル記述の一例としてSPICEネットリストが入力されたものとする。トランジスタレベル記述で入力された対象となる回路から特徴ある回路を抽出し、抽出された特徴ある回路を検証するベクタを抽出するようにしたことを特徴とする。
入力されたSPICEネットリストは、ルールに記載されたトポロジと同じトポロジであるかマッチングが行われる(401)。
一方回路が特定されていない場合はエラーとして処理フローを終了する。
特徴抽出(302)で回路機能が判定されると、検証ベクタが生成される(303)。
まず、検証内容が決定されたら(402)、回路機能に対してあらかじめ決められた規定の検証内容を選択する(2501)。アナログスイッチと判定された回路の規定の検証内容の例を図5に示す。これはスイッチがオンとなる条件を検証する内容であり、VDの電圧が高い条件をオンと判断することができる。これに、対象とする回路の固有情報として、あらかじめ指定された情報(2502)を加えて検証ベクタを生成する(2503)。このあらかじめ指定された対象とする回路の固有情報の例を図24に示す。
図1において、実施の形態1ではSPICEネットリストが入力された場合を想定して説明したが、本実施の形態では機能記述が入力された場合のフローを説明する。
機能記述が入力された場合の、特徴抽出(302)の詳細なフローチャートを図6に示す。
図6の記述のマッチングステップ801において入力された回路の回路機能が特定されたら、回路機能に対してあらかじめ決められた検証内容を選択する。抵抗と判定された回路の検証内容の例を図10に示す。これは抵抗の他端の電圧を上げていき、電流が抵抗値に応じて増加するかを検証する内容であり、これにより抵抗が正常に動作しているか否かを判断することができる。
図1において、実施の形態1ではSPICEネットリストが入力された場合、実施の形態2では機能モデルが入力された場合を想定して説明したが、本実施の形態ではレイアウトデータが入力された場合のフローを説明する。
図1において、前記実施の形態1ではトランジスタレベルの記述の一例としてSPICEネットリストが入力された場合の動作について説明した。実施の形態1では、入力された回路が、図16に示すような複数の回路機能が組み合わさった回路であった場合、トポロジのマッチングを行うことができなかった。
以降の処理は、実施の形態1と同様である。
図1において、実施の形態2では機能記述が入力された場合の動作を説明した。実施の形態2では、入力された回路が、図17のような複数の記述が組み合わさった回路であった場合、記述のマッチングを行うことができなかった。
本実施の形態では、この問題を解決するため、複数の記述が組み合わさった回路から、記述のマッチングルールに記載された特徴を持つ記述を部分的に抽出し、これに対して回路検証を行う方法を説明する。
発見された回路機能と記述の情報から、あらかじめ決められた検証内容を選択する(2003)。
以降の処理は、実施の形態1と同様である。
図20は、本発明の電子回路の検証方法における、2つ以上の回路に対して同じ検証ベクタで検証を行い、それらの結果を比較する検証方法のフローチャートにまとめたものである。
図20の301〜307の処理は、実施の形態1〜5と同様である(図3参照)。ここで入力された回路に対して、テストベクタを生成し(303)、テスト回路を生成し(304)、その結果を保存する(307)。
図21は本発明の電子回路の検証方法における回路が特定の状態となる条件を抽出する方法のフローチャートである。
図21において、本検証フローでは、入力端子が指定された回路が入力されると(2301)、入力端子に対して検証ベクタを入力可能なテスト回路を生成し(2302)、回路に入力する検証ベクタの組み合わせを生成する(2303)。生成された検証ベクタが入力されたテスト回路に対して各素子の動作状態を判定し(2304)、そのとき入力された回路が特定の状態になっているか否かを検証する(2305)。
B 検証ベクタ
C 接続情報
Claims (27)
- 検証ベクタが登録されたライブラリとトポロジマッチング処理部と検証ベクタ生成部を有する検証装置を用いて、少なくともひとつの回路はトランジスタレベルで記述されたアナログ回路を含む集積回路を検証するベクタの生成方法であって、
回路トポロジと前記回路トポロジに対応した検証ベクタの組を備えたライブラリを用い、
前記トポロジマッチング処理部が、前記集積回路に含まれる部分回路から、前記ライブラリに含まれる回路トポロジとマッチングするマッチング工程と、
検証ベクタ生成部が、前記特定された部分回路に対して、前記マッチングされた前記回路トポロジに対応する検証ベクタを用いて前記集積回路に対する検証ベクタを生成する工程とを有する
ことを特徴とする検証ベクタの生成方法。 - 検証ベクタが登録されたライブラリと記述マッチング処理部と検証ベクタ生成部を有する検証装置を用いて、少なくともひとつの回路は機能記述で記述されたアナログ回路を含む集積回路を検証するベクタの生成方法であって、
機能記述と前記機能記述に対応した検証ベクタの組を備えたライブラリを用い、
前記記述マッチング処理部が、前記集積回路に含まれる部分記述から、前記ライブラリに含まれる機能記述とマッチングするマッチング工程と
検証ベクタ生成部が、前記特定された部分記述に対して、前記マッチングされた機能記述に対応する検証ベクタを用いて前記集積回路に対する検証ベクタを生成する工程とを有する
ことを特徴とする検証ベクタの生成方法。 - 請求項1または請求項2に記載の検証ベクタ生成方法であって、
前記生成されるベクタは前記ライブラリに含まれている検証ベクタが含まれていることを特徴とする検証ベクタの生成方法。 - 請求項1に記載の検証ベクタ生成方法であって、
前記生成する工程は、前記回路からマッチングの対象とする素子を選択しスコープする工程と、素子レベルでの回路トポロジのマッチングを行う工程と、前記素子に対する検証内容を決定する工程と、前記検証内容に応じた検証ベクタを生成する工程とを含むことを特徴とする検証ベクタ生成方法。 - 請求項2に記載の検証ベクタ生成方法であって、
前記生成する工程は、前記回路の対象となる機能記述から特定の記述を抽出し、前記特定の記述から前記抽出された特定の記述を検証するベクタを特定のリストから抜き出す工程とを有することを特徴とする検証ベクタ生成方法。 - 請求項2に記載の検証ベクタ生成方法であって、
前記生成する工程は、前記回路から単位記述を抽出する工程と、前記単位記述での記述のマッチングを行う工程と、検証内容を決定する工程とを有することを特徴とする検証ベクタ生成方法。 - 請求項5に記載の検証ベクタ生成方法であって、
前記生成する工程は、前記回路についての前記機能記述から機能記述の単位記述に変更する工程と、前記単位記述での記述のマッチングを行う工程と、検証内容を決定する工程とを有することを特徴とする検証ベクタ生成方法。 - 請求項3に記載の検証ベクタ生成方法であって、
前記生成する工程は、
あらかじめ用意された回路特徴と検証ベクタとの対応情報とに基づいて、特定の回路を抽出する工程により抜き出された回路特徴に対し、検証ベクタを生成することを特徴とする検証ベクタ生成方法 - 請求項5に記載の検証ベクタ生成方法であって、
前記生成する工程は、
特定の記述を抽出する工程により抽出された特定の記述と、あらかじめ用意された特定の記述と検証ベクタとの対応情報に基づいて、検証ベクタを生成することを特徴とする検証ベクタ生成方法 - 請求項1に記載の検証ベクタ生成方法であって、
前記少なくとも一つの回路はレイアウト記述されていることを特徴とする検証ベクタ生成方法。 - 請求項10に記載の検証ベクタ生成方法であって、
前記生成する工程は、レイアウトから回路のトランジスタレベル記述を抽出する工程を含むことを特徴とする検証ベクタ生成方法。 - 請求項11に記載の検証ベクタ生成方法であって、
レイアウトから抽出された回路の前記トランジスタレベル記述は、寄生素子情報を含んでいることを特徴とする検証ベクタ生成方法。 - 請求項3に記載の検証ベクタ生成方法であって、
前記機能記述は、Verilog-A、Verilog-AMS記述のうち少なくとも1つであることを特徴とする検証ベクタ生成方法。 - 請求項2に記載の検証ベクタ生成方法であって、
前記特徴ある回路はアナログスイッチを意味することを特徴とする検証ベクタ生成方法。 - 請求項5に記載の検証ベクタ生成方法であって、
前記特徴ある記述はアナログスイッチを意味することを特徴とする検証ベクタ生成方法。 - 請求項1乃至15のいずれかに記載の検証ベクタ生成方法を用いて、対象となる回路の
うちの少なくともひとつの回路から当該回路の検証ベクタを生成する工程と、生成された前記検証ベクタを用いて前記回路を検証する工程とを含む回路検証方法。 - 請求項16に記載の回路検証方法であって、
前記検証する工程は、少なくとも2つ以上の回路が機能的に等価か否かを検証する工程を含むことを特徴とする回路検証方法。 - 請求項16に記載の回路検証方法であって、
前記抽出する工程は、レイアウト記述から前記回路のトランジスタレベル記述を抽出する工程を含み、
前記検証する工程は、前記回路のトランジスタレベル記述から得られた検証ベクタを用いて回路検証する工程を含むことを特徴とする回路検証方法。 - 請求項18に記載の回路検証方法であって、
前記レイアウト記述から抽出された前記回路の前記トランジスタレベル記述は、寄生素子情報を含んでいることを特徴とする回路検証方法。 - 請求項16乃至19のいずれかに記載の回路検証方法であって、
前記生成する工程は、前記回路が特定の状態となる入力条件を探索し、前記入力条件から回路が特定の状態となる検証ベクタを特定する工程を有することを特徴とする回路検証方法。 - 請求項16に記載の回路検証方法において、
前記少なくとも一つの回路は機能記述のなされた回路であり、この回路を回路検証する工程を含むことを特徴とする回路検証方法。 - 請求項16乃至21のいずれかに記載の回路検証方法であって、
前記検証する工程は、検証する工程における検証結果を比較し特性あるいは機能が仕様と等価であるか否かの結果を判断する工程を有することを特徴とする回路検証方法。 - 請求項22に記載の回路検証方法において、
前記判断する工程における結果の判断は、回路が特定の状態になっているかどうかに基づくことを特徴とする回路検証方法。 - 請求項16乃至21のいずれかに記載の回路検証方法において、
前記検証する工程は、入力信号の組み合わせを生成する工程と、回路が特定の状態かどうかを判定する工程とを備えたことを特徴とする回路検証方法。 - 請求項23の回路検証方法において、
前記特定の状態は、パワーダウン状態であることを特徴とする回路検証方法。 - 請求項16に記載の回路検証方法において、
前記検証する工程は、前記抽出する工程により生成された検証ベクタと、
特徴抽出手段により特定された回路情報とより、テスト回路を生成する工程を備えていることを特徴とする回路検証方法。 - 請求項16の回路検証方法において、
前記検証する工程は、前記抽出する工程により生成された検証ベクタと、特徴抽出手段により特定された記述情報とより、テスト回路を生成する工程を備えていることを特徴とする回路検証方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004207624A JP4080464B2 (ja) | 2004-07-14 | 2004-07-14 | 検証ベクタ生成方法およびこれを用いた電子回路の検証方法 |
US11/181,017 US20060026479A1 (en) | 2004-07-14 | 2005-07-14 | Verification vector creating method, and electronic circuit verifying method using the former method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004207624A JP4080464B2 (ja) | 2004-07-14 | 2004-07-14 | 検証ベクタ生成方法およびこれを用いた電子回路の検証方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006031277A JP2006031277A (ja) | 2006-02-02 |
JP4080464B2 true JP4080464B2 (ja) | 2008-04-23 |
Family
ID=35733807
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004207624A Expired - Fee Related JP4080464B2 (ja) | 2004-07-14 | 2004-07-14 | 検証ベクタ生成方法およびこれを用いた電子回路の検証方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US20060026479A1 (ja) |
JP (1) | JP4080464B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9223927B2 (en) | 2013-12-04 | 2015-12-29 | Samsung Electronics Co., Ltd. | Modeling system, method of modeling semiconductor device, computer-readable recording medium comprising program for performing the method |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4946588B2 (ja) * | 2007-04-17 | 2012-06-06 | 富士通株式会社 | 検証支援プログラム、該プログラムを記録した記録媒体、検証支援装置、および検証支援方法 |
US8510701B2 (en) * | 2012-01-16 | 2013-08-13 | Taiwan Semiconductor Manufacturing Co., Ltd. | Over stress verify design rule check |
CN106162635A (zh) * | 2015-04-01 | 2016-11-23 | 北京佰才邦技术有限公司 | 用户设备的认证方法和装置 |
Family Cites Families (22)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5625803A (en) * | 1994-12-14 | 1997-04-29 | Vlsi Technology, Inc. | Slew rate based power usage simulation and method |
US5638381A (en) * | 1995-07-21 | 1997-06-10 | Motorola, Inc. | Apparatus and method for deriving correspondence between storage elements of a first circuit model and storage elements of a second circuit model |
US5920490A (en) * | 1996-12-26 | 1999-07-06 | Adaptec, Inc. | Integrated circuit test stimulus verification and vector extraction system |
US6141630A (en) * | 1997-08-07 | 2000-10-31 | Verisity Design, Inc. | System and method for automated design verification |
US6311316B1 (en) * | 1998-12-14 | 2001-10-30 | Clear Logic, Inc. | Designing integrated circuit gate arrays using programmable logic device bitstreams |
US6694495B1 (en) * | 2000-09-28 | 2004-02-17 | Lsi Logic Corporation | Method of analyzing static current test vectors for semiconductor integrated circuits |
US7089517B2 (en) * | 2000-09-29 | 2006-08-08 | Advantest Corp. | Method for design validation of complex IC |
JP4118501B2 (ja) * | 2000-11-15 | 2008-07-16 | 株式会社ルネサステクノロジ | システム検証装置 |
US6603842B2 (en) * | 2001-07-24 | 2003-08-05 | Elbex Video Ltd. | Method and apparatus for connecting a television interphone monitor system to a concierge station over the internet |
US7328195B2 (en) * | 2001-11-21 | 2008-02-05 | Ftl Systems, Inc. | Semi-automatic generation of behavior models continuous value using iterative probing of a device or existing component model |
WO2003048995A1 (en) * | 2001-12-04 | 2003-06-12 | Ravi Shankar | Method of concurrent visualization of process module outputs |
US6980943B2 (en) * | 2001-12-13 | 2005-12-27 | Agilent Technologies, Inc. | Flow for vector capture |
JP3848157B2 (ja) * | 2001-12-27 | 2006-11-22 | 株式会社東芝 | Lsi設計検証装置、lsi設計検証方法、及びlsi設計検証プログラム |
US6657500B1 (en) * | 2002-01-08 | 2003-12-02 | Taiwan Semiconductor Manufacturing Company | Method and system of characterization and behavioral modeling of a phase-locked loop for fast mixed signal simulation |
US6782514B2 (en) * | 2002-01-24 | 2004-08-24 | Zenasis Technologies, Inc. | Context-sensitive constraint driven uniquification and characterization of standard cells |
US6725435B2 (en) * | 2002-01-25 | 2004-04-20 | Logicvision, Inc. | Method and program product for completing a circuit design having embedded test structures |
US7103860B2 (en) * | 2002-01-25 | 2006-09-05 | Logicvision, Inc. | Verification of embedded test structures in circuit designs |
JP3833984B2 (ja) * | 2002-10-28 | 2006-10-18 | 株式会社東芝 | テストベクタの生成装置、テストベクタの生成方法、半導体集積回路の故障解析装置、およびテストベクタを生成するためのプログラム |
US7080333B1 (en) * | 2002-10-31 | 2006-07-18 | Altera Corporation | Verifying logic synthesizers |
US20040196089A1 (en) * | 2003-04-02 | 2004-10-07 | O'donnell John J. | Switching device |
JP3814589B2 (ja) * | 2003-05-23 | 2006-08-30 | 株式会社東芝 | スイッチ回路及びバススイッチ回路 |
US7299164B2 (en) * | 2003-10-10 | 2007-11-20 | Synopsys, Inc. | Mixed-signal finite state machine models ensuring analog continuity |
-
2004
- 2004-07-14 JP JP2004207624A patent/JP4080464B2/ja not_active Expired - Fee Related
-
2005
- 2005-07-14 US US11/181,017 patent/US20060026479A1/en not_active Abandoned
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9223927B2 (en) | 2013-12-04 | 2015-12-29 | Samsung Electronics Co., Ltd. | Modeling system, method of modeling semiconductor device, computer-readable recording medium comprising program for performing the method |
Also Published As
Publication number | Publication date |
---|---|
JP2006031277A (ja) | 2006-02-02 |
US20060026479A1 (en) | 2006-02-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10380297B2 (en) | Integrated circuit design using generation and instantiation of circuit stencils | |
KR102165943B1 (ko) | 기계 학습 디자인 구현 플랫폼 | |
US11048841B2 (en) | System, method and associated computer readable medium for designing integrated circuit with pre-layout RC information | |
US8365125B1 (en) | Method and system for power distribution analysis | |
KR101679920B1 (ko) | 집적 회로 설계 방법 및 장치 | |
JPH05167046A (ja) | ファクトリ・プログラムドデバイスの製造システム及び製造方法 | |
JP4586926B2 (ja) | 回路検証装置、回路検証プログラムおよび回路検証方法 | |
CN104933214A (zh) | 集成电路设计方法和装置 | |
US7340697B2 (en) | Integrated computer-aided circuit design kit facilitating verification of designs across different process technologies | |
US7546566B2 (en) | Method and system for verification of multi-voltage circuit design | |
US10452797B2 (en) | Fault insertion for system verification | |
JP6300833B2 (ja) | シミュレーション方法およびその装置 | |
US10223485B2 (en) | Reliability verification based on combining voltage propagation with simulation | |
US20060026479A1 (en) | Verification vector creating method, and electronic circuit verifying method using the former method | |
TWI775299B (zh) | 在電子設計自動化平台上進行電壓規則檢查的電腦實施方法 | |
US20220327269A1 (en) | Computing device and method for detecting clock domain crossing violation in design of memory device | |
US9996643B2 (en) | Integrated circuit modeling method using resistive capacitance information | |
JP4855283B2 (ja) | 半導体集積回路の設計装置 | |
JP4066399B2 (ja) | 集積回路におけるホットキャリア効果のシミュレーション方法 | |
JP2007233454A (ja) | ノイズライブラリの作成方法、ノイズライブラリの作成プログラム、およびノイズライブラリの作成装置 | |
KR102674709B1 (ko) | 회로 스텐실들의 발생 및 인스턴스화를 이용한 집적 회로 설계 | |
Ribas-Xirgo et al. | On the reuse of symbolic simulation results for incremental equivalence verification of switch-level circuits | |
JP2006106997A (ja) | ネットリスト変換装置、その方法、及びそのプログラム |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20060327 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070918 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071003 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20071114 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20071121 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20071128 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071203 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20071205 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20071212 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080109 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080206 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110215 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110215 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120215 Year of fee payment: 4 |
|
LAPS | Cancellation because of no payment of annual fees |