JP5021891B2 - 半導体集積回路のパターン生成方法および半導体集積回路、その製造方法 - Google Patents
半導体集積回路のパターン生成方法および半導体集積回路、その製造方法 Download PDFInfo
- Publication number
- JP5021891B2 JP5021891B2 JP2004139835A JP2004139835A JP5021891B2 JP 5021891 B2 JP5021891 B2 JP 5021891B2 JP 2004139835 A JP2004139835 A JP 2004139835A JP 2004139835 A JP2004139835 A JP 2004139835A JP 5021891 B2 JP5021891 B2 JP 5021891B2
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- power supply
- potential side
- metal
- ground
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Description
また、本発明の半導体集積回路の製造方法は、半導体集積回路のパターンを生成する半導体集積回路のパターン生成方法を回路設計に用いて半導体集積回路を製造する半導体集積回路の製造方法であって、前記半導体集積回路のパターン生成方法は、電源配線と、グランド配線と、信号配線と、メタルパターンとを備え、前記メタルパターンが、前記電源配線または前記グランド配線のいずれか一方と電気的に接続された、上下方向に重なる複数層からなる配線構造を持つ半導体集積回路のパターン生成方法であり、前記複数層の各層において、前記電源配線とグランド配線と信号配線とを配線する過程と、前記複数層の各層において、前記各配線の空き領域に対して、電源電位側およびグランド電位側のメタルパターンを領域的に交互に区分された電源電位側領域とグランド電位側領域とにそれぞれお互いが分離された状態で生成する過程と、生成されたメタルパターンを電源電位側およびグランド電位側毎に下層と上層の間で各々viaにより接続する過程と、接続を繰り返すことにより、上下複数層にわたって電源電位側、グランド電位側のメタルパターンを接続する過程と、前記メタルパターンを前記配線する過程において配線された前記電源配線又は前記グランド配線のいずれかと接続する過程と、を含み、前記電源電位側領域とグランド電位側領域が略帯状でその延在方向を信号配線時の優先配線方向に合わすように設定するものであることを特徴とする。
以下、本発明の実施の形態を、図面をもとに説明する。本発明の設計方法を示すフローチャートを図1に示す。また、本発明の第1の実施形態における半導体集積回路の基本構成の説明図を図2および図3に示す。
次に、本発明の第2の実施の形態を図6に示す。前実施の形態では、スタンダードセルの電源メタル+1層(例ではMetal2となる)は、図2 (a)に示したような生成メタル領域形状として説明してきたが、本実施の形態では、スタンダードセルの電源メタル+1層のメタル領域の平面形状は、図6(a) のように櫛形の形状を呈する事が特徴となる。櫛歯となる部分は、スタンダードセルのPower配線に対し、その直上にMetal2生成領域が重なるような構造を持つ。なお、偶数メタル層(Metal4・Meal6)を図6(b) に、奇数メタル層(Metal3・Meal5・Meal7)を図6(c) に示す。
更に、本発明の第3の実施形態を図7に示す。この実施の形態では、メタル層毎に生成メタルの電源電位側領域(42,52,62,72)およびグランド電位側領域(43,53,63,73)の領域の大きさを変えている。換言すると積層された2つのメタル層間では領域サイズが異なるようにしている事を特徴としている。この実施形態では、各層のメタル生成領域が、図7の(a) 〜(d) にmetal2〜metal5について例示するように上層メタルになるにしたがって、段々と領域の幅が広くなっていく。スタンダードセルの電源配線はメタル幅は細く、上層のメタルはメタル幅が広い。すなわち、本実施の形態の領域設定では、上層メタルから下層メタルへと順々にメタル幅が細くなっている。
2,42,52,62,72…電源電位側領域
3,43,53,63,73…グランド側領域
4,5…メタルパターン
6…ビア(via)
7,8…メタル
9…via生成可能領域
11…via生成領域
Metal1〜Metal8…メタル層
Claims (6)
- 電源配線と、グランド配線と、信号配線と、メタルパターンとを備え、前記メタルパターンが、前記電源配線または前記グランド配線のいずれか一方と電気的に接続された、上下方向に重なる複数層からなる配線構造を持つ半導体集積回路のパターン生成方法において、
前記複数層の各層において、前記電源配線とグランド配線と信号配線とを配線する過程と、
前記複数層の各層において、前記各配線の空き領域に対して、電源電位側およびグランド電位側のメタルパターンを領域的に交互に区分された電源電位側領域とグランド電位側領域とにそれぞれお互いが分離された状態で生成する過程と、
生成されたメタルパターンを電源電位側およびグランド電位側毎に下層と上層の間で各々viaにより接続する過程と、
該接続を繰り返すことにより、上下複数層にわたって電源電位側、グランド電位側のメタルパターンを接続する過程と、
前記メタルパターンを前記配線する過程において配線された前記電源配線又は前記グランド配線のいずれかと接続する過程と、
を含み、
前記電源電位側領域とグランド電位側領域が略帯状でその延在方向を信号配線時の優先配線方向に合わすように設定することを特徴とする半導体集積回路のパターン生成方法。 - 前記電源電位側およびグランド電位側のメタルパターンは、下層の領域のうちで少なくとも1つで、櫛形の平面形状を持ち、該櫛形の背の部分が前記略帯状でその延在方向を信号配線時の優先配線方向に合わすように設定された前記電源電位側領域及びグランド電位側領域において生成された部分であり、前記櫛形の櫛歯の部分がトランジスタ部への電力供給ラインとなるより下層における電力配線及びグランド配線と平行となるように生成された部分である事を特徴とする請求項1に記載のパターン生成方法。
- 前記電源電位側領域とグランド電位側領域は、少なくとも2つのメタルパターン層間で領域サイズが異なる事を特徴とする請求項1または2に記載のパターン生成方法。
- 前記電源電位側およびグランド電位側のメタルパターンが、キャパシタ構造を備え持つ事を特徴とする請求項1〜3のいずれか1項に記載のパターン生成方法。
- 請求項1〜4のいずれかの項に記載のパターン生成方法を用いて設計・製造された電源補強された半導体集積回路。
- 半導体集積回路のパターンを生成する半導体集積回路のパターン生成方法を回路設計に用いて半導体集積回路を製造する半導体集積回路の製造方法であって、
前記半導体集積回路のパターン生成方法は、
電源配線と、グランド配線と、信号配線と、メタルパターンとを備え、前記メタルパターンが、前記電源配線または前記グランド配線のいずれか一方と電気的に接続された、上下方向に重なる複数層からなる配線構造を持つ半導体集積回路のパターン生成方法であり、
前記複数層の各層において、前記電源配線とグランド配線と信号配線とを配線する過程と、
前記複数層の各層において、前記各配線の空き領域に対して、電源電位側およびグランド電位側のメタルパターンを領域的に交互に区分された電源電位側領域とグランド電位側領域とにそれぞれお互いが分離された状態で生成する過程と、
生成されたメタルパターンを電源電位側およびグランド電位側毎に下層と上層の間で各々viaにより接続する過程と、
該接続を繰り返すことにより、上下複数層にわたって電源電位側、グランド電位側のメタルパターンを接続する過程と、
前記メタルパターンを前記配線する過程において配線された前記電源配線又は前記グランド配線のいずれかと接続する過程と、
を含み、
前記電源電位側領域とグランド電位側領域が略帯状でその延在方向を信号配線時の優先配線方向に合わすように設定するものであることを特徴とする半導体集積回路の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004139835A JP5021891B2 (ja) | 2004-05-10 | 2004-05-10 | 半導体集積回路のパターン生成方法および半導体集積回路、その製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004139835A JP5021891B2 (ja) | 2004-05-10 | 2004-05-10 | 半導体集積回路のパターン生成方法および半導体集積回路、その製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005322785A JP2005322785A (ja) | 2005-11-17 |
JP5021891B2 true JP5021891B2 (ja) | 2012-09-12 |
Family
ID=35469831
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004139835A Expired - Fee Related JP5021891B2 (ja) | 2004-05-10 | 2004-05-10 | 半導体集積回路のパターン生成方法および半導体集積回路、その製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5021891B2 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5331891B2 (ja) | 2009-09-21 | 2013-10-30 | 株式会社東芝 | 半導体装置 |
JP5603768B2 (ja) | 2010-12-28 | 2014-10-08 | 株式会社東芝 | 半導体集積回路の配線方法、半導体回路配線装置および半導体集積回路 |
JP5554303B2 (ja) | 2011-09-08 | 2014-07-23 | 株式会社東芝 | 半導体集積回路および半導体集積回路の設計方法 |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001035853A (ja) * | 1999-05-17 | 2001-02-09 | Seiko Epson Corp | 半導体装置およびその製造方法 |
JP2001203272A (ja) * | 2000-01-20 | 2001-07-27 | Matsushita Electric Ind Co Ltd | 半導体集積回路のレイアウト設計方法 |
-
2004
- 2004-05-10 JP JP2004139835A patent/JP5021891B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2005322785A (ja) | 2005-11-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10490545B2 (en) | Semiconductor device | |
JP5292005B2 (ja) | 半導体集積回路 | |
JP4837870B2 (ja) | 半導体集積回路のレイアウト設計方法 | |
WO2012056615A1 (ja) | 半導体装置 | |
JP5509599B2 (ja) | 半導体集積回路 | |
US10777505B2 (en) | Method of fabricating integrated circuit having staggered conductive features | |
JP4164056B2 (ja) | 半導体装置の設計方法及び半導体装置 | |
JP3917683B2 (ja) | 半導体集積回路装置 | |
US8359555B2 (en) | Arranging virtual patterns in semiconductor layout | |
JP4481731B2 (ja) | 自動設計方法及び半導体集積回路 | |
JP5021891B2 (ja) | 半導体集積回路のパターン生成方法および半導体集積回路、その製造方法 | |
US11646305B2 (en) | Semiconductor devices and methods of manufacturing the same | |
TW201606936A (zh) | 電路導線 | |
CN110392922B (zh) | 半导体集成电路装置 | |
JP4975398B2 (ja) | 半導体装置及びその製造方法 | |
JP2006165040A (ja) | 半導体装置及び半導体装置のパターン設計方法 | |
JP5630856B2 (ja) | 半導体装置 | |
JP2002289695A (ja) | 半導体集積回路のレイアウト方法 | |
JP4209577B2 (ja) | ビア形成領域決定方法 | |
JP4800586B2 (ja) | 半導体集積回路の設計方法 | |
WO2023127385A1 (ja) | 半導体集積回路装置 | |
JP4523290B2 (ja) | セルレイアウト、半導体集積回路装置、半導体集積回路の設計方法並びに半導体集積回路の半導体製造方法 | |
JP5126194B2 (ja) | Cmos集積回路およびフォトマスク | |
JP2001203272A (ja) | 半導体集積回路のレイアウト設計方法 | |
JP6836137B2 (ja) | 半導体装置及びそのレイアウト設計方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070416 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100202 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100204 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100405 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100817 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101018 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110823 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20111024 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120221 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120417 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120612 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120615 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150622 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |