JP5292005B2 - 半導体集積回路 - Google Patents
半導体集積回路 Download PDFInfo
- Publication number
- JP5292005B2 JP5292005B2 JP2008182689A JP2008182689A JP5292005B2 JP 5292005 B2 JP5292005 B2 JP 5292005B2 JP 2008182689 A JP2008182689 A JP 2008182689A JP 2008182689 A JP2008182689 A JP 2008182689A JP 5292005 B2 JP5292005 B2 JP 5292005B2
- Authority
- JP
- Japan
- Prior art keywords
- dummy
- cell
- basic logic
- diffusion layer
- distance
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0207—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
- H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
- H01L27/118—Masterslice integrated circuits
- H01L27/11803—Masterslice integrated circuits using field effect technology
Description
図3は、本発明の第1実施形態のダミーセル1の構成を例示する平面図である。ダミーセル1は、Nウェル8とPウェル9とを含んでいる。Nウェル8とPウェル9とは、コンタクト6に接続される2本のメタル電源配線7の間に設けられている。ダミーセル1は、Nウェル8に設けられたダミーP+拡散層4と、Pウェル9に設けられたダミーN+拡散層3とを含んでいる。また、ダミーセル1は、ダミーゲートポリシリコン(ダミーゲート電極)5を備え、そのダミーゲートポリシリコン5は、Nウェル8とPウェル9との上に配置されている。ダミーセル1のダミーP+拡散層4とダミーゲートポリシリコン5とは、トランジスタとしての機能を実現しないように配置されている。同様に、ダミーN+拡散層3とダミーゲートポリシリコン5とは、トランジスタとしての機能を実現しないように配置されている。
拡散層間距離L5=第1距離L1+第3距離L3
=第1距離L1+第1距離L1
=第3距離L3+第3距離L3
で表される値となる。また、隣り合うセル同士において、ゲート電極間の距離(電極間距離L6)は、
電極間距離L6=第2距離L2+第4距離L4
=第2距離L2+第2距離L2
=第4距離L4+第4距離L4
で表される値となる。
図6は、本発明のダミーセル1の第2実施形態の構成を例示する平面図である。一般的にダミーセル1のサイズは数種類用意されている。サイズが大きなダミーセル1には、両端の拡散層とダミーゲートポリシリコン5以外にも、データ均一化による製造容易性のためセル内部へダミーゲートポリシリコン5や拡散層を均一に配置することが望ましい。
図7は、本発明のダミーセル1の第3実施形態の構成を例示する平面図である。図7に示されているように、第3実施形態のダミーセル1は、メタル電源配線7本のダミーゲートポリシリコン5と、両端の拡散層(ダミーN+拡散層3、ダミーP+拡散層4)とを備えている。また、第3実施形態のダミーセル1は、内側の配置された3本のダミーゲートポリシリコン5に挟まれるような位置に、ダミーN+拡散層3とダミーP+拡散層4とが配置されている。
図8は、本発明の第4実施形態のデカップリングダミーセル21の構成を例示する平面図である。第4実施形態におけるデカップリングダミーセル21は、デカップリング容量付きのダミーセル1として構成されている。デカップリングダミーセル21(デカップリング容量付きのダミーセル1)は、ダイナミックIR−Dropを抑制するために配置されることが好ましい。一般的に、ダイナミックIR−Dropを抑制するための素子は、トランジスタのゲート容量を使用することで実現している。図8に示されているように、デカップリングダミーセル21は、PMOSゲート容量を用いたデカップリングセルとしてレイアウトされている。デカップリングダミーセル21のPMOSの電極22はグラウンド側に接続されている。また、ソース、ドレイン、およびバックゲート端子は電源側に接続されている。これによって、デカップリングダミーセル21は、ゲート容量としての機能を実現する。
1−1…第1ダミーセル
1−2…第2ダミーセル
1−3…第3ダミーセル
1−4…第4ダミーセル
2…基本論理セル
2−1…第1基本論理セル
2−2…第2基本論理セル
2−3…第3基本論理セル
2−4…第4基本論理セル
2−5…第5基本論理セル
2−6…第6基本論理セル
3…ダミーN+拡散層
4…ダミーP+拡散層
5…ダミーゲートポリシリコン
6…コンタクト
7…メタル電源配線
8…Nウェル
9…Pウェル
13…N+拡散層
14…P+拡散層
15…ゲートポリシリコン
16…半導体集積回路
21…デカップリングダミーセル
22…電極
101…ダミーセル
102…基本論理セル
103…N+拡散層
104…P+拡散層
105…ゲートポリシリコン
106…接続コンタクト
107…メタル電源配線
108…Nウェル
109…Pウェル
115…ダミーゲートポリシリコン
120…拡散層間距離
121…ゲート間距離
L1…第1距離
L2…第2距離
L3…第3距離
L4…第4距離
L5…拡散層間距離
L6…電極間距離
Claims (3)
- 基板と、
前記基板に配置され、論理回路の部品として機能する基本論理セルと、
前記基板に配置され、論理回路の部品としての機能を含まないダミーセルと
を具備し、
前記基本論理セルは、前記基板に形成される拡散層を含み、
前記拡散層は、前記基本論理セルが他のセルに隣接して配置されるときに、前記基本論理セルと前記他のセルとの境界からの距離が、第1長さとなる位置に設けられ、
前記ダミーセルは、前記基板に形成される拡散層をダミー拡散層として備え、
前記ダミー拡散層は、前記ダミーセルが前記他のセルに隣接して配置されるときに、前記ダミーセルと前記他のセルとの境界からの距離が、前記第1長さになる位置に設けられ、
前記基本論理セルは、さらに、ゲート電極を備え、
前記ゲート電極は、前記基本論理セルと前記他の基本論理セルとが隣接するときの境界からの距離が、第2長さとなる位置に設けられ、
前記ダミーセルは、さらに、ダミーゲート電極を備え、
前記ダミーゲート電極は、前記基本論理セルと前記ダミーセルとが隣接するときの境界からの距離が、前記第2長さになる位置に設けられ、
前記ダミー拡散層は、
前記ダミーセルの端部に近い第1辺と、
前記ダミーゲート電極に近い第2辺と
を含み、
前記第2辺は、前記ダミーゲート電極を前記基板に投影したときの投影図の端から、一定の間隔を有する位置に設けられ、
前記間隔は、前記ダミーセルをトランジスタとして機能させない長さである
半導体集積回路。 - 請求項1に記載の半導体集積回路において、
前記ダミーセルは、さらに、デカップリング容量を含む
半導体集積回路。 - 請求項1又は2に記載の半導体集積回路において、
前記ダミーセルが、前記基本論理セルと他の基本論理セルとの間に配置されるとき、
前記ダミー拡散層は、
前記基本論理セルに近い位置に配置される第1ダミー拡散層と、
前記他の基本論理セルに近い位置に配置される第2ダミー拡散層と
を含み、
前記第1ダミー拡散層は、前記拡散層との距離が第1長さになる位置に設けられ、
前記第2ダミー拡散層は、前記他の拡散層との距離が前記第2長さになる位置に設けられる
半導体集積回路。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008182689A JP5292005B2 (ja) | 2008-07-14 | 2008-07-14 | 半導体集積回路 |
US12/458,276 US8203173B2 (en) | 2008-07-14 | 2009-07-07 | Semiconductor integrated circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008182689A JP5292005B2 (ja) | 2008-07-14 | 2008-07-14 | 半導体集積回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010021469A JP2010021469A (ja) | 2010-01-28 |
JP5292005B2 true JP5292005B2 (ja) | 2013-09-18 |
Family
ID=41504355
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008182689A Expired - Fee Related JP5292005B2 (ja) | 2008-07-14 | 2008-07-14 | 半導体集積回路 |
Country Status (2)
Country | Link |
---|---|
US (1) | US8203173B2 (ja) |
JP (1) | JP5292005B2 (ja) |
Families Citing this family (23)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010062475A (ja) * | 2008-09-05 | 2010-03-18 | Nec Electronics Corp | レイアウトパターン生成方法、半導体装置の製造方法、プログラム、レイアウトパターン生成装置 |
JP5331195B2 (ja) * | 2009-10-19 | 2013-10-30 | パナソニック株式会社 | 半導体装置 |
JP5594294B2 (ja) | 2009-12-25 | 2014-09-24 | パナソニック株式会社 | 半導体装置 |
US8399928B2 (en) | 2010-05-18 | 2013-03-19 | Panasonic Corporation | Semiconductor device |
JP5325162B2 (ja) * | 2010-05-18 | 2013-10-23 | パナソニック株式会社 | 半導体装置 |
JP2012064854A (ja) * | 2010-09-17 | 2012-03-29 | Toshiba Corp | 半導体装置 |
JP5947580B2 (ja) * | 2012-03-23 | 2016-07-06 | ローム株式会社 | デカップルキャパシタセル、セルベースic、セルベースicのレイアウトシステムおよびレイアウト方法 |
KR101913316B1 (ko) * | 2012-06-04 | 2018-10-31 | 삼성전자주식회사 | 디커플링 커패시터 및 더미 트랜지스터를 갖는 반도체 소자 |
US8759885B1 (en) * | 2013-04-30 | 2014-06-24 | Freescale Semiconductor, Inc. | Standard cell for semiconductor device |
CN108630607B (zh) | 2013-08-23 | 2022-04-26 | 株式会社索思未来 | 半导体集成电路装置 |
KR102122458B1 (ko) | 2013-11-19 | 2020-06-12 | 삼성전자주식회사 | 반도체 소자의 패턴을 디자인하는 방법 |
US9799575B2 (en) * | 2015-12-16 | 2017-10-24 | Pdf Solutions, Inc. | Integrated circuit containing DOEs of NCEM-enabled fill cells |
US10199283B1 (en) | 2015-02-03 | 2019-02-05 | Pdf Solutions, Inc. | Method for processing a semiconductor wager using non-contact electrical measurements indicative of a resistance through a stitch, where such measurements are obtained by scanning a pad comprised of at least three parallel conductive stripes using a moving stage with beam deflection to account for motion of the stage |
JP6396834B2 (ja) * | 2015-03-23 | 2018-09-26 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
US10204920B2 (en) | 2015-04-09 | 2019-02-12 | Samsung Electronics Co., Ltd. | Semiconductor device including polygon-shaped standard cell |
KR102321605B1 (ko) * | 2015-04-09 | 2021-11-08 | 삼성전자주식회사 | 반도체 장치의 레이아웃 설계 방법 및 그를 이용한 반도체 장치의 제조 방법 |
US10978438B1 (en) | 2015-12-16 | 2021-04-13 | Pdf Solutions, Inc. | IC with test structures and E-beam pads embedded within a contiguous standard cell area |
US9905553B1 (en) | 2016-04-04 | 2018-02-27 | Pdf Solutions, Inc. | Integrated circuit containing standard logic cells and library-compatible, NCEM-enabled fill cells, including at least via-open-configured, AACNT-short-configured, GATECNT-short-configured, and metal-short-configured, NCEM-enabled fill cells |
KR102599801B1 (ko) * | 2016-05-11 | 2023-11-08 | 삼성전자주식회사 | 레이아웃 디자인 시스템 및 이를 이용하여 제조한 반도체 장치 |
US10096530B1 (en) | 2017-06-28 | 2018-10-09 | Pdf Solutions, Inc. | Process for making and using a semiconductor wafer containing first and second DOEs of standard cell compatible, NCEM-enabled fill cells, with the first DOE including merged-via open configured fill cells, and the second DOE including stitch open configured fill cells |
US11328899B2 (en) | 2019-10-01 | 2022-05-10 | Pdf Solutions, Inc. | Methods for aligning a particle beam and performing a non-contact electrical measurement on a cell using a registration cell |
US11340293B2 (en) | 2019-10-01 | 2022-05-24 | Pdf Solutions, Inc. | Methods for performing a non-contact electrical measurement on a cell, chip, wafer, die, or logic block |
US20230095459A1 (en) * | 2021-09-28 | 2023-03-30 | Arm Limited | Logic Cell Structure with Diffusion Box |
Family Cites Families (26)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5892249A (en) * | 1996-02-23 | 1999-04-06 | National Semiconductor Corporation | Integrated circuit having reprogramming cell |
JP3311244B2 (ja) * | 1996-07-15 | 2002-08-05 | 株式会社東芝 | 基本セルライブラリ及びその形成方法 |
US6281049B1 (en) * | 1998-01-14 | 2001-08-28 | Hyundai Electronics Industries Co., Ltd. | Semiconductor device mask and method for forming the same |
US6321371B1 (en) * | 1999-07-01 | 2001-11-20 | Agilent Technologies, Inc. | Insertion of spare logic gates into the unused spaces between individual gates in standard cell artwork |
US6563148B2 (en) * | 2000-04-19 | 2003-05-13 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device with dummy patterns |
JP2002368080A (ja) * | 2001-06-05 | 2002-12-20 | Hitachi Ltd | 半導体集積回路装置およびその製造方法 |
JP2004288685A (ja) | 2003-03-19 | 2004-10-14 | Nec Micro Systems Ltd | 半導体集積回路のレイアウト設計方法およびレイアウト設計用プログラム |
JP2004342757A (ja) * | 2003-05-14 | 2004-12-02 | Toshiba Corp | 半導体集積回路及びその設計方法 |
JP4204444B2 (ja) * | 2003-11-04 | 2009-01-07 | パナソニック株式会社 | 半導体集積回路の設計方法 |
JP2005268610A (ja) * | 2004-03-19 | 2005-09-29 | Matsushita Electric Ind Co Ltd | スタンダードセルの設計方法及び半導体集積回路 |
JP2005340461A (ja) * | 2004-05-26 | 2005-12-08 | Sharp Corp | 半導体集積回路装置 |
JP4248451B2 (ja) * | 2004-06-11 | 2009-04-02 | パナソニック株式会社 | 半導体装置およびそのレイアウト設計方法 |
JP4778689B2 (ja) * | 2004-06-16 | 2011-09-21 | パナソニック株式会社 | 標準セル、標準セルライブラリおよび半導体集積回路 |
JP4164056B2 (ja) * | 2004-09-15 | 2008-10-08 | 松下電器産業株式会社 | 半導体装置の設計方法及び半導体装置 |
JP2007012855A (ja) * | 2005-06-30 | 2007-01-18 | Matsushita Electric Ind Co Ltd | 半導体集積回路、標準セル、標準セルライブラリ、半導体集積回路の設計方法および半導体集積回路の設計装置 |
JP2007081338A (ja) * | 2005-09-16 | 2007-03-29 | Renesas Technology Corp | 半導体集積回路および半導体集積回路の設計方法 |
JP2007141971A (ja) * | 2005-11-15 | 2007-06-07 | Matsushita Electric Ind Co Ltd | 半導体集積回路の設計方法 |
JP5091462B2 (ja) * | 2006-01-19 | 2012-12-05 | パナソニック株式会社 | セルおよび半導体装置 |
JP2007311491A (ja) * | 2006-05-17 | 2007-11-29 | Toshiba Corp | 半導体集積回路 |
JP2008004796A (ja) * | 2006-06-23 | 2008-01-10 | Matsushita Electric Ind Co Ltd | 半導体装置および回路素子レイアウト方法 |
US7759182B2 (en) * | 2006-11-08 | 2010-07-20 | Texas Instruments Incorporated | Dummy active area implementation |
JP2008235350A (ja) * | 2007-03-16 | 2008-10-02 | Matsushita Electric Ind Co Ltd | 半導体集積回路 |
US8053346B2 (en) * | 2007-04-30 | 2011-11-08 | Hynix Semiconductor Inc. | Semiconductor device and method of forming gate and metal line thereof with dummy pattern and auxiliary pattern |
JP5638760B2 (ja) * | 2008-08-19 | 2014-12-10 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
US7919792B2 (en) * | 2008-12-18 | 2011-04-05 | Taiwan Semiconductor Manufacturing Company, Ltd. | Standard cell architecture and methods with variable design rules |
US8314635B2 (en) * | 2009-01-22 | 2012-11-20 | Taiwan Semiconductor Manufacturing Company, Ltd. | Methods for forming programmable transistor array comprising basic transistor units |
-
2008
- 2008-07-14 JP JP2008182689A patent/JP5292005B2/ja not_active Expired - Fee Related
-
2009
- 2009-07-07 US US12/458,276 patent/US8203173B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
US20100006896A1 (en) | 2010-01-14 |
US8203173B2 (en) | 2012-06-19 |
JP2010021469A (ja) | 2010-01-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5292005B2 (ja) | 半導体集積回路 | |
US8035169B2 (en) | Semiconductor device with suppressed crystal defects in active areas | |
US8410526B2 (en) | Semiconductor integrated circuit device with reduced cell size | |
US8053346B2 (en) | Semiconductor device and method of forming gate and metal line thereof with dummy pattern and auxiliary pattern | |
TW201804347A (zh) | 標準胞元佈局及設置多個標準胞元的方法 | |
WO2009130844A1 (ja) | 標準セルのレイアウト構造、標準セルライブラリ、及び半導体集積回路のレイアウト構造 | |
US20100181600A1 (en) | Programmable Transistor Array Design Methodology | |
JP5509599B2 (ja) | 半導体集積回路 | |
CN103035639A (zh) | 集成电路及其设计方法 | |
JP5357476B2 (ja) | 半導体集積回路装置の製造方法 | |
TWI791904B (zh) | 半導體裝置和積體電路佈局設計修改方法 | |
JP2008027934A (ja) | 半導体装置及びその製造方法 | |
JP2008118004A (ja) | 半導体集積回路 | |
JP2007036194A (ja) | デバイス性能の不整合低減方法および半導体回路 | |
JP2006245390A (ja) | 半導体集積回路装置およびその製造方法 | |
KR101770585B1 (ko) | 저항 어레이 및 이를 포함하는 반도체 장치 | |
US20230268336A1 (en) | Semiconductor device | |
CN112635457A (zh) | 半导体装置及其制造方法 | |
JP2009094201A (ja) | 半導体集積回路装置 | |
JP2005340461A (ja) | 半導体集積回路装置 | |
KR100435132B1 (ko) | 반도체 장치 | |
JP2006253498A (ja) | 半導体集積回路装置 | |
TW202320177A (zh) | 積體電路裝置及製造方法 | |
JP2011199034A (ja) | 半導体装置 | |
US8307318B2 (en) | Method of configuring a semiconductor integrated circuit involving capacitors having a width equal to the length of active resistors |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110401 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130315 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130321 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130509 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130527 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130610 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |