TW201804347A - 標準胞元佈局及設置多個標準胞元的方法 - Google Patents

標準胞元佈局及設置多個標準胞元的方法 Download PDF

Info

Publication number
TW201804347A
TW201804347A TW106118260A TW106118260A TW201804347A TW 201804347 A TW201804347 A TW 201804347A TW 106118260 A TW106118260 A TW 106118260A TW 106118260 A TW106118260 A TW 106118260A TW 201804347 A TW201804347 A TW 201804347A
Authority
TW
Taiwan
Prior art keywords
standard cells
standard
active
standard cell
floating gate
Prior art date
Application number
TW106118260A
Other languages
English (en)
Inventor
烏里奇 亨斯
麥克 利爾
納特 珍
雷納 曼恩
Original Assignee
格羅方德半導體公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 格羅方德半導體公司 filed Critical 格羅方德半導體公司
Publication of TW201804347A publication Critical patent/TW201804347A/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0207—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823878—Complementary field-effect transistors, e.g. CMOS isolation region manufacturing related aspects, e.g. to avoid interaction of isolation region with adjacent structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/118—Masterslice integrated circuits
    • H01L27/11803—Masterslice integrated circuits using field effect technology
    • H01L27/11807—CMOS gate arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/118—Masterslice integrated circuits
    • H01L27/11803—Masterslice integrated circuits using field effect technology
    • H01L27/11807—CMOS gate arrays
    • H01L2027/11868—Macro-architecture
    • H01L2027/11874—Layout specification, i.e. inner core region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823807—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the channel structures, e.g. channel implants, halo or pocket implants, or channel materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • General Engineering & Computer Science (AREA)
  • Ceramic Engineering (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

本發明提供一種積體電路產品，其包括多個標準胞元，該多個標準胞元的各標準胞元與該多個標準胞元的至少一個其它標準胞元毗連；跨該多個標準胞元連續延展的連續主動區；通過中間擴散間斷來分開的至少兩個主動區，其中，各標準胞元包含至少一個PMOS裝置及至少一個NMOS裝置，該至少一個PMOS裝置設於該連續主動區中及上面，並且該至少一個NMOS裝置設於該至少兩個主動區中及上面。

Description

標準胞元佈局及設置多個標準胞元的方法
本發明關於標準胞元(cell)佈局，以及關於設置多個標準胞元的方法，並且更尤指設計具有跨多個標準胞元連續延展的連續主動區、及通過中間擴散間斷(intermediate diffusion break)分開的至少兩個主動區的標準胞元佈局。
半導體積體電路(IC)中現有的標準胞元庫主要含有以金屬氧化物半導體(MOS)環境為基礎的邏輯胞元佈局，尤其是以互補式金屬氧化物半導體(CMOS)環境為基礎。大體上，標準胞元庫代表標準胞元的集合，其中標準胞元是典型藉助電腦輔助設計(CAD)應用程式來設計的電晶體、或非特定邏輯閘集合的預先設計的佈局。標準胞元通常是通過置放與繞線工具按照特定方式來互連或配線，以在特定應用IC(application specific IC；ASIC)中進行特定類型的邏輯操作。
現有的ASIC佈局典型為通過配置成數條相鄰列(row)的邏輯胞元的陣列(array)來界定。諸如PMOS與 NMOS電晶體裝置等邏輯胞元的元件通過貫孔與金屬層來配線，以便形成進行諸如INVERTER、AND、OR、NAND、NOR、XOR、XNOR、及類似者等布林(Boolean)與邏輯功能的單純邏輯(NMOS與PMOS)閘。在互連佈局的設計中，必須觀察積體電路設計規則，舉例如電晶體寬度的最小寬度、金屬跡線的最小寬度、及類似者。
在用於設計積體電路的設計程式中，標準胞元庫的標準胞元擷取自標準胞元庫，並且置放到所欲位置內，後面跟著繞線步驟，用以將所置放的標準胞元彼此連接，並且與半導體晶片上的其它電路連接。將標準胞元置放到半導體晶片上的所欲位置內時，要遵循預定義的設計規則，亦即，界定主動區與胞元邊界相隔間距的規則，使得標準胞元一經置放成毗連配置，鄰接胞元的主動區便受適當置放，不會招致面積損失。本文中，介於諸鄰接標準胞元的諸主動區之間的保留空間、及介於該等主動區與胞元邊界之間的保留空間導致標準胞元的面積顯著增加。倘若主動區與胞元邊界隔開，該等主動區將不會在彼此毗連置放標準胞元時結合，導致具有不同結晶結構或熱膨脹係數的不同材料的介面(interface)附近的材料中出現應力相關問題。舉例而言，在胞元內，與連至周圍絕緣材料的介面接近的主動區的材料(諸如淺溝槽隔離(shallow trench isolation；STI)區)中出現的應力，應變可能在該胞元內生成，該應變影響標準胞元內的NMOS與PMOS裝置的效能，對其輸出效能造成不理想的變異。現有的標準胞元可包括 非主動區，例如STI區，其圍繞標準胞元內的主動區。若標準胞元具有超過兩階段，則非主動區通常作用為將諸主動區彼此隔離，並且在區塊層級於諸標準胞元之間形成胞元邊界。主動區大體上代表上待形成半導體裝置的半導體基板材料的離散島，這些離散島是在半導體基板中通過STI區所界定。
希望提供一種標準胞元佈局、及一種設置多個標準胞元的方法，使得電晶體效能在接近擴散邊緣處(即介於主動區與非主動區之間的介面)的衰減得以降低(若不得避免的話)。
以下介紹本發明的簡化概要，以便對本發明的一些態樣有基本的瞭解。本概要並非本發明的詳盡概述。用意不在於指認本發明的重要或關鍵要素，或敘述本發明的範疇。目的僅在於以簡化形式介紹一些概念，作為下文更詳細說明的引言。
在本發明的第一態樣中，提供一種標準胞元佈局。根據本文中的一些說明性具體實施例，該標準胞元佈局包括多個標準胞元，該多個標準胞元的各標準胞元與該多個標準胞元的至少一個其它標準胞元毗連；跨該多個標準胞元連續延展的連續主動區；通過中間擴散間斷來分開的至少兩個主動區，其中各標準胞元包含至少一個PMOS裝置及至少一個NMOS裝置，該至少一個PMOS裝置設於該連續主動區中及上面，並且該至少一個NMOS裝 置設於該至少兩個主動區中及上面。
在本發明的第二態樣中，提供一種設置多個標準胞元的方法。根據本文中的一些說明性具體實施例，該設置多個標準胞元的方法包括在毗連配置中置放至少兩個標準胞元，該至少兩個標準胞元各具有至少兩個主動區，其中該至少兩個標準胞元的各標準胞元具有至少一個PMOS裝置及至少一個NMOS裝置，其中，該至少兩個標準胞元一經置放成毗連配置，便形成跨該至少兩個標準胞元連續延展的連續主動區，其中該至少兩個毗連標準胞元包含通過中間擴散間斷來分開的至少兩個主動區，以及其中該至少一個PMOS裝置設於該連續主動區中及上面，並且該至少一個NMOS裝置設於該至少兩個主動區中及上面。
100‧‧‧標準胞元佈局
110、120至126、130至136、140至147‧‧‧主動區
110a至110e、120a至120e‧‧‧標準胞元
130a至130e、140a至140e‧‧‧標準胞元
122b、122c1、122c2‧‧‧擴散區
150、150a、150b、178‧‧‧閘極線
152‧‧‧間隔或接觸
153、154‧‧‧間隔
160‧‧‧切口
172、173‧‧‧接觸
174、183‧‧‧接觸結構
176、181‧‧‧浮動閘極
本發明可搭配附圖參照以下說明來瞭解，其中相似的參考元件符號表示相似的元件，並且其中：第1圖根據本發明的一些說明性具體實施例，在示意性俯視圖中示意性繪示標準胞元佈局；第2圖在示意性俯視圖中示意性繪示第1圖的標準胞元佈局更進階的情況；第3圖在示意性俯視圖中示意性繪示第1圖及第2圖的標準胞元佈局再更進階的情況；以及第4圖在示意性俯視圖中示意性繪示第1圖至第3圖的標準胞元佈局再更進階的情況。
儘管本文所揭示的專利目標易受各種修改和替代形式所影響，其特定具體實施例仍已通過圖式中的實施例予以表示並且在本文中予以詳述。然而，應瞭解的是，本文中特定具體實施例的說明用意不在於將本發明限制於所揭示的特定形式，相反地，如隨附申請專利範圍所界定，用意在於涵蓋落於本發明的精神及範疇內的所有修改、均等例、及替代方案。
下面說明本發明的各項說明性具體實施例。為了澄清，本說明書中並未說明實際實作態樣的所有特徵。當然，將會領會旳是，在開發任何此實際具體實施例時，必須做出許多實作態樣特定決策才能達到開發者的特定目的，例如符合系統有關及業務有關的限制條件，這些限制條件會隨實作態樣不同而變。此外，將瞭解的是，此一開發努力可能複雜且耗時，雖然如此，仍會是受益於本發明的所屬領域技術人員的例行工作。
本發明現將參照附圖作說明。各種結構、系統及裝置在圖式中只是為了闡釋而繪示，為的是不要因所屬領域技術人員眾所周知的細節而混淆本發明。雖然如此，仍將附圖包括進來以說明並闡釋本發明的說明性實施例。本文中使用的字組及片語應瞭解並詮釋為與所屬領域技術人員瞭解的字組及片語具有一致的意義。與所屬領域技術人員瞭解的通常或慣用意義不同的詞彙或片語(即定義)的特殊定義，用意不在於通過本文詞彙或片語的一致性 用法提供暗示。就一詞彙或片語用意在於具有特殊意義的方面來說，即有別於所屬領域技術人員瞭解的意義，此一特殊定義應會按照為此詞彙或片語直接且不含糊地提供此特殊定義的定義方式，在本說明書中明確提出。
在各項態樣中，本發明關於一種形成電容器結構的方法，並且關於一種電容器結構，其中該等電容器結構整合於晶片上或中。根據本發明的一些說明性具體實施例，電容器結構可實質代表金屬-絕緣體-金屬(metal-insulator-metal；MIM)結構。提及MIM結構時，所屬領域技術人員將瞭解的是，雖然使用“MIM結構”這個措辭，用意並非限制於含金屬電極材料。
本發明的諸如PMOS與NMOS裝置等半導體裝置可關於通過使用先進技術所製造的結構，亦即半導體裝置可通過應用於小於100nm技術節點的技術來製造，例如，小於50nm或小於35nm的技術節點，例如：22nm或更小的技術節點。所屬領域技術人員將瞭解的是，根據本發明，可施用小於或等於45nm(例如：22nm或更小的技術節點)的基本規範。所屬領域技術人員將瞭解的是，本發明提出的電容器結構的最小長度尺寸及/或寬度尺寸小於100nm，例如，小於50nm或小於35nm或小於22nm。舉例而言，本發明可提供通過使用45nm或更小(例如，22nm或甚至更小)的技術來製造的結構。然而，本文中關於可能技術節點的敘述不應視為構成現揭專利目標的限制。
根據一些說明性具體實施例，半導體裝置可 在諸如主體基板(例如：所屬技術領域已知的半導體主體材料)或FDSOI基板的基板中及上面實施。大體上，FDSOI基板可具有佈置於埋置型絕緣材料層上的薄(主動)半導體層，其進而可形成於基板材料上。根據本文中的一些說明性具體實施例，半導體層可包含矽、矽鍺及類似者其中一者。埋置型絕緣材料層可包含絕緣材料，例如：氧化矽或氮化矽。半導體基板材料可以是如所屬技術領域當作基板使用的基底材料，例如：矽、矽鍺及類似者。所屬領域技術人員將瞭解的是，根據FDSOI基板，半導體層可具有約20nm或更小的厚度，而埋置型絕緣材料層可具有約145nm的厚度，或根據先進技術，埋置型絕緣材料層可具有範圍自10nm至30nm的厚度。舉例而言，在本發明的一些說明性具體實施例中，半導體層可具有6nm至10nm的厚度。
雖然半導體裝置可通過MOS裝置來提供，“MOS”這個措辭仍未暗喻對本文中所揭示專利目標的任何限制，亦即MOS裝置未受限於金屬氧化物半導體組態，而是亦可包含半導體-氧化物-半導體組態及類似者。
第1圖示意性繪示包含多個標準胞元110a、110b、110c、110d、110e、120a、120b、120c、120d、120e、130a、130b、130c、130d、130e、140a、140b、140c、140d及140e的標準胞元佈局100。可將這多個標準胞元的標準胞元設置成毗連配置，其中多個標準胞元的各標準胞元可毗連多個標準胞元的至少一個其它標準胞元。舉例而言，多個標準胞元的標準胞元可設置成毗連的列，各列內的標 準胞元與該列的標準胞元中的至少一個其它標準胞元毗連。
請參閱第1圖，標準胞元110a、110b、110c、110d及110e可設置成使得標準胞元110a可毗連標準胞元110b，其進而可毗連標準胞元110c，其進而可毗連標準胞元110d，其進而可毗連標準胞元110e。
類似的是，標準胞元120a、120b、120c、120d及120e可設置成一列的標準胞元，其中標準胞元120a可毗連標準胞元120b，其進而可毗連標準胞元120c，其進而可毗連標準胞元120d，其進而可毗連標準胞元120e。
類似的是，標準胞元130a、130b、130c、130d及130e可設置成一列，其中標準胞元130a可毗連標準胞元130b，其進而可毗連標準胞元130c，其進而可毗連標準胞元130d，其進而可毗連標準胞元130e。
類似的是，標準胞元140a、140b、140c、140d及140e可設於一列的標準胞元中，其中標準胞元140a可毗連標準胞元140b，其進而可毗連標準胞元140c，其進而可毗連標準胞元140d，其進而可毗連標準胞元140e。
請參閱第1圖，各個列至少有一些標準胞元可經過設置以形成一行的標準胞元，舉例如設置成一行的標準胞元110a、120a及130a。
根據本發明的一些特殊說明性具體實施例，一列內的各標準胞元可具有相等的寬度尺寸，亦即，就各列內的所有標準胞元，沿著第1圖中的垂直方向所測量的 尺寸可相同。相比之下，第1圖中的水平方向可表示與沿著各列設置的多標準胞元的方向垂直的方向。
根據本發明的一些說明性具體實施例，各個標準胞元110a至140e可代表選自於預定義標準胞元庫的合適的標準胞元。雖然可在第1圖中按照非常示意性的方式來繪示這些標準胞元，尤其是為求清楚而將標準胞元佈局的細節省略的方式，所屬領域技術人員將瞭解的是，目的只是為了說明。所屬領域技術人員在完整閱讀本發明之後將瞭解的是，標準胞元110a至140e可使用任何現有的積體電路佈局來實施，其經組配以諸如AND、OR、XOR、XNOR或NOT等用以提供一些實施例的布林邏輯功能，或諸如正反器或閂鎖器等用以提供一些實施例的儲存功能。
根據本發明的一些說明性具體實施例，如第1圖所示，各標準胞元110a至140e可包含形成於一或多個擴散層內的至於兩個主動擴散區。根據本發明的一些特殊說明性具體實施例，主動擴散區可代表設於半導體基板內的主動擴散區，諸如在FDSOI應用的情況下可設於FDSOI基板內，或在主體應用的情況下可設於主體基板內，一經設置，便可形成主動擴散區、一或多個半導體裝置，例如：PMOS及/或NMOS裝置。根據本發明的一些說明性具體實施例，各標準胞元內所形成的多個主動擴散區其中至少一個主動擴散區可摻有受體(acceptor)類型的雜質原子，諸如硼或鋁，用以形成P型金屬氧化物半導體(PMOS)裝置。替代地或另外，至少一個主動擴散區可摻有施體(donor)類型 的雜質原子，諸如磷、砷或銻，用以形成N型金屬氧化物半導體(NMOS)裝置的主動區。
根據本發明的一些說明性具體實施例，標準胞元可具有至少兩個主動擴散區。對於各類型的半導體裝置，可提供至少一個主動擴散區。可組配各標準胞元以容納至少一個PMOS裝置及至少一個NMOS裝置。
請參照第1圖，其是參照標準胞元120b所示意性繪示，標準胞元120b包含兩個主動擴散區122b及122。可在標準胞元120b內形成主動擴散區122b，致使符合設計規則，諸如連至標準胞元120b的上水平邊界或輪廓的間隔152所示。然而，關於標準胞元120b的垂直邊界，主動擴散區122b可自一條垂直邊界起實質延展至標準胞元120b的對立垂直邊界，亦即，主動擴散區122b順著水平方向跨標準胞元120b完全延展。
關於如第1圖所示的標準胞元120b的主動擴散區122，根據界定連至標準胞元120b的下邊界的間隔152、及界定連至標準胞元120b的垂直邊界的間隔153的設計規則，在標準胞元120b內佈置主動擴散區122。亦即，可將主動擴散區122完全置放於標準胞元120b內，尤其是，主動擴散區122可不與標準胞元120b的任何邊界接觸。在下文中，諸如標準胞元120b的主動擴散區122等與標準胞元的邊界沒有接觸的主動擴散區將在下文中稱為“主動區”。相比之下，諸如主動擴散區122b等與標準胞元的對置邊界有接觸的主動擴散區將在下文中稱為“連續 主動區”。二或更多毗連標準胞元的連續主動區從而形成跨該二或更多毗連標準胞元延展的連續主動區。
請參照第1圖，標準胞元120c具有根據諸如間隔154等設計規則彼此隔開的兩個主動區123及124。再者，標準胞元120c具有通過自一條垂直邊界至標準胞元120c的對置垂直邊界跨標準胞元120c完全延展的兩個毗連主動擴散區122c1及122c2所形成的連續主動區。根據本發明的一些說明性具體實施例，諸如標準胞元120b內的擴散區122b及122等標準胞元的擴散區、或擴散區122c1、122c2、123及124各可具有相等或不同的寬度尺寸(即沿著第1圖中的垂直方向所測量的尺寸)。第1圖示意性繪示標準胞元內的主動擴散區可具有不同寬度尺寸的例示性具體實施例。
根據第1圖的說明，標準胞元佈局100可包含毗連配置的多個標準胞元，尤其是，各列標準胞元內的標準胞元呈毗連配置，諸如標準胞元110a、110b、110c、110d及110e，或標準胞元120a、120b、120c、120d及120e，或標準胞元130a、130b、130c、130d及130e，或140a、140b、140c、140d及140e。本文中，標準胞元120a與120b可彼此毗連，使得各標準胞元120a與120b內的連續主動區毗連，提供跨兩毗連主動區120a與120b延展的連續主動區。毗連標準胞元120a與120b可更包含如第1圖中參考元件符號154所示通過中間擴散間斷來分開的兩個主動區121與122。類似的是，標準胞元120b可與標準胞元120c毗連， 使得擴散區122b、122c1及122c2可毗連而形成跨標準胞元120b與120c延展的連續主動區。類似的是，主動區122、123及124通過中間擴散間斷(諸如間隔154)來分開。
請參閱第1圖，標準胞元110a、110b、110c、110d及110e可包含連續主動區110。類似的是，標準胞元120a、120b、120c、120d及120e可包含連續主動區120。類似的是，標準胞元130a、130b、130c、130d及130e可包含主動區130。類似的是，標準胞元140a、140b、140c、140d及140e可包含主動區140。鑒於將一列內的各標準胞元視為提供毗連配置的多個標準胞元，毗連配置的各多個標準胞元可包含連續主動區，例如：連續主動區110、120、130及140，以及在標準胞元120a、120b、120c、120d及120e的情況下可包含至少一個主動區，例如：主動區121、122、123、124、125及126，或在標準胞元130a、130b、130c、130d及130e的情況下可包含主動區131、132、133、134、135及136，或在標準胞元140a、140b、140c、140d及140e的情況下可包含主動區141、142、143、144、145、146及147。
根據包含標準胞元110a至110e的一些說明性具體實施例，連續主動區110可跨標準胞元110a至110e連續延展。在標準胞元120a至120e的情況下，連續主動區120可跨標準胞元120a至120e連續延展。在標準胞元130a至130e的情況下，連續主動區130可跨標準胞元130a至130e連續延展。在標準胞元140a至140e的情況下，連 續主動區140可跨標準胞元140a至140e連續延展。
根據本發明的一些說明性具體實施例，連續主動區110至140的至少一者可摻有受體類型的雜質原子，諸如硼或鋁。
根據本發明的一些說明性具體實施例，主動區121至147的至少一者可摻有施體類型的雜質原子，諸如磷、砷或銻。
請參閱第2圖，其根據本發明的一些說明性具體實施例，示意性繪示標準胞元佈局。如第2圖示意性繪示的標準胞元佈局100可實質對應於如參照第1圖所述的標準胞元配置，但複雜度更高。舉例而言，第2圖與第1圖相異處在於第2圖的標準胞元佈局100較不具有示意性，並且展示多條閘極線150。多條閘極線150中的各閘極線基本上可跨各連續主動區110、120、130及140延展。根據本發明的一些說明性具體實施例，多條閘極線150可包含等間隔相隔或等距相隔的閘極線。然而，這並不對本發明造成任何限制，而且所屬領域技術人員將瞭解的是，閘極線可不均等相隔。
根據本發明的一些說明性具體實施例，多條閘極線150中有一些閘極線可實質佈置於至少一些標準胞元的邊界上方，如第2圖中在一些閘極線內以破折線所示。然而，這並不對本發明造成任何限制，而且所屬領域技術人員將瞭解的是，替代地，沒有閘極線可佈置於標準胞元的邊界上方。
根據本發明的一些說明性具體實施例，多條閘極線150的各閘極線可通過一或多個多晶矽及/或閘極金屬層所形成。多條閘極線150的各閘極線可更包含用於使多晶矽層及/或閘極金屬層與下層主動區及/或連續主動區電絕緣的閘極氧化物。所屬領域技術人員將瞭解的是，圖中省略如以上所述閘極線的細節。
請參閱第3圖，示意性繪示的是第2圖的標準胞元佈局100在通過一或多個切口(cut)將多條閘極線150的閘極線切分之後的情況，如第3圖中以參考元件符號160所示。因此，跨數列的標準胞元延展的閘極線從而可通過切口160來中斷，使得多條閘極線150的各閘極線完全落於一列的標準胞元內。供選擇地，落於一列的標準胞元內的閘極線可進一步通過切口160來中斷，諸如佈置於兩個鄰接標準胞元120c與120d之間的介面上方的閘極線150a與150b。
請參閱第4圖，示意性繪示的是第3圖的標準胞元佈局100在更高複雜度的情況，亦即，接觸連續主動區110至140的接觸(contact)172、連至主動區121至147的接觸173、及連至多條閘極線150其中該等閘極線的接觸152的層級。
根據本發明的一些說明性具體實施例，如第4圖所示的標準胞元佈局100可包含至少一個浮動閘極，諸如設於連續主動區120上方的浮動閘極176。浮動閘極176可設於兩個相鄰PMOS裝置之間的連續主動區120上 方。舉例而言，浮動閘極176可佈置於標準胞元120c及標準胞元120d的垂直邊界上方。根據一些特殊說明性實施例，浮動閘極176可通過接觸結構174來電耦合至連續主動區120。接觸結構174可包含耦合至貫孔接觸的金屬線部分，該垂直線部分實質平行於連續主動區120的上表面延展，而該貫孔接觸垂直於連續主動區120的上表面。因此，浮動閘極176可電連接至相鄰PMOS裝置的源極接觸與汲極接觸其中一者。
根據本發明的一些說明性具體實施例，可不接觸實質跨中間擴散間斷延展的閘極線，諸如跨介於主動區124與125之間的中間擴散間斷延展的閘極線178。
根據本發明的一些說明性具體實施例，浮動閘極181可設於主動區126上方，其中浮動閘極181可沿著介於主動區216與中間擴散間斷之間的介面延展，該中間擴散間斷介於主動區126與主動區125之間。浮動閘極181可通過接觸結構183電連接至主動區126，接觸結構183實質類似於接觸結構174，例如：包含金屬線及貫孔接觸。
根據本發明的一些說明性具體實施例，標準胞元110a至140e的至少一者可實施反相器(inverter)。另外或替代地，標準胞元可實施用以提供一些實施例的AND、OR、XOR、XNOR及NOT其中至少一者，或諸如正反器或閂鎖器等用以提供一些實施例的儲存功能。
根據本發明的一些說明性具體實施例，中間 擴散間斷可通過絕緣結構所形成，諸如淺溝槽隔離(STI)結構。所屬領域技術人員將瞭解的是，主動區可通過周圍STI來界定及/或劃定。
根據本發明的一些說明性具體實施例，連續主動區110至140的至少一者可包含矽鍺。
根據本發明的一些說明性具體實施例，連續主動區110至140的至少一者可通過至少一個STI與主動區121至147分開。根據本發明的一些說明性具體實施例，兩個相鄰連續主動區可通過至少一個STI來分開。
根據本發明的一些特殊說明性且非限制性實施例，連續主動區110至140可具有順著圖中垂直方向延展的長度尺寸，其大於約50nm，例如：大於約100nm。
請參照第2圖至第4圖，根據本發明的一些說明性具體實施例，在示意性俯視圖中提供標準胞元佈局。所屬領域技術人員將瞭解的是，示意性俯視圖未通過任何閘極結構指出任何主動區的形狀的任何切口。
所屬領域技術人員將瞭解的是，倘若鄰接電晶體的主動源極及/或汲極區處於不同電位，則處於不同電位的主動源極/汲極區之間需要充分隔離。根據一些說明性實施例，鄰接電晶體的此類主動源極/汲極區之間的隔離可通過隔離結構來提供，例如：淺溝槽隔離(STI)結構，或通過另一隔離結構來提供，例如：將處於不同電位的鄰接主動源極/汲極區隔離的氧化物結構。
根據本發明的一些說明性具體實施例，可提 出連續主動區設計，其中連續主動區設計包含可通過連結閘極(tie gate)來完成的隔離，亦即，連接至處於不同電位的兩個鄰接區域之間的源極電位(VDD或VSS)的閘極，該等鄰接區域形成主動切割遮罩(mask)，或對於不必要地圖案化小主動空間有需求。根據一些特殊實施例，緊密閘極可代表連接至鄰接源極/汲極區的源極電位與汲極電位其中一者的浮動閘極。
根據本發明的一些說明性具體實施例，因PMOS裝置鄰近標準胞元設計中的擴散邊緣而損失電晶體效能可通過就毗連標準胞元配置中的PMOS裝置提供連續主動區來阻止，其中連續主動區跨至少兩個毗連標準胞元延展。舉例而言，至少可降低因緊密靠近中間擴散間斷所造成的PMOS裝置的效能衰減。再者，緊密的閘極隔離與汲極/汲極鄰域(neighborhood)情況，使得定界特殊構造的良率使用狀況降低。再者，緊密的閘極隔離與汲極/汲極鄰域情況所造成的漏電可降低，並且可降低汲極/汲極情況中諸胞元邊界之間置放填充物的必要性。再者，附加的胞元間繞線資源可通過使用較不緊密的閘極構造來提供。由於PMOS裝置在標準胞元佈局中有連續主動區，標準胞元邊界的PMOS子邊緣僅需要胞元間置放限制條件。
以上所揭示的特定具體實施例僅屬描述性，正如本發明可用所屬領域技術人員所明顯知道的不同但均等方式予以修改並且實踐而具有本文教示的效益。舉例而言，以上所提出的程式步驟可按照不同順序來進行。再者， 如所附的申請專利範圍中所述除外，未意圖限制於本文所示構造或設計的細節。因此，證實可改變或修改以上揭示的特定具體實施例，而且所有此類變體全都視為在本發明的範疇及精神內。要注意的是，本說明書及所附的申請專利範圍中如“第一”、“第二”、“第三”或“第四”的類用以說明各個程式或結構的術語，僅當作此些步驟/結構節略參考，並且不必然暗喻此些步驟/結構的進行/形成序列。當然，取決於精准聲稱的措辭，可或可不需要此些程式的排列順序。因此，本文尋求的保護如所附的申請專利範圍中所提。
100‧‧‧標準胞元佈局
110、120至126、130至136、140至147‧‧‧主動區
110a至110e、120a至120e‧‧‧標準胞元
130a至130e、140a至140e‧‧‧標準胞元
150、178‧‧‧閘極線
152‧‧‧間隔或接觸
172、173‧‧‧接觸
174、183‧‧‧接觸結構
176、181‧‧‧浮動閘極

Claims (20)

  1. 一種積體電路產品，其包含：多個標準胞元，該多個標準胞元的各標準胞元與該多個標準胞元的至少一個其它標準胞元毗連；跨該多個標準胞元連續延展的連續主動區；以及通過中間擴散間斷來分開的至少兩個主動區，其中，各標準胞元包含至少一個PMOS裝置及至少一個NMOS裝置，該至少一個PMOS裝置設於該連續主動區中及上面，並且該至少一個NMOS裝置設於該至少兩個主動區中及上面。
  2. 如申請專利範圍第1項所述的產品，其中，該連續主動區包含矽鍺。
  3. 如申請專利範圍第1項所述的產品，其中，該中間擴散間斷是溝槽隔離。
  4. 如申請專利範圍第1項所述的產品，其中，該連續主動區通過溝槽隔離與該至少兩個主動區分開。
  5. 如申請專利範圍第1項所述的產品，其中，該多個標準胞元的至少一個標準胞元實施反相器。
  6. 如申請專利範圍第1項所述的產品，其中，該連續主動區具有至少約50nm的長度。
  7. 如申請專利範圍第1項所述的產品，更包含設於相鄰PMOS裝置之間的該連續主動區上方的浮動閘極。
  8. 如申請專利範圍第7項所述的產品，其中，該浮動閘極沿著介於兩個鄰接標準胞元之間的介面延展。
  9. 如申請專利範圍第7項所述的產品，其中，該浮動閘極電連接至相鄰PMOS裝置的源極接觸與汲極接觸其中一者。
  10. 如申請專利範圍第1項所述的產品，更包含設於該兩個主動區其中一者上方的浮動閘極，該浮動閘極沿著介於該兩個主動區其中一者與該擴散間斷之間的介面延展。
  11. 一種製造積體電路產品的方法，其包含：在毗連配置中置放至少兩個標準胞元，該至少兩個標準胞元各具有至少兩個主動區，其中，該至少兩個標準胞元的各標準胞元具有至少一個PMOS裝置及至少一個NMOS裝置；形成跨該至少兩個標準胞元連續延展的連續主動區；以及在該至少兩個毗連標準胞元中形成通過中間擴散間斷來分開的至少兩個主動區，其中，該至少一個PMOS裝置設於該連續主動區中及上面，並且該至少一個NMOS裝置設於該至少兩個主動區中及上面。
  12. 如申請專利範圍第11項所述的方法，其中，該連續主動區包含矽鍺。
  13. 如申請專利範圍第11項所述的方法，其中，該中間擴散間斷包含淺溝槽隔離。
  14. 如申請專利範圍第11項所述的方法，更包含形成將該連續主動區與該至少兩個主動區分開的淺溝槽隔離。
  15. 如申請專利範圍第11項所述的方法，其中，該至少兩 個標準胞元的至少一個標準胞元實施反相器。
  16. 如申請專利範圍第11項所述的方法，更包含在相鄰PMOS裝置之間的該連續主動區上方形成浮動閘極。
  17. 如申請專利範圍第16項所述的方法，其中，該浮動閘極沿著介於兩個鄰接標準胞元之間的介面延展。
  18. 如申請專利範圍第16項所述的方法，其中，形成該浮動閘極包含形成跨該連續主動區、及該至少兩個主動區其中一者延展的多晶閘極線，以浮動閘極材料堆疊取代該多晶閘極線的一部分，該部分跨該連續主動區延展，以及使該部分與形成該浮動閘極的該剩餘的多晶閘極線分開，其中，形成跨該至少兩個主動區其中一者延展的多晶閘極。
  19. 如申請專利範圍第11項所述的方法，更包含在該兩個主動區其中一者上方形成浮動閘極，該浮動閘極沿著介於該兩個主動區其中一者與該擴散間斷之間的介面延展。
  20. 如申請專利範圍第19項所述的方法，其中，形成該浮動閘極包含形成跨該連續主動區、並沿著介於該兩個主動區其中一者與該擴散間斷之間的介面延展的多晶閘極線，通過浮動閘極材料堆疊取代該至少兩個主動區其中一者上方該多晶閘極線的一部分，以及經由形成該浮動閘極的切口使該部分與該剩餘的多晶閘極線分開，其中，形成跨該連續主動區延展的多晶閘極。
TW106118260A 2016-06-09 2017-06-02 標準胞元佈局及設置多個標準胞元的方法 TW201804347A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/177,417 2016-06-09
US15/177,417 US20170358565A1 (en) 2016-06-09 2016-06-09 Standard cell layout and method of arranging a plurality of standard cells

Publications (1)

Publication Number Publication Date
TW201804347A true TW201804347A (zh) 2018-02-01

Family

ID=60573070

Family Applications (1)

Application Number Title Priority Date Filing Date
TW106118260A TW201804347A (zh) 2016-06-09 2017-06-02 標準胞元佈局及設置多個標準胞元的方法

Country Status (3)

Country Link
US (1) US20170358565A1 (zh)
CN (1) CN107492548A (zh)
TW (1) TW201804347A (zh)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10297588B2 (en) * 2016-12-14 2019-05-21 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and fabrication method of the same
US9978682B1 (en) * 2017-04-13 2018-05-22 Qualcomm Incorporated Complementary metal oxide semiconductor (CMOS) standard cell circuits employing metal lines in a first metal layer used for routing, and related methods
US10572615B2 (en) * 2017-04-28 2020-02-25 Synopsys, Inc. Placement and routing of cells using cell-level layout-dependent stress effects
US10700204B2 (en) * 2018-08-17 2020-06-30 Qualcomm Incorporated Circuits having a diffusion break with avoided or reduced adjacent semiconductor channel strain relaxation, and related methods
US10892322B2 (en) 2018-09-21 2021-01-12 Qualcomm Incorporated Circuits employing a double diffusion break (DDB) and single diffusion break (SDB) in different type diffusion region(s), and related fabrication methods
US10622479B1 (en) 2018-09-21 2020-04-14 Qualcomm Incorporated Circuits employing a double diffusion break (DDB) and single diffusion break (SDB) in different type diffusion region(s), and related fabrication methods
US11188703B2 (en) * 2018-09-28 2021-11-30 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuit, system, and method of forming the same
US11080453B2 (en) 2018-10-31 2021-08-03 Taiwan Semiconductor Manufacturing Company Ltd. Integrated circuit fin layout method, system, and structure
US11030381B2 (en) 2019-01-16 2021-06-08 Taiwan Semiconductor Manufacturing Co., Ltd. Leakage analysis on semiconductor device
KR20210009503A (ko) 2019-07-17 2021-01-27 삼성전자주식회사 반도체 장치 및 그 제조 방법
US11538757B2 (en) * 2019-10-29 2022-12-27 Qualcomm Incorporated Integrated circuit with circuit cells having lower intercell routing metal layers
US11450659B2 (en) 2020-03-12 2022-09-20 International Business Machines Corporation On-chip decoupling capacitor
US11893333B2 (en) 2020-05-12 2024-02-06 Taiwan Semiconductor Manufacturing Company, Ltd. Hybrid sheet layout, method, system, and structure
DE102021100870B4 (de) 2020-05-12 2024-04-25 Taiwan Semiconductor Manufacturing Co., Ltd. Hybridschicht-layout, -verfahren, -system und -struktur
FR3118282B1 (fr) * 2020-12-17 2022-12-30 St Microelectronics Crolles 2 Sas Ensemble de cellules precaracterisees integrees
US11803683B2 (en) 2021-01-28 2023-10-31 Taiwan Semiconductor Manufacturing Company, Ltd. Method of and system for manufacturing semiconductor device
US12001772B2 (en) * 2021-09-24 2024-06-04 International Business Machines Corporation Ultra-short-height standard cell architecture
KR20240055475A (ko) * 2022-10-20 2024-04-29 삼성전자주식회사 반도체 장치

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100127333A1 (en) * 2008-11-21 2010-05-27 Taiwan Semiconductor Manufacturing Company, Ltd. novel layout architecture for performance enhancement
US8183639B2 (en) * 2010-10-07 2012-05-22 Freescale Semiconductor, Inc. Dual port static random access memory cell layout
US8618607B1 (en) * 2012-07-02 2013-12-31 Globalfoundries Inc. Semiconductor devices formed on a continuous active region with an isolating conductive structure positioned between such semiconductor devices, and methods of making same
US9123565B2 (en) * 2012-12-31 2015-09-01 Taiwan Semiconductor Manufacturing Company, Ltd. Masks formed based on integrated circuit layout design having standard cell that includes extended active region
US9190405B2 (en) * 2014-01-31 2015-11-17 Qualcomm Incorporated Digital circuit design with semi-continuous diffusion standard cell

Also Published As

Publication number Publication date
CN107492548A (zh) 2017-12-19
US20170358565A1 (en) 2017-12-14

Similar Documents

Publication Publication Date Title
TW201804347A (zh) 標準胞元佈局及設置多個標準胞元的方法
JP5292005B2 (ja) 半導体集積回路
US7919792B2 (en) Standard cell architecture and methods with variable design rules
US8492220B2 (en) Vertically stacked FETs with series bipolar junction transistor
US10424577B2 (en) Semiconductor devices
JPH03145761A (ja) 半導体装置
US11302636B2 (en) Semiconductor device and manufacturing method of the same
US11270992B2 (en) Semiconductor devices
US9768179B1 (en) Connection structures for routing misaligned metal lines between TCAM cells and periphery circuits
US10770547B2 (en) Integrated circuit comprising components, for example NMOS transistors, having active regions with relaxed compressive stresses
CN106206586B (zh) 静态随机存取存储器
CN105097803A (zh) 在弛豫压应力下有源区域的部件及相关联的去耦电容器
US20190067265A1 (en) Semiconductor device and method for manufacturing the same
TWI642141B (zh) 佈局方法以及半導體結構
US9780045B2 (en) Method for fabrication of an integrated circuit rendering a reverse engineering of the integrated circuit more difficult and corresponding integrated circuit
KR102357957B1 (ko) 반도체 소자
CN109841621A (zh) 具有高迁移率的集成电路元件以及形成集成电路元件的系统
US11296200B2 (en) Semiconductor device
US20240232496A1 (en) Method of optimizing area for logic cells and optimized logic cells
KR20220119834A (ko) 집적 회로
US20060208317A1 (en) Layout structure of semiconductor cells