JP4975398B2 - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法 Download PDF

Info

Publication number
JP4975398B2
JP4975398B2 JP2006233368A JP2006233368A JP4975398B2 JP 4975398 B2 JP4975398 B2 JP 4975398B2 JP 2006233368 A JP2006233368 A JP 2006233368A JP 2006233368 A JP2006233368 A JP 2006233368A JP 4975398 B2 JP4975398 B2 JP 4975398B2
Authority
JP
Japan
Prior art keywords
region
wiring
source
drain
connection
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2006233368A
Other languages
English (en)
Other versions
JP2008060211A (ja
Inventor
大作 小林
孝善 藤白
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Priority to JP2006233368A priority Critical patent/JP4975398B2/ja
Priority to US11/840,966 priority patent/US9070550B2/en
Priority to CN2007101471844A priority patent/CN101136402B/zh
Publication of JP2008060211A publication Critical patent/JP2008060211A/ja
Application granted granted Critical
Publication of JP4975398B2 publication Critical patent/JP4975398B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0207—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
    • H01L2224/02165—Reinforcing structures
    • H01L2224/02166—Collar structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05075—Plural internal layers
    • H01L2224/0508—Plural internal layers being stacked
    • H01L2224/05085—Plural internal layers being stacked with additional elements, e.g. vias arrays, interposed between the stacked layers
    • H01L2224/05089—Disposition of the additional element
    • H01L2224/05093—Disposition of the additional element of a plurality of vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H01L23/5286—Arrangements of power or ground buses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01003—Lithium [Li]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01052—Tellurium [Te]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Description

本発明は、半導体装置及びその製造方法に関する。
近年、ＬＳＩ（Ｌａｒｇｅ Ｓｙｓｔｅｍ Ｉｎｔｅｇｒａｔｅ）等の回路チップの集積化の進展が著しい。これに伴って、回路チップに組み込まれるパワートランジスタ等から構成されるＩ／Ｏ（Ｉｎｐｕｔ／Ｏｕｔｐｕｔ）回路自体も、小型化することが強く求められている。
特許文献１には、複数のパッド、トランジスタアレイ領域等を有するＩ／Ｏ回路に関し、その小型を図る技術が開示されている。
米国特許第５５８１１０９号公報
ここで、図１６に、従来のＩ／Ｏ回路１００を示す。図１６に示すように、Ｉ／Ｏ回路１００は、接続線１０１、第１領域１０２、第２領域１０３、ソース用電極パッド１０４、ドレイン用電極パッド１０５を有する。
Ｉ／Ｏ回路１００は、第１領域１０２と第２領域１０３とに２分割して形成されたトランジスタである。分割された第１領域１０２と第２領域１０３のそれぞれには、ドレイン領域（不図示）、ソース領域（不図示）が形成され、ゲート線（不図示）が配置されている。第１領域１０２に形成されたドレイン領域、及びソース領域は、第２領域１０３に形成されたドレイン領域、及びソース領域にそれぞれ接続されている。また、第１領域１０２に配置されたゲート線は、第２領域１０３に配置されたゲート線に接続線１０１を介して接続されている。
従来、接続線１０１は、ゲート配線層の上層に位置する配線層に配置されていた。すなわち、接続線１０１は、ゲート線が配置され、ゲート線上に絶縁層が堆積された後、その絶縁層上に配置されていた。
しかしながら、回路チップの集積化の進展が著しい中、接続線１０１を上述のように配置することが、回路チップの小型化を阻害することが明らかとなった。すなわち、上来のＩ／Ｏ回路１００において、図１６の紙面に向かってＩ／Ｏ回路１００の左にある節点Ｎ１と右にある節点Ｎ２とを、パッド１０４とパッド１０５の下の領域に配置される配線で接続するには、接続線１０１と同層の配線は使えない。そのため、パッド１０４、１０５の下の領域の配線を用いるには、接続線１０１と別の層の配線を用いなければならず、配線層数の増加を招くおそれがある。一方、接続線１０１と同層の配線で節点Ｎ１とＮ１とを接続するには、Ｉ／Ｏ回路１００を迂回して配線を配置する必要がある。
本発明にかかる半導体装置は、第１領域と第２領域とに分割して形成されるトランジスタと、前記第１領域に形成される第１ソース領域及び前記第２領域に形成される第２ソース領域に接続されるソース用電極パッドと、前記第１領域に形成される第１ドレイン領域及び前記第２領域に形成される第２ドレイン領域に接続されるドレイン用電極パッドと、前記第１領域に配置される第１ゲート線と前記第２領域に配置される第２ゲート線と同層に配置され、前記第１ゲート線と前記第２ゲート線とを接続する接続線と、を備える。
本発明にかかる半導体装置の製造方法は、第１領域に第１ソース領域及び第１ドレイン領域を形成し、第２領域に第２ソース領域及び第２ドレイン領域を形成し、前記第１領域に配置される第１ゲート線、前記第２領域に配置される第２ゲート線、及び前記第１ゲート線及び前記第２ゲート線を接続するための接続線を同層に形成する。
接続線は、第１領域に配置される第１ゲート線と第２領域に配置される第２ゲート線と同層に配置される。従って、接続線が配置された層の上に、一層分の自由な配線空間を確保できる。そして、この配線空間に、他の回路の節点同士を接続する配線を配置できる。
十分に回路チップの小型化を図ることができる。
以下、図面を参照しつつ、本発明の実施の形態について説明する。なお、図面は簡略的なものであるから、この図面の記載を根拠として本発明の技術的範囲を狭く解釈してはならない。また、同一の要素には、同一の符号を付し、重複する説明は省略するものとする。また、図面は、もっぱら技術的事項の説明のためのものであり、図面に示された要素の正確な大きさ等は反映していない。
〔第１の実施の形態〕
図１に、回路チップ１の概略的な構成図を示す。回路チップ１は、複数の信号用Ｉ／Ｏ回路２（図１では、黒塗の正方形）、複数の電源用Ｉ／０回路３（図１では、斜線の正方形）を有する。また、複数の機能領域Ａｒｅａ１０ａ〜１０ｇを有する。
信号用Ｉ／Ｏ回路２は、機能領域Ａｒｅａ１０ａ〜１０ｇの少なくとも１つの機能領域に接続される。電源用Ｉ／０回路３は、機能領域Ａｒｅａ１０ａ〜１０ｇの少なくとも１つの機能領域に接続され、それらに電源を与える。
図１に示すように、機能領域Ａｒｅａ１０ａと信号用Ｉ／０回路２ｚとは、機能領域Ａｒｅａ１０ｄに阻まれることによって接続することが難しい。本実施形態においては、後述する説明から明らかになるが、電源用Ｉ／０回路の構成として電源用Ｉ／０回路３ｚを用いることにより、機能領域Ａｒｅａ１０ａにある節点と信号用Ｉ／０回路２ｚにある節点とを、配線ＣＮ１により接続できる。尚、配線ＣＮ１は、電源用Ｉ／０回路３ｚの第１配線層（後で説明する）に配置される。当然ながら、配線ＣＮ１は、電源用Ｉ／０回路３ｚ自体とは、電気的に分離されている。
図２に、電源用Ｉ／０回路３ｚの概略的な構成図を示す。また、図３に、図２のＡ−Ａラインに沿う電源用Ｉ／０回路３ｚの部分断面図を示す。図４に、図２のＢ−Ｂラインに沿う電源用Ｉ／０回路３ｚの部分断面図を示す。図５に、図２のＣ−Ｃラインに沿う電源用Ｉ／０回路３ｚの部分断面図を示す。なお、図３乃至図５は、図２に示された特定領域Area1の範囲内での部分的な断面図である。
図２に示すように、電源用Ｉ／０回路３ｚは、接続線１１、第１領域１２、第２領域１３、ソース用電極パッド１４、ドレイン用電極パッド１５を備える。
電源用Ｉ／０回路３ｚは、第１領域１２と第２領域１３とに２分割して形成されたＭＯＳ（Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）型トランジスタである。第１領域１２と第２領域１３との間の中間領域には、ソース用電極パッド１４とドレイン用電極パッド１５とが形成される。つまり、電源用Ｉ／０回路３ｚは、ソース用電極パッド１４とドレイン用電極パッド１５とを挟んで、第１領域１２と第２領域１３とに分割されている。また、第１領域１２と第２領域１３との間の中間領域には、接続線１１が配置される。
図２に示すように、ソース用電極パッド１４は４つであり、ドレイン用電極パッド１５は５つである。すなわち、ドレイン用電極パッド１５の数は、ソース用電極パッド１４の数よりも多い。よって、電源用Ｉ／０回路３ｚに好適に電流を流すことができる。
また、接続線１１は、ソース用電極パッド１４とドレイン用電極パッド１５との間に形成される。また、接続線１１は、ソース用電極パッド１４同士の間に形成される。同様に、接続線１１は、ドレイン用電極パッド１５同士の間に形成される。
すなわち、ソース用電極パッド１４又はドレイン用電極パッド１５は、接続線１１と重なるように形成されていない。換言すると、ソース用電極パッド１４又はドレイン用電極パッド１５は、接続線１１の直上には形成されていない。これにより、ワイヤをソース用電極パッド１４又はドレイン用電極パッド１５にボンディングするときに生じる物理的なストレスによって、接続線１１が劣化することを抑制できる。
また、図２に示すように、第１領域１２及び第２領域１３のそれぞれの領域には、複数の単位トランジスタＴＲが形成される。
図２に示すように、第１領域１２及び第２領域１３のそれぞれの領域では、単位トランジスタＴＲは二次元状に配置される。
すなわち、単位トランジスタＴＲが、中間領域に配置される電極パッド（ソース用電極パッド１４及びドレイン用電極パッド１５）の配列方向に沿って配列される。また、単位トランジスタＴＲは、中間領域に配置される電極パッド（ソース用電極パッド１４及びドレイン用電極パッド１５）の配列方向に直交する方向に沿って配列される。
第１領域１２に形成された単位トランジスタＴＲは、同一の要素が相互に接続される（符号は、図３参照のこと）。すなわち、第１領域１２に形成されたある単位トランジスタＴＲのソース領域２３は、第１領域１２に形成された他の単位トランジスタＴＲのソース領域２３に接続される。第１領域１２に形成されたある単位トランジスタＴＲのドレイン領域２４は、第１領域１２に形成された他の単位トランジスタＴＲのドレイン領域２４に接続される。第１領域１２に形成されたある単位トランジスタＴＲのゲート線２１は、第１領域１２に形成された他の単位トランジスタＴＲのゲート線２１に接続される。
第２領域１３に形成された単位トランジスタＴＲも、第１領域１２に形成された単位トランジスタＴＲと同様に、同一の要素が相互に接続される（符号は、図３参照のこと）。なお、ソース領域２７がソース領域２３に対応し、ドレイン領域２８がドレイン領域２４に対応し、ゲート線２５がゲート線２１に対応する。よって、重複する説明は省略する。
上述のように、電源用Ｉ／０回路３ｚは、第１領域１２と第２領域１３とに２分割して形成されたＭＯＳ型トランジスタである。従って、後述するように、第１領域１２に形成されたＭＯＳ型トランジスタと第２領域１３に形成されたＭＯＳ型トランジスタとは同一の要素が相互に接続される。
ここで、図３乃至図５を用いて、電源用Ｉ／０回路３ｚの断面的な構成について説明するとともに、第１領域１２にあるトランジスタと第２領域１３にあるトランジスタとの接続関係について説明する。また、併せて、図６乃至図１０、図１３を参酌して、電源用Ｉ／０回路３ｚの平面的な構成についても説明する。
尚、図３乃至図５は、図２に示された特定領域Area1における部分的な断面図である。図６乃至図８、図１０、図１３も、図２に示された特定領域Area1における部分的な平面図である。省略された単位トランジスタＴＲの構成は、示された単位トランジスタＴＲの構成と等しいものとする。
図３に示すように、電源用Ｉ／０回路３ｚは、シリコン材料からなる半導体基板ＳＵＢを有する。尚、半導体基板ＳＵＢは、第１導電型（Ｐ型）のシリコン基板から構成される。半導体基板ＳＵＢの主面（配線層Ｌ１〜Ｌ３が形成される側の面）には、ＳｉＯ２等から構成される絶縁層２０が形成される。そして、絶縁層２０の上層には、ゲート配線層ＧＬ、第１配線層Ｌ１、第２配線層Ｌ２、第３配線層Ｌ３が、この順で積層される。なお、それぞれの配線層は、絶縁性材料（ＳｉＯ２等）から構成される絶縁層にて埋められる。
半導体基板ＳＵＢの主面には、図３、図６に示すように、第１領域１２及び第２領域１３のそれぞれに、複数の単位トランジスタＴＲが形成される。便宜上、第１領域１２に形成される単位トランジスタを第１単位トランジスタと呼び、第２領域１３に形成される単位トランジスタを第２単位トランジスタと呼ぶこともある。
図３、図６に示すように、Ｐ型のコンタクト領域２２（２６）は、単位トランジスタＴＲを規定する。コンタクト領域２２（２６）に囲まれる領域の内側には、複数のソース領域２３（２７）、複数のドレイン領域２４（２８）が形成される。ソース領域２３（２７）及びドレイン領域２４（２８）は、第２導電型（Ｎ型）の領域であり、一定の間隔をあけて交互に形成される。
コンタクト領域２２（２６）には、基板電位が与えられる。これにより、ソース領域２３（２７）及びドレイン領域２４（２８）の間を延びる電流通路（チャネル）を形成するための閾値電圧が、単位トランジスタごとにばらつかないようにする。
半導体基板ＳＵＢの主面には、図３、図７に示すように、第１領域１２及び第２領域１３のそれぞれに、複数のゲート線２１（２５）が配置される。ゲート線２１（２５）は、ソース領域２３（２７）とドレイン領域２４（２８）との間の領域の上に配置される。換言すると、ゲート線２１（２５）は、ソース領域２３（２７）とドレイン領域２４（２８）との間を跨ぐように配置される。また、図３に示すように、ゲート線２１（２５）は、半導体基板ＳＵＢの主面上に形成された絶縁層２０の直上に配置される。
尚、図７に示すように、第１領域１２及び第２領域１３のそれぞれの領域で、複数のゲート線２１（２５）は、中間領域に配置される電極パッド（ソース用電極パッド１４及びドレイン用電極パッド１５）の配列方向（図２参照）に沿って、互いに平行に延在する。
また、第１領域１２で延在するゲート線２１は、このゲート線２１が延びる方向に沿って配列される単位トランジスタＴＲに共通のものとして構成される。また、第２領域１３で延在するゲート線２５は、このゲート線２５が延びる方向に沿って配列される単位トランジスタＴＲに共通のものとして構成される。ゲート線２１（２５）に対して電圧を印加することで、ソース領域２３（２７）とドレイン領域２４（２８）との間には反転層としての電流通路（チャネル）が形成される。
図３に示すように、第１領域１２に形成されたソース領域２３（第１ソース領域）と第２領域１３に形成されたソース領域２７（第２ソース領域）とは、共通のソース用電極パッド１４に接続される。
すなわち、図３に示すように、第１領域１２に形成されたソース領域２３は、導電性材料で埋められた貫通孔ＴＨを介して、第２配線層Ｌ２に配置されたソース接続配線３１に接続される。ソース接続配線３１は、導電性材料で埋められた貫通孔ＴＨを介して、第３配線層Ｌ３に配置されたソースコンタクト配線３０Ｃに接続される。ソース用電極パッド１４は、ソースコンタクト配線３０Ｃの一部が露出することにより形成される。かかる構成により、第１領域１２に形成されたソース領域２３は、ソース用電極パッド１４に接続される。
また、図３に示すように、第２領域１３に形成されたソース領域２７は、導電性材料で埋められた貫通孔ＴＨを介して、第２配線層Ｌ２に配置されたソース接続配線３１に接続される。上述したように、ソース接続配線３１は、導電性材料で埋められた貫通孔ＴＨを介して、第３配線層Ｌ３に配置されたソースコンタクト配線３０Ｃに接続される。また、ソース用電極パッド１４は、ソースコンタクト配線３０Ｃの一部が露出することにより形成される。かかる構成により、第２領域１３に形成されたソース領域２７は、ソース用電極パッド１４に接続される。
なお、図３に示されるランド部３１ｄは、ドレイン領域２４（２８）とドレイン接続配線３０との間の電気的な連絡通路の一部を構成する。ランド部３１ｄは、ソース接続配線３１から電気的に分離される。
また、ソース用電極パッド１４は、図３に示すように「二層構造」として構成される。つまり、電源用Ｉ／０回路３ｚは、ソース用電極パッド１４が形成される領域において、第３配線層Ｌ３のソースコンタクト配線３０Ｃ（ボンディングされる配線）と第２配線層Ｌ２のソース接続配線３１（その下に配置される配線）とが重ねあわされる。
換言すると、ソース用電極パッド１４が形成される領域に対応する領域亘って、ソース接続配線３１が配置される。ソース用電極パッド１４は、ソースコンタクト配線３０Ｃの一部が露出して形成される。よって、ソース用電極パッド１４は、ソースコンタクト配線３０Ｃに、ソース接続配線３１があわさって、二層構造の電極パッドとして構成される。
ソース用電極パッド１４を二層構造のパッドとして構成することにより、ソース用電極パッド１４にワイヤがボンディングされるとき、電源用Ｉ／Ｏ回路３ｚに与えられる物理的なストレスを低減できる。また、二層構造を構成する配線層として、第２配線層に形成されるソース接続配線３１と、第３配線層に形成されるソースコンタクト配線３０Ｃとを用いて構成することで、ソース用電極パッド１４を二層構造のパットとするために、わざわざ配線層の数を増加させる必要もない。
尚、上述のように、ソース用電極パッド１４は、第３配線層Ｌ３に堆積される絶縁層の一部が取り除かれ、ソースコンタクト配線３０Ｃが露出することによって形成される。これによって、第３配線層Ｌ３に電極取り出しのための構成を別途設ける必要はない。
尚、ソースコンタクト配線３０Ｃは、ドレイン接続配線３０と同層に配置される。従って、ドレイン接続配線３０とソースコンタクト配線３０Ｃとは、同一のフォトマスクで形成してよく、ソース用電極パッド１４を二層構造とすることに際して、新たな工程が追加する必要はない。
図１０に、ソース接続配線３１の平面構成を説明するための図を示す。
図１０に示すように、ソース接続配線３１は、第１領域１２と第２領域１３とに亘って形成される。また、ソース接続配線３１は、中間領域にも部分的に形成される。ソース接続配線３１は、第１領域１２と第２領域１３に、複数のランド部３１ｄを有する。ランド部３１ｄは、半導体基板ＳＵＢの主面に形成されたドレイン領域２４（２５）に対応して形成され、ソース接続配線３１の本体部分（ランド部３１ｄ以外の部分）からは電気的に絶縁される。
つまり、ソース接続配線３１は、第１領域１２に形成された複数のソース領域２３と第２領域１３に形成された複数のソース領域２７とを短絡させる。また、ソース接続配線３１は、ランド部３１ｄを有し、第１領域１２に形成された複数のドレイン領域２４及び第２領域１３に形成された複数のドレイン領域２８とドレイン接続配線３０との間の電気的な経路からは絶縁される。
次に、図４を用いて第１領域１２と第２領域１３とに分離して配置されたゲート線同士の接続関係について説明する。図４に示すように、第１領域１２にあるゲート線２１（第１ゲート線）と第２領域１３にあるゲート線２５（第２ゲート線）とは、第１配線層Ｌ１に配置されたゲート接続配線３２ａ、３２ｂ及びゲート配線層ＧＬに配置された接続線１１を介して、相互に接続される。
すなわち、図４に示すように、ゲート線２１は、導電性材料で埋められた貫通孔ＴＨを介して、ゲート接続配線３２ａ（第１ゲート接続配線）に接続される。第１領域１２にあるゲート接続配線３２ａは、導電性材料で埋められた貫通孔ＴＨを介して、接続線１１に接続される。そして、接続線１１は、導電性材料で埋められた貫通孔ＴＨを介して、第２領域１３にあるゲート接続配線３２ｂ（第２ゲート接続配線）に接続される。第２領域１３にあるゲート接続配線３２ｂは、導電性材料で埋められた貫通孔ＴＨを介してゲート線２５に接続される。
なお、第１配線層Ｌ１に配置されるゲート接続配線３２ａ及びゲート接続配線３２ｂは、図示しない電源用Ｉ／０回路３ｚの周囲に配置される回路素子の節点に接続され、この回路素子から制御電圧が印加される。
本実施形態においては、ゲート線２１とゲート線２５とを接続するための接続線１１をゲート線２１及びゲート線２５と同層に配置する。このように、接続線１１を配置することにより、ゲート配線層ＧＬの上の第１配線層Ｌ１に自由な配線空間を確保できる。そして、この自由な配線空間に、回路チップ１内における機能領域同士又は機能領域と信号用Ｉ／Ｏ回路を接続する配線を配置できる。
図８に、ゲート接続配線３２ａ（３２ｂ）の平面的な構成を説明するための構成図を示す。また、図９に、ゲート接続配線３２ａ（３２ｂ）の平面的な構成を説明するための構成図を示す。図９は、図２と同様に、電源用Ｉ／０回路３ｚ全体の構成図である。
図８に示すように、ゲート接続配線３２ａとゲート接続配線３２ｂとは、中間領域を境にして分離して形成される。ゲート接続配線３２ａ（３２ｂ）は、それぞれの領域で、単位トランジスタＴＲを囲んで形成される。すなわち、ゲート接続配線３２ａ（３２ｂ）は、単位トランジスタＴＲに対応する穴部を有する。そして、図９に示すように、それぞれの領域において、ゲート接続配線３２ａ（３２ｂ）は、格子状に構成される。
ここで、図５を用いて、第１領域１２と第２領域１３とに分離して形成されたドレイン領域からの電極取出し経路について説明する。図５に示すように、第１領域１２に形成されたドレイン領域２４（第１ドレイン領域）と第２領域１３に形成されたドレイン領域２８（第２ドレイン領域）とは、共通のドレイン用電極パッド１５に接続される。ドレイン用電極パッド１５は、ドレイン接続配線３０の一部が露出することにより形成される。
図５に示すように、ドレイン領域２４（２８）は、導電性材料で埋められた貫通孔ＴＨを介して、第３配線層Ｌ３に配置されたドレイン接続配線３０に接続される。ドレイン接続配線３０の一部が露出されることによって、第１領域１２に形成されたドレイン領域２４と第２領域１３に形成されたドレイン領域２８とに対する共通のドレイン用電極パッド１５が形成される。
なお、ドレイン領域２４又はドレイン領域２８とドレイン接続配線３０とを電気的に連絡する貫通孔ＴＨは、第２配線層Ｌ２のあるランド部３１ｄを含んで構成される。ランド部３１ｄは、ソース接続配線３１からは電気的に分離して構成される。
本実施形態においては、ドレイン用電極パッド１５も、図５に示すように、「二層構造」のパッドとして構成される。つまり、電源用Ｉ／０回路３ｚは、ドレイン用電極パッド１５が形成される領域において、ドレイン接続配線３０（ボンディングされる配線）とドレインコンタクト配線３１Ｃ（その下に配置される配線）とが重ねあわされる。換言すると、ドレイン用電極パッド１５が形成される領域に対応する領域に亘って、ドレインコンタクト配線３１Ｃが形成される。ドレイン用電極パッド１５は、ドレイン接続配線３０の一部が露出することが形成される。従って、ドレイン用電極パッド１５は、ドレイン接続配線３０に、ドレインコンタクト配線３１Ｃがあわさって、二層構造の電極パッドとして構成される。なお、ドレイン用電極パッド１５を二層構造とするメリットは、ソース用電極パッド１４を二層構造とするメリットに等しい。
ドレイン接続配線３０とドレインコンタクト配線３１Ｃとは、導電性材料で埋められた貫通孔ＴＨにより、電気的に接続される。これによって、電源用Ｉ／０回路３ｚに好適に電流を流すことができる。
尚、ドレインコンタクト配線３１Ｃは、ソース接続配線３１と同層に配置される。従って、ドレインコンタクト配線３１Ｃとソース接続配線３１とは、同一のフォトマスクで形成してよく、ソース用電極パッド１４を二層構造とすることに際して、工程数を増加させる必要はない。
上述のように、ドレイン用電極パッド１５は、第３配線層Ｌ３に堆積される絶縁層の一部が取り除かれドレイン接続配線３０が露出することによって形成される。従って、第３配線層Ｌ３に電極取り出しのための構成を別途設ける必要はない。
図１３に、ドレイン接続配線３０の平面構成を説明するための図を示す。図１３に示すように、ドレイン接続配線３０は、第１領域１２と第２領域１３とに亘って形成される。また、ドレイン接続配線３０は、中間領域にも部分的に形成される。すなわち、ドレイン接続配線３０は、第１領域１２に形成された複数のドレイン領域２４と第２領域１３に形成された複数のドレイン領域２８とを短絡させる。
最後に、図６乃至図１５を用いて、電源用Ｉ／０回路３ｚの製造方法について説明を加える。
まず、半導体基板ＳＵＢの主面に、通常の半導体プロセス技術により、図６に示すように、複数の単位トランジスタＴＲを形成する。つまり、熱拡散等により、ソース領域２３、２７、ドレイン領域２４、２８を交互に形成し、それらを囲むようにコンタクト領域２２、２６を形成する。半導体基板ＳＵＢを熱処理することで、半導体基板ＳＵＢの主面上にシリコン酸化膜等の絶縁層２０を形成する。
その後、図７に示すように、通常の半導体プロセスを用いて、ゲート線２１、２５及び接続線１１を形成する。通常は、同一のフォトマスクを用いて、ゲート線２１、２５及び接続線１１を形成する。本実施形態においては、ゲート線２１、２５及び接続線１１は、同層に形成され、同一の材料（例えば、ポリシリコン）から構成される。
ゲート線２１、２５及び接続線１１が形成された後、それらの上に絶縁層が堆積され、ゲート配線層ＧＬが構成される。
その後、図８に示すように、通常の半導体プロセスを用いて、ゲート接続配線３２ａ、３２ｂを形成する。通常は、同一のフォトマスクを用いて、ゲート接続配線３２ａ、３２ｂを形成する。ゲート接続配線３２ａ、３２ｂは、同一の工程にて形成され、同一の材料（例えば、アルミニウム（Ａｌ））から構成される。
なお、ゲート接続配線３２ａ、３２ｂを形成する前、ゲート配線層ＧＬに複数の貫通孔ＴＨを形成し、それらの貫通孔ＴＨを導電性材料で埋める。
ゲート接続配線３２ａは、あらかじめ用意した貫通孔ＴＨを介して、ゲート線２１及び接続線１１に接続される。ゲート接続配線３２ｂは、上述の貫通孔ＴＨを介して、ゲート線２５及び接続線１１に接続される。
また、ゲート接続配線は、第１領域１２と第２領域１３とに分離して形成する。従って、第１領域１２と第２領域１３との間の中間領域において、第１配線層Ｌ１にはゲート接続配線が形成されない。よって、この空間に、回路チップ１内における機能領域同士又は機能領域と信号用Ｉ／Ｏ回路を接続する配線を配置することができる。これにより、回路チップ１における配線のレイアウトの自由度が増加する。
また、図９に示すように、第１領域１２、第２領域１３において、ゲート接続配線３２ａ、ゲート接続配線３２ｂを格子状に形成する。換言すると、それぞれの領域で、ゲート接続配線を個々の単位トランジスタＴＲを囲むように形成する。このようにゲート接続配線３２ａ、３２ｂを形成することにより、複数の単位トランジスタＴＲに対して均一にゲート電圧を印加できる。
なお、ゲート接続配線３２ａ、３２ｂの上に絶縁層が堆積されることにより、第１配線層Ｌ１が構成される。
その後、図１０に示すように、通常の半導体プロセスを用いて、ソース接続配線３１、ドレインコンタクト配線３１Ｃを形成する。通常は、同一のフォトマスクを用いて、ソース接続配線３１、ドレインコンタクト配線３１Ｃを形成する。ソース接続配線３１、ドレインコンタクト配線３１Ｃは、同一の工程にて形成され、同一の材料（例えば、アルミニウム（Ａｌ））から構成される。
なお、ソース接続配線３１は、ランド部３１ｄを有するように形成する。ランド部３１ｄにより、ドレイン領域２４、２８とドレイン接続配線３０との間の電気的な接続経路を確保する。
また、ソース接続配線３１を形成する前に、絶縁層２０、ゲート配線層ＧＬ、及び第１配線層Ｌ１に貫通孔ＴＨを形成し、その貫通孔ＴＨを導電性材料で埋める。
ソース接続配線３１は、あらかじめ用意した貫通孔ＴＨを介して、ソース領域２３、２７に電気的に接続される（図３参照）。ランド部３１ｄは、上述の貫通孔ＴＨを介して、ドレイン領域２４（２８）に接続される（図５参照）。ソース接続配線３１、ドレインコンタクト配線３１Ｃの上に絶縁層が堆積されることにより、第２配線層Ｌ２が構成される。
図１１に、図２の特定領域Area2におけるソース接続配線３１の平面的な構成を示す。
図１２に、図２の特定領域Area3におけるソース接続配線３１、ドレインコンタクト配線３１Ｃの平面的な構成を示す。
図１１に示すように、図２の特定領域Area2では、ソース接続配線３１を、ランド部３１ｄを有するように、第１領域１２、中間領域、及び第２領域１３の一面に亘って形成する。
図１２に示すように、図２の特定領域Area3では、ソース接続配線３１を、ランド部３１ｄを有するように、第１領域１２及び第２領域１３の一面に亘って形成する。また、ドレインコンタクト配線３１Ｃを中間領域に亘って形成する。
本実施形態においては、図２におけるラインＢ−Ｂ（接続線１１）を境として、紙面に向かって左側にソース用電極パッド１４を配置し、紙面に向かって右側にドレイン用電極パッド１５を配置する。このように電極パッドを配置することにより、ボンディング工程の簡素化も図ることができることのほか、図１０乃至図１２に示されるように、第２配線層Ｌ２に含まれる配線パターンの中間領域における構成を簡素なものとすることができる。
その後、図１３に示すように、通常の半導体プロセスにより、ドレイン接続配線３０、ソースコンタクト配線３０Ｃを形成する。通常は、同一のフォトマスクを用いて、ドレイン接続配線３０、ソースコンタクト配線３０Ｃを形成する。ドレイン接続配線３０、ソースコンタクト配線３０Ｃは、同一の工程にて形成され、同一の材料（例えば、アルミニウム（Ａｌ））から構成される。
なお、ドレイン接続配線３０を形成する前に、第２配線層Ｌ２に貫通孔ＴＨを形成し、その貫通孔ＴＨを導電性材料で埋める。
ドレイン接続配線３０は、上述の貫通孔ＴＨを介して、ランド部３１ｄに電気的に接続される（図５参照）。ドレイン接続配線３０は、上述の貫通孔ＴＨを介して、ドレインコンタクト配線３１Ｃに電気的に接続される（図５参照）。ソースコンタクト配線３０Ｃは、上述の貫通孔ＴＨを介して、ソース接続配線３１に電気的に接続される（図３参照）。
図１４に、特定領域Area2におけるドレイン接続配線３０、ソースコンタクト配線３０Ｃの平面的な構成を示す。図１５に、特定領域Area3におけるドレイン接続配線３０の平面的な構成を示す。
図１４に示すように、図２の特定領域Area2では、ドレイン接続配線３０を、第１領域１２及び第２領域１３の一面に亘って形成する。また、ソースコンタクト配線３０Ｃを中間領域に亘って形成する。
図１５に示すように、図２の特定領域Area3では、ドレイン接続配線３０を、第１領域１２、中間領域、及び第２領域１３の一面に亘って形成する。
上述のように、本実施形態においては、図２におけるラインＢ−Ｂ（又は、所定の接続線１１）を境として、紙面に向かって左側にソース用電極パッド１４を配置し、紙面に向かって右側にドレイン用電極パッド１５を配置する。このように電極パッドを配置することにより、図１３乃至図１５に示されるように、第３配線層Ｌ３に含まれる配線パターンの中間領域における構成を簡素なものとすることができる。
その後、図３に示されるように、第３配線層Ｌ３の絶縁層の一部を除く。そして、ソースコンタクト配線３０Ｃの一部を露出させる。このようにして、ソース用電極パッド１４は形成される。また、図５に示されるように、第３配線層Ｌ３の絶縁層の一部を除く。そして、ドレイン接続配線３０の一部を露出させる。このようにして、ドレイン用電極パッド１５は形成される。画像認識技術を基礎とするボンディングを行うため、図２に示されるように、ソース用電極パッド１４及びドレイン用電極パッド１５を複数形成する。
本発明の技術的範囲は、上述の実施の形態に限定されない。すなわち、ソース接続配線３１を、ドレイン接続配線３０に変えて、第３配線層Ｌ３に設けてもよい。配線層の数は任意である。電極パッドを二層よりも多い多層構造とすることもできる。
回路チップ１の概略的な構成図である。 電源用Ｉ／０回路３ｚの概略的な構成図である。 図２のＡ−Ａラインに沿う電源用Ｉ／０回路３ｚの概略的な部分断面図である。 図２のＢ−Ｂラインに沿う電源用Ｉ／０回路３ｚの概略的な部分断面図である。 図２のＣ−Ｃラインに沿う電源用Ｉ／０回路３ｚの概略的な部分断面図である。 半導体基板の主面に形成されるソース領域２３（２７）、ドレイン領域２４（２８）等の平面的な構成を説明するための概略図である。 ゲート線２１（２５）及び接続線１１の平面的な構成を説明するための概略図である。 ゲート接続配線３２ａ（３２ｂ）の平面的な構成を説明するための概略図である。 ゲート接続配線３２ａ（３２ｂ）の平面的な構成を説明するための他の概略図である。 ソース接続配線３１、ドレインコンタクト配線３１Ｃの平面的な構成を説明するための概略図である。 特定領域Area2におけるソース接続配線３１の平面的な構成を説明するための概略図である。 特定領域Area3におけるソース接続配線３１、ドレインコンタクト配線３１Ｃの平面的な構成を説明するための概略図である。 ドレイン接続配線３０、ソースコンタクト配線３０Ｃの平面的な構成を説明するための概略図である。 特定領域Area2におけるドレイン接続配線３０、ソースコンタクト配線３０Ｃの平面的な構成を説明するための概略図である。 特定領域Area3におけるドレイン接続配線３０の平面的な構成を説明するための概略図である。 従来のＩ／Ｏ回路１００を説明するための概略図である。
符号の説明
１ 回路チップ
１１ 接続線
１４ ソース用電極パッド
１５ ドレイン用電極パッド
２０ 絶縁層
２１ ゲート線
２２ コンタクト領域
２３ ソース領域
２４ ドレイン領域
２５ ゲート線
２６ コンタクト領域
２７ ソース領域
２８ ドレイン領域
３０ ドレイン接続配線
３０Ｃ ソースコンタクト配線
３１ ソース接続配線
３１Ｃ ドレインコンタクト配線
３１ｄ ランド部
３２ａ、３２ｂ ゲート接続配線
Area1〜Area3 特定領域
ＣＮ１ 配線
ＧＬ ゲート配線層
Ｌ１ 配線層
Ｌ２ 配線層
Ｌ３ 配線層
ＳＵＢ 半導体基板
ＴＨ 貫通孔
ＴＲ 単位トランジスタ

Claims (16)

  1. 第１領域と第２領域とに分割して形成されるトランジスタと、
    前記第１領域の半導体基板上に形成された複数の第１ゲート線と、
    前記第２領域の前記半導体基板上に形成された複数の第２ゲート線と、
    前記複数の第１ゲート線及び前記複数の第２ゲート線と同層に形成され、前記第１領域と前記第２領域との間の中間領域に形成された接続線と、
    前記半導体基板の上方に設けられた第１配線層と、
    前記第１配線層に設けられ、前記複数の第１ゲート線と前記接続線との間に結合された第１ゲート接続配線と、
    前記第１配線層に設けられ、前記複数の第２ゲート線と前記接続線との間に結合された第２ゲート接続配線と、
    を備える半導体装置。
  2. 前記第１ゲート接続配線が前記第１領域に形成され、前記第２ゲート接続配線が前記第２領域に形成されることを特徴とする請求項１記載の半導体装置。
  3. 前記接続線は、前記第１ゲート接続配線を介して前記複数の第１ゲート線に接続され、前記第２ゲート接続配線を介して前記複数の第２ゲート線に接続されることを特徴とする請求項１又は２記載の半導体装置。
  4. 前記半導体基板の上方に設けられた第２配線層及び第３配線層をさらに備え、
    前記第１領域に形成された複数の第１ソース領域と前記第２領域に形成された複数の第２ソース領域とを結合するソース接続配線が前記第２配線層に配置され、
    前記第１領域に形成された複数の第１ドレイン領域と前記第２領域に形成された複数の第２ドレイン領域とを結合するドレイン接続配線が前記第３配線層に配置されることを特徴とする請求項１乃至３のいずれか１項に記載の半導体装置。
  5. 第１及び第２の回路と、
    前記中間領域の前記第１配線層に少なくともその一部が配置され、前記第１の回路と前記第２の回路とを結合する一の配線と、
    をさらに有する請求項１乃至４のいずれか１項に記載の半導体装置。
  6. 前記複数の第１ソース領域及び前記複数の第２ソース領域に接続されるソース用電極パッドと、
    前記複数の第１ドレイン領域及び前記複数の第２ドレイン領域に接続されるドレイン用電極パッドとをさらに備え、
    前記ソース用電極パッド及び前記ドレイン用電極パッドは、前記中間領域に形成されることを特徴とする請求項４に記載の半導体装置。
  7. 前記接続線は、前記ソース用電極パッドと前記ドレイン用電極パッドとの間に、前記ソース用電極パッドと前記ドレイン用電極パッドと重ならないように、配置されることを特徴とする請求項６記載の半導体装置。
  8. 前記接続線を境として、一方側に複数の前記ドレイン用電極パッドが配置され、他方側に複数の前記ソース用電極パッドが配置されることを特徴とする請求項７記載の半導体装置。
  9. 上方に配置された前記ソース接続配線又は前記ドレイン接続配線のいずれか一方の一部が露出することにより、前記ソース用電極パッド又は前記ドレイン用電極パッドが形成されることを特徴とする請求項６乃至８のいずれか１項に記載の半導体装置。
  10. 下方に形成される前記第２配線層又は前記第３配線層のいずれか一方は、前記ソース用電極パッド又は前記ドレイン用電極パッドが形成される領域に対応する領域に亘って配置される配線を備えることを特徴とする請求項９記載の半導体装置。
  11. 前記第３配線層が前記第２配線層の上方に形成され、
    前記第３配線層に、前記第１ドレイン領域及び前記第２ドレイン領域から電気的に分離され、前記ソース接続配線が電気的に接続されるソースコンタクト配線を備え、
    前記ソース用電極パッドは、前記ソースコンタクト配線が露出することで形成されることを特徴とする請求項６乃至１０のいずれか１項に記載の半導体装置。
  12. 前記ソースコンタクト配線と前記ソース接続配線とは、前記第２配線層に形成される導電性材料で埋められた貫通孔を介して電気的に接続されることを特徴とする請求項１１記載の半導体装置。
  13. 前記第１領域と前記第２領域とに分割して形成される前記トランジスタは、
    前記第１領域に、前記複数の第１ソース領域、前記複数の第１ドレイン領域、前記複数の第１ゲート線から構成される第１単位トランジスタを備え、
    前記第２領域に、前記複数の第２ソース領域、前記複数の第２ドレイン領域、前記複数の第２ゲート線から構成される第２単位トランジスタを備え、
    前記第１単位トランジスタに形成される前記第１ドレイン領域及び前記第１ソース領域は、第１コンタクト領域により囲まれ、
    前記第２単位トランジスタに形成される前記第２ドレイン領域及び前記第２ソース領域は、第２コンタクト領域により囲まれる
    ことを特徴とする請求項４記載の半導体装置。
  14. 第１領域と第２領域とに分割してトランジスタを形成し、
    前記第１領域の半導体基板上に複数の第１ゲート線を形成し、
    前記第２領域の前記半導体基板上に複数の第２ゲート線を形成し、
    前記複数の第１ゲート線及び前記複数の第２ゲート線と同層において、前記第１領域と前記第２領域との間の中間領域に接続線を形成し、
    前記半導体基板の上方に第１配線層を設け、
    前記第１配線層に、前記複数の第１ゲート線と前記接続線との間に結合される第１ゲート接続配線、及び、前記複数の第２ゲート線と前記接続線との間に結合される第２ゲート接続配線を設ける、半導体装置の製造方法。
  15. 前記半導体基板の上方に第２配線層及び第３配線層をさらに設け、
    前記第２配線層に、前記第１領域に形成された複数の第１ソース領域と前記第２領域に形成された複数の第２ソース領域とを結合するソース接続配線を形成し、
    前記第３配線層に、前記第１領域に形成された複数の第１ドレイン領域と前記第２領域に形成された複数の第２ドレイン領域とを結合するドレイン接続配線を形成する、
    ことを特徴とする請求項１４に記載の半導体装置の製造方法。
  16. 第１の回路と第２の回路とを結合する一の配線を、前記中間領域の前記第１配線層に少なくともその一部を形成することを特徴とする請求項１４又は１５に記載の半導体装置の製造方法。
JP2006233368A 2006-08-30 2006-08-30 半導体装置及びその製造方法 Expired - Fee Related JP4975398B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2006233368A JP4975398B2 (ja) 2006-08-30 2006-08-30 半導体装置及びその製造方法
US11/840,966 US9070550B2 (en) 2006-08-30 2007-08-18 Semiconductor device and manufacturing method thereof
CN2007101471844A CN101136402B (zh) 2006-08-30 2007-08-30 半导体装置及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006233368A JP4975398B2 (ja) 2006-08-30 2006-08-30 半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
JP2008060211A JP2008060211A (ja) 2008-03-13
JP4975398B2 true JP4975398B2 (ja) 2012-07-11

Family

ID=39160369

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006233368A Expired - Fee Related JP4975398B2 (ja) 2006-08-30 2006-08-30 半導体装置及びその製造方法

Country Status (3)

Country Link
US (1) US9070550B2 (ja)
JP (1) JP4975398B2 (ja)
CN (1) CN101136402B (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8549257B2 (en) * 2011-01-10 2013-10-01 Arm Limited Area efficient arrangement of interface devices within an integrated circuit
JP6348703B2 (ja) 2013-11-12 2018-06-27 ルネサスエレクトロニクス株式会社 半導体装置及びその製造方法
US9543430B2 (en) * 2014-11-03 2017-01-10 Texas Instruments Incorporated Segmented power transistor
EP4002445A1 (en) * 2020-11-18 2022-05-25 Infineon Technologies Austria AG Device package having a lateral power transistor with segmented chip pad

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07263628A (ja) * 1994-03-18 1995-10-13 Fujitsu Ltd 半導体装置
JP4498182B2 (ja) * 1996-03-13 2010-07-07 セイコーインスツル株式会社 半導体集積回路とその製造方法
US6885064B2 (en) * 2000-01-07 2005-04-26 Samsung Electronics Co., Ltd. Contact structure of wiring and a method for manufacturing the same
JP3712111B2 (ja) * 2001-03-30 2005-11-02 ユーディナデバイス株式会社 電力増幅用半導体装置
JP2005116969A (ja) * 2003-10-10 2005-04-28 Toshiba Corp 半導体装置及びその製造方法
JP2006024598A (ja) * 2004-07-06 2006-01-26 Fujitsu Ltd 半導体装置の製造方法
JP4995455B2 (ja) * 2005-11-30 2012-08-08 ルネサスエレクトロニクス株式会社 半導体装置

Also Published As

Publication number Publication date
CN101136402B (zh) 2010-09-29
JP2008060211A (ja) 2008-03-13
US20080128830A1 (en) 2008-06-05
US9070550B2 (en) 2015-06-30
CN101136402A (zh) 2008-03-05

Similar Documents

Publication Publication Date Title
JP4647594B2 (ja) 集積回路チップのｉ／ｏセル
JP4846244B2 (ja) 半導体装置
US8072004B2 (en) Power and ground routing of integrated circuit devices with improved IR drop and chip performance
US8643178B2 (en) Semiconductor chips having redistributed power/ground lines directly connected to power/ground lines of internal circuits and methods of fabricating the same
US9379059B2 (en) Power and ground routing of integrated circuit devices with improved IR drop and chip performance
JPH10163319A (ja) 半導体集積回路装置の製造方法
JPH09283632A (ja) 半導体集積回路装置
JP4975398B2 (ja) 半導体装置及びその製造方法
JP2006339406A (ja) 半導体装置
US20090127721A1 (en) Semiconductor integrated circuit device
US8541893B2 (en) Semiconductor memory device and power line arrangement method thereof
JP4133600B2 (ja) 半導体装置
JP4890827B2 (ja) 半導体装置
US10256201B2 (en) Bonding pad structure having island portions and method for manufacturing the same
JP2004288786A (ja) 半導体装置
JP5113509B2 (ja) 半導体装置
JP3636523B2 (ja) 半導体集積回路装置およびその製造方法
JP2007088352A (ja) 半導体装置
WO2014042234A1 (ja) 半導体装置
JP2911980B2 (ja) 半導体集積回路装置
JP2007027160A (ja) 半導体集積回路
JP2005285796A (ja) 半導体集積回路装置の製造方法、および半導体集積回路装置
JP2634800B2 (ja) 半導体集積回路スタンダードセル
JPS6348122Y2 (ja)
JP2005026454A (ja) 容量素子、半導体集積回路及びこれらの製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090714

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120117

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120119

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120316

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120410

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120411

R150 Certificate of patent or registration of utility model

Ref document number: 4975398

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150420

Year of fee payment: 3

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees