JP2007088352A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2007088352A
JP2007088352A JP2005277721A JP2005277721A JP2007088352A JP 2007088352 A JP2007088352 A JP 2007088352A JP 2005277721 A JP2005277721 A JP 2005277721A JP 2005277721 A JP2005277721 A JP 2005277721A JP 2007088352 A JP2007088352 A JP 2007088352A
Authority
JP
Japan
Prior art keywords
dummy pattern
size
semiconductor device
bonding pad
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2005277721A
Other languages
English (en)
Other versions
JP4610008B2 (ja
Inventor
Hiroyuki Kunishima
浩之 國嶋
Noriaki Oda
典明 小田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Electronics Corp
Original Assignee
NEC Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Electronics Corp filed Critical NEC Electronics Corp
Priority to JP2005277721A priority Critical patent/JP4610008B2/ja
Priority to US11/526,572 priority patent/US7763968B2/en
Publication of JP2007088352A publication Critical patent/JP2007088352A/ja
Application granted granted Critical
Publication of JP4610008B2 publication Critical patent/JP4610008B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05075—Plural internal layers
    • H01L2224/0508—Plural internal layers being stacked
    • H01L2224/05085—Plural internal layers being stacked with additional elements, e.g. vias arrays, interposed between the stacked layers
    • H01L2224/05089—Disposition of the additional element
    • H01L2224/05093—Disposition of the additional element of a plurality of vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30105—Capacitance

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

【課題】層間絶縁膜が、ワイヤボンディング時の衝撃によりダメージを受けるのを防止しつつ、層間絶縁膜にトレンチを形成する際のエッチングの条件が変動しないようにする。
【解決手段】ボンディングパッドの下に配置されたダミーパターンのサイズを選択的に大きくする。これにより、ワイヤボンディング時の衝撃が直接影響する部分の強度を高めつつ、ダミーパターンのサイズを大きくすることによるエッチング条件の変動を最小限に抑えることができる。
【選択図】図２

Description

本発明は、ボンディングパッドを有する半導体装置に関する。
従来、半導体装置の組み立てにおいて、ワイヤボンディング技術が用いられている。
一方、近年、配線間隔が狭くなるにつれて。配線間の寄生容量が増加し信号の伝送速度が低下するという問題が顕在化した。そこで、多層配線層内の層間絶縁膜に低誘電率膜が用いられるようになってきた。
しかし、低誘電率膜は、その強度が低く、ワイヤボンディング時にボンディングパッドに印加される衝撃によってダメージを受けてしまう。
そこで、かかるダメージから低誘電率膜を守る技術が開発され、特許文献１に開示されている。この特許文献1の技術では、ボンディングパッドの下に、銅のダミーパターン（例えば、同文献図１の下部Ｃｕ層２００）を配置している。銅の方が低誘電率膜よりも強度が大きいため、低誘電率膜をワイヤボンディング時の衝撃から保護できるのである。
一方、配線の間にダミーパターンを配置する技術が、特許文献２に開示されている。
特開２００４−２３５４１６号公報 特開２００４−３９９５１号公報
本発明者らは、上記従来技術には、次のような課題があることを見出した。
半導体装置が扱う信号の高速化に伴い、層間絶縁膜の誘電率をさらに下げることが望まれている。一方、膜の誘電率が低くなる程、その強度が低下する傾向にある。従って、今後さらに誘電率の低い膜を使用する場合には、強度を確保するためのダミーパターンのサイズを大きくする必要がある。
ダミーパターンのサイズを大きくすると、ダミーパターンを埋め込むために層間絶縁膜に形成されるトレンチのサイズが大きくなる。（尚、本願中で「サイズ」というときは、半導体基板に垂直な方向から見た場合の面積の大きさを言うものとする。）
このとき、半導体基板の全面に亘ってダミーパターンのサイズを大きくすると、トレンチを形成するためにエッチングされる面積が著しく増大する。その結果、必要なエッチングガスの量が増加し、エッチングの最適条件が変わってしまう。
通常、半導体装置は複数の配線層を有しており、配線層毎に一配線層内におけるダミーパターンの占める割合が大きく異なる場合がある。その場合に、ダミーパターンのサイズを半導体基板の全面に亘って大きくすると、ダミーパターンの占める割合が大きい配線層のエッチング条件と、割合が小さい配線層のエッチング条件とを変えなければならないという問題が生じる
本発明は、ワイヤボンディング時の衝撃から低誘電率膜を守るためにダミーパターンのサイズを大きくするに際して、ボンディングパッドの下に配置されるダミーパターンを選択的に大きくするものである。
ダミーパターンのサイズを大きくすることによって、ワイヤボンディング時の衝撃の大部分がダミーパターン上に印加されることになり、低誘電率膜にダメージが生じるのを防止することができる。
また、半導体装置上に形成される全てのボンディングパッドの面積を合計しても、半導体基板全体の面積の数％から十数％程度である。よって、ボンディングパッドの下に配置されるダミーパターンのサイズを大きくしても、エッチングの最適条件はほとんど変動しない。
本発明にかかる半導体装置は、例えば、ボンディングパッドと、複数の配線と、前記ボンディングパッドの下に配置された第１のダミーパターンと、前記複数の配線の間に配置された第２のダミーパターンと、を有し、前記第１のダミーパターンのサイズが前記第２のダミーパターンのサイズよりも大きいこと、を特徴とする半導体装置である。
本発明によれば、ボンディングパッドの下の低誘電率膜をワイヤボンディング時の衝撃から守ることができ、かつ、エッチングの最適条件が変動するのを最小限に抑えることができる。
図１は、本発明にかかる半導体装置１００の断面図である。図２は、第4配線層Ｍ４の平面図である。図２（ａ）は、図１の領域Ａの平面図であり、図２（ｂ）は、図１の領域Ｂの平面図である。図１の領域Ｂは、ボンディングパッドが形成されている場所の周辺の領域であり、領域Ａはボンディングパッドが形成されていない領域である。
図１を参照して、半導体装置１００は半導体基板１０と、半導体基板１０上に形成された多層配線層２０と、多層配線層２０上に形成されたボンディングパッド３０とを有する。ボンディングパッド３０はアルミニウム（Ａｌ）を主成分とする。半導体基板１０と多層配線層２０との間には、コンタクト層４０が形成され、その内部に、半導体基板１０に形成されたトランジスタ１２と多層配線層２０内に形成された配線とを電気的に接続するコンタクト４が形成されている。
半導体基板１０には、所望の機能を発揮する回路を構成するトランジスタ１２が形成されている。 多層配線層２０は、第1から第6配線層（Ｍ１，Ｍ２，Ｍ３，Ｍ４，Ｍ５，Ｍ６）を有している。各々の配線層は、層間絶縁膜２２を有している。第１から第５配線層の層間絶縁膜には、低誘電率の膜が用いられる。例えば、ＳｉＯＣ膜、ＳｉＣ膜、ＳｉＯＦ膜、ポーラスＳｉＯ２膜、ポーラスＳｉＯＣ膜などである。一方、第６配線層Ｍ６の層間絶縁膜は、低誘電率膜である必要が無く、強度確保の観点などから、ＳｉＯ２膜などが用いられる。
層間絶縁膜内には、配線２４と、ダミーパターン２６２，２６４とが形成されている。配線２４とダミーパターン２６２，２６４は、共に、銅（Ｃｕ）を主成分とする。
ボンディングパッド３０の下に配置されているダミーパターン（第1のダミーパターン２６２）は、ボンディングパッド３０の下以外の場所に配置されているダミーパターン（第2のダミーパターン２６４）よりもサイズが大きい。
第６配線層Ｍ６には、ボンディングパッド３０をその上に配置するための銅パッド２４０と、銅パッド２４０から信号を引き出すための引き出し配線２４２が形成されている。引き出し配線２４２は、ボンディングパッド３０に入力される信号をボンディングパッド３０から離れた位置まで引き出す。引き出し配線２４２により引き出された信号は、第５配線層Ｍ５から第１配線層Ｍ１内に形成される配線２４およびビア２４６を介して、半導体基板１０内に形成されているトランジスタ１２等に伝送される。
銅パッド２４０の下の第５配線層Ｍ５内に第２の銅パッド２４４が配置されている。この第２の銅パッド２４４は、ビア２４６により銅パッド２４０に接続している。このような構造にすることにより、ボンディングパッド３０に印加されるワイヤボンディングの衝撃をある程度吸収することができる。
次いで、図２を参照して、第４配線層Ｍ４を例にして本発明の半導体装置の配線層の構造について説明する。
図２（ａ）は、ボンディングパッド３０が形成されていない位置（領域Ａ）の平面図であり、図２（ｂ）は、ボンディングパッド３０が形成されている位置（領域Ｂ）の平面図である。図２（ｂ）中の破線で囲まれた領域３２は、ボンディングパッド３０と重なる領域（ボンディングパッド３０の下の領域）、を表している。
図２（ａ）を参照して、領域Ａには、複数の配線２４１が配置されている。この配線２４１は、主に、半導体装置１００で演算対象となる論理信号を伝送するために用いられる。そして、配線２４１の間の空いている場所には、ダミーパターン２６４（第２のダミーパターン）が配置されている。
次いで、図２（ｂ）を参照して、領域Ｂにも、配線２４３、２４５が配置されている。配線２４３，２４５の一部は、領域３２を横断している。配線２４３，２４５は電源電圧を供給するために用いられる。配線２４３と２４５が共に同じ電圧を供給してもよいし、別々の電圧を供給してもよい。図２（ｂ）には、配線２４３がＶｄｄ電圧を供給し、配線２４５がグランド電圧を供給する例を示した。
領域Ｂには、ダミーパターン２６２，２６４が配置されている。ここで、ボンディングパッドに重なる領域３２内に配置されているダミーパターン２６２（第１のダミーパターン）のサイズは、領域３２の外に形成されているダミーパターン２６４（第２のダミーパターン）のサイズよりも大きい。
また、第１のダミーパターン２６２のサイズは、領域Ａに配置されている第２のダミーパターン２６４のサイズよりも大きい。さらに、領域Ａに配置されている第２のダミーパターン２６４のサイズと、領域Ｂに配置されている第２のダミーパターン２６４のサイズは実質的に同じである。すなわち、領域３２の外に配置されているダミーパターンのサイズは、実質的に（製造ばらつきを除けば）、全て同じである。
本実施の形態のもう一つの効果について、ダミーパターンにより生じる寄生容量の点から説明する。
ダミーパターンは、配線およびボンディングパッド３０から絶縁されており、その電圧がフローティングの状態である。そのため、何らかの原因によりダミーパターンに電荷が蓄積されると、そのダミーパターンは、寄生容量として周辺の配線内を伝送される信号に影響を及ぼす。この現象は、ダミーパターンのサイズが大きくなるほど顕著となる。
従って、タイミングが重要である信号を伝送する配線が多く配置されている領域Ａのダミーパターンのサイズを大きくすると、予期せぬタイミング異常が生じる場合があり、問題である。
一方、本実施の形態の領域Ｂには、主に、タイミングが問題とならない電源電圧を供給する配線が配置されているので、ボンディングパッド３０と重なる領域３２内のダミーパターンのサイズを大きくしても、タイミング異常の問題は生じない。
すなわち、ボンディングパッド３０に重なる領域３２内のダミーパターン２６２を選んで、そのサイズを大きくすれば、ワイヤボンディング時の衝撃に対する強度を確保しつつ、タイミング異常が発生することを抑制することができるという効果を得ることができる。
次に、図３から図６を用いて、第４配線層M４のレイアウトデータを作成する手順について説明する。
始めに、図３に示すように、所望の回路を構成するように、配線２４１，２４３，２４５を配置する。このとき、配線が配置されていない場所は空いている。
次に、図４に示すように、半導体基板１０の全面に、全て同じ大きさのダミーパターン２６０を仮配置する。このとき配置されるダミーパターンのサイズは、第２のダミーパターン２６４のサイズと同じである。
次いで、図５に示すように、配線２４１，２４３，２４５の上、および、配線２４１，２４３，２４５から所定の距離内に配置されたダミーパターン２６０を削除する。
次いで、図６に示すように、ボンディングパッドと重なる領域３２内にあるダミーパターンのサイズのデータを、大きいサイズとなるように書き換え、第１のダミーパターン２６２とする。尚、領域３２のデータは、予めレイアウトデータに与えておく。これにより、レイアウトツールが、どのダミーパターンが領域３２内に配置されているのかを認識することができる。そして、サイズを大きくしなかったダミーパターン２６０が第２のダミーパターン２６４となる。
ここで、領域３２の境界上にあるダミーパターン２６６は、大きいサイズとしても、仮配置時のサイズのままでも、いずれでもよい。図６には、仮配置時のサイズのままとする例を示した。
以上の手順により、ボンディングパッド３０に重なる領域３２内のダミーパターン２６２のサイズを選択的に大きくしたレイアウトデータを作成することができる。このレイアウトデータに基づき、マスクを作成し、第４配線層Ｍ４の製造を行なう。
ここまで、第４配線層Ｍ４の構造、およびそのレイアウトデータの作成方法について説明したが、第１から第３配線層Ｍ１〜Ｍ３の構造およびそのレイアウトデータの作成方法についても同様である。
本発明は、上記実施の形態に限定されることはなく、発明の範囲や思想から逸脱することなく、修正や変更を伴うことができる。
本発明にかかる半導体装置の断面図である。 本発明にかかる半導体装置内の第４配線層の平面図である。 本発明にかかる半導体装置内の第４配線層のレイアウトデータの作成方法を説明するための図である。 本発明にかかる半導体装置内の第４配線層のレイアウトデータの作成方法を説明するための図である。 本発明にかかる半導体装置内の第４配線層のレイアウトデータの作成方法を説明するための図である。 本発明にかかる半導体装置内の第４配線層のレイアウトデータの作成方法を説明するための図である。
符号の説明
１０ 半導体基板
１２ トランジスタ
１００ 本発明の半導体装置
２０ 多層配線層
２２ 層間絶縁膜
２４，２４１，２４３，２４５ 配線
２６０，２６２，２６４，２６６ ダミーパターン
３０ ボンディングパッド
３２ ボンディングパッドに重なる領域（ボンディングパッドの下の領域）
４ コンタクト
４０ コンタクト層

Claims (8)

  1. ボンディングパッドと、
    複数の配線と、
    前記ボンディングパッドの下に配置された第１のダミーパターンと、
    前記複数の配線の間に配置された第２のダミーパターンと、
    を有し、
    前記第１のダミーパターンのサイズが前記第２のダミーパターンのサイズよりも大きいこと、
    を特徴とする半導体装置。
  2. 前記第１のダミーパターンと前記第２のダミーパターンとは、同一層内に形成されていること、を特徴とする請求項１に記載の半導体装置。
  3. 前記第２のダミーパターンと前記複数の配線とが同一層内に形成されていること、を特徴とする請求項２に記載の半導体装置。
  4. 前記第２のダミーパターンは、前記ボンディングパッドの下以外の領域に形成されていること、を特徴とする請求項３に記載の半導体装置。
  5. 前記複数の配線のうち少なくとも一つが前記ボンディングパッドの下に配置されていること、を特徴とする請求項４に記載の半導体装置。
  6. 前記ボンディングパッドの下に配置された前記配線が電源配線もしくはグランド配線であること、を特徴とする請求項５に記載の半導体装置。
  7. 前記ボンディングパッドと前記第１のダミーパターンとが、電気的に絶縁されていること、を特徴とする請求項６に記載の半導体装置。
  8. 前記ボンディングパッドがアルミニウムを主成分とし、
    前記複数の配線と、前記第１のダミーパターンと、前記第２のダミーパターンとが銅を主成分とすること、
    を特徴とする請求項７に記載の半導体装置。
JP2005277721A 2005-09-26 2005-09-26 半導体装置 Active JP4610008B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2005277721A JP4610008B2 (ja) 2005-09-26 2005-09-26 半導体装置
US11/526,572 US7763968B2 (en) 2005-09-26 2006-09-26 Semiconductor device featuring large reinforcing elements in pad area

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005277721A JP4610008B2 (ja) 2005-09-26 2005-09-26 半導体装置

Publications (2)

Publication Number Publication Date
JP2007088352A true JP2007088352A (ja) 2007-04-05
JP4610008B2 JP4610008B2 (ja) 2011-01-12

Family

ID=37892865

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005277721A Active JP4610008B2 (ja) 2005-09-26 2005-09-26 半導体装置

Country Status (2)

Country Link
US (1) US7763968B2 (ja)
JP (1) JP4610008B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011009713A (ja) * 2009-05-29 2011-01-13 Renesas Electronics Corp 半導体装置

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8274146B2 (en) * 2008-05-30 2012-09-25 Freescale Semiconductor, Inc. High frequency interconnect pad structure

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10335333A (ja) * 1997-03-31 1998-12-18 Hitachi Ltd 半導体集積回路装置およびその製造方法ならびに設計方法
JP2001267323A (ja) * 2000-03-21 2001-09-28 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
JP2004282071A (ja) * 2003-03-13 2004-10-07 Texas Instruments Inc 平坦化均一性を改良する際の配線層埋め込み構造を伴う作製方法および半導体デバイス

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2974022B1 (ja) * 1998-10-01 1999-11-08 ヤマハ株式会社 半導体装置のボンディングパッド構造
US6670719B2 (en) * 1999-08-25 2003-12-30 Micron Technology, Inc. Microelectronic device package filled with liquid or pressurized gas and associated method of manufacture
US6559042B2 (en) * 2001-06-28 2003-05-06 International Business Machines Corporation Process for forming fusible links
JP4307022B2 (ja) 2002-07-05 2009-08-05 富士通マイクロエレクトロニクス株式会社 半導体装置の設計方法、半導体装置の設計プログラム及び半導体装置の設計装置
JP2004135416A (ja) 2002-10-09 2004-04-30 Nidec Shibaura Corp モータ
JP4619705B2 (ja) * 2004-01-15 2011-01-26 株式会社東芝 半導体装置
JP4913329B2 (ja) * 2004-02-09 2012-04-11 ルネサスエレクトロニクス株式会社 半導体装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10335333A (ja) * 1997-03-31 1998-12-18 Hitachi Ltd 半導体集積回路装置およびその製造方法ならびに設計方法
JP2001267323A (ja) * 2000-03-21 2001-09-28 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
JP2004282071A (ja) * 2003-03-13 2004-10-07 Texas Instruments Inc 平坦化均一性を改良する際の配線層埋め込み構造を伴う作製方法および半導体デバイス

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011009713A (ja) * 2009-05-29 2011-01-13 Renesas Electronics Corp 半導体装置

Also Published As

Publication number Publication date
JP4610008B2 (ja) 2011-01-12
US7763968B2 (en) 2010-07-27
US20070069388A1 (en) 2007-03-29

Similar Documents

Publication Publication Date Title
JP4449824B2 (ja) 半導体装置およびその実装構造
US7538438B2 (en) Substrate warpage control and continuous electrical enhancement
JP5342154B2 (ja) 半導体装置の製造方法
US20070182001A1 (en) Semiconductor device
US9087822B2 (en) Semiconductor device
KR20110057196A (ko) 칩 패키지 상호작용 안정도를 증진시키기 위한 스트레스 완화 갭들을 포함하는 반도체 디바이스
JP2005223245A (ja) 半導体装置
JP2011155310A (ja) 半導体装置並びに配線基板及びその製造方法
CN108155155B (zh) 半导体结构及其形成方法
JP2008311504A (ja) 半導体集積回路
US9716051B2 (en) Open solder mask and or dielectric to increase lid or ring thickness and contact area to improve package coplanarity
JP5230061B2 (ja) 半導体装置及びその製造方法
JP4610008B2 (ja) 半導体装置
JP4264640B2 (ja) 半導体装置の製造方法
JP2009176833A (ja) 半導体装置とその製造方法
JP2006318989A (ja) 半導体装置
JP2008060211A (ja) 半導体装置及びその製造方法
JP4890827B2 (ja) 半導体装置
US10256201B2 (en) Bonding pad structure having island portions and method for manufacturing the same
JP6120964B2 (ja) 半導体装置およびその製造方法
JP2005327994A (ja) 半導体装置
JP4099502B2 (ja) 半導体チップのｉ／ｏアレイ構造
KR101113501B1 (ko) 반도체 패키지의 제조 방법
JP2004260141A (ja) 集積回路ボンディングパッド及びその形成方法
JP2007242890A (ja) テープ状配線基板及び半導体装置

Legal Events

Date Code Title Description
RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20070705

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080612

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100226

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100330

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20100426

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100531

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100629

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100830

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20101005

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20101008

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131022

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4610008

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350