JP2001267323A - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法

Info

Publication number
JP2001267323A
JP2001267323A JP2000077620A JP2000077620A JP2001267323A JP 2001267323 A JP2001267323 A JP 2001267323A JP 2000077620 A JP2000077620 A JP 2000077620A JP 2000077620 A JP2000077620 A JP 2000077620A JP 2001267323 A JP2001267323 A JP 2001267323A
Authority
JP
Japan
Prior art keywords
wiring
forming
bonding pad
insulating film
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000077620A
Other languages
English (en)
Inventor
Eigo Shirakashi
衛吾 白樫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2000077620A priority Critical patent/JP2001267323A/ja
Publication of JP2001267323A publication Critical patent/JP2001267323A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
    • H01L2224/02165—Reinforcing structures
    • H01L2224/02166—Collar structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05075—Plural internal layers
    • H01L2224/0508—Plural internal layers being stacked
    • H01L2224/05085—Plural internal layers being stacked with additional elements, e.g. vias arrays, interposed between the stacked layers
    • H01L2224/05089—Disposition of the additional element
    • H01L2224/05093—Disposition of the additional element of a plurality of vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases

Abstract

(57)【要約】 【課題】 低硬度、低弾性率の有機系低誘電率絶縁膜を
適用したデュアルダマシン多層配線デバイスの狭パッド
ピッチワイヤーボンディングを高信頼性で行う。 【解決手段】 ボンディングパッドの下部にダミーの配
線及び、接続孔を配してボンディング時の衝撃で発生す
る界面剥離やワイヤーと下層の接続不良を無くす。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は半導体装置の製造方
法に鑑み、特にデュアルダマシン構造配線の半導体装置
及びその製造方法に関するものである。
【０００２】
【従来の技術】近年、半導体装置の微細化は著しく、こ
の達成のために半導体装置の製造方法についても新しい
技術が開発されている。層間絶縁膜に予めバイアホール
及び、配線溝を形成した後、金属導体をその部分に埋め
込むデュアルダマシン法は多層配線の新技術として注目
され、その製造方法には多くの方法が提唱されている。
また、デュアルダマシン法で用いられる層間絶縁膜とし
ては酸化膜系の材料が中心であったが、最近ではデバイ
スの微細化と高速化の要求から酸化膜に有機基をドーピ
ングしたＣＶＤ膜や、有機のみからなる塗布材料等で絶
縁膜を低誘電率化して電気信号の伝播遅延を低減する材
料・膜形成技術が開発されつつある。
【０００３】これらの低誘電率の絶縁膜材料を用いた従
来の半導体装置の構造を図８に示した。図８に示すよう
に、下層配線を形成した半導体基板１０１上に、順次多
層配線が形成されている。多層配線は低誘電率絶縁膜１
０２、接続孔１０３、配線１０４で構成され、これらが
多層に亘って電気的に接続されている。
【０００４】なお、本明細書中、「基板」ないし「半導
体基板」とは、下層配線が形成された基板を意味するも
のとし、また、「下層配線」とは、基板上の拡散層又は
基板上に形成した第１層目の配線（ゲート電極上の配線
など）を意味するものとする。図８における半導体基板
１０１内に見られる配線１０４は、基板上に形成した拡
散層ないしゲート電極上に形成されている第１層目の配
線である。
【０００５】低誘電率絶縁膜１０２は前記したデバイス
の微細化と高速化の要求から酸化膜に有機基をドーピン
グしたＣＶＤ膜や、有機のみからなる塗布材料等で、絶
縁膜を低誘電率化して電気信号の伝播遅延を低減する材
料である。また、接続孔１０３及び、配線１０４は銅等
の金属導体で前記した低誘電率絶縁膜１０２に埋め込ま
れる形で配置される。これらの配線層が所定の数だけ繰
り返し積み上げられて多層配線層が形成され、その最上
層の所定の位置に複数個のボンディングパッド１０５が
形成されている。ボンディングパッド１０５は銅材料、
アルミ合金を用途によって選択し、また、銅へのワイヤ
ーボンディングが困難な場合には、銅の上にさらにアル
ミ合金や、バンプ用メッキ層を積み上げる。このように
形成した半導体装置のボンディングパッド１０５に外部
との電気信号のやり取りのための金やアルミ合金からな
るボンディングワイヤー１０６を超音波と熱・加重を併
用して押し付け界面を金属共晶させて接続している。
【０００６】
【発明が解決しようとする課題】上記した微細化、高速
化加速による低誘電率の絶縁膜の採用と同時に、デバイ
スの多機能化の加速も著しく、電気信号入出力用のボン
ディングパッドの数が多くなり、半導体装置に占めるパ
ッドの面積が増大しつつある。このパッド面積の増大は
狭パッドピッチ化、パッド縮小化を加速し、従来１００
μｍ角以上であったボンディングパッドが８０μｍ角、
６０μｍ角となり、パッドとパッドの間隔（パッド間距
離）も１０μｍ以上であったものが現状では５μｍ程度
しか確保できない。なお、本明細書における「パッドピ
ッチ」、「パッド間距離」は、図９に示す関係にあるも
のとする。これに伴ってボンディングパッドとボンディ
ングワイヤーの接続面積は年々小さくなり、接合時の応
力や衝撃がパッドの少範囲に集中し、容易にボンディン
グパッドの下層膜のクラックや、層間の剥離が発生す
る。これらのことから現在、ワイヤーボンディング装置
や、その周辺装置及び狭パッドピッチワイヤーボンディ
ングの高性能化技術の開発が急務となっている。
【０００７】このような狭パッドピッチボンディング技
術と前記した、微細化・高速化のための低誘電率絶縁膜
とが共存する先端デバイスではこれまでに見られない以
下のような課題が発生する。
【０００８】第１に、酸化膜に有機基をドーピングした
ＣＶＤ膜や、有機のみからなる低誘電率絶縁膜１０２は
従来使用していた酸化シリコン系の膜と比較して、機械
的強度や硬度が低い。一般的に用いられる測定器で測定
した低誘電率膜の硬度、弾性率は従来から用いられる酸
化シリコン系膜の１０分の１から２０分の１程度であ
る。また、弾性率も同様に１０分の１から２０分の１で
ある。ここでの硬度・弾性率とは、膜表面を特定のセン
サーで押したときの変形量と戻り量から換算し、硬度・
弾性率を算出したものである。このように硬度が低く
又、変形しやすい低誘電率絶縁膜１０２を下層に配して
ボンディングパッド１０５は形成されていることにな
る。
【０００９】前記したように、ボンディングワイヤー１
０６とボンディングパッド１０５の接続は約２５０〜３
５０℃に半導体基板１０１を加熱し、ボンディングワイ
ヤー１０６に超音波振動及び、荷重を加えるため、その
時に加わる衝撃で、低誘電率絶縁膜を破壊してしまう可
能性がある。
【００１０】また、弾性率が低いために、ボンディング
時に、低誘電率絶縁膜１０２とそれより硬いボンディン
グパッド１０５の界面にずれが発生し、界面が剥離す
る。このような剥離部分１０７はボンディング不良や電
気信号の伝播の妨げになるだけではなく、剥離部からの
水分吸湿による配線腐食を誘発し、半導体装置の信頼性
を著しく劣化させる。
【００１１】これらの課題に対して、特開平１１−３４
０３１９号公報に示されるように、ボンディングパッド
に用いる金属膜を多層に積み重ねてボンディング時の衝
撃に対する電極部の耐久性や層間の密着を向上させる方
法が提案されている。
【００１２】しかし、この方法は、ボンディングパッド
がある程度の大きさを確保できるのであれば、ボンディ
ング時の衝撃に対する耐久性を向上できるが、近年の少
範囲に応力・衝撃が集中する狭パッド化技術と融合させ
た場合には、パッドが積層構造であるため、ボンディン
グ時にパッド薄膜材料間の剥離が発生することが懸念さ
れる。したがって、この方法では、近年の狭パッドピッ
チに対応することができない。
【００１３】またその作製方法は、ボンディングパッド
のように比較的大きな面積間の薄膜積層となるために、
製造段階での密着性や膜の平坦性を考慮したプロセスが
必要となるため、作製方法や、工程管理方法が複雑とな
り、大量生産時に安定した製造が困難になることが考え
られる。
【００１４】一方、ボンディングパッドの下層を増強さ
せる方法として、特開平１１−５４５４４号公報に示さ
れる方法が提案されている。この方法は、層間膜に用い
られる材料よりも衝撃に対して強い構造体をパッドの下
に配して絶縁膜のクラックを回避するシステムである。
この方法は、絶縁膜内に多岐に亘るボンドパッドの増強
パターンを用途によって選択し形成するもので、数々の
増強パターンが提案されている。
【００１５】しかし、その増強パターンとボンドパッド
との間には配線の絶縁膜やそれを被う酸化膜等が介在
し、接着する界面が多く狭パッドピッチボンディングに
おける衝撃に対しては、それらの接着界面で剥離を起こ
す可能性を秘めている。また、今後主流となるダマシン
配線構造でこのような構造を作製するには工程数が莫大
となり、先ほど説明した製造上の不安定性やコストアッ
プにつながることは見逃せない。
【００１６】これまで説明したように、近年技術革新が
著しい狭パッドピッチワイヤーボンディング技術の確立
と、デュアルダマシン多層配線形成における低誘電率膜
の採用は互いに課題を共有して解決するべき大きな問題
であり、ボンディングパッドの下層においては安易に製
造が可能でかつ、極力接着界面を減らし、強度を保つよ
うな構造が重要となる。
【００１７】本発明は上記に鑑みなされたものであり、
酸化シリコン系の膜と比較して相対的に機械的強度又は
硬度が低い材料を層間絶縁膜に用い、かつ狭パッドピッ
チのワイヤーボンディングを行っても、ボンディングパ
ッドに加わる応力や衝撃に十分耐え、かつ、パッドと層
間絶縁膜、或いは層間絶縁膜同士間の剥離を低減するこ
とのできる半導体装置及びその製造方法を提供すること
を目的とする。
【００１８】
【課題を解決するための手段】本発明に係る第１の半導
体装置は、層間絶縁膜にダミーの配線又はプラグを設け
ることによってボンディングパッドがこのダミーの配線
又はプラグ若しくはその両方によって直接支持されるよ
うにしたことを特徴とする。
【００１９】ここで、「直接」とは、層間絶縁膜などが
介在しないという意味であり、接着する界面が少ないた
めに狭パッドピッチボンディングにおける衝撃に対して
も、剥離を起こす可能性が小さいことを意味するもので
ある。
【００２０】本発明に係る第２の半導体装置は、ボンデ
ィングパッド形成領域の直下には前記ボンディングパッ
ドと同程度の断面積を有する単一の金属柱を形成するこ
とによってボンディングパッドがこの金属柱によって支
持されるようにしたことを特徴とする。
【００２１】本発明に係る第３の半導体装置は、本発明
の前提となる機械的強度又は硬度が低い層間絶縁膜より
は硬度の大きい単一の絶縁材料からなる絶縁柱を前記金
属柱の代わりに用いるようにしたことを特徴とする。ボ
ンディングパッドはこの絶縁柱によって支持されること
となる。
【００２２】なお、この絶縁材料はＳＯＧ（スピンオン
グラス）などの塗布系のシリコン酸化膜などを用いるこ
とが好ましい。
【００２３】本発明に係る第４の半導体装置は、ボンデ
ィングパッド形成領域に、下層配線が形成された基板に
達するホールを設け、ボンディングパッドがこのホール
内の最下部に露出した、基板上に形成されていることを
特徴とする。
【００２４】第１から第４の半導体装置によれば、機械
的強度又は硬度が低い層間絶縁膜を用いた半導体装置
で、ボンディング時にきわめて小範囲に応力・衝撃が集
中する狭パッドピッチ対応のワイヤーボンディング条件
でボンディングを行うことができる。具体的には、ボン
ディングパッドのピッチは１００μｍよりも小さくする
ことができ、また、パッドとパッドとの間隔は１０μｍ
よりも小さくすることが可能となる。
【００２５】本発明に係る第１の半導体装置の製造方法
は、あらかじめボンディングパッド形成領域を配線形成
領域と分離して確保しておき、層間絶縁膜に配線溝や接
続孔を形成し、金属を埋め込んで研磨する通常のダマシ
ン配線プロセスをそのまま利用することができ、ボンデ
ィングパッド形成領域下における多層配線の各層にはダ
ミーの配線、プラグ等を形成しつつ、ボンディングパッ
ド形成領域以外の領域に設けられ配線を形成するための
領域（以下、「配線形成領域」という。）下における多
層配線の各層には前記半導体装置の回路動作に必須の配
線又はプラグを形成する工程を備えることを特徴とす
る。
【００２６】第１の半導体装置の製造方法によれば、ダ
マシン配線を形成する通常の工程の際に、ボンディング
パッドを支持するダミー配線・プラグを形成できるた
め、工程数の増大なく低誘電率膜に狭パッドピッチのボ
ンディングパッドを形成することができる。
【００２７】本発明に係る第２の半導体装置の製造方法
は、あらかじめボンディングパッド形成領域を配線形成
領域と分離して確保しておき、ダマシン配線プロセスに
よって多層配線構造を形成していき、最上層の配線を形
成する工程の際に最上層の絶縁膜上の、配線領域に配線
溝又は接続孔を形成する工程とボンディングパッド形成
領域に前記基板に達するホールを形成する工程と、最上
層の接続孔及び配線溝と前記ホールの内部を含む最上層
の絶縁膜の上部に金属を堆積する工程と化学機械研磨法
により前記充填した金属を研磨する工程とからなり、そ
の後、前記ボンディングパッド形成領域のホールに充填
した金属上にボンディングパッドを形成する工程を備え
ることを特徴とする。
【００２８】なお、上述の最上層の配線溝又は接続孔を
形成する工程と前記ホールを形成する工程とは同時に行
うことが好ましい。
【００２９】また、上述したダミーの配線、プラグ又は
金属柱は、前記多層配線の各層に形成された必須の配線
と同一材料により形成されていることが好ましい。
【００３０】本発明に係る第３の半導体装置の製造方法
は、あらかじめボンディングパッド形成領域を配線形成
領域と分離して確保しておき、ダマシン配線プロセスに
よって多層配線構造を形成していき、最上層の配線を形
成した後、ボンディングパッド形成領域に基板に達する
ホールを形成する工程と、ホールの内部を含む最上層の
配線の上部に第１の絶縁膜よりも相対的に機械的強度又
は硬度が高い第２の絶縁膜を形成する工程と化学機械研
磨法により第２の絶縁膜を研磨する工程と、ボンディン
グパッド形成領域のホールに形成した第２の絶縁膜上に
ボンディングパッドを形成する工程とを備えることを特
徴とする。
【００３１】本発明に係る第４の半導体装置の製造方法
は、あらかじめボンディングパッド形成領域を配線形成
領域と分離して確保しておき、ダマシン配線プロセスに
よって多層配線構造を形成していき、最上層の配線を形
成した後、ボンディングパッド形成領域に基板に達する
ホールを形成する工程と、ホールの底部であって下層配
線が形成された基板上に直接前記ボンディングパッドを
形成する工程とを備えることを特徴とする。
【００３２】
【発明の実施の形態】以下、本発明の実施の形態につい
て、さらに詳細に説明しまた、本発明の好ましい実施の
形態について、図面を参照しながら説明する。なお、図
面の符号は同一部分を示すときは、共通の符号を用い
る。また、本明細書中、低誘電率絶縁膜とは比誘電率が
酸化シリコンより低いことを特徴とする材料であって、
酸化シリコン系の膜と比較して、機械的強度や硬度が低
い材料、例えば、有機高分子もしくは有機高分子含有酸
化シリコン（有機無機ハイブリッド膜，ＳｉＯＣ膜）や
通常のポーラス膜等を意味するものとする。
【００３３】（第１の実施形態）図１は本発明の実施の
形態における半導体装置を示す要部断面図である。以下
図面を参照しながら順次説明する。
【００３４】図１に示すように下層配線が形成された半
導体基板１上に、順次多層配線が形成されている。多層
配線は低誘電率絶縁膜２、接続孔３、配線４で構成さ
れ、これらが多層に亘って電気的に接続されている。低
誘電率絶縁膜２は酸化膜に有機基をドーピングしたＣＶ
Ｄ膜（ＳｉＯＣ系）や、有機のみからなる塗布材料（ポ
リアリルエーテルやポリイミド、ポリベンゾオキサゾー
ル等）で、絶縁膜を低誘電率化して電気信号の伝播遅延
を低減する材料である。また、接続孔３及び、配線４は
銅等の金属導体で前記した低誘電率絶縁膜２に埋め込ま
れる形で配置積層される。これらの配線層が所定の数だ
け繰り返し積み上げられて多層配線層が形成され、その
最上層の所定の位置に複数個のボンディングパッド５が
形成されている。ボンディングパッド５は銅材料、アル
ミ合金を用途によって選択し、また、銅へのワイヤーボ
ンディングが困難な場合には、銅の上にさらにアルミ合
金や、バンプ用メッキ層を積み上げる。
【００３５】このように形成した半導体装置のボンディ
ングパッド５に外部との電気信号のやり取りのための金
やアルミ合金からなるボンディングワイヤー６を超音波
と熱・加重を併用して押し付け界面を金属共晶させて接
続されている。ボンディングパッド５の下部には、多層
化した配線層の最上層の配線との接続部７があり、それ
以外の部分には、電気回路的には接続されないダミーの
配線８及び、接続孔９がある。本実施形態ではこのダミ
ーの配線８及び、接続孔９の配置は、図示したように、
半導体基板１にいたるまですべての層を接続するように
した。しかし、この配置方法はこれに限らず、ダミーの
接続孔９のみを縦方向に並べる場合や、ダミーの配線８
のみをある層のみに形成する場合など、本来の多層配線
形成の妨げにならない範囲で変更することができる。
【００３６】この半導体装置は、単にボンディングやプ
ロービング時に加わる力が機械的強度の弱い層間絶縁膜
を損傷させることを防止するのみならず、近年の狭パッ
ドピッチでのワイヤーボンディングに対応できるように
するため、ダミーの配線８及び接続孔９に埋め込んだ金
属のみにより、つまりボンディングパッドと下層配線が
形成された基板の表面との間に絶縁膜等を一切介在させ
ることなくボンディングパッドを支持している点が特徴
である。ただし、下層配線が基板上の拡散層ではなく、
ゲート配線などの基板上の第１層目の配線を意味すると
きは、この第１層目の配線を覆う層間絶縁膜は、その上
層の絶縁膜よりも相対的に機械的強度が高いものである
必要がある。
【００３７】このため第１の実施形態に示した半導体装
置によれば、狭パッドピッチ対応のワイヤーボンディン
グ条件でボンディングを行った場合にも、ボンディング
パッドと低誘電率絶縁膜の界面及び、その下層に金属材
料があるため、界面のずれや、剥離が発生せず良好な界
面接続と、良好な電気信号のやり取りが可能となる。
【００３８】（第２の実施形態）図２は本発明の実施の
形態における半導体装置を示す要部断面図である。以下
図面を参照しながら順次説明する。
【００３９】図２に示すように下層配線を形成した半導
体基板１上に、順次多層配線が形成されている。多層配
線は低誘電率絶縁膜２、接続孔３、配線４で構成され、
これらが多層に亘って電気的に接続されている。低誘電
率絶縁膜２は酸化膜に有機基をドーピングしたＣＶＤ膜
（ＳｉＯＣ系）や、有機のみからなる塗布材料（ポリア
リルエーテルやポリイミド、ポリベンゾオキサゾール
等）で、絶縁膜を低誘電率化して電気信号の伝播遅延を
低減する材料である。また、接続孔３及び、配線４は銅
等の金属導体で前記した低誘電率絶縁膜２に埋め込まれ
る形で配置積層される。これらの配線層が所定の数だけ
繰り返し積み上げられて多層配線層が形成され、その最
上層の所定の位置に複数個のボンディングパッド５が形
成されている。ボンディングパッド５は銅材料、アルミ
合金を用途によって選択し、また、銅へのワイヤーボン
ディングが困難な場合には、銅の上にさらにアルミ合金
や、バンプ用メッキ層を積み上げる。
【００４０】このように形成した半導体装置のボンディ
ングパッド５に外部との電気信号のやり取りのための金
やアルミ合金からなるボンディングワイヤー６を超音波
と熱・加重を併用して押し付け界面を金属共晶させて接
続されている。ボンディングパッド５の下部には、例え
ば配線材料と同一材料の金属導体１０が埋め込まれ、さ
らにボンディングパッド５と接続されている。本実施形
態ではこの金属導体１０の配置は、図示したように、半
導体基板１にいたるまですべての層を接続するようにし
たが、金属導体１０の埋め込みプロセス等、本来の多層
配線形成の妨げにならない範囲で変更することができ
る。
【００４１】この半導体装置は、金属パターンの積層体
（金属柱）により電極パッドが構成されているのではな
く、基板表面から配線の最上層まで単一の連続した金属
が埋め込まれている点が特徴である。
【００４２】このため、第２の実施形態に示した半導体
装置によれば、きわめて小範囲に応力・衝撃が集中する
狭パッドピッチ対応のワイヤーボンディング条件でボン
ディングを行った場合にも、ボンディングパッドと低誘
電率絶縁膜層の界面が金属材料同士の接合となり界面の
ずれや、剥離が発生せず良好な界面接続と、良好な電気
信号のやり取りが可能となる。
【００４３】（第３の実施形態）図３（ａ）〜（ｃ）は
本発明の実施の形態における半導体装置の製造方法を示
す要部断面図である。以下図面を参照しながら順次説明
する。
【００４４】まず、図３（ａ）に示すように、下層配線
が形成された半導体基板１上に、順次多層配線を形成す
る。多層配線は低誘電率絶縁膜２、接続孔３、配線４で
構成され、これらが多層に亘って電気的に接続されてい
る。低誘電率絶縁膜２は酸化膜に有機基をドーピングし
たＣＶＤ膜（ＳｉＯＣ系）や、有機のみからなる塗布材
料（ポリアリルエーテルやポリイミド、ポリベンゾオキ
サゾール等）で、絶縁膜を低誘電率化して電気信号の伝
播遅延を低減する材料である。また、接続孔３及び、配
線４は銅等の金属導体で前記した低誘電率絶縁膜２に埋
め込まれる形で配置積層される。これらの配線層をフォ
トリソグラフィー技術、ドライ・ウエットエッチング技
術、成膜技術、メッキ技術、ケミカルメカニカルポリッ
シュ技術等周知の技術を用いて、所定の数だけ繰り返し
積み上げて多層配線層を形成していく。
【００４５】その後、最上層の低誘電率絶縁膜に接続孔
３及び、配線４を形成すべき部分の接続孔用のホール１
１と配線溝１２を形成するときに同時にボンディングパ
ッドを形成すべき部分の下部に、金属導体を埋め込むた
めのホール１３を形成する。
【００４６】このホールの大きさは、後に形成するボン
ディングパッドと同一もしくはそれと前後した大きさ
で、深さは、前記した接続孔用のホール１１と配線溝１
２を形成するときに同時に形成できる範囲で、調節す
る。しかし、上述のように同時に配線溝１２とホール１
３を形成することが困難であり、本発明の本来の目的で
あるボンディングパッドの下層の耐衝撃性や密着性が確
保できないときは、別途フォトリソ、エッチング技術を
用いて、半導体基板１に達するように深くホールを形成
する必要がある。
【００４７】次に、図３（ｂ）に示すように、ＣＶＤに
よってＴａＮやＴｉＮ等のバリアメタルと電解メッキ技
術によって接続孔用のホール１１と配線溝１２、ホール
１３に金属導体１０を埋め込み、ケミカルメカニカルポ
リッシュ技術で接続孔３と配線４を形成する。
【００４８】次に、図３（ｃ）に示すように、金属導体
１０上にボンディングパッド５を形成し、本発明の半導
体装置が完成する。
【００４９】この方法は、ボンディングパッドを支持す
る金属柱の形成工程が、原則として最上層の配線形成プ
ロセスの際に同時に行うことができる点が特徴である。
【００５０】第３の実施形態に示した半導体装置の製造
方法によれば、ダマシン配線プロセスをそのまま利用し
つつ、原則として工程を増加させることなく狭パッドピ
ッチ対応のボンディングパッドを形成することが可能と
なる。
【００５１】（第４の実施形態）図４は本発明の実施の
形態における半導体装置の製造方法を示す要部断面図で
ある。以下図面を参照しながら順次説明する。
【００５２】図４に示すように下層配線を形成した半導
体基板１上に、順次多層配線が形成されている。多層配
線は低誘電率絶縁膜２、接続孔３、配線４で構成され、
これらが多層に亘って電気的に接続されている。低誘電
率絶縁膜２は酸化膜に有機基をドーピングしたＣＶＤ膜
（ＳｉＯＣ系）や、有機のみからなる塗布材料（ポリア
リルエーテルやポリイミド、ポリベンゾオキサゾール
等）で、絶縁膜を低誘電率化して電気信号の伝播遅延を
低減する材料である。また、接続孔３及び、配線４は銅
等の金属導体で前記した低誘電率絶縁膜２に埋め込まれ
る形で配置積層される。これらの配線層が所定の数だけ
繰り返し積み上げられて多層配線層が形成され、その最
上層の所定の位置に複数個のボンディングパッド５が形
成されている。ボンディングパッド５は銅材料、アルミ
合金を用途によって選択し、また、銅へのワイヤーボン
ディングが困難な場合には、銅の上にさらにアルミ合金
や、バンプ用メッキ層を積み上げる。
【００５３】このように形成した半導体装置のボンディ
ングパッド５に外部との電気信号のやり取りのための金
やアルミ合金からなるボンディングワイヤー６を超音波
と熱・加重を併用して押し付け界面を金属共晶させて接
続されている。ボンディングパッド５の下部には、多層
化した配線層の最上層の配線との接続部７があり、それ
以外の部分には、絶縁体１４がある。本実施形態ではこ
の絶縁体１４の配置は、図示したように、半導体基板１
にいたるまですべての層を埋めるようにした。
【００５４】絶縁体１４の材質は例えば酸化シリコン系
や、窒化シリコン系、弗化シリコン系などの絶縁体で、
低誘電率絶縁膜２よりも硬く、弾性率が高いものであ
る。
【００５５】なお、本実施形態は、回路設計上、ボンデ
ィングパッドの静電容量が大きくると問題が発生する場
合に特に有効であり、静電容量の増加が別段設計上問題
を発生させない場合には、第２の実施形態による方が簡
便である。
【００５６】第４の実施形態に示した半導体装置によれ
ば、ボンディングパッドの静電容量を増大させることな
く狭パッドピッチ対応のワイヤーボンディング条件でボ
ンディングを行っても、ボンディングパッドの下層に低
誘電率絶縁膜２よりも高硬度、高弾性率の絶縁体１４が
あるため、界面のずれや、剥離が発生せず良好な界面接
続と、良好な電気信号のやり取りが可能となる。
【００５７】（第５の実施形態）図５（ａ）〜（ｃ）は
本発明の実施の形態における半導体装置の製造方法を示
す要部断面図である。以下図面を参照しながら順次説明
する。
【００５８】まず、図５（ａ）に示すように、下層配線
が形成された半導体基板１上に、順次多層配線を形成す
る。多層配線は低誘電率絶縁膜２、接続孔３、配線４で
構成され、これらが多層に亘って電気的に接続されてい
る。低誘電率絶縁膜２は酸化膜に有機基をドーピングし
たＣＶＤ膜（ＳｉＯＣ系）や、有機のみからなる塗布材
料（ポリアリルエーテルやポリイミド、ポリベンゾオキ
サゾール等）で、絶縁膜を低誘電率化して電気信号の伝
播遅延を低減する材料である。また、接続孔３及び、配
線４は銅等の金属導体で前記した低誘電率絶縁膜２に埋
め込まれる形で配置積層される。これらの配線層をフォ
トリソグラフィー技術、ドライ・ウエットエッチング技
術、成膜技術、メッキ技術、ケミカルメカニカルポリッ
シュ技術等周知の技術を用いて、所定の数だけ繰り返し
積み上げて多層配線層を形成していく。その後、ボンデ
ィングパッドを形成すべき部分の下部に絶縁体を埋め込
むためのホール１３を形成する。ホールの大きさは、後
に形成するボンディングパッドと同一もしくはそれと前
後した大きさで、深さは本発明の本来の目的であるボン
ディングパッドの下層の耐衝撃性や密着性が確保できる
範囲で調節する。
【００５９】次に、図５（ｂ）に示すように、塗布機で
絶縁体１４としてＳＯＧ（スピンオングラス）を塗布、
その後焼結し、ホールを埋め込む。次に、ケミカルメカ
ニカルポリッシュで絶縁体の余分な部分を研磨・エッチ
ングし平坦化する。
【００６０】次に、図５（ｃ）に示すように、絶縁体１
４の上部にボンディングパッド５を形成し、本発明の半
導体装置が完成する。
【００６１】この方法は、ボンディングパッドを支持す
る絶縁体柱の形成工程が、原則として最上層の配線形成
プロセスの後に行うことにより、特に微細配線の形成プ
ロセス条件に影響を与えることなく形成できる点が特徴
である。
【００６２】第５の実施形態に示した半導体装置の製造
方法によれば、絶縁体柱上部の平坦化と形成とが容易
に、しかも、精度良く行える。また、最上部に形成する
今日パッドピッチ用のボンディングパッド形成も精度良
く行える。その結果、今日パッドピッチボンディングに
おける小範囲への衝撃集中があっても、下層の絶縁膜や
基板のクラックの発生を防止することができる。
【００６３】（第６の実施形態）図６は本発明の実施の
形態における半導体装置の製造方法を示す要部断面図で
ある。以下図面を参照しながら順次説明する。
【００６４】図６に示すように下層配線と所定の位置に
複数個のボンディングパッド５が形成された半導体基板
１上に、順次多層配線が形成されている。多層配線は低
誘電率絶縁膜２、接続孔３、配線４で構成され、これら
が多層に亘って電気的に接続されている。低誘電率絶縁
膜２は酸化膜に有機基をドーピングしたＣＶＤ膜（Ｓｉ
ＯＣ系）や、有機のみからなる塗布材料（ポリアリルエ
ーテルやポリイミド、ポリベンゾオキサゾール等）で、
絶縁膜を低誘電率化して電気信号の伝播遅延を低減する
材料である。また、接続孔３及び、配線４は銅等の金属
導体で前記した低誘電率絶縁膜２に埋め込まれる形で配
置積層される。これらの配線層が所定の数だけ繰り返し
積み上げられて多層配線層が形成されている。その多層
配線層の形成部分周辺にホール１３が形成され、ホール
１３の最下部、すなわち、半導体基板上１にボンディン
グパッド５が形成されている。ボンディングパッド５は
銅材料、アルミ合金を用途によって選択し、また、銅へ
のワイヤーボンディングが困難な場合には、銅の上にさ
らにアルミ合金や、バンプ用メッキ層を積み上げる。こ
のように形成した半導体装置のボンディングパッド５に
外部との電気信号のやり取りのための金やアルミ合金か
らなるボンディングワイヤー６を超音波と熱・加重を併
用して押し付け界面を金属共晶させて接続されている。
【００６５】この方法は、ボンディングパッドへの電気
的接続は最下層の配線層等で行うようにして、ボンディ
ングパッドを下層配線が形成された基板上に直接形成す
るようにした点が特徴である。
【００６６】本実施形態に示した半導体装置によれば、
狭パッドピッチ対応のワイヤーボンディング条件でボン
ディングを行っても、ボンディングパッドと低誘電率絶
縁膜との界面は無く、界面のずれや、剥離が発生せず良
好な界面接続と、電気信号のやり取りが可能となる。
【００６７】（第７の実施形態）図７（ａ）〜（ｂ）は
本発明の実施の形態における半導体装置の製造方法を示
す要部断面図である。以下図面を参照しながら順次説明
する。
【００６８】まず、図７（ａ）に示すように、半導体基
板１上の所定のボンディングパッド形成領域に複数個の
ボンディングパッド５を形成すると同時に、所定の配線
形成領域に最下層の配線を形成する。その後、多層配線
構造を順次形成していく。
【００６９】多層配線構造は、低誘電率絶縁膜２、接続
孔３、配線４で構成され、これらが多層に亘って電気的
に接続されている。低誘電率絶縁膜２は酸化膜に有機基
をドーピングしたＣＶＤ膜（ＳｉＯＣ系）や、有機のみ
からなる塗布材料（ポリアリルエーテルやポリイミド、
ポリベンゾオキサゾール等）で、絶縁膜を低誘電率化し
て電気信号の伝播遅延を低減する材料である。また、接
続孔３及び、配線４は銅等の金属導体で前記した低誘電
率絶縁膜２に埋め込まれる形で配置積層される。これら
の配線層をフォトリソグラフィー技術、ドライ・ウエッ
トエッチング技術、成膜技術、メッキ技術、ケミカルメ
カニカルポリッシュ技術等周知の技術を用いて、所定の
数だけ繰り返し積み上げて多層配線層を形成していく。
【００７０】次に図７（ｂ）に示すように、多層配線層
の形成部分周辺の下部にボンディングパッド５を配する
部分にホール１３を形成し、先程形成したボンディング
パッド５を露出させる。
【００７１】本実施形態に示した半導体装置の製造方法
によれば、あらかじめ下層に形成したボンディングパッ
ドを後に露出させるため、多層配線の平坦性を気にする
ことなく製造することができる。
【００７２】
【発明の効果】本発明によれば、ワイヤーボンディング
の衝撃によるボンディングパッドと下層膜との界面剥離
が無くなり、狭パッドピッチで低誘電率の絶縁膜を採用
したデバイスであっても充分に高信頼性のワイヤーボン
ディングが可能となりまた、安価で安定性よく製造する
ことができる。
【図面の簡単な説明】
【図１】本発明の実施の形態の半導体装置を示す要部断
面図
【図２】本発明の実施の形態の半導体装置を示す要部断
面図
【図３】本発明の実施の形態の半導体装置の製造方法を
示す要部断面図
【図４】本発明の実施の形態の半導体装置を示す要部断
面図
【図５】本発明の実施の形態の半導体装置の製造方法を
示す要部断面図
【図６】本発明の実施の形態の半導体装置を示す要部断
面図
【図７】本発明の実施の形態の半導体装置の製造方法を
示す要部断面図
【図８】従来の半導体装置を示す要部断面図
【図９】パッドピッチ及びパッド間の距離を示す図
【符号の説明】
１ 半導体基板 ２ 低誘電率絶縁膜 ３ 接続孔 ４ 配線 ５ ボンディングパッド ６ ボンディングワイヤー ７ 接続部 ８ ダミーの配線 ９ ダミーの接続孔 １０ 金属導体 １１ 接続孔用のホール １２ 配線溝 １３ ホール １４ 絶縁体
フロントページの続き Ｆターム(参考） 5F033 HH09 HH11 HH32 HH33 JJ01 JJ11 JJ32 JJ33 KK11 KK32 KK33 MM02 MM12 MM13 NN06 NN07 QQ11 QQ19 QQ48 RR04 RR06 RR09 RR11 RR12 RR21 RR22 SS11 SS21 TT04 VV01 VV07 WW01 XX12 XX14 XX27 XX34 5F044 AA14 EE06 EE11 EE12 EE21

Claims (13)

    【特許請求の範囲】
  1. 【請求項１】 下層配線が形成された基板上に、層間絶
    縁膜を介して形成された複数の配線層及びプラグと、複
    数のボンディングパッドとを備えた半導体装置であっ
    て、 前記層間絶縁膜は酸化シリコン系の膜と比較して相対的
    に機械的強度又は硬度が低い材料であり、 前記ボンディングパッドは前記層間絶縁膜に設けられた
    配線又はプラグ若しくはその両方によって直接支持され
    ていることを特徴とする半導体装置。
  2. 【請求項２】 下層配線が形成された基板上に、層間絶
    縁膜を介して形成された複数の配線層又はプラグと、複
    数のボンディングパッドとを備えた半導体装置であっ
    て、 前記層間絶縁膜は酸化シリコン系の膜と比較して相対的
    に機械的強度又は硬度が低い材料であり、 前記ボンディングパッドが形成されている領域の直下に
    は前記ボンディングパッドと同程度の断面積を有する単
    一の金属柱が形成され、 前記ボンディングパッドは前記金属柱によって支持され
    ていることを特徴とする半導体装置。
  3. 【請求項３】 下層配線が形成された基板上に、層間絶
    縁膜を介して形成された複数の配線層又はプラグと、複
    数のボンディングパッドとを備えた半導体装置であっ
    て、 前記層間絶縁膜は酸化シリコン系の膜と比較して相対的
    に機械的強度又は硬度が低い材料であり、 前記ボンディングパッドが形成されている直下の領域に
    は前記ボンディングパッドと同程度の断面積を有する単
    一の絶縁材料からなる絶縁柱が形成され、 前記絶縁材料は、前記層間絶縁膜よりも相対的に機械的
    強度が大きく、 前記ボンディングパッドは前記絶縁柱によって支持され
    ていることを特徴とする半導体装置。
  4. 【請求項４】 下層配線が形成された基板上に、層間絶
    縁膜を介して形成された複数の配線層又はプラグと、複
    数のボンディングパッドとを備えた半導体装置であっ
    て、 前記層間絶縁膜は酸化シリコン系の膜と比較して相対的
    に機械的強度又は硬度が低い材料であり、 前記ボンディングパッドは前記層間絶縁膜に設けられた
    ホール内の最下部に露出した前記基板上に形成されてい
    ることを特徴とする半導体装置。
  5. 【請求項５】 前記単一の絶縁体材料はＳＯＧ膜である
    ことを特徴とする請求項４に記載の半導体装置の製造方
    法。
  6. 【請求項６】 前記ボンディングパッドのピッチは１０
    ０μｍよりも小さいことを特徴とする請求項１から５の
    いずれかに記載の半導体装置。
  7. 【請求項７】 前記層間絶縁膜は有機高分子、若しくは
    有機高分子含有酸化シリコンからなり、比誘電率が酸化
    シリコンより低いことを特徴とする請求項１から６のい
    ずれかに記載の半導体装置。
  8. 【請求項８】 下層配線が形成された基板上に酸化シリ
    コン系の膜と比較して相対的に機械的強度又は硬度が低
    い絶縁膜を堆積し前記絶縁膜に配線溝又は接続孔を形成
    する工程と前記配線溝又は接続孔に金属を充填する工程
    と化学機械研磨法により前記金属を研磨して配線又はプ
    ラグを形成する工程とを複数回繰り返して多層配線を形
    成する工程と、複数のボンディングパッド形成領域のそ
    れぞれにボンディングパッドを形成する工程とを備えた
    半導体装置の製造方法であって、 前記多層配線を形成する工程は、ボンディングパッド形
    成領域下における前記多層配線の各層にはダミーの配線
    又はプラグ若しくはその両方を形成しつつ、配線形成領
    域下における前記多層配線の各層には前記半導体装置の
    回路動作に必須の配線又はプラグを形成する工程からな
    り、 前記ボンディングパッドを形成する工程は、最上層のダ
    ミーの配線を形成した後、前記ダミーの配線の最上層に
    形成する工程を備えた半導体装置の製造方法。
  9. 【請求項９】 下層配線が形成された基板上に酸化シリ
    コン系の膜と比較して相対的に機械的強度又は硬度が低
    い絶縁膜を堆積し前記絶縁膜に配線溝又は接続孔を形成
    する工程と前記配線溝又は接続孔に金属を充填する工程
    と化学機械研磨法により前記金属を研磨して配線又はプ
    ラグを形成する工程とを複数回繰り返して多層配線を形
    成する工程と、複数のボンディングパッド形成領域のそ
    れぞれにボンディングパッドを形成する工程とを備えた
    半導体装置の製造方法であって、 前記多層配線を形成する工程における最上層の配線を形
    成する工程は、最上層の絶縁膜上の、配線形成領域に配
    線溝又は接続孔を形成する工程とボンディングパッド形
    成領域に前記基板に達するホールを形成する工程と、前
    記最上層の接続孔及び配線溝と前記ホールの内部を含む
    前記最上層の絶縁膜の上部に金属を堆積する工程と化学
    機械研磨法により前記充填した金属を研磨する工程とか
    らなり、その後、前記ボンディングパッド形成領域のホ
    ールに充填した金属上にボンディングパッドを形成する
    工程を備えた半導体装置の製造方法。
  10. 【請求項１０】 前記最上層の配線溝又は接続孔を形成
    する工程と前記ホールを形成する工程とを同時に行うこ
    とを特徴とする請求項９に記載の半導体装置の製造方
    法。
  11. 【請求項１１】 前記ダミーの配線、プラグ又は金属柱
    は、前記多層配線の各層に形成された必須の配線と同一
    材料により形成されていることを特徴とする請求項８か
    ら１０のいずれかに記載の半導体装置。
  12. 【請求項１２】 下層配線が形成された基板上に酸化シ
    リコン系の膜と比較して相対的に機械的強度又は硬度が
    低い第１の絶縁膜を堆積し前記第１の絶縁膜に配線溝又
    は接続孔を形成する工程と前記配線溝又は接続孔に金属
    を充填する工程と化学機械研磨法により前記金属を研磨
    して配線又はプラグを形成する工程とを複数回繰り返し
    て多層配線を形成する工程と、複数のボンディングパッ
    ド形成領域のそれぞれにボンディングパッドを形成する
    工程とを備えた半導体装置の製造方法であって、 前記多層配線の最上層の配線を形成した後、前記ボンデ
    ィングパッド形成領域に前記基板に達するホールを形成
    する工程と、前記ホールの内部を含む前記最上層の配線
    の上部に前記第１の絶縁膜よりも相対的に機械的強度又
    は硬度が高い第２の絶縁膜を形成する工程と化学機械研
    磨法により前記第２の絶縁膜を研磨する工程と、前記ボ
    ンディングパッド形成領域のホールに形成した前記第２
    の絶縁膜上にボンディングパッドを形成する工程とを備
    えた半導体装置の製造方法。
  13. 【請求項１３】 下層配線が形成された基板上における
    配線形成領域に配線を形成しつつボンディングパッド形
    成領域にボンディングパッドを形成する工程と、酸化シ
    リコン系の膜と比較して相対的に機械的強度又は硬度が
    低い第１の絶縁膜を堆積し前記第１の絶縁膜に配線溝又
    は接続孔を形成する工程と前記配線溝又は接続孔に金属
    を充填する工程と化学機械研磨法により前記金属を研磨
    して配線又はプラグを形成する工程とを複数回繰り返し
    て多層配線を形成する工程と、複数のボンディングパッ
    ド形成領域のそれぞれにボンディングパッドを形成する
    工程とを備えた半導体装置の製造方法であって、 前記多層配線の最上層の配線を形成した後、前記ボンデ
    ィングパッド形成領域に前記基板上に形成したボンディ
    ングパッドに達するホールを形成する工程とを備えた半
    導体装置の製造方法。
JP2000077620A 2000-03-21 2000-03-21 半導体装置及びその製造方法 Pending JP2001267323A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000077620A JP2001267323A (ja) 2000-03-21 2000-03-21 半導体装置及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000077620A JP2001267323A (ja) 2000-03-21 2000-03-21 半導体装置及びその製造方法

Publications (1)

Publication Number Publication Date
JP2001267323A true JP2001267323A (ja) 2001-09-28

Family

ID=18595164

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000077620A Pending JP2001267323A (ja) 2000-03-21 2000-03-21 半導体装置及びその製造方法

Country Status (1)

Country Link
JP (1) JP2001267323A (ja)

Cited By (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2004023542A1 (ja) * 2002-08-30 2004-03-18 Fujitsu Limited 半導体装置及びその製造方法
JP2004153269A (ja) * 2002-10-31 2004-05-27 Hewlett-Packard Development Co Lp 基板貫通の相互接続部を形成する方法
WO2004027865A3 (en) * 2002-09-20 2004-07-15 Infineon Technologies Ag Support structures for wirebond regions of contact pads over low modulus materials
US6831368B2 (en) 2002-01-22 2004-12-14 Kabushiki Kaisha Toshiba Semiconductor device and method of manufacturing the same
JP2005142553A (ja) * 2003-10-15 2005-06-02 Toshiba Corp 半導体装置
WO2005096364A1 (ja) * 2004-03-31 2005-10-13 Nec Corporation 半導体装置及びその製造方法
US6958542B2 (en) 2002-09-03 2005-10-25 Kabushiki Kaisha Toshiba Semiconductor device
US6958288B2 (en) 2003-05-30 2005-10-25 Trecenti Technologies, Inc. Semiconductor device and manufacturing method thereof
KR100605428B1 (ko) 2003-09-08 2006-07-28 가부시끼가이샤 르네사스 테크놀로지 반도체 장치 및 그 제조 방법
JP2006261369A (ja) * 2005-03-17 2006-09-28 Consortium For Advanced Semiconductor Materials & Related Technologies 半導体装置
KR100635297B1 (ko) 2004-05-06 2006-10-19 후지쯔 가부시끼가이샤 반도체 장치 및 그 제조 방법, 설계 방법
JP2007088352A (ja) * 2005-09-26 2007-04-05 Nec Electronics Corp 半導体装置
KR100763760B1 (ko) * 2001-12-27 2007-10-04 동부일렉트로닉스 주식회사 반도체 소자 제조 방법
DE102004004532B4 (de) * 2003-01-30 2007-11-08 Nec Electronics Corp., Kawasaki Halbleitervorrichtung
US7301244B2 (en) 2004-06-18 2007-11-27 Nec Electronics Corporation Semiconductor device
US7339256B2 (en) 2004-01-15 2008-03-04 Kabushiki Kaisha Toshiba Semiconductor device
JP2008124271A (ja) * 2006-11-13 2008-05-29 Rohm Co Ltd 半導体装置
US7391114B2 (en) 2004-02-05 2008-06-24 Matsushita Electric Industrial Co., Ltd. Electrode pad section for external connection
JP2008187140A (ja) * 2007-01-31 2008-08-14 Renesas Technology Corp 半導体装置および半導体装置の製造方法
US7420278B2 (en) 2005-06-23 2008-09-02 Renesas Technology Corp. Semiconductor device
JP2008235922A (ja) * 2008-04-18 2008-10-02 Nec Electronics Corp 半導体装置、および半導体装置の製造方法
CN100463163C (zh) * 2005-07-07 2009-02-18 株式会社东芝 半导体器件
JPWO2007102214A1 (ja) * 2006-03-08 2009-07-23 富士通マイクロエレクトロニクス株式会社 半導体装置及びその製造方法
JP2010028144A (ja) * 2009-11-02 2010-02-04 Fujitsu Microelectronics Ltd 半導体装置及びその製造方法
US7692315B2 (en) 2002-08-30 2010-04-06 Fujitsu Microelectronics Limited Semiconductor device and method for manufacturing the same
JP2010093307A (ja) * 2010-01-29 2010-04-22 Casio Computer Co Ltd 半導体装置
JP2012134543A (ja) * 2012-03-08 2012-07-12 Fujitsu Ltd 半導体装置
US8455985B2 (en) 2010-04-01 2013-06-04 Samsung Electronics Co., Ltd. Integrated circuit devices having selectively strengthened composite interlayer insulation layers and methods of fabricating the same
US8536710B2 (en) 2010-06-09 2013-09-17 Kabushiki Kaisha Toshiba Semiconductor device and manufacturing method thereof
JP2014067959A (ja) * 2012-09-27 2014-04-17 Stanley Electric Co Ltd 面実装型光半導体装置
WO2014147677A1 (ja) * 2013-03-22 2014-09-25 パナソニック株式会社 半導体装置
US8912657B2 (en) 2006-11-08 2014-12-16 Rohm Co., Ltd. Semiconductor device
KR102095208B1 (ko) * 2018-11-21 2020-03-31 (주)샘씨엔에스 반도체 소자 테스트를 위한 다층 세라믹 기판 및 그 제조 방법

Cited By (58)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100763760B1 (ko) * 2001-12-27 2007-10-04 동부일렉트로닉스 주식회사 반도체 소자 제조 방법
US6831368B2 (en) 2002-01-22 2004-12-14 Kabushiki Kaisha Toshiba Semiconductor device and method of manufacturing the same
US7091122B2 (en) 2002-01-22 2006-08-15 Kabushiki Kaisha Toshiba Semiconductor device and method of manufacturing the same
EP2204843A2 (en) 2002-08-30 2010-07-07 Fujitsu Microelectronics Limited Semiconductor device and its manufacturing method
EP2204843A3 (en) * 2002-08-30 2010-07-21 Fujitsu Microelectronics Limited Semiconductor device and its manufacturing method
US8034703B2 (en) 2002-08-30 2011-10-11 Fujitsu Semiconductor Limited Semiconductor device and method for manufacturing the same
EP1548815A4 (en) * 2002-08-30 2005-09-28 Fujitsu Ltd SEMICONDUCTOR DEVICE AND METHOD FOR MANUFACTURING THE SAME
US7692315B2 (en) 2002-08-30 2010-04-06 Fujitsu Microelectronics Limited Semiconductor device and method for manufacturing the same
WO2004023542A1 (ja) * 2002-08-30 2004-03-18 Fujitsu Limited 半導体装置及びその製造方法
US8089162B2 (en) 2002-08-30 2012-01-03 Fujitsu Semiconductor Limited Semiconductor device and method for manufacturing the same
US7301240B2 (en) 2002-09-03 2007-11-27 Kabushiki Kaisha Toshiba Semiconductor device
US6958542B2 (en) 2002-09-03 2005-10-25 Kabushiki Kaisha Toshiba Semiconductor device
US7180192B2 (en) 2002-09-03 2007-02-20 Kabushiki Kaisha Toshiba Semiconductor device
WO2004027865A3 (en) * 2002-09-20 2004-07-15 Infineon Technologies Ag Support structures for wirebond regions of contact pads over low modulus materials
US6908841B2 (en) 2002-09-20 2005-06-21 Infineon Technologies Ag Support structures for wirebond regions of contact pads over low modulus materials
JP2004153269A (ja) * 2002-10-31 2004-05-27 Hewlett-Packard Development Co Lp 基板貫通の相互接続部を形成する方法
US7397125B2 (en) 2003-01-30 2008-07-08 Nec Electronics Corporation Semiconductor device with bonding pad support structure
DE102004004532B4 (de) * 2003-01-30 2007-11-08 Nec Electronics Corp., Kawasaki Halbleitervorrichtung
US7714449B2 (en) 2003-01-30 2010-05-11 Nec Electronics Corporation Semiconductor device with bonding pad support structure
US6958288B2 (en) 2003-05-30 2005-10-25 Trecenti Technologies, Inc. Semiconductor device and manufacturing method thereof
KR100605428B1 (ko) 2003-09-08 2006-07-28 가부시끼가이샤 르네사스 테크놀로지 반도체 장치 및 그 제조 방법
US7202565B2 (en) 2003-09-08 2007-04-10 Renesas Technology Corp. Semiconductor device which employs an interlayer insulating film of a low mechanical strength and a highly reliable metal pad, and a method of manufacturing the same
CN100394561C (zh) * 2003-09-08 2008-06-11 株式会社瑞萨科技 半导体器件及其制造方法
JP2005142553A (ja) * 2003-10-15 2005-06-02 Toshiba Corp 半導体装置
US7339256B2 (en) 2004-01-15 2008-03-04 Kabushiki Kaisha Toshiba Semiconductor device
US7391114B2 (en) 2004-02-05 2008-06-24 Matsushita Electric Industrial Co., Ltd. Electrode pad section for external connection
WO2005096364A1 (ja) * 2004-03-31 2005-10-13 Nec Corporation 半導体装置及びその製造方法
KR100635297B1 (ko) 2004-05-06 2006-10-19 후지쯔 가부시끼가이샤 반도체 장치 및 그 제조 방법, 설계 방법
US7301244B2 (en) 2004-06-18 2007-11-27 Nec Electronics Corporation Semiconductor device
JP4596464B2 (ja) * 2005-03-17 2010-12-08 次世代半導体材料技術研究組合 半導体装置
JP2006261369A (ja) * 2005-03-17 2006-09-28 Consortium For Advanced Semiconductor Materials & Related Technologies 半導体装置
US8004086B2 (en) 2005-06-23 2011-08-23 Renesas Electronics Corporation Semiconductor device
US7420278B2 (en) 2005-06-23 2008-09-02 Renesas Technology Corp. Semiconductor device
US7843066B2 (en) 2005-06-23 2010-11-30 Renesas Technologies Corporation Semiconductor device
CN100463163C (zh) * 2005-07-07 2009-02-18 株式会社东芝 半导体器件
JP2007088352A (ja) * 2005-09-26 2007-04-05 Nec Electronics Corp 半導体装置
US7763968B2 (en) 2005-09-26 2010-07-27 Nec Electronics Corporation Semiconductor device featuring large reinforcing elements in pad area
JP4610008B2 (ja) * 2005-09-26 2011-01-12 ルネサスエレクトロニクス株式会社 半導体装置
US8148798B2 (en) 2006-03-08 2012-04-03 Fujitsu Semiconductor Limited Semiconductor device and method for manufacturing the same
JPWO2007102214A1 (ja) * 2006-03-08 2009-07-23 富士通マイクロエレクトロニクス株式会社 半導体装置及びその製造方法
JP5141550B2 (ja) * 2006-03-08 2013-02-13 富士通セミコンダクター株式会社 半導体装置及びその製造方法
US8912657B2 (en) 2006-11-08 2014-12-16 Rohm Co., Ltd. Semiconductor device
US9184132B2 (en) 2006-11-08 2015-11-10 Rohm Co., Ltd. Semiconductor device
US9786601B2 (en) 2006-11-08 2017-10-10 Rohm Co., Ltd. Semiconductor device having wires
US9337090B2 (en) 2006-11-08 2016-05-10 Rohm Co., Ltd. Semiconductor device
JP2008124271A (ja) * 2006-11-13 2008-05-29 Rohm Co Ltd 半導体装置
JP2008187140A (ja) * 2007-01-31 2008-08-14 Renesas Technology Corp 半導体装置および半導体装置の製造方法
JP4701264B2 (ja) * 2008-04-18 2011-06-15 ルネサスエレクトロニクス株式会社 半導体装置、および半導体装置の製造方法
JP2008235922A (ja) * 2008-04-18 2008-10-02 Nec Electronics Corp 半導体装置、および半導体装置の製造方法
JP2010028144A (ja) * 2009-11-02 2010-02-04 Fujitsu Microelectronics Ltd 半導体装置及びその製造方法
JP2010093307A (ja) * 2010-01-29 2010-04-22 Casio Computer Co Ltd 半導体装置
US8455985B2 (en) 2010-04-01 2013-06-04 Samsung Electronics Co., Ltd. Integrated circuit devices having selectively strengthened composite interlayer insulation layers and methods of fabricating the same
US8536710B2 (en) 2010-06-09 2013-09-17 Kabushiki Kaisha Toshiba Semiconductor device and manufacturing method thereof
JP2012134543A (ja) * 2012-03-08 2012-07-12 Fujitsu Ltd 半導体装置
JP2014067959A (ja) * 2012-09-27 2014-04-17 Stanley Electric Co Ltd 面実装型光半導体装置
WO2014147677A1 (ja) * 2013-03-22 2014-09-25 パナソニック株式会社 半導体装置
US9698096B2 (en) 2013-03-22 2017-07-04 Panasonic Intellectual Property Management Co., Ltd. Semiconductor device
KR102095208B1 (ko) * 2018-11-21 2020-03-31 (주)샘씨엔에스 반도체 소자 테스트를 위한 다층 세라믹 기판 및 그 제조 방법

Similar Documents

Publication Publication Date Title
JP2001267323A (ja) 半導体装置及びその製造方法
JP3954974B2 (ja) 半導体デバイス
JP5497756B2 (ja) 半導体素子の製造方法および半導体素子
JP4170103B2 (ja) 半導体装置、および半導体装置の製造方法
US6709968B1 (en) Microelectronic device with package with conductive elements and associated method of manufacture
JP4351198B2 (ja) ボンドパッド構造のトップビアパターン
KR100342897B1 (ko) 반도체 디바이스 및 그 제조 방법
US9349673B2 (en) Substrate, method of manufacturing substrate, semiconductor device, and electronic apparatus
US7301244B2 (en) Semiconductor device
JP4946436B2 (ja) 半導体装置及びその製造方法
KR100812731B1 (ko) 조화된 응력을 갖는 상호 접속물들 및 그의 제조 방법
JP2001156070A (ja) 機械的ロバスト性のあるパッドインターフェースおよび方法
JP2009147218A (ja) 半導体装置とその製造方法
US7855438B2 (en) Deep via construction for a semiconductor device
KR100284738B1 (ko) 다층금속배선을갖는반도체소자의패드및그제조방법
TWI344685B (en) An integrated circuit device and a process for forming the same
US7196423B2 (en) Interconnect structure with dielectric barrier and fabrication method thereof
JP4422004B2 (ja) 半導体装置
JP2005142351A (ja) 半導体装置およびその製造方法
JP4663510B2 (ja) 半導体装置
JP2003218114A (ja) 半導体装置及びその製造方法
JP2005327913A (ja) 半導体装置
KR20030088847A (ko) 반도체장치 및 그 제조방법
JP2004235586A (ja) 半導体装置
KR100482364B1 (ko) 반도체소자의다층패드및그제조방법

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20041227

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20050630

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070130

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20070605