JP3712111B2 - 電力増幅用半導体装置 - Google Patents
電力増幅用半導体装置 Download PDFInfo
- Publication number
- JP3712111B2 JP3712111B2 JP2001099957A JP2001099957A JP3712111B2 JP 3712111 B2 JP3712111 B2 JP 3712111B2 JP 2001099957 A JP2001099957 A JP 2001099957A JP 2001099957 A JP2001099957 A JP 2001099957A JP 3712111 B2 JP3712111 B2 JP 3712111B2
- Authority
- JP
- Japan
- Prior art keywords
- gate
- active region
- finger
- fingers
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 230000003321 amplification Effects 0.000 title claims description 29
- 238000003199 nucleic acid amplification method Methods 0.000 title claims description 29
- 239000004065 semiconductor Substances 0.000 title claims description 28
- 239000010410 layer Substances 0.000 claims description 26
- 239000011229 interlayer Substances 0.000 claims description 9
- 239000000758 substrate Substances 0.000 description 5
- 230000006866 deterioration Effects 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 2
- 150000001875 compounds Chemical class 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 230000017525 heat dissipation Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
- H01L29/0692—Surface layout
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
- H01L29/802—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier with heterojunction gate, e.g. transistors with semiconductor layer acting as gate insulating layer, MIS-like transistors
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Junction Field-Effect Transistors (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、電力増幅用半導体装置に関し、特に、電力増幅用半導体装置の電極及び活性領域の構造に関するものである。
【０００２】
【従来の技術】
化合物半導体などを使用した電力増幅用半導体装置は、携帯電話の基地局などで利用されており、高速動作、低消費電力特性が要求される。
【０００３】
図９は従来の電力増幅用半導体装置を説明する上面図、図１０は単位トランジスタ付近の断面図である。尚、以下図面において、同一部位には同一番号が付されている。
【０００４】
図９、１０に示すように、従来の電力増幅用電界効果トランジスタ（FET）は、ガリウム砒素（GaAs）などの化合物半導体基板１５上の活性領域１０にゲートフィンガ１，ドレインフィンガ２，ソースフィンガ３が設けられた単位トランジスタ１１が並列に配置された構造を有している。ゲートバー４は各ゲートフィンガ１をゲートパッド５に並列に接続しており、ドレインバー６は各ドレインフィンガ２をドレインパッド７に並列に、又、ソースバー８は各ソースフィンガ３をソースパッド９に並列に接続している。
【０００５】
【発明が解決しようとする課題】
図９、１０で説明した従来の電力増幅用FETでは、所望の増幅度を得るためにはチャネル幅方向の距離を確保する必要がある。ところが、チャネル幅を増大させれば、それに対応してゲートフィンガ１、ドレインフィンガ２、ソースフィンガ３も各々長さ方向に伸ばす必要があり、それらの内部抵抗も増大し、特性劣化を引き起こすと言う問題点があった。そこで、この問題を回避するためには、チャネル幅を増大させず、従って内部抵抗の増大を招くことなく、トランジスタの並列接続数を増加させることによって所望の増幅度を得ることが考えられる。しかし、単に活性領域をチャネル長方法に長くして、単位トランジスタの数を増やした構造では、各フィンガ同士を接続するバーが長くなってしまう。各バーが長くなると、各単位トランジスタからパッドまでの距離の差が、トランジスタの配置場所による違いによって大きくなり、高速での並列動作が困難になるという新たな問題が生じる。
【０００６】
本発明は、かかる幾つかの問題点に鑑み、特性劣化を引き起こさずに所望の増幅度を可能とする電力増幅用半導体装置を目的とする。
【０００７】
【課題を解決するための手段】
本発明の第１の構成は、ゲート，ソース及びドレイン電極の各フィンガが、その長手方向と直交する方向に複数設けられ、該フィンガの長手方向に互いに電気的に分離された活性領域が複数配置され、該活性領域上に該ゲート，ソース及びドレイン電極の各フィンガが設けられ、前記活性領域とは電気的に分離された領域にゲートバーが設けられ、層間絶縁膜を介して前記活性領域上を通過し、前記ゲートバーと前記複数の活性領域上の前記ゲート電極のフィンガを所定電位に接続する上層配線が設けられており、前記複数のゲート電極のフィンガは前記ゲートバーによって共通に接続され、前記ゲートバーは前記活性領域外の表面に接して設けられ、前記ゲートフィンガと前記ゲートバーは同一平面上に設けられており、前記上層配線は、前記活性領域上で、接地電位であるソースフィンガ上に絶縁膜を介してその長さ方向に延在するものである。
【０００９】
本発明の第２の構成は、前記上層配線が前記ゲート電極と、所定の電位に接続されるパッドとの間を接続するものである。
【００１２】
本発明の第３の構成は、前記ゲートバーは、複数の活性領域の間に設けられ、各活性領域におけるゲートフィンガは、ゲートバーに共通に接続される。
【００１３】
本発明の第４の構成は、前記ゲートバーに対して、ドレインフィンガ或いはソースフィンガが重なり合う場合は、該ドレインフィンガ或いはソースフィンガがゲートバーに対してその上層をオーバーラップするように敷設する。
【００１４】
本発明の第５の構成では、前記活性領域は、フィンガの長手方向とは直角な方向に設けられてなる。
【００１５】
本発明の第６の構成は、前記フィンガの長手方向に設けられた活性領域及びフィンガの長手方向とは直角な方向に設けられた活性領域に囲まれた領域にビアホールが設けられてなる。
【００１６】
本発明の第７の構成は、前記ビアホールには裏面側に電位を引き出す電極が埋め込まれてなる。
【００１７】
本発明の第８の構成は、前記ビアホール内の電極にはソースが接続される。
【００１８】
【発明の実施の形態】
第１実施例
図１は、本発明の第１実施例による電力増幅用半導体装置の上面図である。
【００１９】
本実施例では紙面横方向に延びる長方形の活性領域１０を２本平行に配置することにより、各活性領域内に並列配置された各トランジスタ１１がフィンガの長手方向に、紙面上下二段に配置された構造になっている。それによって各フィンガに所定の同一電位を供給する各バーが長くなるのを回避し、各単位トランジスタからゲートパッドまでの距離がトランジスタ配置場所による差の増大を抑えるものである。各フィンガは、各フィンガに対し直角方向に延在する各バーの各々と同一配線層で形成され、それに対し、各バーと各パッドの間の接続は、層間絶縁膜を介して各バーの配線層を跨ぐように上層配線１２を配設し、上層配線１２はスルーホール１３によって、各バーの配線層と電気的に接続された構造を持っており、平行配置された２本の活性領域１０に設けられた並列接続された各トランジスタ１１の各電極に電気的に接続されている。これによって、活性領域１０を迂回する必要がなくなり、パッドからフィンガまでの距離を短縮することが可能になっている。
【００２０】
第２実施例
図２は、本発明の第２実施例による電力増幅用半導体装置の上面図である。
【００２１】
ドレインバー及びソースバーをドレインフィンガー及びソースフィンガー上に配置することにより、トランジスタの占有面積を低減できる。バーとフィンガーとの電気的接続はビアホールによってとる。
【００２２】
また 図１及び２は ゲートフィンガーを２段にした場合を示したが、３段以上の複数にすることも 本発明の利用形態として可能である。
【００２３】
第３実施例
図３は、本発明を採用した3次元モノリシック・マイクロ波集積回路（MMIC）チップの上面図である。図４は図３のＡ−Ａ’断面図、図５は図３のＢ−Ｂ’断面図、図６は図３のＣ−Ｃ’断面図、図７は図３のＤ−Ｄ’断面図である。
【００２４】
本実施例では、図３に示すように半絶縁性GaAs基板１５に2つの長方形の活性領域１０が並列して設けられており、両活性領域１０の両方のゲートフィンガ１が共通のゲートバー４に接続されている。図４に示すように、ドレインフィンガ２、ソースフィンガ３は、層間絶縁膜１４を介してゲートバー４上を跨いでいる。そして図５に示すように、ゲートバー４とゲートパッド５の間は、層間絶縁膜１４上に設けられた上層配線１２によって接続されている。また、上層配線１２は層間絶縁膜１４を介しソースフィンガ３にオーバーラップしている。なお、ソースフィンガ３とオーバーラップする部分以外のゲートバー４は、図６に示すように基板１５上に直接に設けられているが、基板１５を窒化シリコンなどの保護膜で覆う場合はその上に設ければ良い。各活性層１０上のドレインフィンガ２については、図７に示すようにゲートバー４を跨いで相互に接続されており、図示しないがソースフィンガについても同様である。
【００２５】
本実施例では、活性領域１０上に延長された上層配線１２によって、ゲート電位がゲートバー４に供給されるため、各単位トランジスタ１１におけるゲート信号の遅延時間の差が小さく抑えられる。また、ゲートバー４を最下層に設け、ドレインフィンガ２，ソースフィンガ３はゲートバー４を跨ぐように形成されるため、配線長が特性にもっとも影響するゲートについては、フィンガとバーとを電気的に最短距離で接続することが出来る。
【００２６】
本実施例では上層配線１２によって活性領域１０を跨ぐのは、ゲート電位だけであるが、どの電位を上層配線１２に接続するのかは任意であり、ソースやドレイン電位のみ、または全部の電位或いは選択された２つの電位を上層配線に接続して活性領域を跨ぐようにしても良い。
【００２７】
尚、高周波信号を取り扱う場合、上層配線は単なる導体を敷設するだけでは不十分であり、高周波導波路を考慮して設計する要求もある。高周波導波路を設計に考慮する場合、本実施例のように接地電位であるソース電位が与えられる導体（本実施例ではソースフィンガ３）にオーバーラップして上層配線を設ければ、層間絶縁膜を介したストリップ線路が構成できる。この場合、層間絶縁膜の材質や厚さ、上層配線の幅などを適宜設計することで、所望の伝送特性が得られる。
【００２８】
第４実施例
図８は、本発明の第４実施例による電力増幅用半導体装置の上面図である。
【００２９】
図においてゲート、ドレイン、ソースの各フィンガは省略してある。
【００３０】
本実施例では、活性領域１０がフィンガの長手方向だけでなく、それとは直角方向にも配列されている。本実施例では、ゲート電位を供給するゲートパッド１０１が各活性領域１０毎に設けられており、上層配線１２によって活性領域１０を挟んで対向するゲートパッド１０１同士が接続されている。ゲートバー４は、活性領域１０に挟まれた領域に敷設され、上層配線１２と接続されている。ドレインパッド２０１は、ゲートバー４、2つの活性領域１０を挟むように両側に設けられており、ドレイン電位を供給するドレインバー６と接続されている。また、ソースパッド３０１は4つの活性領域に挟まれた中間部分に設けられており、その直下に設けられた図示しないビアホールによってチップ背面に引き出されている。
【００３１】
尚、本実施例の半導体装置を実装する場合には、4つのゲートパッド、2つのドレインパッドはそれぞれワイヤボンディングなどで外部に引き出され、そこで同電位同士を共通に接続されるが、それらパッド同士をチップ上で共通に接続しておいても良い。
【００３２】
本実施例によれば、活性領域数が増加するため、所望の増幅度を得るのが容易である。また、4つの活性領域に挟まれた領域は、各活性領域１０から発せられた熱の逃げ場が無いが、本実施例ではそこにビアホールが設けられている。ビアホール内部にはメッキなどによって金属が埋め込まれるため、放熱性が高く、各活性領域からの発熱が集中してもそれを有効に排熱することが出来る。なお、このビアホールはソースではなくゲート或いはドレインであっても良い。
【００３３】
本実施例では、各活性領域がチップ平面上で直角方向及び垂直方向に配置されたが、本発明における「フィンガの長手方向」或いは「フィンガの長手方向とは直角な方向」とは、活性領域を上下左右に対称に配置する場合だけでなく、例えば45度斜め方向に千鳥格子状に配置する場合なども包含するものである。
【００３４】
上記各実施例に共通する考えは、配線パターンの微細化に伴い、並列接続された各トランジスタのパッドからの配線抵抗の差による信号遅延差が増大するが、それが許容できる配線の長さ、特にゲートバーの長さに対応して活性領域を分割配置し、多層配線技術を利用し、各バーとパッド間を上層配線によって最短距離で接続し、トランジスタ細部における微細化を妨げることなく、且つ、集積回路全体として高速動作を可能にするものである。
【００３５】
以上本発明の実施例について述べたが、本発明は上記の実施例に限定するものではなく、本発明の趣旨に沿い、適宜に、変形や他の技術との組み合せによっても達成されることは言うまでもない。
【００３６】
【発明の効果】
以上説明したように、本発明によれば特性の劣化を防止することができ、高い増幅度をもった電力増幅半導体装置を得ることが出来る。
【図面の簡単な説明】
【図１】本発明の第１実施例による電力増幅用半導体装置の上面図
【図２】本発明の第２実施例による電力増幅用半導体装置の上面図
【図３】本発明の第３実施例による電力増幅用半導体装置の上面図
【図４】図３の電力増幅用半導体装置のA-A'での断面図
【図５】図３の電力増幅用半導体装置のB-B'での断面図
【図６】図３の電力増幅用半導体装置のC-C'での断面図
【図７】図３の電力増幅用半導体装置のD-D'での断面図
【図８】本発明の第４実施例による電力増幅用半導体装置の上面図
【図９】従来技術による電力増幅用半導体装置の上面図
【図１０】従来技術による電力増幅用半導体装置の単位トランジスタ付近の断面図
【符号の説明】
１、ゲートフィンガ
２、ドレインフィンガ
３、ソースフィンガ
４、ゲートバー
５、１０１、ゲートパッド
６、ドレインバー
７、２０１、ドレインパッド
８、ソースバー
９、３０１、ソースパッド
１０、活性領域
１１、単位トランジスタ
１２、上層配線
１３、スルーホール
１４、層間絶縁膜
１５、基板
【発明の属する技術分野】
本発明は、電力増幅用半導体装置に関し、特に、電力増幅用半導体装置の電極及び活性領域の構造に関するものである。
【０００２】
【従来の技術】
化合物半導体などを使用した電力増幅用半導体装置は、携帯電話の基地局などで利用されており、高速動作、低消費電力特性が要求される。
【０００３】
図９は従来の電力増幅用半導体装置を説明する上面図、図１０は単位トランジスタ付近の断面図である。尚、以下図面において、同一部位には同一番号が付されている。
【０００４】
図９、１０に示すように、従来の電力増幅用電界効果トランジスタ（FET）は、ガリウム砒素（GaAs）などの化合物半導体基板１５上の活性領域１０にゲートフィンガ１，ドレインフィンガ２，ソースフィンガ３が設けられた単位トランジスタ１１が並列に配置された構造を有している。ゲートバー４は各ゲートフィンガ１をゲートパッド５に並列に接続しており、ドレインバー６は各ドレインフィンガ２をドレインパッド７に並列に、又、ソースバー８は各ソースフィンガ３をソースパッド９に並列に接続している。
【０００５】
【発明が解決しようとする課題】
図９、１０で説明した従来の電力増幅用FETでは、所望の増幅度を得るためにはチャネル幅方向の距離を確保する必要がある。ところが、チャネル幅を増大させれば、それに対応してゲートフィンガ１、ドレインフィンガ２、ソースフィンガ３も各々長さ方向に伸ばす必要があり、それらの内部抵抗も増大し、特性劣化を引き起こすと言う問題点があった。そこで、この問題を回避するためには、チャネル幅を増大させず、従って内部抵抗の増大を招くことなく、トランジスタの並列接続数を増加させることによって所望の増幅度を得ることが考えられる。しかし、単に活性領域をチャネル長方法に長くして、単位トランジスタの数を増やした構造では、各フィンガ同士を接続するバーが長くなってしまう。各バーが長くなると、各単位トランジスタからパッドまでの距離の差が、トランジスタの配置場所による違いによって大きくなり、高速での並列動作が困難になるという新たな問題が生じる。
【０００６】
本発明は、かかる幾つかの問題点に鑑み、特性劣化を引き起こさずに所望の増幅度を可能とする電力増幅用半導体装置を目的とする。
【０００７】
【課題を解決するための手段】
本発明の第１の構成は、ゲート，ソース及びドレイン電極の各フィンガが、その長手方向と直交する方向に複数設けられ、該フィンガの長手方向に互いに電気的に分離された活性領域が複数配置され、該活性領域上に該ゲート，ソース及びドレイン電極の各フィンガが設けられ、前記活性領域とは電気的に分離された領域にゲートバーが設けられ、層間絶縁膜を介して前記活性領域上を通過し、前記ゲートバーと前記複数の活性領域上の前記ゲート電極のフィンガを所定電位に接続する上層配線が設けられており、前記複数のゲート電極のフィンガは前記ゲートバーによって共通に接続され、前記ゲートバーは前記活性領域外の表面に接して設けられ、前記ゲートフィンガと前記ゲートバーは同一平面上に設けられており、前記上層配線は、前記活性領域上で、接地電位であるソースフィンガ上に絶縁膜を介してその長さ方向に延在するものである。
【０００９】
本発明の第２の構成は、前記上層配線が前記ゲート電極と、所定の電位に接続されるパッドとの間を接続するものである。
【００１２】
本発明の第３の構成は、前記ゲートバーは、複数の活性領域の間に設けられ、各活性領域におけるゲートフィンガは、ゲートバーに共通に接続される。
【００１３】
本発明の第４の構成は、前記ゲートバーに対して、ドレインフィンガ或いはソースフィンガが重なり合う場合は、該ドレインフィンガ或いはソースフィンガがゲートバーに対してその上層をオーバーラップするように敷設する。
【００１４】
本発明の第５の構成では、前記活性領域は、フィンガの長手方向とは直角な方向に設けられてなる。
【００１５】
本発明の第６の構成は、前記フィンガの長手方向に設けられた活性領域及びフィンガの長手方向とは直角な方向に設けられた活性領域に囲まれた領域にビアホールが設けられてなる。
【００１６】
本発明の第７の構成は、前記ビアホールには裏面側に電位を引き出す電極が埋め込まれてなる。
【００１７】
本発明の第８の構成は、前記ビアホール内の電極にはソースが接続される。
【００１８】
【発明の実施の形態】
第１実施例
図１は、本発明の第１実施例による電力増幅用半導体装置の上面図である。
【００１９】
本実施例では紙面横方向に延びる長方形の活性領域１０を２本平行に配置することにより、各活性領域内に並列配置された各トランジスタ１１がフィンガの長手方向に、紙面上下二段に配置された構造になっている。それによって各フィンガに所定の同一電位を供給する各バーが長くなるのを回避し、各単位トランジスタからゲートパッドまでの距離がトランジスタ配置場所による差の増大を抑えるものである。各フィンガは、各フィンガに対し直角方向に延在する各バーの各々と同一配線層で形成され、それに対し、各バーと各パッドの間の接続は、層間絶縁膜を介して各バーの配線層を跨ぐように上層配線１２を配設し、上層配線１２はスルーホール１３によって、各バーの配線層と電気的に接続された構造を持っており、平行配置された２本の活性領域１０に設けられた並列接続された各トランジスタ１１の各電極に電気的に接続されている。これによって、活性領域１０を迂回する必要がなくなり、パッドからフィンガまでの距離を短縮することが可能になっている。
【００２０】
第２実施例
図２は、本発明の第２実施例による電力増幅用半導体装置の上面図である。
【００２１】
ドレインバー及びソースバーをドレインフィンガー及びソースフィンガー上に配置することにより、トランジスタの占有面積を低減できる。バーとフィンガーとの電気的接続はビアホールによってとる。
【００２２】
また 図１及び２は ゲートフィンガーを２段にした場合を示したが、３段以上の複数にすることも 本発明の利用形態として可能である。
【００２３】
第３実施例
図３は、本発明を採用した3次元モノリシック・マイクロ波集積回路（MMIC）チップの上面図である。図４は図３のＡ−Ａ’断面図、図５は図３のＢ−Ｂ’断面図、図６は図３のＣ−Ｃ’断面図、図７は図３のＤ−Ｄ’断面図である。
【００２４】
本実施例では、図３に示すように半絶縁性GaAs基板１５に2つの長方形の活性領域１０が並列して設けられており、両活性領域１０の両方のゲートフィンガ１が共通のゲートバー４に接続されている。図４に示すように、ドレインフィンガ２、ソースフィンガ３は、層間絶縁膜１４を介してゲートバー４上を跨いでいる。そして図５に示すように、ゲートバー４とゲートパッド５の間は、層間絶縁膜１４上に設けられた上層配線１２によって接続されている。また、上層配線１２は層間絶縁膜１４を介しソースフィンガ３にオーバーラップしている。なお、ソースフィンガ３とオーバーラップする部分以外のゲートバー４は、図６に示すように基板１５上に直接に設けられているが、基板１５を窒化シリコンなどの保護膜で覆う場合はその上に設ければ良い。各活性層１０上のドレインフィンガ２については、図７に示すようにゲートバー４を跨いで相互に接続されており、図示しないがソースフィンガについても同様である。
【００２５】
本実施例では、活性領域１０上に延長された上層配線１２によって、ゲート電位がゲートバー４に供給されるため、各単位トランジスタ１１におけるゲート信号の遅延時間の差が小さく抑えられる。また、ゲートバー４を最下層に設け、ドレインフィンガ２，ソースフィンガ３はゲートバー４を跨ぐように形成されるため、配線長が特性にもっとも影響するゲートについては、フィンガとバーとを電気的に最短距離で接続することが出来る。
【００２６】
本実施例では上層配線１２によって活性領域１０を跨ぐのは、ゲート電位だけであるが、どの電位を上層配線１２に接続するのかは任意であり、ソースやドレイン電位のみ、または全部の電位或いは選択された２つの電位を上層配線に接続して活性領域を跨ぐようにしても良い。
【００２７】
尚、高周波信号を取り扱う場合、上層配線は単なる導体を敷設するだけでは不十分であり、高周波導波路を考慮して設計する要求もある。高周波導波路を設計に考慮する場合、本実施例のように接地電位であるソース電位が与えられる導体（本実施例ではソースフィンガ３）にオーバーラップして上層配線を設ければ、層間絶縁膜を介したストリップ線路が構成できる。この場合、層間絶縁膜の材質や厚さ、上層配線の幅などを適宜設計することで、所望の伝送特性が得られる。
【００２８】
第４実施例
図８は、本発明の第４実施例による電力増幅用半導体装置の上面図である。
【００２９】
図においてゲート、ドレイン、ソースの各フィンガは省略してある。
【００３０】
本実施例では、活性領域１０がフィンガの長手方向だけでなく、それとは直角方向にも配列されている。本実施例では、ゲート電位を供給するゲートパッド１０１が各活性領域１０毎に設けられており、上層配線１２によって活性領域１０を挟んで対向するゲートパッド１０１同士が接続されている。ゲートバー４は、活性領域１０に挟まれた領域に敷設され、上層配線１２と接続されている。ドレインパッド２０１は、ゲートバー４、2つの活性領域１０を挟むように両側に設けられており、ドレイン電位を供給するドレインバー６と接続されている。また、ソースパッド３０１は4つの活性領域に挟まれた中間部分に設けられており、その直下に設けられた図示しないビアホールによってチップ背面に引き出されている。
【００３１】
尚、本実施例の半導体装置を実装する場合には、4つのゲートパッド、2つのドレインパッドはそれぞれワイヤボンディングなどで外部に引き出され、そこで同電位同士を共通に接続されるが、それらパッド同士をチップ上で共通に接続しておいても良い。
【００３２】
本実施例によれば、活性領域数が増加するため、所望の増幅度を得るのが容易である。また、4つの活性領域に挟まれた領域は、各活性領域１０から発せられた熱の逃げ場が無いが、本実施例ではそこにビアホールが設けられている。ビアホール内部にはメッキなどによって金属が埋め込まれるため、放熱性が高く、各活性領域からの発熱が集中してもそれを有効に排熱することが出来る。なお、このビアホールはソースではなくゲート或いはドレインであっても良い。
【００３３】
本実施例では、各活性領域がチップ平面上で直角方向及び垂直方向に配置されたが、本発明における「フィンガの長手方向」或いは「フィンガの長手方向とは直角な方向」とは、活性領域を上下左右に対称に配置する場合だけでなく、例えば45度斜め方向に千鳥格子状に配置する場合なども包含するものである。
【００３４】
上記各実施例に共通する考えは、配線パターンの微細化に伴い、並列接続された各トランジスタのパッドからの配線抵抗の差による信号遅延差が増大するが、それが許容できる配線の長さ、特にゲートバーの長さに対応して活性領域を分割配置し、多層配線技術を利用し、各バーとパッド間を上層配線によって最短距離で接続し、トランジスタ細部における微細化を妨げることなく、且つ、集積回路全体として高速動作を可能にするものである。
【００３５】
以上本発明の実施例について述べたが、本発明は上記の実施例に限定するものではなく、本発明の趣旨に沿い、適宜に、変形や他の技術との組み合せによっても達成されることは言うまでもない。
【００３６】
【発明の効果】
以上説明したように、本発明によれば特性の劣化を防止することができ、高い増幅度をもった電力増幅半導体装置を得ることが出来る。
【図面の簡単な説明】
【図１】本発明の第１実施例による電力増幅用半導体装置の上面図
【図２】本発明の第２実施例による電力増幅用半導体装置の上面図
【図３】本発明の第３実施例による電力増幅用半導体装置の上面図
【図４】図３の電力増幅用半導体装置のA-A'での断面図
【図５】図３の電力増幅用半導体装置のB-B'での断面図
【図６】図３の電力増幅用半導体装置のC-C'での断面図
【図７】図３の電力増幅用半導体装置のD-D'での断面図
【図８】本発明の第４実施例による電力増幅用半導体装置の上面図
【図９】従来技術による電力増幅用半導体装置の上面図
【図１０】従来技術による電力増幅用半導体装置の単位トランジスタ付近の断面図
【符号の説明】
１、ゲートフィンガ
２、ドレインフィンガ
３、ソースフィンガ
４、ゲートバー
５、１０１、ゲートパッド
６、ドレインバー
７、２０１、ドレインパッド
８、ソースバー
９、３０１、ソースパッド
１０、活性領域
１１、単位トランジスタ
１２、上層配線
１３、スルーホール
１４、層間絶縁膜
１５、基板
Claims (8)
- ゲート，ソース及びドレイン電極の各フィンガが、その長手方向と直交する方向に複数設けられ、該フィンガの長手方向に互いに電気的に分離された活性領域が複数配置され、該活性領域上に該ゲート，ソース及びドレイン電極の各フィンガが設けられ、前記活性領域とは電気的に分離された領域にゲートバーが設けられ、層間絶縁膜を介して前記活性領域上を通過し、前記ゲートバーと前記複数の活性領域上の前記ゲート電極のフィンガを所定電位に接続する上層配線が設けられており、前記複数のゲート電極のフィンガは前記ゲートバーによって共通に接続され、前記ゲートバーは前記活性領域外の表面に接して設けられ、前記ゲートフィンガと前記ゲートバーは同一平面上に設けられており、前記上層配線は、前記活性領域上で、接地電位であるソースフィンガ上に絶縁膜を介してその長さ方向に延在することを特徴とする電力増幅用半導体装置。
- 前記上層配線は、前記ゲート電極と、所定の電位に接続されるパッドとの間を接続するものであることを特徴とする請求項１記載の電力増幅用半導体装置。
- 前記ゲートバーは、前記複数の活性領域の間に設けられ、各活性領域におけるゲートフィンガは、該ゲートバーに共通に接続されることを特徴とする請求項１記載の電力増幅用半導体装置。
- 前記ゲートバーに対して、ドレインフィンガ或いはソースフィンガが重なり合う場合は、該ドレインフィンガ或いはソースフィンガがゲートバーに対してその上層をオーバーラップするように敷設することを特徴とする請求項１記載の電力増幅用半導体装置。
- 前記活性領域は、前記フィンガの長手方向とは直角な方向に設けられてなることを特徴とする請求項１記載の電力増幅用半導体装置。
- 前記フィンガの長手方向に設けられた活性領域及び前記フィンガの長手方向とは直角な方向に設けられた活性領域に囲まれた領域にビアホールが設けられてなることを特徴とする請求項５記載の電力増幅用半導体装置。
- 前記ビアホールには裏面側に電位を引き出す電極が埋め込まれてなることを特徴とする請求項６記載の電力増幅用半導体装置。
- 前記ビアホール内の電極にはソースが接続されることを特徴とする請求項７記載の電力増幅用半導体装置。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001099957A JP3712111B2 (ja) | 2001-03-30 | 2001-03-30 | 電力増幅用半導体装置 |
| TW091104714A TW533579B (en) | 2001-03-30 | 2002-03-13 | Semiconductor device having divided active regions with comb-teeth electrodes thereon |
| US10/096,856 US6900482B2 (en) | 2001-03-30 | 2002-03-14 | Semiconductor device having divided active regions with comb-teeth electrodes thereon |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001099957A JP3712111B2 (ja) | 2001-03-30 | 2001-03-30 | 電力増幅用半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002299351A JP2002299351A (ja) | 2002-10-11 |
| JP3712111B2 true JP3712111B2 (ja) | 2005-11-02 |
Family
ID=18953443
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001099957A Expired - Fee Related JP3712111B2 (ja) | 2001-03-30 | 2001-03-30 | 電力増幅用半導体装置 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US6900482B2 (ja) |
| JP (1) | JP3712111B2 (ja) |
| TW (1) | TW533579B (ja) |
Families Citing this family (41)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB0324269D0 (en) * | 2003-10-16 | 2003-11-19 | Pharmagene Lab Ltd | EP4 receptor antagonists |
| JP2005183770A (ja) * | 2003-12-22 | 2005-07-07 | Mitsubishi Electric Corp | 高周波用半導体装置 |
| JP2005340550A (ja) * | 2004-05-28 | 2005-12-08 | Sanyo Electric Co Ltd | 半導体装置 |
| JP2005353991A (ja) * | 2004-06-14 | 2005-12-22 | Sanyo Electric Co Ltd | 半導体装置 |
| JP4498170B2 (ja) * | 2005-03-02 | 2010-07-07 | 三菱電機株式会社 | 半導体装置及びその製造方法 |
| JP4975398B2 (ja) * | 2006-08-30 | 2012-07-11 | ルネサスエレクトロニクス株式会社 | 半導体装置及びその製造方法 |
| KR100898474B1 (ko) | 2007-08-29 | 2009-05-21 | 주식회사 동부하이텍 | 반도체 소자 |
| US8896034B1 (en) | 2010-08-11 | 2014-11-25 | Sarda Technologies, Inc. | Radio frequency and microwave devices and methods of use |
| US8519916B2 (en) * | 2010-08-11 | 2013-08-27 | Sarda Technologies, Inc. | Low interconnect resistance integrated switches |
| US9236378B2 (en) | 2010-08-11 | 2016-01-12 | Sarda Technologies, Inc. | Integrated switch devices |
| JP5361934B2 (ja) * | 2011-04-19 | 2013-12-04 | 株式会社東芝 | 電力増幅器 |
| JP5983117B2 (ja) | 2012-07-11 | 2016-08-31 | 三菱電機株式会社 | 半導体装置 |
| JP6338832B2 (ja) | 2013-07-31 | 2018-06-06 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
| TWI515902B (zh) | 2013-09-10 | 2016-01-01 | 台達電子工業股份有限公司 | 半導體裝置 |
| JP6211867B2 (ja) | 2013-09-24 | 2017-10-11 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
| JP6348703B2 (ja) * | 2013-11-12 | 2018-06-27 | ルネサスエレクトロニクス株式会社 | 半導体装置及びその製造方法 |
| US9536938B1 (en) * | 2013-11-27 | 2017-01-03 | Altera Corporation | Semiconductor device including a resistor metallic layer and method of forming the same |
| JP6374115B2 (ja) * | 2015-08-07 | 2018-08-15 | シャープ株式会社 | 複合型半導体装置 |
| TWI584467B (zh) | 2015-09-24 | 2017-05-21 | 台達電子工業股份有限公司 | 半導體裝置 |
| JP6617590B2 (ja) * | 2016-02-03 | 2019-12-11 | 富士通株式会社 | 半導体装置 |
| US10153306B2 (en) * | 2016-02-29 | 2018-12-11 | Skyworks Solutions, Inc. | Transistor layout with low aspect ratio |
| US9786660B1 (en) | 2016-03-17 | 2017-10-10 | Cree, Inc. | Transistor with bypassed gate structure field |
| US9947616B2 (en) | 2016-03-17 | 2018-04-17 | Cree, Inc. | High power MMIC devices having bypassed gate transistors |
| US10128365B2 (en) | 2016-03-17 | 2018-11-13 | Cree, Inc. | Bypassed gate transistors having improved stability |
| US9774322B1 (en) | 2016-06-22 | 2017-09-26 | Sarda Technologies, Inc. | Gate driver for depletion-mode transistors |
| JP6812764B2 (ja) * | 2016-11-29 | 2021-01-13 | 日亜化学工業株式会社 | 電界効果トランジスタ |
| CN108630677B (zh) * | 2017-03-17 | 2022-03-08 | 智瑞佳（苏州）半导体科技有限公司 | 一种功率器件版图结构及制作方法 |
| WO2018204622A1 (en) * | 2017-05-05 | 2018-11-08 | Cree, Inc. | High power mmic devices having bypassed gate transistors |
| US10566324B2 (en) * | 2017-05-18 | 2020-02-18 | General Electric Company | Integrated gate resistors for semiconductor power conversion devices |
| US10637411B2 (en) | 2017-10-06 | 2020-04-28 | Qualcomm Incorporated | Transistor layout for improved harmonic performance |
| US10483352B1 (en) | 2018-07-11 | 2019-11-19 | Cree, Inc. | High power transistor with interior-fed gate fingers |
| US10763334B2 (en) * | 2018-07-11 | 2020-09-01 | Cree, Inc. | Drain and/or gate interconnect and finger structure |
| US10600746B2 (en) | 2018-07-19 | 2020-03-24 | Cree, Inc. | Radio frequency transistor amplifiers and other multi-cell transistors having gaps and/or isolation structures between groups of unit cell transistors |
| US10629526B1 (en) * | 2018-10-11 | 2020-04-21 | Nxp Usa, Inc. | Transistor with non-circular via connections in two orientations |
| JP6854985B2 (ja) * | 2018-11-30 | 2021-04-07 | 三菱電機株式会社 | 半導体装置 |
| US10770415B2 (en) | 2018-12-04 | 2020-09-08 | Cree, Inc. | Packaged transistor devices with input-output isolation and methods of forming packaged transistor devices with input-output isolation |
| US11417746B2 (en) | 2019-04-24 | 2022-08-16 | Wolfspeed, Inc. | High power transistor with interior-fed fingers |
| TW202249209A (zh) | 2021-03-05 | 2022-12-16 | 日商住友電工器件創新股份有限公司 | 半導體裝置 |
| CN115036308A (zh) | 2021-03-05 | 2022-09-09 | 住友电工光电子器件创新株式会社 | 半导体装置及其制造方法 |
| JPWO2023136121A1 (ja) * | 2022-01-13 | 2023-07-20 | ||
| JP2023122726A (ja) | 2022-02-24 | 2023-09-05 | 住友電工デバイス・イノベーション株式会社 | 半導体装置 |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04171734A (ja) | 1990-11-02 | 1992-06-18 | Mitsubishi Electric Corp | 半導体装置 |
| JPH05175247A (ja) | 1991-12-26 | 1993-07-13 | Nikko Kyodo Co Ltd | 半導体装置の製造方法 |
| JPH065849A (ja) | 1992-06-17 | 1994-01-14 | Nec Kansai Ltd | 半導体素子の構造 |
| JPH06140437A (ja) | 1992-10-27 | 1994-05-20 | Nec Kansai Ltd | 電界効果型トランジスタ |
| JPH0883808A (ja) | 1994-07-13 | 1996-03-26 | Hitachi Ltd | 半導体装置 |
| JPH08213409A (ja) * | 1995-02-06 | 1996-08-20 | Nec Corp | 半導体装置 |
| JP2669392B2 (ja) * | 1995-03-10 | 1997-10-27 | 日本電気株式会社 | 半導体装置およびその実装構造 |
| JP3129223B2 (ja) * | 1997-02-28 | 2001-01-29 | 日本電気株式会社 | 半導体装置 |
| JP3241022B2 (ja) | 1999-05-25 | 2001-12-25 | 日本電気株式会社 | 電界効果トランジスタ |
-
2001
- 2001-03-30 JP JP2001099957A patent/JP3712111B2/ja not_active Expired - Fee Related
-
2002
- 2002-03-13 TW TW091104714A patent/TW533579B/zh active
- 2002-03-14 US US10/096,856 patent/US6900482B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US20020140024A1 (en) | 2002-10-03 |
| JP2002299351A (ja) | 2002-10-11 |
| US6900482B2 (en) | 2005-05-31 |
| TW533579B (en) | 2003-05-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3712111B2 (ja) | 電力増幅用半導体装置 | |
| US5883407A (en) | Semiconductor device | |
| US6424006B1 (en) | Semiconductor component | |
| JP2002094054A5 (ja) | ||
| US20050133829A1 (en) | High-frequency semiconductor device | |
| US20220044986A1 (en) | Transistor with i/o ports in an active area of the transistor | |
| JP2019092009A (ja) | 半導体増幅素子及び半導体増幅装置 | |
| US11367674B2 (en) | High power transistors | |
| JP3511171B2 (ja) | 高周波半導体装置 | |
| JP2003521127A (ja) | 多重アース信号路ｌｄｍｏｓ電力用パッケージ | |
| JP2004260026A (ja) | 半導体装置 | |
| US20230268343A1 (en) | Semiconductor device | |
| JP3481813B2 (ja) | 半導体装置 | |
| US9472497B2 (en) | Semiconductor device | |
| US11121072B1 (en) | Semiconductor device with isolation structure | |
| US9786640B2 (en) | Transistor arrangement | |
| JP2724193B2 (ja) | 半導体装置 | |
| JP7456517B2 (ja) | トランジスタ | |
| JP4718751B2 (ja) | 半導体装置 | |
| JP3586435B2 (ja) | 高周波半導体装置 | |
| JP2003258001A (ja) | 高周波半導体装置 | |
| JP7294385B2 (ja) | 半導体増幅素子及び半導体増幅装置 | |
| US20230042301A1 (en) | Semiconductor device | |
| JP3458120B2 (ja) | 高周波半導体装置 | |
| JP6663763B2 (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20040511 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20040511 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040810 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041012 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20041216 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050214 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050418 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050609 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050810 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050810 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090826 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100826 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100826 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110826 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110826 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120826 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130826 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |