TWI515902B - 半導體裝置 - Google Patents

半導體裝置 Download PDF

Info

Publication number
TWI515902B
TWI515902B TW102132512A TW102132512A TWI515902B TW I515902 B TWI515902 B TW I515902B TW 102132512 A TW102132512 A TW 102132512A TW 102132512 A TW102132512 A TW 102132512A TW I515902 B TWI515902 B TW I515902B
Authority
TW
Taiwan
Prior art keywords
source
drain
pad
region
semiconductor device
Prior art date
Application number
TW102132512A
Other languages
English (en)
Other versions
TW201511267A (zh
Inventor
林立凡
廖文甲
Original Assignee
台達電子工業股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to TW102132512A priority Critical patent/TWI515902B/zh
Application filed by 台達電子工業股份有限公司 filed Critical 台達電子工業股份有限公司
Priority to US14/185,322 priority patent/US8957493B1/en
Priority to US14/333,795 priority patent/US9190393B1/en
Priority to US14/496,471 priority patent/US9508843B2/en
Publication of TW201511267A publication Critical patent/TW201511267A/zh
Application granted granted Critical
Publication of TWI515902B publication Critical patent/TWI515902B/zh
Priority to US15/297,123 priority patent/US10084076B2/en
Priority to US15/429,184 priority patent/US10236236B2/en
Priority to US15/468,133 priority patent/US10665709B2/en
Priority to US15/678,102 priority patent/US10833185B2/en
Priority to US16/041,848 priority patent/US10468516B2/en
Priority to US16/233,115 priority patent/US10950524B2/en
Priority to US16/550,293 priority patent/US10910491B2/en
Priority to US16/581,781 priority patent/US10573736B2/en
Priority to US17/121,706 priority patent/US11817494B2/en
Priority to US18/482,025 priority patent/US12062716B2/en

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41758—Source or drain electrodes for field effect devices for lateral devices with structured layout for source or drain region, i.e. the source or drain region having cellular, interdigitated or ring structure or being curved or angular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/42376—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the length or the sectional shape

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Description

半導體裝置
本發明是有關於一種半導體裝置。
場效電晶體(Field Effect Transistor)是一種利用材料中的電場效應以控制電流的開關元件，其被廣泛應用於半導體元件的電路中。具體而言，場效電晶體包含閘極、源極、汲極與主動層，源極與汲極分別位於主動層的相對兩側。藉由控制閘極的電壓而影響主動層的電場，源極與汲極之間因此可導通電流以處於開啟狀態。
一般而言，為了與其他元件做電性連接，場效電晶體可更包含源極墊與汲極墊，分別電性連接源極與汲極。 源極墊與汲極墊通常具有較大的焊接面積以供外部線路固定。然而隨著半導體製程的發展，場效電晶體的的尺寸日漸縮小，而如何在場效電晶體中設計源極墊與汲極墊的位置，以在提供足夠的焊接面積的同時，對場效電晶體本身產生較少的電性干擾，為目前業界所努力解決的問題之一。
本發明之一態樣提供一種半導體裝置，包含主動層、至少一源極、至少一汲極、至少一閘極、第一絕緣層、第一源極墊、第一汲極墊、至少一源極插塞與至少一汲極插塞。源極位於主動層上，且源極在主動層上的正投影形成源極區域。汲極位於主動層上，汲極與源極分開，且汲極在主動層上的正投影形成汲極區域。閘極位於主動層上方，並介於源極與汲極之間。第一絕緣層至少覆蓋部份源極與部份汲極。第一絕緣層具有至少一源極通孔與至少一汲極通孔於其中。第一源極墊位於第一絕緣層上，且第一源極墊在主動層上的正投影形成源極墊區域，源極墊區域與汲極區域至少部份重疊，且源極墊區域與汲極區域的重疊面積，小於或等於40%之汲極區域的面積。第一汲極墊位於第一絕緣層上。源極插塞位於源極通孔中，並電性連接第一源極墊與源極。汲極插塞位於汲極通孔中，並電性連接第一汲極墊與汲極。
在一或多個實施方式中，第一汲極墊在主動層上的正投影形成汲極墊區域，汲極墊區域與源極區域至少部分重疊，且汲極墊區域與源極區域的重疊面積，小於或等於40%之源極區域的面積。
在一或多個實施方式中，單位長度之第一源極墊所具有的電阻值小於單位長度之源極所具有的電阻值。
在一或多個實施方式中，單位長度之第一汲極墊所具有的電阻值小於單位長度之汲極所具有的電阻值。
在一或多個實施方式中，源極、汲極與閘極在主動 層上的正投影及有電流流過主動層之區域共同界定出主動區，且源極墊區域至少部份落在主動區中。
在一或多個實施方式中，源極墊區域係完全落在主動區中。
在一或多個實施方式中，汲極墊區域至少部分落在主動區中。
在一或多個實施方式中，汲極墊區域係完全落在主動區中。
在一或多個實施方式中，第一源極墊包含源極墊本體與至少一源極墊分支。源極墊本體在主動層上的正投影與汲極區域至少部分重疊。
在一或多個實施方式中，第一汲極墊包含汲極墊本體與至少一汲極墊分支。汲極墊本體與源極墊本體分開，其中汲極墊本體在主動層上的正投影與源極區域至少部分重疊，且源極墊分支由源極墊本體向汲極墊本體的方向延伸。汲極墊分支由汲極墊本體向源極墊本體的方向延伸。
在一或多個實施方式中，源極墊分支的數量為複數個，且汲極墊分支的數量亦為複數個。源極墊分支與汲極墊分支交錯排列於源極墊本體與汲極墊本體之間。
在一或多個實施方式中，半導體裝置更包含保護層，覆蓋主動層。保護層具有至少一源極開口與至少一汲極開口於其中，源極與汲極分別至少部分位於源極開口與汲極開口中，以電性接觸主動層。
在一或多個實施方式中，半導體裝置更包含閘極介 電層，置於閘極與主動層之間。
在一或多個實施方式中，閘極介電層更覆蓋保護層，且閘極介電層具有至少一第一源極間通孔。半導體裝置更包含間介電層，覆蓋閘極介電層，且間介電層具有至少一第二源極間通孔。源極包含下源極子部、上源極子部與至少一源極間插塞。下源極子部位於源極開口中。上源極子部位於間介電層上。源極間插塞位於第一源極間通孔與第二源極間通孔中，並電性連接上源極子部與下源極子部。
在一或多個實施方式中，單位長度之上源極子部所具有的電阻值小於單位長度之下源極子部所具有的電阻值。
在一或多個實施方式中，閘極介電層更覆蓋保護層，且閘極介電層具有至少一第一汲極間通孔。半導體裝置更包含間介電層，覆蓋閘極介電層，且間介電層具有至少一第二汲極間通孔。汲極包含下汲極子部、上汲極子部與至少一汲極間插塞。下汲極子部位於汲極開口中。上汲極子部位於間介電層上。汲極間插塞位於第一汲極間通孔與第二汲極間通孔中，並電性連接上汲極子部與下汲極子部。
在一或多個實施方式中，單位長度之上汲極子部所具有的電阻值小於單位長度之下汲極子部所具有的電阻值。
在一或多個實施方式中，主動層包含氮化鎵層與氮 化鎵鋁層。氮化鎵鋁層位於氮化鎵層上。
在一或多個實施方式中，半導體裝置更包含第二絕緣層、第二源極墊、第二汲極墊、源極墊連接部與汲極墊連接部。第二絕緣層置於第一源極墊、第一汲極墊與第一絕緣層上。第二絕緣層具有源極墊開口與汲極墊開口，分別暴露出部分之第一源極墊與第一汲極墊，且第二絕緣層之厚度大於7微米。第二源極墊置於第二絕緣層上。第二汲極墊與第二源極墊分開，且亦置於第二絕緣層上。源極墊連接部位於源極墊開口中，並電性連接第一源極墊與第二源極墊。汲極墊連接部位於汲極墊開口中，並電性連接第一汲極墊與第二汲極墊。
本發明之另一態樣提供一種半導體裝置，包含主動層、至少一源極、至少一汲極、至少一閘極、第一絕緣層、第一源極墊、第一汲極墊、至少一源極插塞與至少一汲極插塞。源極位於主動層上，且源極在主動層上的正投影形成源極區域。汲極位於主動層上，汲極與源極分開，且汲極在主動層上的正投影形成汲極區域。閘極位於主動層上方，並介於源極與汲極之間。第一絕緣層至少覆蓋部份源極與部份汲極。第一絕緣層具有至少一源極通孔與至少一汲極通孔於其中。第一源極墊位於第一絕緣層上。第一汲極墊位於第一絕緣層上，且第一汲極墊在主動層上的正投影形成汲極墊區域，汲極墊區域與源極區域至少部份重疊，且汲極墊區域與源極區域的重疊面積，小於或等於40%之源極區域的面積。源極插塞位於源極通孔中，並電性連 接第一源極墊與源極。汲極插塞位於汲極通孔中，並電性連接第一汲極墊與汲極。
因上述之之半導體裝置之源極墊區域與汲極區域形成重疊區域，且汲極墊區域與源極區域形成重疊區域，因此可減少半導體裝置的尺寸，進而增加主動層之面積使用率。另一方面，因重疊面積小於或等於40%之汲極區域的面積，且重疊面積小於或等於40%之源極區域的面積，因此可有效減少第一源極墊與汲極之間，以及第一汲極墊與源極之間所產生之寄生電容。
50‧‧‧基板
100‧‧‧主動層
102‧‧‧主動區
110‧‧‧氮化鎵層
120‧‧‧氮化鎵鋁層
150‧‧‧閘極
200‧‧‧源極
202‧‧‧源極區域
210‧‧‧下源極子部
220‧‧‧上源極子部
230‧‧‧源極間插塞
250‧‧‧汲極
252‧‧‧汲極區域
260‧‧‧下汲極子部
270‧‧‧上汲極子部
280‧‧‧汲極間插塞
300‧‧‧閘極介電層
310‧‧‧第一源極間通孔
320‧‧‧第一汲極間通孔
350‧‧‧第一絕緣層
360‧‧‧源極通孔
370‧‧‧汲極通孔
400‧‧‧第一源極墊
402‧‧‧源極墊區域
410‧‧‧源極墊本體
420‧‧‧源極墊分支
450‧‧‧第一汲極墊
452‧‧‧汲極墊區域
460‧‧‧汲極墊本體
470‧‧‧汲極墊分支
500‧‧‧源極插塞
550‧‧‧汲極插塞
600‧‧‧絕緣區
650‧‧‧保護層
660‧‧‧源極開口
670‧‧‧汲極開口
680‧‧‧閘極開口
700‧‧‧間介電層
710‧‧‧第二源極間通孔
720‧‧‧第二汲極間通孔
750‧‧‧第二絕緣層
760‧‧‧源極墊開口
770‧‧‧汲極墊開口
800‧‧‧第二源極墊
850‧‧‧第二汲極墊
900‧‧‧源極墊連接部
950‧‧‧汲極墊連接部
D1、D2‧‧‧距離
L1、L2、L3‧‧‧長度
O1、O2‧‧‧重疊區域
T1、T2、T3、T4‧‧‧厚度
W、Ws、Wd‧‧‧寬度
2A-2A、2B-2B、2C-2C、5A-5A、5B-5B、5C-5C、7A-7A、7B-7B、7C-7C、7D-7D‧‧‧線段
第1圖繪示本發明第一實施方式之半導體裝置的上視圖。
第2A圖繪示沿第1圖之線段2A-2A的剖面圖。
第2B圖繪示沿第1圖之線段2B-2B的剖面圖。
第2C圖繪示沿第1圖之線段2C-2C的剖面圖。
第3圖繪示本發明第二實施方式之半導體裝置的上視圖。
第4圖繪示本發明第三實施方式之半導體裝置的上視圖。
第5A圖繪示沿第4圖之線段5A-5A的剖面圖。
第5B圖繪示沿第4圖之線段5B-5B的剖面圖。
第5C圖繪示沿第4圖之線段5C-5C的剖面圖。
第6圖繪示本發明第四實施方式之半導體裝置的上視圖。
第7A圖繪示沿第6圖之線段7A-7A的剖面圖。
第7B圖繪示沿第6圖之線段7B-7B的剖面圖。
第7C圖繪示沿第6圖之線段7C-7C的剖面圖。
第7D圖繪示沿第6圖之線段7D-7D的剖面圖。
以下將以圖式揭露本發明的複數個實施方式，為明確說明起見，許多實務上的細節將在以下敘述中一併說明。然而，應瞭解到，這些實務上的細節不應用以限制本發明。也就是說，在本發明部分實施方式中，這些實務上的細節是非必要的。此外，為簡化圖式起見，一些習知慣用的結構與元件在圖式中將以簡單示意的方式繪示之。
請同時參照第1圖與第2A圖，其中第1圖繪示本發明第一實施方式之半導體裝置的上視圖，第2A圖繪示沿第1圖之線段2A-2A的剖面圖。半導體裝置包含主動層100、至少一閘極150、至少一源極200、至少一汲極250、閘極介電層300、第一絕緣層350、第一源極墊400、第一汲極墊450、至少一源極插塞500與至少一汲極插塞550。 源極200位於主動層100上，且源極200在主動層100上的正投影形成源極區域202。汲極250位於主動層100上，汲極250與源極200分開，且汲極250在主動層100上的正投影形成汲極區域252。閘極150位於主動層100上方， 並介於源極200與汲極250之間。閘極介電層300至少介於閘極150與主動層100之間。第一絕緣層350至少覆蓋部份源極200與部份汲極250，例如在第2A圖中，第一絕緣層350覆蓋閘極150、源極200、汲極250與閘極介電層300。其中，半導體裝置可更包含一閘極墊(圖未顯示)，此閘極墊電性連接複數個閘極150。
第一絕緣層350中具有至少一源極通孔360，其形狀可根據製程需求而有不同的設計，例如可為圓形、長方形、多邊形、弧形或其組合。第一源極墊400位於第一絕緣層350上，且第一源極墊400在主動層100上的正投影形成源極墊區域402。源極墊區域402與汲極區域252至少部分重疊，且源極墊區域402與汲極區域252的重疊區域O1，小於或等於40%之汲極區域252的面積。舉例而言，在第1圖中，重疊區域O1具有長度L1，且汲極250具有長度L2，長度L1小於或等於長度L2之40%。源極插塞500位於源極通孔360中，並電性連接第一源極墊400與源極200。
另一方面，第一絕緣層350亦具有至少一汲極通孔370於其中。第一汲極墊450位於第一絕緣層350上，且第一汲極墊450在主動層100上的正投影形成汲極墊區域452。汲極墊區域452與源極區域202至少部分重疊，且汲極墊區域452與源極區域202的的重疊區域O2，小於或等於40%之源極區域202的面積。舉例而言，在第1圖中，重疊區域O2具有長度L3，且源極200具有長度L2，長度 L3小於或等於長度L2之40%。汲極插塞550位於汲極通孔370中，並電性連接第一汲極墊450與汲極250。應注意的是，在附圖中為了清楚起見，源極插塞500與汲極插塞550皆未繪示於上視圖中，而僅繪示於剖面圖中。
上述之源極墊區域402與汲極區域252形成重疊區域O1，且汲極墊區域452與源極區域202形成重疊區域O2。也就是說，至少部份之第一源極墊400位於汲極250的上方，且至少部份之第一汲極墊450位於源極200的上方，因此可縮小半導體裝置的尺寸，進而增加主動層100之面積使用率。其中面積使用率係指在本實施方式的半導體裝置中，源極200與汲極250之間的導通電流於主動層100中實際流動之面積，所佔主動層100中能夠提供電流流動之面積的比例。另一方面，因重疊區域O1之面積小於或等於40%之汲極區域252的面積，且重疊區域O2之面積小於或等於40%之源極區域202的面積，因此可有效減少第一源極墊400與汲極250之間，以及第一汲極墊450與源極200之間所產生的寄生電容。在本發明之另一實施例中，重疊區域O1之面積大於1%之汲極區域252的面積，而小於20%之汲極區域252的面積，且重疊區域O2之面積大於1%之源極區域202的面積，而小於20%之源極區域202的面積。
請參照第1圖。詳細而言，在本實施方式中，第一源極墊400包含源極墊本體410與至少一源極墊分支420，其中源極墊本體410的方向約略垂直於源極200之方向， 而源極墊分支420的方向約略平行於源極200之方向。源極墊本體410在主動層100(如第2A圖所繪示)上的正投影與汲極區域252至少部分重疊，例如在第1圖中即為重疊區域O1。第一汲極墊450包含汲極墊本體460與至少一汲極墊分支470，其中汲極墊本體460的方向約略垂直於汲極250之方向，而汲極墊分支470的方向約略平行於汲極250之方向。汲極墊本體460與源極墊本體410分開，其中汲極墊本體460在主動層100上的正投影與源極區域202至少部分重疊，例如在第1圖中即為重疊區域O2。源極墊分支420由源極墊本體410向汲極墊本體460的方向延伸。 汲極墊分支470由汲極墊本體460向源極墊本體410的方向延伸。在本發明之另一實施例中，源極墊分支420可包含有長條型以外之形狀，例如可為波浪型、折線型、不規則型或其組合，而由源極墊本體410朝向汲極墊本體460延伸。同樣地，汲極墊分支470亦可是產品之設計而採用不同的形狀，而由源極墊本體410或汲極墊本體460向外延伸。在本發明之一實施例中，第一源極墊400或第一汲極墊450皆可再藉由其他導電元件，例如焊線(bonding wire)、導電帶(ribbon)、夾片(clip)等，連接到外部電路，以便進行進一步電路操作
請一併參照第1圖與第2A圖。詳細而言，源極墊分支420在主動層100上的正投影與源極200至少部份重疊，因此源極插塞500可位於源極墊分支420與源極200之間，使得第一源極墊400與源極200之間具有充分的電 性連接，藉以改善源極200本身的電阻值。另一方面，當單位長度之第一源極墊400所具有的電阻值小於單位長度之源極200所具有的電阻值(例如在第2A圖中，第一源極墊400的厚度T3大於源極200的厚度T2)時，此結構亦能達到改善源極200本身的電阻值的效果。
另外，汲極墊分支470在主動層100上的正投影與汲極250至少部份重疊，因此汲極插塞550可位於汲極墊分支470與汲極250之間，使得第一汲極墊450與汲極250之間具有充分的電性連接，藉以改善汲極250本身的電阻值。另一方面，當單位長度之第一汲極墊450所具有的電阻值小於單位長度之汲極250所具有的電阻值(例如在第2A圖中，第一汲極墊450的厚度T3大於汲極250的厚度T2)時，此結構亦能達到改善汲極250本身的電阻值的效果。
接著請參照第2B圖，其繪示沿第1圖之線段2B-2B的剖面圖。對於源極墊本體410而言，源極墊本體410與源極200之間亦可具有源極插塞500，以使得源極墊本體410與源極200之間具有充分的電性連接。另一方面，因源極墊本體410與汲極250之間保持電性絕緣，因此源極墊本體410與汲極250之間(即位於重疊區域O1上方之部份第一絕緣層350)便不存在任何插塞。
接著參照第2C圖，其繪示沿第1圖之線段2C-2C的剖面圖。對於汲極墊本體460而言，汲極墊本體460與汲極250之間亦可具有汲極插塞550，以使得汲極墊本體460與汲極250之間具有充分的電性連接。另一方面，因汲 極墊本體460與源極200之間保持電性絕緣，因此汲極墊本體460與源極200之間(即位於重疊區域O2上方之部份第一絕緣層350)便不存在任何插塞。
請回到第1圖。綜合上述，第一源極墊400藉由源極墊分支420與部份之源極墊本體410而與源極200作電性連接，使得第一源極墊400與源極200之間可充份導通電流，藉此改善源極200之電阻值。同樣的，第一汲極墊450藉由汲極墊分支470與部份之汲極墊本體460而與汲極250作電性連接，使得第一汲極墊450與汲極250之間可充份導通電流，藉此改善汲極250之電阻值。
接著請回到第1圖與第2A圖。在本實施方式中，源極200、汲極250與閘極150共同界定出一主動區102，其包含有源極區域202、汲極區域252以及位於其間主動層100中會有電流通過的區域，而半導體裝置更包含絕緣區600圍繞於主動區102，且絕緣區600至少部分位於主動層100中，用以避免漏電流的產生，並提高崩潰電壓。在第1圖中，第一源極墊400與第一汲極墊450皆完全落於主動區102中，換言之，本實施方式之半導體裝置的尺寸可沿著絕緣區600切割，如此一來，絕大多數的主動區102皆可被使用，而不需於額外非主動區中加入容納汲極墊與源極墊之區域，故可有效縮減半導體元件的尺寸，或在同樣的尺寸下，製作能承受更高崩潰電壓或更大導通電流的半導體元件。
請參照第2A圖。在一或多個實施方式中，主動層 100包含複數不同的氮基(nitride-based)半導體層，以於異質接合(heterojunction)處產生二維電子氣(2DEG)，做為導電通道。例如可使用相互疊合的氮化鎵(GaN)層110與氮化鎵鋁(AlGaN)層120，其中氮化鎵鋁層120位於氮化鎵層110上。此種結構下，二維電子氣可存在於氮化鎵層110與氮化鎵鋁層120之間的界面。因此在半導體裝置處於開啟狀態下，源極200與汲極250之間的導通電流可沿著氮化鎵層110與氮化鎵鋁層120之間的界面而流動。另一方面，主動層100可選擇置於基板50上，此基板50的材質例如為矽(silicon)基板或藍寶石(sapphire)基板，本發明不以此為限。在本發明之一實施例中，半導體裝置可更包含有一緩衝層，設置於主動層100與基板50之間。
接著請回到第1圖。在本實施方式中，源極200與汲極250的數量皆為複數個，且源極200與汲極250交錯排列，以增加半導體裝置的導通電流量。因此為了充分電性連接至這些源極200與汲極250，源極墊分支420的數量可為複數個，且汲極墊分支470的數量亦可為複數個。源極墊分支420與汲極墊分支470交錯排列且位於源極墊本體410與汲極墊本體460之間，其中該些源極墊分支420皆位於該些源極200的上方，且該些汲極墊分支470皆位於該些汲極250的上方。因此第一源極墊400與第一汲極墊450皆形成指叉形。
接著請參照第2A圖。在本實施方式中，半導體裝置可更包含保護層650，覆蓋主動層100。保護層650具有 至少一源極開口660與至少一汲極開口670於其中，源極200與汲極250分別至少部分位於源極開口660與汲極開口670中，例如在第2A圖中，源極200與汲極250分別位於源極開口660與汲極開口670中，以電性接觸主動層100。
而在一或多個實施方式中，閘極介電層300可選擇覆蓋保護層650，且閘極介電層300具有至少一第一源極間通孔310與至少一第一汲極間通孔320。因此源極插塞500部份位於第一源極間通孔310中，以電性連接第一源極墊400與源極200；而汲極插塞550部份位於第一汲極間通孔320中，以電性連接第一汲極墊450與汲極250。
在一或多個實施方式中，保護層650具有閘極開口680於其中，且閘極150與閘極介電層300共形地覆蓋閘極開口680，閘極開口680的存在能夠調整閘極150的電性特性。然而在其他的實施方式中，保護層650亦可不具有閘極開口680，本發明不以此為限。
接下來將以實施例來說明本實施方式之半導體裝置的電性特性。請一併參照第1圖與第2A圖。其中應注意的是，為了方便起見，在本實施例中，以單一閘極150、單一源極200與單一汲極250作電性特性之計算以說明。在本實施例中，源極200與汲極250分別皆具有寬度W=4μm與長度L2=1000μm，因此源極區域202的面積與汲極區域252的面積皆為L2*W=4000μm2。另外重疊區域O1具有長度L1=100μm，且重疊區域O2具有長度L3=100μm，因此重疊區域O1之面積=L1*W=400μm2，而重疊區域O2之面 積=L3*W=400μm2，即重疊區域O1之面積為10%之汲極區域252之面積，且重疊區域O2之面積為10%之源極區域202之面積。相較傳統垂直型電路佈局架構而言，本發明之寄生電容只為傳統垂直型電路佈局架構的20%。
另一方面，源極200與汲極250之厚度T2皆為0.2μm，而第一源極墊400與第一汲極墊450之厚度T3皆為4μm，源極墊本體410與汲極墊分支470相距距離D1=10μm，汲極墊本體460與源極墊分支420相距距離D2=10μm，源極墊分支420寬度Ws=15μm，汲極墊分支470寬度Wd=4.2μm，且源極200、汲極250、第一源極墊400與第一汲極墊450之電阻係數皆為ρ。由於源極200與汲極250之單位長度之電阻遠大於第一源極墊400與第一汲極墊450之單位長度之電阻，因此在有第一源極墊400與第一汲極墊450之區域，源極200、汲極250之效應可忽略不計，以簡化計算。承前所述，源極200與第一源極墊400結合之阻值大約為Rs=ρ*(L3+D2)/(T2*W)+ρ*(L2-L3-D2-L1)/(T3*Ws)~151*ρ(在此忽略源極墊本體410的阻值)，且汲極250與第一汲極墊450結合之阻值大約為Rd=ρ*(L1+D1)/(T2*W)+ρ*(L2-L1-D1-L3)/(T3*Wd)~185*ρ(在此忽略汲極墊本體460的阻值)。如源極200與汲極250或第一源極墊400與第一汲極墊450的材料不變，傳統垂直型電路佈局架構的源極墊或汲極墊之Rs(或Rd)約為625ρ，所以本發明其電阻及寄生電容皆小於傳統垂直型電 路佈局架構之習知技術。並且在面積利用率方面也優於水平電路佈局架構(源極墊及汲極墊所需之面積全部在主動區外)之習知技術。
接著請參照第3圖，其繪示本發明第二實施方式之半導體裝置的上視圖。本實施方式之半導體裝置與第一實施方式的不同處在於第一源極墊400與第一汲極墊450的位置。在本實施方式中，第一源極墊400於主動層100(如第2A圖所繪示)形成之源極墊區域402至少部分落在主動區102外，且第一汲極墊450於主動層100形成之汲極墊區域452至少部分落在主動區102外。基本上，只要源極墊區域402與汲極區域252能夠形成重疊區域O1，且重疊區域O1小於或等於40%之汲極區域252的面積，或者汲極墊區域452與源極區域202能夠形成重疊區域O2，且重疊區域O2小於或等於40%之源極區域202的面積，皆在本發明之範疇中。至於本實施方式的其他細節因與第一實施方式相同，因此便不再贅述。
另外，雖然在第一實施方式中，源極墊區域402與汲極墊區域452皆落於主動區102中，而在第二實施方式中，源極墊區域402與汲極墊區域452皆部份落於主動區102外，然而在其他的實施方式中，源極墊區域402可落於主動區102中，而汲極墊區域452可部份落於主動區102外，反之亦可。
接著請同時參照第4圖與第5A圖，其中第4圖繪示本發明第三實施方式之半導體裝置的上視圖，且第5A圖 繪示沿第4圖之線段5A-5A的剖面圖。本實施方式與第一實施方式的不同處在於源極200與汲極250的結構，以及間介電層700的存在。在本實施方式中，半導體裝置更包含間介電層700，覆蓋閘極介電層300，且間介電層700具有至少一第二源極間通孔710。另一方面，源極200包含下源極子部210、上源極子部220與至少一源極間插塞230。 下源極子部210位於源極開口660中，且上源極子部220位於間介電層700上。源極間插塞230位於第一源極間通孔310與第二源極間通孔710中，並電性連接上源極子部220與下源極子部210。
另外，間介電層700亦可具有至少一第二汲極間通孔720。且汲極250包含下汲極子部260、上汲極子部270與至少一汲極間插塞280。下汲極子部260位於汲極開口670中，且上汲極子部270位於間介電層700上。汲極間插塞280位於第一汲極間通孔320與第二汲極間通孔720中，並電性連接上汲極子部270與下汲極子部260。
在本實施方式中，源極200中的下源極子部210會直接接觸主動層100，通常下源極子部210為歐姆電極，其單位長度電阻值較大，因此在下源極子部210的上方可加上上源極子部220，其中單位長度之上源極子部220所具有的電阻值小於單位長度之下源極子部210所具有的電阻值，因此藉由上源極子部220與下源極子部210的電性連接，可降低源極200整體的電阻值。
類似的，汲極250中的下汲極子部260會直接接觸 主動層100，通常下汲極子部260為歐姆電極，其單位長度電阻值較大，因此在下汲極子部260的上方可加上上汲極子部270，其中單位長度之上汲極子部270所具有的電阻值小於單位長度之下汲極子部260所具有的電阻值，因此藉由上汲極子部270與下汲極子部260的電性連接，可降低汲極250整體的電阻值。
接著請參照第5B圖，其繪示沿第4圖之線段5B-5B的剖面圖。現在將詳細介紹於源極墊本體410下方之各層電極的電性連接。首先，源極墊本體410與上源極子部220之間以源極插塞500形成電性連接，而在源極墊本體410下方之上源極子部220與下源極子部210之間以源極間插塞230形成電性連接，因此源極200與源極墊本體410之間可充分導通電流。另外在源極墊本體410下方之上汲極子部270與下汲極子部260之間以汲極間插塞280形成電性連接，因此之上汲極子部270與下汲極子部260之間可充分導通電流。
接著請參照第5C圖，其繪示沿第4圖之線段5C-5C的剖面圖。接下來將詳細介紹於汲極墊本體460下方之各層電極的電性連接。首先，汲極墊本體460與上汲極子部270之間以汲極插塞550形成電性連接，而在汲極墊本體460下方之上汲極子部270與下汲極子部260之間以汲極間插塞280形成電性連接，因此汲極250與汲極墊本體460之間可充分導通電流。另外在汲極墊本體460下方之上源極子部220與下源極子部210之間以源極間插塞230形成 電性連接，因此之上源極子部220與下源極子部210之間可充分導通電流。至於本實施方式的其他細節因與第一實施方式相同，因此便不再贅述。
接著請同時參照第6圖至第7D圖，其中第6圖繪示本發明第四實施方式之半導體裝置的上視圖，第7A圖繪示沿第6圖之線段7A-7A的剖面圖，第7B圖繪示沿第6圖之線段7B-7B的剖面圖，第7C圖繪示沿第6圖之線段7C-7C的剖面圖，而第7D圖繪示沿第6圖之線段7D-7D的剖面圖。本實施方式與第一實施方式的不同處在於第二絕緣層750、第二源極墊800、第二汲極墊850、源極墊連接部900與汲極墊連接部950的存在。請先一併參照第6圖、第7A圖與第7C圖。在本實施方式中，第二絕緣層750置於第一源極墊400與第一絕緣層350上。第二絕緣層750具有源極墊開口760，暴露出部分之第一源極墊400，且第二絕緣層750之厚度T4大於7微米。第二源極墊800置於第二絕緣層750上。源極墊連接部900位於源極墊開口760中，並電性連接第一源極墊400與第二源極墊800。如第7A圖所示，第二源極墊800與第一源極墊400藉由源極墊連接部900形成電性連接，如第7C圖所示，僅管第二源極墊800與第一汲極墊450的交疊區域會產生寄生電容，然而因第二絕緣層750的厚度T4大於7微米，其所產生之寄生電容亦不大。如此一來，第二源極墊800於主動層100之正投影的區域802之面積可大於源極墊本體410於主動層100之正投影區域之面積，以利於外接線路的連接。
接著請一併參照第6圖、第7B圖與第7D圖。第二絕緣層750更置於第一汲極墊450上。第二絕緣層750更具有汲極墊開口770，暴露出部分之第一汲極墊450。第二汲極墊850與第二源極墊800分開，且亦置於第二絕緣層750上。汲極墊連接部950位於汲極墊開口770中，並電性連接第一汲極墊450與第二汲極墊850。如第7B圖所示，第二汲極墊850與第一汲極墊450藉由汲極墊連接部950形成電性連接。如第7D圖所示，僅管第二汲極墊850與第一源極墊400的交疊區域會產生寄生電容，然而因第二絕緣層750的厚度T4大於7微米，其所產生之寄生電容亦不大。。如此一來，第二汲極墊850於主動層100之正投影的區域852之面積可大於汲極墊本體460於主動層100之正投影區域之面積，以利於外接線路的連接。
在本實施方式中，第二絕緣層750的材質為聚酰亞胺(Polyimide,PI)、光阻材料(PR)、苯環丁烯(Benzo Cyclo Butane,BCB)、塗式玻璃(Spin on Glass,SOG)、塑膠或上述之任意組合，且第二絕緣層750例如可以旋轉塗佈法形成於第一源極墊400、第一汲極墊450與第一絕緣層350上，本發明不以此為限。至於本實施方式的其他細節因與第一實施方式相同，因此便不再贅述。另外應注意的是，雖然在本實施方式中，第二絕緣層750、第二源極墊800、第二汲極墊850、源極墊連接部900與汲極墊連接部950皆位於第一實施方式之半導體裝置上，然而在其他的實施方式中，第二絕緣層750、第二源極墊800、第二汲極墊850、 源極墊連接部900與汲極墊連接部950亦可置於第二實施方式或第三實施方式之半導體裝置上。
雖然本發明已以實施方式揭露如上，然其並非用以限定本發明，任何熟習此技藝者，在不脫離本發明之精神和範圍內，當可作各種之更動與潤飾，因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。
102‧‧‧主動區
150‧‧‧閘極
200‧‧‧源極
202‧‧‧源極區域
250‧‧‧汲極
252‧‧‧汲極區域
400‧‧‧第一源極墊
402‧‧‧源極墊區域
410‧‧‧源極墊本體
420‧‧‧源極墊分支
450‧‧‧第一汲極墊
452‧‧‧汲極墊區域
460‧‧‧汲極墊本體
470‧‧‧汲極墊分支
600‧‧‧絕緣區
D1、D2‧‧‧距離
L1、L2、L3‧‧‧長度
O1、O2‧‧‧重疊區域
2A-2A、2B-2B、2C-2C‧‧‧線段

Claims (19)

  1. 一種半導體裝置，包含：一主動層；至少一源極，位於該主動層上，且該源極在該主動層上的正投影形成一源極區域；至少一汲極，位於該主動層上，該汲極與該源極分開，且該汲極在該主動層上的正投影形成一汲極區域；至少一閘極，位於該主動層上方，並介於該源極與該汲極之間；一第一絕緣層，至少覆蓋部份該源極與部份該汲極，該第一絕緣層具有至少一源極通孔與至少一汲極通孔於其中；一第一源極墊，位於該第一絕緣層上，且該第一源極墊在該主動層上的正投影形成一源極墊區域，該源極墊區域與該汲極區域至少部分重疊，且該源極墊區域與該汲極區域的重疊面積，小於或等於40%之該汲極區域的面積；一第一汲極墊，位於該第一絕緣層上；至少一源極插塞，位於該源極通孔中，並電性連接該第一源極墊與該源極；以及至少一汲極插塞，位於該汲極通孔中，並電性連接該第一汲極墊與該汲極。
  2. 如請求項1所述之半導體裝置，其中該第一汲極墊在該主動層上的正投影形成一汲極墊區域，該汲極墊區域 與該源極區域至少部分重疊，且該汲極墊區域與該源極區域的重疊面積，小於或等於40%之該源極區域的面積。
  3. 如請求項1所述之半導體裝置，其中單位長度之該第一源極墊所具有的電阻值小於單位長度之該源極所具有的電阻值。
  4. 如請求項1所述之半導體裝置，其中單位長度之該第一汲極墊所具有的電阻值小於單位長度之該汲極所具有的電阻值。
  5. 如請求項1所述之半導體裝置，其中該源極、該汲極與該閘極在該主動層上的正投影共同界定出一主動區，且該源極墊區域至少部分落在該主動區中。
  6. 如請求項5所述之半導體裝置，其中該源極墊區域係完全落在該主動區中。
  7. 如請求項1所述之半導體裝置，其中該源極、該汲極與該閘極在該主動層上的正投影共同界定出一主動區，且該第一汲極墊在該主動層上的正投影形成一汲極墊區域，該汲極墊區域至少部分落在該主動區中。
  8. 如請求項7所述之半導體裝置，其中該汲極墊區域 完全落在該主動區中。
  9. 如請求項1所述之半導體裝置，其中該第一源極墊包含：一源極墊本體，其中該源極墊本體在該主動層上的正投影與該汲極區域至少部分重疊；以及至少一源極墊分支；其中該第一汲極墊包含：一汲極墊本體，與該源極墊本體分開，其中該汲極墊本體在該主動層上的正投影與該源極區域至少部分重疊，且該源極墊分支由該源極墊本體向該汲極墊本體的方向延伸；以及至少一汲極墊分支，由該汲極墊本體向該源極墊本體的方向延伸。
  10. 如請求項9所述之半導體裝置，其中該源極墊分支的數量為複數個，且該汲極墊分支的數量亦為複數個，該些源極墊分支與該些汲極墊分支交錯排列於該源極墊本體與該汲極墊本體之間。
  11. 如請求項1所述之半導體裝置，更包含：一保護層，覆蓋該主動層，該保護層具有至少一源極開口與至少一汲極開口於其中，該源極與該汲極分別至少部分位於該源極開口與該汲極開口中，以電性接觸該主動 層。
  12. 如請求項11所述之半導體裝置，更包含一閘極介電層，至少介於該閘極與該主動層之間。
  13. 如請求項12所述之半導體裝置，其中該閘極介電層更覆蓋該保護層，且該閘極介電層具有至少一第一源極間通孔；該半導體裝置更包含：一間介電層，覆蓋該閘極介電層，且該間介電層具有至少一第二源極間通孔；其中該源極包含：一下源極子部，位於該源極開口中；一上源極子部，位於該間介電層上；以及至少一源極間插塞，位於該第一源極間通孔與該第二源極間通孔中，並電性連接該上源極子部與該下源極子部。
  14. 如請求項13所述之半導體裝置，其中單位長度之該上源極子部所具有的電阻值小於單位長度之該下源極子部所具有的電阻值。
  15. 如請求項12所述之半導體裝置，其中該閘極介電層更覆蓋該保護層，且該閘極介電層具有至少一第一汲極 間通孔；該半導體裝置更包含：一間介電層，覆蓋該閘極介電層，且該間介電層具有至少一第二汲極間通孔；其中該汲極包含：一下汲極子部，位於該汲極開口中；一上汲極子部，位於該間介電層上；以及至少一汲極間插塞，位於該第一汲極間通孔與該第二汲極間通孔中，並電性連接該上汲極子部與該下汲極子部。
  16. 如請求項15所述之半導體裝置，其中單位長度之該上汲極子部所具有的電阻值小於單位長度之該下汲極子部所具有的電阻值。
  17. 如請求項1所述之半導體裝置，其中該主動層包含：一氮化鎵層；以及一氮化鎵鋁層，位於該氮化鎵層上。
  18. 如請求項1所述之半導體裝置，更包含：一第二絕緣層，置於該第一源極墊、該第一汲極墊與該第一絕緣層上，其中該第二絕緣層具有一源極墊開口與一汲極墊開口，分別暴露出部分之該第一源極墊與該第一 汲極墊，且該第二絕緣層之厚度大於7微米；一第二源極墊，置於該第二絕緣層上；一第二汲極墊，與該第二源極墊分開，且置於該第二絕緣層上；一源極墊連接部，位於該源極墊開口中，並電性連接該第一源極墊與該第二源極墊；以及一汲極墊連接部，位於該汲極墊開口中，並電性連接該第一汲極墊與該第二汲極墊。
  19. 一種半導體裝置，包含：一主動層；至少一源極，位於該主動層上，且該源極在該主動層上的正投影形成一源極區域；至少一汲極，位於該主動層上，該汲極與該源極分開，且該汲極在該主動層上的正投影形成一汲極區域；至少一閘極，位於該主動層上方，並介於該源極與該汲極之間；一第一絕緣層，至少覆蓋部分該源極與部分該汲極，該第一絕緣層具有至少一源極通孔與至少一汲極通孔於其中；一第一源極墊，位於該第一絕緣層上；一第一汲極墊，位於該第一絕緣層上，且該第一汲極墊在該主動層上的正投影形成一汲極墊區域，該汲極墊區域與該源極區域至少部分重疊，且該汲極墊區域與該源極 區域的重疊面積，小於或等於40%之該源極區域的面積；至少一源極插塞，位於該源極通孔中，並電性連接該第一源極墊與該源極；以及至少一汲極插塞，位於該汲極通孔中，並電性連接該第一汲極墊與該汲極。
TW102132512A 2013-09-10 2013-09-10 半導體裝置 TWI515902B (zh)

Priority Applications (14)

Application Number Priority Date Filing Date Title
TW102132512A TWI515902B (zh) 2013-09-10 2013-09-10 半導體裝置
US14/185,322 US8957493B1 (en) 2013-09-10 2014-02-20 Semiconductor device
US14/333,795 US9190393B1 (en) 2013-09-10 2014-07-17 Low parasitic capacitance semiconductor device package
US14/496,471 US9508843B2 (en) 2013-09-10 2014-09-25 Heterojunction semiconductor device for reducing parasitic capacitance
US15/297,123 US10084076B2 (en) 2013-09-10 2016-10-18 Heterojunction semiconductor device for reducing parasitic capacitance
US15/429,184 US10236236B2 (en) 2013-09-10 2017-02-10 Heterojunction semiconductor device for reducing parasitic capacitance
US15/468,133 US10665709B2 (en) 2013-09-10 2017-03-24 Power semiconductor device integrated with ESD protection circuit under source pad, drain pad, and/or gate pad
US15/678,102 US10833185B2 (en) 2013-09-10 2017-08-15 Heterojunction semiconductor device having source and drain pads with improved current crowding
US16/041,848 US10468516B2 (en) 2013-09-10 2018-07-23 Heterojunction semiconductor device for reducing parasitic capacitance
US16/233,115 US10950524B2 (en) 2013-09-10 2018-12-27 Heterojunction semiconductor device for reducing parasitic capacitance
US16/550,293 US10910491B2 (en) 2013-09-10 2019-08-26 Semiconductor device having reduced capacitance between source and drain pads
US16/581,781 US10573736B2 (en) 2013-09-10 2019-09-25 Heterojunction semiconductor device for reducing parasitic capacitance
US17/121,706 US11817494B2 (en) 2013-09-10 2020-12-14 Semiconductor device having reduced capacitance between source and drain pads
US18/482,025 US12062716B2 (en) 2013-09-10 2023-10-06 Semiconductor device including source pad region and drain pad region configured to improve current uniformity and reduce resistance

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW102132512A TWI515902B (zh) 2013-09-10 2013-09-10 半導體裝置

Publications (2)

Publication Number Publication Date
TW201511267A TW201511267A (zh) 2015-03-16
TWI515902B true TWI515902B (zh) 2016-01-01

Family

ID=52463610

Family Applications (1)

Application Number Title Priority Date Filing Date
TW102132512A TWI515902B (zh) 2013-09-10 2013-09-10 半導體裝置

Country Status (2)

Country Link
US (1) US8957493B1 (zh)
TW (1) TWI515902B (zh)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI577022B (zh) 2014-02-27 2017-04-01 台達電子工業股份有限公司 半導體裝置與應用其之半導體裝置封裝體
US10910491B2 (en) 2013-09-10 2021-02-02 Delta Electronics, Inc. Semiconductor device having reduced capacitance between source and drain pads
US10833185B2 (en) 2013-09-10 2020-11-10 Delta Electronics, Inc. Heterojunction semiconductor device having source and drain pads with improved current crowding
US9190393B1 (en) * 2013-09-10 2015-11-17 Delta Electronics, Inc. Low parasitic capacitance semiconductor device package
US10665709B2 (en) 2013-09-10 2020-05-26 Delta Electronics, Inc. Power semiconductor device integrated with ESD protection circuit under source pad, drain pad, and/or gate pad
US10236236B2 (en) 2013-09-10 2019-03-19 Delta Electronics, Inc. Heterojunction semiconductor device for reducing parasitic capacitance
CN109411535B (zh) * 2017-08-15 2022-03-18 台达电子工业股份有限公司 半导体装置
TWI748233B (zh) 2018-08-29 2021-12-01 美商高效電源轉換公司 具有降低導通電阻之橫向功率元件
US10903398B2 (en) 2019-02-06 2021-01-26 Osram Opto Semiconductors Gmbh Dielectric film coating for full conversion ceramic platelets

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001094094A (ja) * 1999-09-21 2001-04-06 Hitachi Ltd 半導体装置およびその製造方法
JP3712111B2 (ja) 2001-03-30 2005-11-02 ユーディナデバイス株式会社 電力増幅用半導体装置
TW506069B (en) 2001-07-04 2002-10-11 Taiwan Semiconductor Mfg Method to fabricate bonding pad of a single metal layer
JP2010177454A (ja) * 2009-01-29 2010-08-12 Sanyo Electric Co Ltd 絶縁ゲート型半導体装置
US8519916B2 (en) 2010-08-11 2013-08-27 Sarda Technologies, Inc. Low interconnect resistance integrated switches

Also Published As

Publication number Publication date
TW201511267A (zh) 2015-03-16
US8957493B1 (en) 2015-02-17
US20150069404A1 (en) 2015-03-12

Similar Documents

Publication Publication Date Title
US10573736B2 (en) Heterojunction semiconductor device for reducing parasitic capacitance
TWI515902B (zh) 半導體裝置
US9190393B1 (en) Low parasitic capacitance semiconductor device package
JP2010187015A (ja) 高スイッチングスピードのための横方向パワーｍｏｓｆｅｔ
TWI552301B (zh) 半導體裝置
US9324819B1 (en) Semiconductor device
WO2022201903A1 (ja) 半導体装置
CN104882478B (zh) 半导体装置与应用其的半导体装置封装体
JP6013876B2 (ja) 半導体装置
JP6033054B2 (ja) 半導体装置
JP4995364B2 (ja) 半導体集積回路装置
JP2002305300A (ja) パワーｍｏｓトランジスタ
TWI584467B (zh) 半導體裝置
JP2010062331A (ja) 電力用半導体装置
CN104425571B (zh) 半导体装置
TWI575747B (zh) 半導體裝置
TWI567988B (zh) 半導體裝置封裝體
CN105023898B (zh) 半导体装置封装体
TWM576340U (zh) 功率電晶體裝置
US20160343850A1 (en) Vertical Transistor with Improved Robustness
JP2011151071A (ja) 半導体装置
JP2011096735A (ja) 半導体装置
JP2004335866A (ja) 半導体装置
JP2006093488A (ja) パワーｍｏｓｆｅｔ