JP2004260026A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2004260026A
JP2004260026A JP2003050229A JP2003050229A JP2004260026A JP 2004260026 A JP2004260026 A JP 2004260026A JP 2003050229 A JP2003050229 A JP 2003050229A JP 2003050229 A JP2003050229 A JP 2003050229A JP 2004260026 A JP2004260026 A JP 2004260026A
Authority
JP
Japan
Prior art keywords
control electrode
semiconductor device
gate
electrode
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2003050229A
Other languages
English (en)
Other versions
JP3708082B2 (ja
Inventor
Mitsuzo Sakamoto
光造 坂本
Takayuki Iwasaki
貴之 岩崎
Masaki Shiraishi
正樹 白石
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Technology Corp
Original Assignee
Renesas Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Technology Corp filed Critical Renesas Technology Corp
Priority to JP2003050229A priority Critical patent/JP3708082B2/ja
Priority to US10/781,704 priority patent/US7019362B2/en
Publication of JP2004260026A publication Critical patent/JP2004260026A/ja
Application granted granted Critical
Publication of JP3708082B2 publication Critical patent/JP3708082B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13062—Junction field-effect transistor [JFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13063—Metal-Semiconductor Field-Effect Transistor [MESFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Wire Bonding (AREA)

Abstract

【課題】パワーＭＯＳＦＥＴのゲート抵抗を低減し、パワーＭＯＳＦＥＴのゲートの信頼性歩留まり向上する。
【解決手段】本発明の半導体装置は、半導体チップ内に形成された電力半導体装置の制御電極として働く２個以上の制御電極用パッドを備え、前記２個以上の制御電極パッドを、前記電力半導体装置のゲート抵抗が低くなるように電力半導体装置のゲート領域周辺内に分散して配置し、前記２個以上の制御電極パッドと半導体チップ外に配置した多層配線基板の電極層とをバンプや導電性接着材で接続した。
【選択図】 図１

Description

【０００１】
【発明の属する技術分野】
本発明は電力用半導体装置ならびにこれを用いた回路システムに関する。
【０００２】
【従来の技術】
下記特許文献１には半導体装置のオン抵抗低減のため多層配線基板と集積回路チップをバンプで接続したフリップチップ形パッケージを用いたスイッチングレギュレータが開示されている。
【０００３】
【特許文献１】
米国特許第６２７８２６４号
【０００４】
【発明が解決しようとする課題】
上記特許文献１では、ゲートインピーダンスを低減し、ゲート抵抗に由来する遅延によって発生するパワーＭＯＳＦＥＴのスイッチング損失成分の低減する検討がなされていない。
【０００５】
また、上記特許文献１では、パワーＭＯＳＦＥＴ領域全体に張り巡らされているゲート層の抵抗の低減に関しては配慮がなされていない。なお、パワーＭＯＳＦＥＴのソース電極に使用するアルミニウム層を用いたゲートフィンガによってゲート抵抗は低減できるものの、例えアルミニウムの厚さを５μｍと厚くしても、アルミニウムのシート抵抗は２０ｍΩ／□程度であるために、幅１０μｍでも１ｍｍ延ばすとアルミニウム配線抵抗は２Ωと大きくなる。このためゲート抵抗を０．５Ω 以下にしようとすると遠く離れたゲートパッドまでゲートフィンガを延ばす場合にはアルミニウムの厚さを数百μｍ以上の厚さにしない限り、従来のゲートフィンガを使用する方法に依存するだけでは０．５Ω 以下のゲート抵抗を得ることは容易ではない。一方、金属ゲート電極を利用する方法はゲート酸化膜の信頼度確保が難しい。また、多結晶シリコンゲート電極をシリサイド化する方法ではシート抵抗は数Ω／□程度であり、大幅なゲート抵抗の低減は期待できない。
【０００６】
本発明の目的は、電力用半導体装置のゲート抵抗を低減し、パワーＭＯＳＦＥＴのゲートの信頼性歩留まり向上することである。
【０００７】
【課題を解決するための手段】
本発明の半導体装置は、半導体チップ内に形成された電力半導体装置の制御電極として働く２個以上の制御電極用パッドを備え、前記２個以上の制御電極パッドを、前記電力半導体装置のゲート抵抗が低くなるようにゲート領域周辺内に分散して配置し、前記２個以上の制御電極パッドと半導体チップ外に配置した電極層をバンプや導電性接着材で接続した。
【０００８】
【発明の実施の形態】
以下、本発明に係る半導体装置について図面を参照しながら詳細に説明する。
【０００９】
＜実施例１＞
図１は本実施例の電力用半導体装置の断面説明図である。図１で符号５は半導体チップを、６は多層配線基板を、７はプリント回路配線基板を、８はパッケージを示し、符号３７は半導体チップに形成した配線、３８は多層配線基板中の電極層、３９はプリント回路配線基板の電極層である。なお、図１には、パワーＭＯＳＦＥＴを等価回路で記載してある。図１の半導体チップ５には占有面積が２ｍｍ２ 以上のパワーＭＯＳＦＥＴセルが形成されていて、このパワーＭＯＳＦＥＴセルの繰り返しパターンによって、ｎチャネルパワーＭＯＳＦＥＴ２７や、パワーＭＯＳＦＥＴ２８が形成されている。
【００１０】
本実施例では、パワーＭＯＳＦＥＴのドレイン，ゲート，ソースを、それぞれドレイン用バンプ４６，ゲート用バンプ４５，ソース用バンプ４４を介して多層配線基板６の電極層３８に接続している。なお、占有面積が広いパワーＭＯＳＦＥＴのゲート抵抗を低減するために、単に半導体チップ５に堆積して形成するゲート電極層や金属配線層等を厚く堆積するだけでは抵抗の低減が難しい。これに対し、本実施例では、１つのパワーＭＯＳＦＥＴにゲート用バンプ４５を２個以上形成し、さらに半導体チップ５と、多層配線基板６とは同じパッケージ８に封じられ、多層配線基板６中の電極層３８によって、ゲート配線の抵抗を低くしてある。
【００１１】
本実施例の半導体装置では、バンプ配列を設けたＢＧＡ（Ｂａｌｌ Ｇｒｉｄ Ａｒｒａｙ）型のパッケージ８になっていて、このパッケージ８がプリント回路配線基板７の中の電極層３９に接続している。本願発明で述べているバンプとは、ボンディングワイヤではない、半田や金のように導電性と接着性がある接続材料の一例であって、その形状は図１に限られない。
【００１２】
本実施例では、パワーＭＯＳＦＥＴのゲート領域周辺内２箇所以上の離間した部位にゲートパッドを設け、このゲートパッド上にゲート用バンプ４５を介して半導体チップ５の外に設けた５０μｍ以上の厚さの電極層３８を接続し、さらに電極層３８とプリント回路配線基板７とをバンプを介して接続した。これによって、本実施例の半導体装置であるＢＧＡ型パワーＩＣやパワーＭＯＳＦＥＴでは、ゲートのインピーダンスを格段に低くできる。
【００１３】
図２は実施例のパワーＭＯＳＦＥＴを用いたスイッチング電源回路図である。図２において、符号２１〜２３はｐチャネルパワーＭＯＳＦＥＴ、２４〜２６はｎチャネルパワーＭＯＳＦＥＴである。符号１はｐチャネルパワーＭＯＳＦＥＴ２１〜２３とｎチャネルパワーＭＯＳＦＥＴ２４〜２６とをＰＷＭ制御する制御回路部で、制御回路部１の中にはプリドライバ７１〜７６が形成されている。図２中、符号１１は入力電圧端子、１２は出力電圧端子、１３はグランド端子、１４は中間出力端子、１５は入力信号端子、２はインダクタ、３はキャパシタ、４は負荷を示し、インダクタ２とキャパシタ３とでスイッチング電源のフィルタを構成している。本実施例では、プリドライバ７１〜７６の各々の出力端子と、ＭＯＳＦＥＴのゲート端子には電極パッド６１ａ〜６６ｂを設け、各々の電極パッドの上にバンプを設けて半導体チップ５の外部にある多層配線基板６中のゲート配線３１〜３６に接続してある。なお、本実施例では半導体チップ５として、シリコン半導体チップを用いた。
【００１４】
図３に本実施例の半導体チップ５の平面図を示す。図３の左側には大，中，小の面積を有するｐチャネルパワーＭＯＳＦＥＴ２１，２２，２３を配置し、図３の右側には大，中，小の面積を有するｎチャネルパワーＭＯＳＦＥＴ２４，２５，２６を、また図３の下側には制御回路部１を配置してある。図３で符号８１，８２，８３は、ｐチャネルパワーＭＯＳＦＥＴ２１，２２，２３のソース用の電極パッドであり、符号６１ａ，６２ａ，６３ａは、ゲート用の電極パッド、符号９１，９２，９３はドレイン用の電極パッド、符号８４，８５，８６はｎチャネルパワーＭＯＳＦＥＴのソース用の電極パッド、符号６４ａ，６５ａ，６６ａはゲート用の電極パッド、符号９４，９５，９６はドレイン用の電極パッドである。また、符号６１ｂ〜６６ｂは制御回路１側に設けたゲート用の、電極パッド、符号１５ａは入力信号端子１５用の電極パッドであって、これらは図２の各符号に対応する。
【００１５】
図４に、図１の多層配線基板６中、最も半導体チップ５に近い位置の電極層３８である第１の電極層の平面パターンを示す。このパターンには電源用電極層５１，中間出力用電極層５２，グランド電極層５３が配置してある。ｐチャネルパワーＭＯＳＦＥＴ２１，２２，２３のソース用の電極パッド８１，８２，８３は電源用電極層５１に接続し、ｐチャネルパワーＭＯＳＦＥＴ２１，２２，２３のドレイン用の電極パッド９１，９２，９３とｎチャネルパワーＭＯＳＦＥＴ２４，２５，２６のドレイン用の電極パッド９４，９５，９６とは中間出力用電極層５２に接続している。上記電極パッドと電極層とはそれぞれ図１に示したソース用バンプ４４，ゲート用バンプ４５，ドレイン用バンプ４６を介して接続している。
【００１６】
図５は図４に示した第１の電極層上に絶縁層を挟んで配置した第２の電極層の平面パターンである。第２の電極層パターンにはゲート配線３１〜３６と電極層５４〜５６とを配置してある。ｐチャネルパワーＭＯＳＦＥＴ２１，２２，２３のゲート電極はゲート配線３１，３２，３３で制御回路部１のゲート用の電極パッド６１ｂ，６２ｂ，６３ｂに接続し、ｎチャネルパワーＭＯＳＦＥＴ２４，２５，２６のゲート電極はゲート配線３４，３５，３６で制御回路部１のゲート用の電極パッド６４ｂ，６５ｂ，６６ｂに接続している。また、電極層５１と電極層５４，中間出力用の電極層５２と電極層５５，グランド用の電極層５３と電極層５６も電気的に接続している。
【００１７】
図６は図１に示したＢＧＡ型集積回路のパッケージ８と入力電圧端子用バンプ１１ａ，中間出力端子用バンプ１４ａ，グランド端子用バンプ１３ａ，電極パッド１５ａの配置を示す平面図である。
【００１８】
本実施例の場合、厚さ５０μｍ以上のゲート配線３１〜３６用の電極層を容易に形成できるので、ゲート配線用電極層のシート抵抗を２ｍΩ／□以下にできる。従って、幅２００μｍの電極配線を使用し、配線を１ｍｍ延長しても配線抵抗の増加は５ｍΩ以下であるので、半導体チップに形成した電極層に比べ格段に配線抵抗を低減できる。このため、パワーＭＯＳＦＥＴの内部ゲート抵抗やパワーＭＯＳＦＥＴとその制御回路との間のゲート抵抗に由来する遅延によるパワーＭＯＳＦＥＴのスイッチング損失成分を低減できる。
【００１９】
すなわち、図１，図３に示すように本実施例の半導体装置では、半導体チップ５に形成したパワーＭＯＳＦＥＴのドレイン，ゲート，ソースが、各々２個以上のドレイン用バンプ４６（ドレイン用の電極パッド９１，９２，９３，９４，９５，９６上に配置），ソース用バンプ４４（ソース用の電極パッド８１，８２，８３，８４，８５，８６上に配置），ゲート用バンプ４５（ゲート用の電極パッド６１ａ，６２ａ，６３ａ，６４ａ，６５ａ，６６ａ上に配置）を介して多層配線基板６に接続している。このため、ＭＯＳＦＥＴ全体に張り巡らされたゲート層の抵抗を格段に低減できる。
【００２０】
さらに本実施例の半導体装置では、パワーＭＯＳＦＥＴのゲート端子から制御回路部１までのインピーダンスを低減するために、パワーＭＯＳＦＥＴ側のゲート用の電極パッド６１ａ〜６６ａと制御回路部１側のゲート用の電極パッド６１ｂ〜６６ｂとを、半導体チップ５外部の多層配線基板６内に形成した電極層３８を経由して低いインピーダンスで接続している。このため、３ＭＨｚ以上の高い周波数でパワーＭＯＳＦＥＴを駆動する場合でも、ゲート駆動信号を低い雑音レベルで高速に伝達できるために、パワーＭＯＳＦＥＴの誤動作やスイッチング損失の増加を防止できる。さらに、本実施例の半導体装置を用いた図２に示すスイッチング電源回路の電源効率を高くできる。
【００２１】
本実施例ではｐチャネルパワーＭＯＳＦＥＴとｎチャネルパワーＭＯＳＦＥＴが共にオン抵抗が小，中，大の３つのＭＯＳＦＥＴを並列に接続し、負荷４に大電流を供給する場合は全てのＭＯＳＦＥＴを駆動し、負荷がスタンバイ状態のように軽い場合には、図２，図３に示す最小サイズのｐチャネルパワーＭＯＳＦＥＴ２３とｎチャネルパワーＭＯＳＦＥＴ２６だけを駆動し、他の素子は遮断状態にする。このように、必要な負過電流に応じて動作するパワーＭＯＳＦＥＴの数を増減して、広い電流範囲で高い電源効率を得ている。このように必要な負過電流に応じて動作するパワーＭＯＳＦＥＴの数を変える回路ではゲート配線が長くなるが、本実施例に示す半導体装置を用いることによって、ゲートインピーダンスの影響を最小限に抑えた損失が少なく、高い効率の電源装置を実現できる。
【００２２】
＜実施例２＞
図７は本実施例の電力用半導体装置の断面説明図である。本実施例は半導体チップ５の裏面のドレイン電極９をプリント回路配線基板７にドレイン用バンプ４６を介して接続する単体の縦型パワーＭＯＳＦＥＴである。なお、本実施例では多層配線基板６を使用せずに直接プリント回路配線基板７の電極層３９に配線することが実施例１と異なる。また、本実施例ではパッケージ８の一部に設けたドレイン電極９をドレイン用バンプ４６との配線を兼ねて設けている。
【００２３】
本実施例でも２個以上のゲート電極上に形成したゲート用バンプ４５と半導体チップ５の外部にあるプリント回路配線基板７の電極層３９とによってゲート配線が低い抵抗で接続されているので、ＭＯＳＦＥＴ全体に張り巡らされたゲート層の抵抗を格段に低減できる。このため、１ＭＨｚ以上の高い周波数でパワーＭＯＳＦＥＴを駆動してもゲート駆動信号を低い雑音レベルで高速に伝達できるので、誤動作やスイッチング損失の低下を防止できる。さらに、実施例１と同様に本実施例のＭＯＳＦＥＴを用いるとスイッチング電源回路の電源効率を高くできる。
【００２４】
図８に本実施例の半導体チップ５の平面図を示す。本実施例ではゲート用バンプ４５を配置するゲート用の電極パッド４４５を２個以上設けてあるが、本実施例ではさらに、ゲート抵抗低減のためゲートフィンガ４４０もソース用の電極パッド４４４を包含するようにしてゲート領域全体に張り巡らしてある。このため、本実施例ではシリサイド化や高融点金属ゲートを適用しなくても０．５Ω 以下の低いゲート抵抗が容易に達成できる。なお、本図ではソース用の電極パッドの周り上下左右を完全に囲んだ場合を示しているが、３方向を囲むだけでも効果がある。
【００２５】
図９はプリント回路配線基板７と半導体チップ５との結線を示す平面図である。プリント回路配線基板７に形成されている電極層１１０，１１１，１１２とパワーＭＯＳＦＥＴのドレイン，ゲート，ソースとはドレイン用の電極パッド４４６上のドレイン用バンプ４６，ゲート用の電極パッド４４２上のゲート用バンプ４５，ソース用の電極パッド４４４上のソース用パッド４４とにより配線されている。パワーＭＯＳＦＥＴのゲート抵抗はゲート用の電極層１１２によって低いインピーダンスにできる。図９に示したゲート用の電極層１１２とドレイン用の電極層１１１は別の層に分離配置してある。
【００２６】
＜実施例３＞
図１０は本実施例の電力用半導体装置の平面図である。本実施例では電極層１０２を結線後に接続されるゲートパッド４２ａと４２ｂを離間して形成しておき、ゲートパッド４２ａはパワーＭＯＳＦＥＴ２８のシリコンチップ内の配線でゲート層と接続しておき、ゲートパッド４２ｂはパワーＭＯＳＦＥＴ２８の制御回路部１００と接続しておく。
【００２７】
本実施例では外部ゲート端子のゲートパッド４２がある場合を示してあるが制御回路部１００の回路構成によっては、ゲートパッド４２とゲートパッド４２ｂは共通にすることもできる。本実施例ではまず、電極層１０２ａによるゲートパッド４２ａ，４２ｂの結線をする前にゲートパッド４２ａを使用してパワーＭＯＳＦＥＴ２８のゲート耐圧評価を行いスクリーニングできる。パワーＭＯＳＦＥＴ２８のゲート耐圧特性などの検査をした後、電極層１０１，１０２，１０２ａが配置されたプリント回路配線基板７を配置し、ゲートパッド４２，４２ａ，４２ｂ上に形成するパンプと電極層１０２ａ，１０２により電極層１０２に印加される信号がパワーＭＯＳＦＥＴ２８のゲートに伝送されるようになる。
【００２８】
このため、従来技術では制御回路部１００が配置されているためにできなかったゲート耐圧のスクリーニングが可能になる。また、ゲートパッド４２ａと４２ｂとをバンプを使用して結線するので、ボンディングワイヤを用いてゲートパッド４２ａと４２ｂを接続する方法に比べゲートパッドの配置場所に関する制限が少なくなる。
【００２９】
なお、本実施例では半導体チップの裏面がパワーＭＯＳＦＥＴのドレインとなる半導体装置で説明したが、ドレインパッドも半導体チップの表面に設けたパワーＭＯＳＦＥＴを有する集積回路装置の場合にも効果があることは言うまでもない。
【００３０】
以上、本発明を実施形態に基づき具体的に説明したが本発明は前記実施形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。例えば、上記説明では、半導体チップとチップ外部の配線を接続手段として、従来のボンディングワイヤのようにインダクタンスが大きく、また配線が複雑になることを避けるためにバンプを用いて説明したが、バンプと同じ効果がある手段、例えば導電性の接着材を用いても良い。
【００３１】
また、トランジスタはパワーＭＯＳＦＥＴに限定されるものではなく、接合型電界効果トランジスタやＳＩＴやＭＥＳＦＥＴであってもよい。また、以上の説明は主としてＤＣ／ＤＣ電力変換器に適用した場合を説明したが、それに限定されることなく、携帯電話用パワーアンプ等のように他の電力回路にも適用できる。
【００３２】
【発明の効果】
以上説明したように、本発明によれば、低容量かつ低オン抵抗でさらに寄生インダクタンスが低いパワーＭＯＳＦＥＴを容易に実現でき、これを用いた電源装置の効率が向上する。
【図面の簡単な説明】
【図１】実施例１の半導体装置の断面説明図である。
【図２】実施例１の半導体装置を用いたスイッチング電源の回路図である。
【図３】実施例１の電力用半導体装置の平面図である。
【図４】実施例１の電力用半導体装置の多層配線基板の電極層の平面図である。
【図５】実施例１の電力用半導体装置の多層配線基板の電極層の平面図である。
【図６】実施例１の電力用半導体装置バンプの配置を説明する平面図である。
【図７】実施例２の電力用半導体装置の断面説明図である。
【図８】実施例２の半導体チップの平面図である。
【図９】実施例２の半導体チップとプリント配線回路基板との結線を説明する平面図である。
【図１０】実施例３の電力用半導体装置の平面図である。
【図１１】実施例３の電力用半導体装置のブロック回路図である。
【符号の説明】
１…制御回路部、２…インダクタ、３…キャパシタ、４…負荷、５…半導体チップ、６…多層配線基板、７…プリント回路配線基板、８…パッケージ、１１…入力電圧端子、１１ａ…入力電圧端子用バンプ、１２…出力電圧端子、１３…グランド端子、１３ａ…グランド端子用バンプ、１４…中間出力端子、１４ａ…中間出力端子用バンプ、１５…入力信号端子、１５ａ…電極パッド、２１〜２３…ｐチャネルパワーＭＯＳＦＥＴ、２４〜２６，２７…ｎチャネルパワーＭＯＳＦＥＴ、２８…パワーＭＯＳＦＥＴ、３１〜３６…ゲート配線、３８，３９，５４，５５，５６，１１０〜１１２…電極層、４１…ドレイン電極、４２…ゲートパッド、４３，４４…ソース用バンプ、４５…ゲート用バンプ、４６…ドレイン用バンプ、５１…電源用電極層、５２…中間出力用電極層、５３…グランド電極層、６１ａ〜６６ｂ，８１〜８６，９１〜９６…電極パッド、７１〜７６…プリドライバ。

Claims (10)

  1. 半導体チップ内に形成された第１主電極と第２主電極と制御電極とを有する電力半導体装置において、
    前記半導体チップに、複数の制御電極用パッドを設け、
    該複数の制御電極用パッドを前記電力半導体装置のゲート領域周辺内に配置し、前記複数の制御電極用パッドと、半導体チップ外に配置した電極層とを導電性接着部材で接続したことを特徴とする半導体装置。
  2. 請求項１に記載の半導体装置において、前記電力半導体装置の前記複数の制御電極用パッドのうち最も離れて配置されている制御電極用パッドの間に、前記電力半導体装置のアクティブ領域が形成してあることを特徴とする半導体装置。
  3. 請求項１に記載の半導体装置において、前記複数の制御電極用パッドのうち最も離れて配置されている制御電極用パッドの中心間隔が、１．５ｍｍ 以上であることを特徴とする半導体装置。
  4. 請求項１に記載の半導体装置において、前記半導体チップが第１の主表面と第２の主表面とを有し、前記制御電極用パッドが第１の主表面に配置され、前記第２主電極が第２の主表面に形成してあることを特徴とする半導体装置。
  5. 半導体チップ内に第１主電極である第１半導体領域と、第２主電極である第２半導体領域と、制御電極である制御電極領域とを備えた電力半導体装置において、
    該電力半導体装置に前記第１半導体領域と前記第２半導体領域と前記制御電極領域とからなる単位パターンを繰り返す平面パターンが形成されていて、該繰り返し平面パターン中の前記第１半導体領域が第１主電極用パッドに接続し、前記制御電極領域が複数の制御電極用パッドに接続し、前記第２半導体領域が第２主電極用パッドに接続し、前記第１主電極用パッドと前記半導体チップ外に配置した金属電極層とが導電性接着部材でコンタクトが取られ、前記第２主電極用パッドと前記金属電極層とが導電性接着部材で接続してあることを特徴とする半導体装置。
  6. 請求項５に記載の半導体装置において、前記制御電極領域を前記半導体チップ外に配置した制御領域用金属層に第１制御領域用導電性接着部材で接続し、さらに制御電極配線に接続するアクティブ領域上を延長させて、前記第１制御領域用導電性接着部材から離間された第２制御領域用導電性接着部材に接続したことを特徴とする半導体装置。
  7. 請求項５に記載の半導体装置において、前記半導体チップがシリコン半導体チップであることを特徴とする半導体装置。
  8. 請求項５に記載の半導体装置において、前記半導体装置が第１主電極がソース電極であり、第２主電極がドレイン電極であり、制御電極がゲート電極であるパワーＭＯＳＦＥＴであることを特徴とする半導体装置。
  9. 半導体チップ内に電力用半導体装置を形成し、該電力用半導体装置に外部電極用の第１の制御電極用パッドと、該第１の制御電極用パッドと離間して設けた第２の制御電極用パッドと、前記第１の制御電極用パッドと前記パワートランジスタのソースとの間に配置した前記パワートランジスタのゲート制御回路とを配置し、前記第２の制御電極用パッドを前記パワートランジスタのゲートと接続し、前記第１の制御電極用パッドと前記第２の制御電極用パッドとを導電性接着部材を介して接続したことを特徴とする半導体装置。
  10. 請求項９に記載のパワートランジスタにおいて、前記パワートランジスタが、外部制御電極用パッドを備え、該外部制御電極用パッドと前記第１の制御電極用パッドとの間に、前記パワートランジスタの制御回路を設け、前記第１の制御電極用パッドと前記第２の制御電極用パッドは導電性接着部材を介して接続したことを特徴とするパワートランジスタ。
JP2003050229A 2003-02-27 2003-02-27 電力半導体装置 Expired - Fee Related JP3708082B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2003050229A JP3708082B2 (ja) 2003-02-27 2003-02-27 電力半導体装置
US10/781,704 US7019362B2 (en) 2003-02-27 2004-02-20 Power MOSFET with reduced dgate resistance

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003050229A JP3708082B2 (ja) 2003-02-27 2003-02-27 電力半導体装置

Publications (2)

Publication Number Publication Date
JP2004260026A true JP2004260026A (ja) 2004-09-16
JP3708082B2 JP3708082B2 (ja) 2005-10-19

Family

ID=33115701

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003050229A Expired - Fee Related JP3708082B2 (ja) 2003-02-27 2003-02-27 電力半導体装置

Country Status (2)

Country Link
US (1) US7019362B2 (ja)
JP (1) JP3708082B2 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008206307A (ja) * 2007-02-20 2008-09-04 Seiko Epson Corp 集積回路装置及び電子機器
US7459381B2 (en) 2004-01-26 2008-12-02 Marvell World Trade Ltd. Integrated circuits and interconnect structure for integrated circuits
US7652338B2 (en) 2003-10-22 2010-01-26 Marvell World Trade Ltd. Efficient transistor structure
US7960833B2 (en) 2003-10-22 2011-06-14 Marvell World Trade Ltd. Integrated circuits and interconnect structure for integrated circuits

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007005509A (ja) * 2005-06-23 2007-01-11 Rohm Co Ltd 半導体集積回路装置及びこれを用いたレギュレータ
US7768075B2 (en) * 2006-04-06 2010-08-03 Fairchild Semiconductor Corporation Semiconductor die packages using thin dies and metal substrates
EP2030237B1 (en) * 2006-05-08 2011-02-09 Marvell World Trade Ltd. Efficient transistor structure
US7872350B2 (en) * 2007-04-10 2011-01-18 Qimonda Ag Multi-chip module
US9093433B2 (en) * 2010-11-18 2015-07-28 Microchip Technology Incorporated Using bump bonding to distribute current flow on a semiconductor power device
US10015916B1 (en) 2013-05-21 2018-07-03 Xilinx, Inc. Removal of electrostatic charges from an interposer via a ground pad thereof for die attach for formation of a stacked die
US9960227B2 (en) * 2013-09-11 2018-05-01 Xilinx, Inc. Removal of electrostatic charges from interposer for die attachment
US9609749B2 (en) 2014-11-14 2017-03-28 Mediatek Inc. Printed circuit board having power/ground ball pad array
JP6544981B2 (ja) * 2015-04-20 2019-07-17 ローム株式会社 プリント配線基板
US9680473B1 (en) 2016-02-18 2017-06-13 International Business Machines Corporation Ultra dense vertical transport FET circuits
TWI733454B (zh) * 2020-05-18 2021-07-11 矽品精密工業股份有限公司 電子裝置、電子封裝件及其封裝基板

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6278264B1 (en) * 2000-02-04 2001-08-21 Volterra Semiconductor Corporation Flip-chip switching regulator

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7652338B2 (en) 2003-10-22 2010-01-26 Marvell World Trade Ltd. Efficient transistor structure
US7851872B2 (en) 2003-10-22 2010-12-14 Marvell World Trade Ltd. Efficient transistor structure
US7863657B2 (en) 2003-10-22 2011-01-04 Marvell World Trade Ltd. Efficient transistor structure
US7960833B2 (en) 2003-10-22 2011-06-14 Marvell World Trade Ltd. Integrated circuits and interconnect structure for integrated circuits
US7982280B2 (en) 2003-10-22 2011-07-19 Marvell World Trade Ltd. Integrated circuits and interconnect structure for integrated circuits
US7989852B2 (en) 2003-10-22 2011-08-02 Marvell World Trade Ltd. Integrated circuits and interconnect structure for integrated circuits
US8026550B2 (en) 2003-10-22 2011-09-27 Marvell World Trade Ltd. Integrated circuits and interconnect structure for integrated circuits
US7459381B2 (en) 2004-01-26 2008-12-02 Marvell World Trade Ltd. Integrated circuits and interconnect structure for integrated circuits
JP2008206307A (ja) * 2007-02-20 2008-09-04 Seiko Epson Corp 集積回路装置及び電子機器
US7602216B2 (en) 2007-02-20 2009-10-13 Seiko Epson Corporation Integrated circuit device and electronic instrument

Also Published As

Publication number Publication date
US7019362B2 (en) 2006-03-28
US20040227163A1 (en) 2004-11-18
JP3708082B2 (ja) 2005-10-19

Similar Documents

Publication Publication Date Title
JP4124981B2 (ja) 電力用半導体装置および電源回路
US9654001B2 (en) Semiconductor device
TWI591799B (zh) 半導體裝置
JP4426955B2 (ja) 半導体装置
US8810013B2 (en) Integrated power converter package with die stacking
US7821128B2 (en) Power semiconductor device having lines within a housing
JP3708082B2 (ja) 電力半導体装置
US7592688B2 (en) Semiconductor package
JP5787784B2 (ja) 半導体装置
JP5008840B2 (ja) 半導体装置
JP2006216940A (ja) 半導体装置
JP6295065B2 (ja) 半導体装置
JP5315378B2 (ja) Ｄｃ／ｄｃコンバータ用半導体装置
KR20010070032A (ko) 반도체장치
US20220139797A1 (en) Semiconductor module, power semiconductor module, and power electronic equipment using the semiconductor module or the power semiconductor module
US9837386B2 (en) Power device and preparation method thereof
JPH08181307A (ja) 電界効果型パワ−素子集積回路
JP5648095B2 (ja) 半導体装置
JP2011228719A (ja) Ｄｃ／ｄｃコンバータ用半導体装置
JP3525823B2 (ja) 相補型ｉｇｂｔの実装構造
JP2008199037A (ja) 電力用半導体装置および電源回路
JP2020098811A (ja) 半導体装置および電力変換装置
JP2008244388A (ja) 半導体装置
US20230080752A1 (en) Bridged class-d rf amplifier circuit
JP2000012848A (ja) 半導体装置

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050502

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050510

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050705

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20050726

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20050802

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080812

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090812

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090812

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100812

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110812

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110812

Year of fee payment: 6

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110812

Year of fee payment: 6

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120812

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120812

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130812

Year of fee payment: 8

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees