KR20010070032A - 반도체장치 - Google Patents

반도체장치 Download PDF

Info

Publication number
KR20010070032A
KR20010070032A KR1020000049192A KR20000049192A KR20010070032A KR 20010070032 A KR20010070032 A KR 20010070032A KR 1020000049192 A KR1020000049192 A KR 1020000049192A KR 20000049192 A KR20000049192 A KR 20000049192A KR 20010070032 A KR20010070032 A KR 20010070032A
Authority
KR
South Korea
Prior art keywords
external terminal
mosfet
semiconductor device
terminal
source
Prior art date
Application number
KR1020000049192A
Other languages
English (en)
Inventor
에모토다카오
Original Assignee
니시무로 타이죠
가부시끼가이샤 도시바
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 니시무로 타이죠, 가부시끼가이샤 도시바 filed Critical 니시무로 타이죠
Publication of KR20010070032A publication Critical patent/KR20010070032A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6605—High-frequency electrical connections
    • H01L2223/6611—Wire connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48095—Kinked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49112—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting a common bonding area on the semiconductor or solid-state body to different bonding areas outside the body, e.g. diverging wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01083—Bismuth [Bi]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Wire Bonding (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

본 발명은 동작주파수의 향상과 고속스위칭 동작을 달성한다.
반도체칩(1)에는, 종형(縱型)의 MOSFET가 형성된다. 반도체칩(1)의 이면은 MOSFET의 드레인으로 되고, 프레임 방열부(2-1)에 고착된다. 반도체칩(1)의 주표면에는 소스전극(5) 및 게이트전극(6)이 형성된다. 소스전극(5)은 본딩 와이어 (3a, 3c)에 의해 외부전극(2-2-1, 2-2-2)에 접속된다. 게이트전극(6)은 본딩 와이어(3b)에 의해 외부전극(2-3)에 접속된다. 2개의 외부전극(2-2-1, 2-2-2)은 모두 소스전극으로서 기능한다.

Description

반도체장치 {SEMICONDUCTOR DEVICE}
본 발명은 반도체장치의 패키지 구조에 관한 것으로, 특히 MOSFET, IGBT 등의 고입력 임피던스 소자에 사용된다.
비교적 소형의 전력용 반도체장치(~100A, ~300W)는, 일반적으로 반도체칩을 수지에 의해 밀봉한 패키징 구조를 갖추고 있다.
예컨대, 파워 MOSFET의 패키징 구조는 도 10 및 도 11에 나타낸 바와 같이 되어 있다. 반도체칩(1)에는 MOSFET(전력용 스위칭 소자)가 형성되고, 그 이면은 MOSFET의 드레인으로 되어 있다. 반도체칩(1)의 이면은 땜납이나 도전성 수지에 의해 프레임 방열부(2-1)에 고착되어 있다.
프레임 방열부(2-1)는 반도체칩(1)에서 발생하는 열을 패키지의 외부로 방출하는 기능을 가짐과 더불어, MOSFET의 드레인의 외부단자(D)로서도 기능한다.
반도체칩(1)의 주표면에는 MOSFET의 소스전극(5) 및 게이트전극(6)이 형성되어 있다. 소스전극(5)은 본딩 와이어(3a)에 의해 MOSFET의 소스의 외부단자(S; 2-2)에 접속되어 있다. 게이트전극(6)은 본딩 와이어(3b)에 의해 MOSFET의 게이트의 외부단자(G; 2-3)에 접속되어 있다. 본딩 와이어(3a, 3b)는, 예컨대 알루미늄, 금 등의 금속재료로 구성되어 있다.
반도체칩(1) 및 그 주변부는, MOSFET의 드레인, 소스, 게이트의 각 외부단자의 일부를 제외하고는 수지(4)에 의해 덮여 있다.
또, 외부단자(D, S, G)의 위치에 관해서는 여러 가지의 변형이 가능하다. 예컨대, 도 10 및 도 11에 있어서, 게이트의 외부단자(G) 위치와 소스의 외부단자 (S) 위치를 반대로 해도 좋고, 게이트의 외부단자(G)와 소스의 외부단자(S) 사이에 드레인의 외부단자(D)를 배치하여 각 단자가 일렬로 나란히 늘어서도록 해도 좋다.
현재, 대전력 반도체장치는 DC-DC 컨버터, 모터 제어회로, 전원회로 등의 스위칭소자로서 주로 이용되고, 그 구조는 고입력 임피던스의 MOS형이 주류를 이루고 있다. 이는, MOS형 대전력 반도체장치를 이용한 드라이브 회로는 바이폴라형 대전력 반도체장치를 이용한 드라이브 회로에 비해 소형화가 가능하다는 등의 이유 때문이다.
대전력 반도체장치(스위칭소자)의 출력효율은, 주로 온(on)상태에서의 로스(손실)와 온-오프(off) 이행시(스위칭 동작시)의 로스로 결정된다. 따라서, 종래에는 온저항을 작게 하는 것이나, 스위칭속도를 높이는 것(고주파 동작특성을 향상시키는 것)을 목적으로 하여 대전력 반도체장치의 개발이 행해져 왔다.
즉, 파워 MOSFET의 특성과 사용조건은 최근 수년에 대폭적으로 향상되고 있다. 예컨대, 온저항에 관해서는 수년전의 MOSFET에 비해 1/10~1/15로 작게 되고 있고, 또 동작주파수에 관해서는 50kHz로부터 100kHz로 향상되고 있다.
그러나, 동작주파수가 100kHz 근방 또는 그 이상으로 되면, 상술한 바와 같은 MOSFET의 특성의 개선이라는 효과가 한계점에 달하게 되는 문제가 새로 발생해 왔다. 이는, 임피던스가 1/z = 1/r + 1/2πfL, zL= 2πfL의 관계에 있고, MOSFET의 도통저항성분이 증가하기 때문이라고 생각되고 있다.
또, 전자부품의 기판실장은 기기, 장치의 소형화와 비용의 저하라는 요구에 따라 소위 면실장으로 이행하고, 또 부품형상의 박형화(薄型化), 소형화가 진행되고 있다. 예컨대, 반도체 IC용의 패키지인 DIP(Dual Inline Package)나 PGA(Pin Grid Array)는 SOP(Small Outline Package)나 BGA(Ball Grid Array)로 바뀌고 있다. 또, 개별 반도체용 패키지에 관해서도 면실장형의 패키지가 주류를 이루고 있다.
그러나, 종래의 면실장에 대응한 개별 반도체 패키지는, 주로 기존의 핀 삽입타입의 패키지의 비스(vis) 고정부 및 외부단자(핀)를 잘라냈을 뿐이고, 충분히 기기, 장치의 소형화와 비용의 저하라는 요구는 충족되고 있지 않았다.
이와 같이, 종래에는 MOSFET, IGBT 등의 고입력 임피던스 소자에 있어서, 동작주파수가 100kHz 근방 또는 그 이상으로 되면, 소자특성의 향상이 한계점에 달하게 되는 결점이 있었다. 또, 이러한 소자의 패키지에 있어서, 면실장에 적합한 박형, 소형의 패키지의 개발도 불충분했다.
본 발명은 상기 결점을 해결하기 위해 이루어진 것으로, 그 목적은 고입력 임피던스 소자의 패키지에 있어서, 그 동작주파수가 100kHz 근방 또는 그 이상으로 되어도 소자의 특성(예컨대, 스위칭속도)의 향상이 한계점에 달하게 되는 일없이 면실장에도 적합한 패키지를 제공함에 있다.
도 1은 본 발명의 제1실시형태에 따른 반도체장치를 나타낸 도면이고,
도 2는 도 1의 반도체장치의 단면을 나타낸 도면,
도 3은 본 발명의 제2실시형태에 따른 반도체장치를 나타낸 도면,
도 4는 도 3의 반도체장치의 단면을 나타낸 도면,
도 5는 본 발명의 반도체장치의 등가회로를 나타낸 도면,
도 6은 종래품(3단자품)의 온(on)파형을 나타낸 도면,
도 7은 본 발명품(4단자품)의 온파형을 나타낸 도면,
도 8은 종래품(3단자품)의 오프(off)파형을 나타낸 도면,
도 9는 본 발명품(4단자품)의 오프파형을 나타낸 도면,
도 10은 종래의 반도체장치를 나타낸 도면,
도 11은 도 10의 반도체장치의 단면을 나타낸 도면이다.
<도면부호의 간단한 설명>
1 -- 반도체칩, 2-1 -- 외부단자(드레인),
2-2-1, 2-2-2 -- 외부단자(소스), 2-3 -- 외부단자(게이트),
3a, 3b, 3c -- 본딩 와이어, 4 -- 수지,
5 -- 소스전극, 6 -- 게이트전극.
상기 목적을 달성하기 위해 본 발명의 반도체장치는, 스위칭소자가 형성되는 반도체칩과, 상기 반도체칩을 덮는 패키지, 상기 스위칭소자의 제어전극에 접속되는 제1외부단자, 상기 스위칭소자의 제1전극에 접속되는 제2외부단자, 상기 스위칭소자의 제2전극에 접속되는 제3 및 제4외부단자를 구비하고, 상기 제1외부단자와 상기 제3외부단자 사이에 입력전압을 인가하며, 상기 제2외부단자와 상기 제4외부단자 사이에 출력전류를 흐르게 한다.
상기 제1외부단자와 상기 제3외부단자는 서로 인접하여 배치된다. 상기 제1외부단자와 상기 제3외부단자는 상기 패키지의 동일 면내에 배치된다.
상기 스위칭소자는 고입력 임피던스소자이다. 상기 스위칭소자는 100W 이상의 허용손실을 갖고, 100kHz 이상의 동작 주파수에서 동작한다.
상기 스위칭소자는 MOSFET이고, 상기 제2전극은 상기 MOSFET의 소스전극이다. 상기 제1 내지 제4외부단자는, 그 표면의 일부가 상기 패키지의 표면과 실질적으로 일치하고 있다.
(발명의 실시형태)
이하, 도면을 참조하면서 본 발명의 반도체장치에 대해 상세히 설명한다.
도 1은 본 발명의 제1실시형태에 따른 반도체장치를 나타내고 있다. 또, 도 2는 도 1의 반도체장치의 단면도를 나타내고 있다.
본 예에서는 대전력 면실장형 MOSFET소자에 대해 설명한다.
반도체칩(1)에는 종형(縱型)의 MOSFET(전력용 스위칭소자)가 형성되고, 그 이면은 MOSFET의 드레인으로 되어 있다. 반도체칩(1)의 이면은 땜납이나 도전성수지에 의해 프레임 방열부(2-1)에 고착되어 있다. 프레임 방열부(2-1)는 반도체칩(1)에 있어서 발생하는 열을 패키지의 외부로 방출하는 기능을 가짐과 더불어, MOSFET의 드레인의 외부단자(D)로서도 기능한다.
반도체칩(1)의 주표면에는 MOSFET의 소스전극(5) 및 게이트전극(6)이 형성되어 있다. 소스전극(5)은 본딩 와이어(3a)에 의해 MOSFET의 소스의 외부단자(S1; 2-2-1)에 접속됨과 더불어, 본딩 와이어(3c)에 의해 MOSFET의 소스의 외부단자(S2; 2-2-2)에 접속되어 있다. 게이트전극(6)은 본딩 와이어(3b)에 의해 MOSFET의 게이트의 외부단자(G; 2-3)에 접속되어 있다.
MOSFET의 소스의 외부단자(2-2-1)는 출력전류를 취출(取出)하기 위한 출력단자로서 기능하고, 외부단자(2-2-2)는 외부단자(2-3)와 더불어 입력전압을 인가하기 위한 입력단자로서 기능한다.
본딩 와이어(3a, 3b)는, 예컨대 알루미늄(Al), 금(Au) 등의 금속재료로 구성되어 있다. 반도체칩(1) 및 그 주변부는, MOSFET의 드레인, 소스, 게이트의 각 외부단자의 일부를 제외하고는 수지(4)에 의해 덮여 있다.
상술한 반도체장치의 특징은, MOSFET의 소스의 외부단자가 2개 존재하고 있는 점에 있다. 그리고, 외부단자(S1; 2-2-1)는 출력전류를 취출하기 위한 출력단자로서 기능하고, 외부단자(S2; 2-2-2)는 외부단자(2-3)와 더불어 입력전압을 인가하기 위한 입력단자로서 기능한다.
외부단자(2-2-1)는 출력전류를 취출하기 위한 단자이기 때문에, 그 크기는 가능한 한 크고, 또 소스전극(5)과 외부단자(2-2-1)를 잇는 본딩 와이어(3a)의 수도 많게 하고 있다.
또, MOSFET의 소스로부터 외부단자(2-2-1)까지의 사이에는 반도체칩(1)의 내부배선이나 본딩 와이어(3a)에 의한 저항성분이나 인덕턴스 성분(도 5의 Zi)이 존재한다.
따라서, 반도체칩(1)의 내부배선을 짧게 하거나, 본딩 와이어(3a)의 수를 늘림으로써, MOSFET의 소스로부터 외부단자(2-2-1)까지의 사이의 저항성분이나 인덕턴스 성분을 가능한 한 작게 한다.
한편, 외부단자(2-2-2)는 외부단자(2-3)와 더불어 입력전압(VGS)을 인가하기 위한 단자이기 때문에, 그 크기는 외부단자(2-2-1)보다도 작아서 좋고, 또 소스전극(5)과 외부단자(2-2-2)를 잇는 본딩 와이어(3c)의 수도 적어서 좋다.
즉, 외부단자(2-2-2, 2-3)는 입력전압(VGS)을 인가하기 위한 단자이기 때문에, 특히 MOSFET의 소스로부터 외부단자(2-2-2)까지의 사이의 저항성분이나 인덕턴스 성분은 문제로 되지 않는다.
이러한 구성을 갖춤으로써, 소자의 특성(예컨대, 스위칭속도)의 향상을 달성하는 것이 가능해진다. 이 효과는 100W 이상의 허용손실(PD)을 갖는 장치 또는 100kHz 근방 또는 그 이상의 동작주파수에서 동작하는 장치에 현저하게 발생한다. 또, 스위칭속도 등에 관한 구체적인 효과에 대해서는 후에 상세히 설명한다.
또, 상술한 반도체장치에서는 면실장형의 패키지를 채용하고 있다. 또, MOSFET의 소스의 외부단자(입력단자; 2-2-2)와 게이트의 외부단자(입력단자; 2-3)가 서로 인접하여 배치되어 있기 때문에, 실장기판측에서의 배선의 레이아웃이 용이하게 된다. 결과로서, 기기, 장치, 시스템의 소형화나 비용의 저하 등을 도모할 수 있다.
또, 도 1에 있어서 게이트의 외부단자(2-3)의 위치와 소스의 외부단자(2-2-1, 2-2-2)의 위치를 반대로 해도 좋다. 단, 소스의 외부단자(2-2-2)와 게이트의 외부단자(2-3)는 서로 인접하도록 배치한다.
도 3은 본 발명의 제2실시형태에 따른 반도체장치를 나타내고 있다. 또, 도 4는 도 3의 반도체장치의 단면도를 나타내고 있다.
본 예도 대전력 면실장형 MOSFET소자에 대해 설명한다.
본 예의 반도체장치는, 모듈장치 등으로의 실장의 편리성을 고려한 형상을 갖고 있는 점에 특징을 갖는다. 즉, 게이트의 외부단자(2-3) 및 소스의 2개의 외부단자(2-2-1, 2-2-2)가 각각 패키지의 한쪽 면측에 배치되고, 드레인의 외부단자 (2-1)가 패키지의 다른쪽 면측에 배치되어 있다.
이하, 본 예의 반도체장치의 구성에 대해 구체적으로 설명한다.
반도체칩(1)에는 종형의 MOSFET(전력용 스위칭소자)가 형성되고, 그 이면은 MOSFET의 드레인으로 되어 있다. 반도체칩(1)의 이면은 땜납이나 도전성 수지에 의해 프레임 방열부(2-1)에 고착되어 있다. 프레임 방열부(2-1)는 반도체칩(1)에서 발생하는 열을 패키지의 외부로 방출하는 기능을 가짐과 더불어, MOSFET의 드레인의 외부단자(D)로서도 기능한다.
반도체칩(1)의 주표면에는 MOSFET의 소스전극(5) 및 게이트전극(6)이 형성되어 있다. 소스전극(5)은 MOSFET의 소스의 외부단자(S1; 2-2-1)에 접속됨과 더불어, MOSFET의 소스의 외부단자(S2; 2-2-2)에 접속되어 있다. 게이트전극(6)은 MOS FET의 게이트의 외부단자(G; 2-3)에 접속되어 있다.
MOSFET의 소스의 외부단자(2-2-1)는 출력전류를 취출하기 위한 출력단자로서 기능하고, 외부단자(2-2-2)는 외부단자(2-3)와 더불어 입력전압을 인가하기 위한 입력단자로서 기능한다.
반도체칩(1) 및 그 주변부는, MOSFET의 드레인, 소스, 게이트의 각 외부단자의 일부를 제외하고는 수지(4)에 의해 덮여 있다.
상술한 반도체장치에 있어서도, MOSFET의 소스의 외부단자가 2개 존재하고 있다. 그리고, 외부단자(S1; 2-2-1)는 출력전류를 취출하기 위한 출력단자로서 기능하고, 외부단자(S2; 2-2-2)는 외부단자(2-3)와 더불어 입력전압을 인가하기 위한 입력단자로서 기능한다.
외부단자(S1; 2-2-1)는 출력전류를 취출하기 위한 단자이기 때문에, 그 크기는 가능한 한 크고, 또 소스전극(5)과 외부단자(2-2-1)의 접점도 많게 하고 있다.
또, MOSFET의 소스로부터 외부단자(2-2-1)까지의 사이에는 반도체칩(1)의 내부배선 등에 의한 저항성분이나 인덕턴스 성분(도 5의 Zi)이 존재한다.
따라서, 반도체칩(1)의 내부배선을 짧게 하는 등으로 하여 MOSFET의 소스로부터 외부단자(2-2-1)까지의 사이의 저항성분이나 인덕턴스 성분을 가능한 한 작게 한다.
한편, 외부단자(S2; 2-2-2)는 외부단자(2-3)와 더불어 입력전압(VGS)을 인가하기 위한 단자이기 때문에, 그 크기는 외부단자(2-2-1)보다도 작아서 좋고, 또 소스전극(5)과 외부단자(2-2-2)의 접점도 적어서 좋다.
즉, 외부단자(2-2-2, 2-3)는 입력전압(VGS)을 인가하기 위한 단자이기 때문에, 특히 MOSFET의 소스로부터 외부단자(2-2-2)까지의 사이의 저항성분이나 인덕턴스 성분은 문제로 되지 않는다.
이러한 구성을 갖춤으로써, 소자의 특성(예컨대, 스위칭속도)의 향상을 달성하는 것이 가능해진다. 이 효과는 100W 이상의 허용손실(PD)을 갖는 장치나 100kHz 근방 또는 그 이상의 동작주파수에서 동작하는 장치에 현저하게 발생한다.
또, 상술한 반도체장치에서는 모듈장치 등에 대한 실장이 용이하게 되는 패키지를 채용하고 있다. 또, MOSFET의 소스의 외부단자(2-2-2)와 게이트의 외부단자(2-3)가 패키지의 동일 면내에서 서로 인접하여 배치되어 있기 때문에, 모듈장치측에서의 배선의 레이아웃이 용이해진다. 결과로서, 시스템의 소형화나 비용의 저하 등을 도모할 수 있다.
다음으로, 도 1 내지 도 4의 반도체장치를 채용한 경우에서의 효과에 대해 상세히 설명한다.
도 5는 도 1 내지 도 4의 반도체장치의 등가회로를 나타내고 있다.
VGS는 게이트단자(외부단자; G)와 소스단자(외부단자; S2) 사이의 전압, VDS는 드레인단자(외부단자; D)와 소스단자(외부단자; S1) 사이의 전압, ID는 드레인 전류이다.
도 6은 종래품(3단자품)에 대해 온파형을 계측한 결과를 나타내고, 도 7은 본 발명품(4단자품)에 대해 온파형을 계측한 결과를 나타내고 있다.
이들 도면은 드레인전류(ID)의 상승에 관하여 본 발명품쪽이 종래품보다도 고속인 것을 나타내고 있다. 즉, 본 발명품에 의하면, 오프로부터 온으로의 스위칭속도가 고속으로 된다.
또, 도 8은 종래품(3단자품)에 대해 오프파형을 계측한 결과를 나타내고, 도 9는 본 발명품(4단자품)에 대해 오프파형을 계측한 결과를 나타내고 있다.
이들 도면은 드레인전류(ID)의 하강에 관하여 본 발명품쪽이 종래품보다도 고속인 것을 나타내고 있다. 즉, 본 발명품에 의하면, 온으로부터 오프로의 스위칭속도가 고속으로 된다.
이와 같이, 본 발명품에 의하면, 온, 오프 모두 고속스위칭 동작이 가능해진다. 또, 스위칭손실에 관하여, 표 1에 본 발명품과 종래품을 비교한 결과를 나타낸다. 즉, 본 발명품은 종래품에 비해 스위칭 손실을 50% 이상 작게 할 수 있다.
스위칭손실(개략)
Psw 100kHz 200kHz
3단자품 37.9μJ 3.79w 7.58w
4단자품 17.0μJ 1.70w 3.40w
*Psw = Pon+Poff (Pon: 온시의 손실, Poff: 오프시의 손실)
또, 본 발명에서는 드레인전류(ID)가 VGS에 미치는 영향을 없앨 수 있다. 즉, 종래는 소스의 외부단자가 1개였기 때문에, 이 소스의 외부단자는 게이트의 외부단자와 더불어 입력전압(VGS)을 인가하기 위한 단자로서, 또 출력전류(드레인전류)를 취출하는 단자로서 기능하고 있었다. 이 때문에, 드레인전류(ID)가 VGS에 미치는 영향이 컸다. 한편, 본 발명에서는 소스의 외부단자가 2개이고, 한쪽은 입력단자로서, 다른쪽은 출력단자로서 기능하고 있기 때문에, 드레인전류(ID)가 VGS에 미치는 영향을 적게 할 수 있어 노이즈를 저감할 수 있다.
더욱이, 본 발명에서는 면실장형의 패키지를 채용하고 있다. 예컨대, 상술한 예에 나타낸 바와 같은 MOSFET의 경우, 소스단자(S1, S2)와 프린트 기판의 콘택트 면적이 대폭적으로 늘어나기 때문에, 대전류 발생시에 있어서의 외부단자의 발열이 적어진다. 또, 패키지가 박형화, 소형화되기 때문에, 시스템의 소형화, 저비용화를 달성할 수 있다.
이상 설명한 바와 같이 본 발명에 의하면, 고입력 임피던스 소자의 패키지 구조에 관하여, 예컨대 MOS 트랜지스터의 소스의 외부전극을 2개로 하고 있기 때문에, 소자의 특성(예컨대, 스위칭속도)의 향상을 달성할 수 있다. 이 효과는 허용손실(PD)이 100W 이상의 장치(예컨대, 종형 MOSFET)나 동작주파수가 100kHz 근방 또는 그 이상의 장치에 현저하게 발생한다. 또, 본 발명에 의하면, 면실장형의 패키지의 채용에 의해 패키지의 박형화, 소형화에 공헌할 수 있다.

Claims (8)

  1. 스위칭소자가 형성되는 반도체칩과, 상기 반도체 칩을 덮는 패키지, 상기 스위칭소자의 제어전극에 접속되는 제1외부단자, 상기 스위칭소자의 제1전극에 접속되는 제2외부단자 및, 상기 스위칭소자의 제2전극에 접속되는 제3 및 제4외부단자를 구비하고,
    상기 제1외부단자와 상기 제3외부단자 사이에 입력전압을 인가하며, 상기 제2외부단자와 상기 제4외부단자 사이에 출력전류를 흐르게 하는 것을 특징으로 하는 반도체장치.
  2. 제1항에 있어서, 상기 제1외부단자와 상기 제3외부단자는, 서로 인접하여 배치되는 것을 특징으로 하는 반도체장치.
  3. 제1항에 있어서, 상기 제1외부단자와 상기 제3외부단자는, 상기 패키지의 동일 면내에 배치되는 것을 특징으로 하는 반도체장치.
  4. 제1항에 있어서, 상기 스위칭소자는, 고입력 임피던스소자인 것을 특징으로 하는 반도체장치.
  5. 제1항에 있어서, 상기 스위칭소자는, 100W 이상의 허용손실을 갖는 것을 특징으로 하는 반도체장치.
  6. 제1항에 있어서, 상기 스위칭소자는, 100kHz 이상의 동작 주파수에서 동작하는 것을 특징으로 하는 반도체장치.
  7. 제1항에 있어서, 상기 스위칭소자는 MOSFET이고, 상기 제2전극은 상기 MOSFET의 소스전극인 것을 특징으로 하는 반도체장치.
  8. 제1항에 있어서, 상기 제1 내지 제4외부단자는, 그 표면의 일부가 상기 패키지의 표면과 실질적으로 일치하고 있는 것을 특징으로 하는 반도체장치.
KR1020000049192A 1999-08-27 2000-08-24 반도체장치 KR20010070032A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP24220699A JP2001068498A (ja) 1999-08-27 1999-08-27 半導体装置
JP1999-242206 1999-08-27

Publications (1)

Publication Number Publication Date
KR20010070032A true KR20010070032A (ko) 2001-07-25

Family

ID=17085840

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020000049192A KR20010070032A (ko) 1999-08-27 2000-08-24 반도체장치

Country Status (4)

Country Link
EP (1) EP1079434A2 (ko)
JP (1) JP2001068498A (ko)
KR (1) KR20010070032A (ko)
TW (1) TW499760B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100849015B1 (ko) * 2006-06-26 2008-07-30 산요덴키가부시키가이샤 반도체 장치

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4115882B2 (ja) * 2003-05-14 2008-07-09 株式会社ルネサステクノロジ 半導体装置
JP4248953B2 (ja) 2003-06-30 2009-04-02 株式会社ルネサステクノロジ 半導体装置およびその製造方法
JP4769784B2 (ja) * 2007-11-05 2011-09-07 ルネサスエレクトロニクス株式会社 半導体装置
US8253225B2 (en) * 2008-02-22 2012-08-28 Infineon Technologies Ag Device including semiconductor chip and leads coupled to the semiconductor chip and manufacturing thereof
DE102008040480A1 (de) * 2008-07-16 2010-01-28 Semikron Elektronik Gmbh & Co. Kg Halbleitermodul
US8853835B2 (en) 2012-10-05 2014-10-07 Infineon Technologies Ag Chip arrangements, a chip package and a method for manufacturing a chip arrangement
US9754854B2 (en) * 2012-10-11 2017-09-05 Infineon Technologies Ag Semiconductor device having sensing functionality
JP2013141035A (ja) * 2013-04-19 2013-07-18 Renesas Electronics Corp 半導体装置
JP2015019115A (ja) * 2014-10-28 2015-01-29 ルネサスエレクトロニクス株式会社 半導体装置
JP2016040839A (ja) * 2015-10-27 2016-03-24 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP6817777B2 (ja) * 2015-12-16 2021-01-20 ローム株式会社 半導体装置
WO2018043039A1 (ja) * 2016-08-31 2018-03-08 パナソニックＩｐマネジメント株式会社 スイッチング回路
CN110149108A (zh) * 2019-06-05 2019-08-20 浙江明德微电子股份有限公司 一种低功耗的复合sj-mos管及其制备方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100849015B1 (ko) * 2006-06-26 2008-07-30 산요덴키가부시키가이샤 반도체 장치

Also Published As

Publication number Publication date
JP2001068498A (ja) 2001-03-16
EP1079434A2 (en) 2001-02-28
TW499760B (en) 2002-08-21

Similar Documents

Publication Publication Date Title
US7145224B2 (en) Semiconductor device
US7071550B2 (en) Semiconductor module having heat sink serving as wiring line
KR100616129B1 (ko) 고 전력 ｍｃｍ 패키지
US6806580B2 (en) Multichip module including substrate with an array of interconnect structures
US8044520B2 (en) Semiconductor device
KR101086751B1 (ko) 반도체 장치 및 전원 시스템
US7227198B2 (en) Half-bridge package
US6919643B2 (en) Multi-chip module semiconductor devices
US7592688B2 (en) Semiconductor package
US20020096748A1 (en) Back-to -back connected power semiconductor device package
KR20010070032A (ko) 반도체장치
US20220320054A1 (en) Semiconductor device
JP4250191B2 (ja) Ｄｃ／ｄｃコンバータ用半導体装置
US7019362B2 (en) Power MOSFET with reduced dgate resistance
US7692316B2 (en) Audio amplifier assembly
JP3450803B2 (ja) 樹脂封止型半導体装置
JP4709349B2 (ja) 半導体ダイハウジング装置
US20070246772A1 (en) MOSFET power package
JP4705945B2 (ja) 半導体装置
US11145629B2 (en) Semiconductor device and power conversion device
Zhang Choosing the right power MOSFET package
JP2001358288A (ja) 半導体ダイの実装構造
JP2011181970A (ja) 半導体装置
JP4250193B2 (ja) Ｄｃ／ｄｃコンバータ用半導体装置
JP4800290B2 (ja) 半導体装置

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
NORF Unpaid initial registration fee