JP5361934B2 - 電力増幅器 - Google Patents

電力増幅器 Download PDF

Info

Publication number
JP5361934B2
JP5361934B2 JP2011093210A JP2011093210A JP5361934B2 JP 5361934 B2 JP5361934 B2 JP 5361934B2 JP 2011093210 A JP2011093210 A JP 2011093210A JP 2011093210 A JP2011093210 A JP 2011093210A JP 5361934 B2 JP5361934 B2 JP 5361934B2
Authority
JP
Japan
Prior art keywords
substrate
mmic
power amplifier
electrode
frequency probe
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2011093210A
Other languages
English (en)
Other versions
JP2012227342A (ja
Inventor
春揚 黄
一考 高木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2011093210A priority Critical patent/JP5361934B2/ja
Priority to US13/331,513 priority patent/US8610507B2/en
Priority to EP11194872.5A priority patent/EP2515435B1/en
Publication of JP2012227342A publication Critical patent/JP2012227342A/ja
Application granted granted Critical
Publication of JP5361934B2 publication Critical patent/JP5361934B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F3/00Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/189High-frequency amplifiers, e.g. radio frequency amplifiers
    • H03F3/19High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
    • H03F3/195High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only in integrated circuits
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H01L22/32Additional lead-in metallisation on a device or substrate, e.g. additional pads or pad portions, lines in the scribe line, sacrificed conductors
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F1/00Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/56Modifications of input or output impedances, not otherwise provided for
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F3/00Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/24Power amplifiers, e.g. Class B amplifiers, Class C amplifiers of transmitter output stages
    • H03F3/245Power amplifiers, e.g. Class B amplifiers, Class C amplifiers of transmitter output stages with semiconductor devices only
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F3/00Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/60Amplifiers in which coupling networks have distributed constants, e.g. with waveguide resonators
    • H03F3/601Amplifiers in which coupling networks have distributed constants, e.g. with waveguide resonators using FET's, e.g. GaAs FET's
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64Impedance arrangements
    • H01L2223/66High-frequency adaptations
    • H01L2223/6605High-frequency electrical connections
    • H01L2223/6611Wire connections
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64Impedance arrangements
    • H01L2223/66High-frequency adaptations
    • H01L2223/6683High-frequency adaptations for monolithic microwave integrated circuit [MMIC]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • H01L2224/0555Shape
    • H01L2224/05552Shape in top view
    • H01L2224/05553Shape in top view being rectangular
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • H01L2224/0555Shape
    • H01L2224/05552Shape in top view
    • H01L2224/05554Shape in top view being square
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/4813Connecting within a semiconductor or solid-state body, i.e. fly wire, bridge wire
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491Disposition
    • H01L2224/4911Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49111Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491Disposition
    • H01L2224/4912Layout
    • H01L2224/49175Parallel arrangements
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/58Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64Impedance arrangements
    • H01L23/66High-frequency adaptations
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42Wire connectors; Manufacturing methods related thereto
    • H01L24/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42Wire connectors; Manufacturing methods related thereto
    • H01L24/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/00014Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/102Material of the semiconductor or solid state bodies
    • H01L2924/1025Semiconducting materials
    • H01L2924/1026Compound semiconductors
    • H01L2924/1027IV
    • H01L2924/10272Silicon Carbide [SiC]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/102Material of the semiconductor or solid state bodies
    • H01L2924/1025Semiconducting materials
    • H01L2924/1026Compound semiconductors
    • H01L2924/1032III-V
    • H01L2924/10329Gallium arsenide [GaAs]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/102Material of the semiconductor or solid state bodies
    • H01L2924/1025Semiconducting materials
    • H01L2924/1026Compound semiconductors
    • H01L2924/1032III-V
    • H01L2924/1033Gallium nitride [GaN]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1305Bipolar Junction Transistor [BJT]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1305Bipolar Junction Transistor [BJT]
    • H01L2924/13051Heterojunction bipolar transistor [HBT]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1306Field-effect transistor [FET]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1306Field-effect transistor [FET]
    • H01L2924/13064High Electron Mobility Transistor [HEMT, HFET [heterostructure FET], MODFET]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/14Integrated circuits
    • H01L2924/141Analog devices
    • H01L2924/1423Monolithic Microwave Integrated Circuit [MMIC]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/146Mixed devices
    • H01L2924/1461MEMS
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30Technical effects
    • H01L2924/301Electrical effects
    • H01L2924/30105Capacitance
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30Technical effects
    • H01L2924/301Electrical effects
    • H01L2924/30107Inductance
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F2200/00Indexing scheme relating to amplifiers
    • H03F2200/222A circuit being added at the input of an amplifier to adapt the input impedance of the amplifier
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F2200/00Indexing scheme relating to amplifiers
    • H03F2200/318A matching circuit being used as coupling element between two amplifying stages
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F2200/00Indexing scheme relating to amplifiers
    • H03F2200/387A circuit being added at the output of an amplifier to adapt the output impedance of the amplifier
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F2200/00Indexing scheme relating to amplifiers
    • H03F2200/411Indexing scheme relating to amplifiers the output amplifying stage of an amplifier comprising two power stages
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F2200/00Indexing scheme relating to amplifiers
    • H03F2200/429Two or more amplifiers or one amplifier with filters for different frequency bands are coupled in parallel at the input or output

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Amplifiers (AREA)
  • Semiconductor Integrated Circuits (AREA)

Description

本発明の実施形態は、電力増幅器に関する。
高い利得を得るために、トランジスタとその整合回路、バイアス回路から構成される増幅ユニットを一枚の半導体基板上に複数直列接続して形成する技術として、モノリシックマイクロ波集積回路(MMIC:Monolithic Microwave Integrated Circuit)がある。
このようなMMICは、パッケージ、基板の配線などのMMIC外部と接続する際には、ワイヤボンディングを利用している。
米国特許第6,201,454号明細書 米国特許第6,759,742号明細書
高周波プローブパッドを有するMMICを、MMIC外部と接続するときに、その接続距離が長い場合には、ボンディングワイヤの長さが長くなり、ボンディングワイヤの有するインダクタンス成分の値が増大する。この影響を小さくするために、ボンディングワイヤの本数を増加する方法があるが、高周波プローブパッドは、面積が限られることからボンディングワイヤの本数は制限される。
本発明が解決しようとする課題は、MMICとMMIC外部とを接続するボンディングワイヤの影響を低減し、かつ省スペース化された電力増幅器を提供することである。
本実施の形態に係る電力増幅器は、MMIC基板と、高周波プローブパッドと、メタルプレートと、一対の接地端子電極と、VIAホールと、裏面接地電極とを備える。高周波プローブパッドは、MMIC基板上に配置される。メタルプレートは、MMIC基板上に高周波プローブパッドに隣接して配置される。一対の接地端子電極は、MMIC基板の第1表面上に高周波プローブパッドに隣接して配置される。VIAホールは、接地端子電極の下部に配置される。裏面接地電極は、MMIC基板の第1表面と反対側の第2表面に配置され、接地端子電極に対してVIAホールを介して接続される。高周波プローブパッドには高周波プローブの信号端子が接続可能であり、一対の接地端子電極には、高周波プローブの一対の接地端子が接続可能である。また、本実施の形態に係る別の電力増幅器は、MMIC基板と、高周波プローブパッドと、メタルプレートとを備え、第1ボンディングワイヤのインダクタンスと、メタルプレートの有するキャパシタと、メタルプレートと高周波プローブパッドとの間に接続される第2ボンディングワイヤのインダクタンスによって、ローパスフィルタが形成される。
実施の形態に係る電力増幅器の模式的平面パターン構成図。 比較例に係る電力増幅器の模式的平面パターン構成図。 (a)比較例に係る電力増幅器において、MMICとMMIC外部との接続部分の拡大された模式的平面パターン構成図、(b)図3(a)のボンディングワイヤの等価インダクタンスの説明図。 (a)実施の形態に係る電力増幅器において、MMICとMMIC外部との接続部分の拡大された模式的平面パターン構成図、(b)図4(a)のボンディングワイヤBW0・BW1およびメタルプレートMPによる等価回路の説明図。 比較例に係る電力増幅器において、MMICの高周波プローブパッドとMMIC外部との距離について説明する模式的平面パターン構成図。 (a)実施の形態に係る電力増幅器において、メタルプレートMPおよび高周波プローブパッドGP近傍の図4(a)のI−I線に沿う模式的断面構造図、(b)実施の形態に係る電力増幅器において、メタルプレートMPの模式的上面構造図。 実施の形態に係る電力増幅器において、メタルプレートMPおよび高周波プローブパッドGP近傍の図4(a)のII−II線に沿う模式的断面構造図。 (a)比較例に対応する図3(a)におけるボンディングワイヤBW0のSパラメータS(1,1)の周波数特性例、(b)比較例に対応する図3(a)におけるボンディングワイヤBW0のSパラメータS(2,1)の周波数特性例。 (a)実施の形態に対応する図4(a)のボンディングワイヤBW0・BW1およびメタルプレートMPによるボンディングワイヤ補正等価回路のSパラメータS(1,1)の周波数特性例、(b)実施の形態に対応する図4(a)のボンディングワイヤBW0・BW1およびメタルプレートMPによるボンディングワイヤ補正等価回路のSパラメータS(2,1)の周波数特性例。 比較例に対応する図3(a)におけるボンディングワイヤBW0のSパラメータS(1,1)およびSパラメータS(2,1)の周波数特性例。 実施の形態に対応する図4(a)のボンディングワイヤBW0・BW1およびメタルプレートMPによる等価回路のSパラメータS(1,1)およびSパラメータS(2,1)の周波数特性例。 実施の形態に係る電力増幅器のMMICのSパラメータS(1,1)の周波数特性例。 実施の形態に係る電力増幅器のMMICのSパラメータS(2,1)の周波数特性例。 実施の形態に係る電力増幅器の模式的回路ブロック構成図。 実施の形態に係る電力増幅器に適用可能なFETの構成を表す模式的平面パターン構成図。 実施の形態に係る電力増幅器に適用可能なFETの別の構成を表す模式的平面パターン構成図。
次に、図面を参照して、実施の形態を説明する。以下において、同じ要素には同じ符号を付して説明の重複を避け、説明を簡略にする。図面は模式的なものであり、現実のものとは異なることに留意すべきである。また、図面相互間においても互いの寸法の関係や比率が異なる部分が含まれていることはもちろんである。
以下に示す実施の形態は、技術的思想を具体化するための装置や方法を例示するものであって、実施の形態は、各構成部品の配置などを下記のものに特定するものでない。この実施の形態は、特許請求の範囲において、種々の変更を加えることができる。
[第1の実施の形態]
実施の形態に係る電力増幅器10の模式的平面パターン構成は図1に示すように表され、比較例に係る電力増幅器10aの模式的平面パターン構成は図2に示すように表される。実施の形態に係る電力増幅器10は、MMIC基板1上に形成されている。同様に、比較例に係る電力増幅器10aは、MMIC基板1a上に形成されている。
図1および図2において、MMIC基板1・1aの回路構成は一例を表し、これに限るものではないが、例えば、図14において詳述する電力増幅器の回路構成を適用可能である。また、トランジスタQu1によって増幅された信号電力は、電力分配器61によって分配されて、トランジスタQu2・Qu3に入力される。トランジスタQu2・Qu3で増幅された信号電力は、電力合成器81によって合成される。
また、各トランジスタのQu1,Qu2,Qu3の構成は、図15若しくは図16において詳述する。
実施の形態に係る電力増幅器10は、図1に示すように、MMIC基板1と、MMIC基板1上に配置された高周波プローブパッド24a(GP)と、MMIC基板1に高周波プローブパッドGPに隣接して配置され、MMIC外部回路2とのボンディングワイヤBWM接続用のメタルプレートMPとを備える。
また、実施の形態に係る電力増幅器10は、図1に示すように、MMIC基板1の第1表面上に高周波プローブパッドGPに隣接して配置された一対の接地端子電極S0・S0と、接地端子電極S0・S0の下部に配置されたVIAホールSC0・SC0と、MMIC基板1の第1表面と反対側の第2表面に配置され、接地端子電極S0・S0に対してVIAホールSC0・SC0を介して接続された裏面接地電極(130:図7参照)とを備える。ここで、高周波プローブパッドGPには、外部から高周波プローブの信号端子が接続可能であり、一対の接地端子電極S0・S0には、外部から高周波プローブの一対の接地端子が接続可能である。
実施の形態に係る電力増幅器10と比較例に係る電力増幅器10aの差は、入力側のMMIC外部回路2と接続されるMMIC基板1の入力接続部分の構成において、メタルプレートMPを配置した点にある。なお、出力側のMMIC外部回路3と接続されるMMIC基板1の出力接続部分の構成においては、特に、メタルプレートMPを配置してはいない。その理由は、出力側の高周波プローブパッドDPとMMIC外部回路3内の信号ラインSL1との間の距離を短くして、その間を接続するボンディングワイヤBW2の長さを短くして、MMIC基板1の電力増幅器10の出力電力への影響を抑制するためである。ここで、MMIC外部回路2・3には、整合回路、パッケージ、基板の配線などが含まれる。
実施の形態に係る電力増幅器10においては、図1に示すように、メタルプレートMPを介して、入力側のMMIC外部回路2の信号ラインSLOとメタルプレートMP間をボンディングワイヤBWMで接続し、かつMMIC基板1内部において、メタルプレートMPと高周波プローブパッドGP間をボンディングワイヤBW1で接続している。
ここで、図1に示すように、MMIC基板1の入出力部に配置された高周波プローブパッドGP・DPと、高周波プローブパッドGP・DPを挟む位置に配置された一対の接地端子電極S0・S0によって、段間プローブ用パターン構造が形成されている。一対の接地端子電極S0・S0は、MMIC基板1を貫通して形成されたVIAホールSC0・SC0を介して、基板裏面に形成された接地電極(130:図7)に接続されている。段間プローブ用パターン構造は、段間測定時は、高周波プローブでコンタクトできるパターンである。MMIC基板1の入力部に配置された高周波プローブパッドGPは、信号ラインSLを介して、電力増幅器10の入力パッドGLに接続され、MMIC基板1の出力部に配置された高周波プローブパッドDPは、電力増幅器10の出力パッドDLに接続されている。
比較例に係る電力増幅器10aにおいて、MMIC基板1aとMMIC外部回路2との接続部分の拡大された模式的平面パターン構成は、図3(a)に示すように表され、ボンディングワイヤBW0の等価回路の説明は、図3(b)に示すように表される。
一方、実施の形態に係る電力増幅器10において、MMIC基板1とMMIC外部回路2との接続部分の拡大された模式的平面パターン構成は、図4(a)に示すように表され、図4(a)のボンディングワイヤBWM・BW1およびメタルプレートMPによる等価回路の説明は、図4(b)に示すように表される。
比較例に係る電力増幅器10aにおいては、MMIC外部回路2の信号ラインSL0と高周波プローブパッドGP間を相対的に長いボンディングワイヤBW0を用いて接続する必要がある。また、ボンディングワイヤBW0の本数も、高周波プローブパッドGPのボンディング幅、或いはボンディング領域が狭いため、相対的に少ない。したがって、図3(b)に示すように、MMIC外部回路2の信号ラインSL0と高周波プローブパッドGP間には、等価インダクタンスLBW0が形成される。
一方、実施の形態に係る電力増幅器においては、MMIC外部回路2の信号ラインSL0と高周波プローブパッドGP間をメタルプレートMPを介して接続している。すなわち、MMIC外部回路2の信号ラインSL0とメタルプレートMP間を、比較例に比べ相対的に短いボンディングワイヤBWMを用いて接続することができる。また、ボンディングワイヤBWMの本数も、高周波プローブパッドGPのボンディング幅、或いはボンディング領域が広いため、相対的に増加することができる。さらに、メタルプレートMPと高周波プローブパッドGP間を比較例に比べ相対的に短いボンディングワイヤBW1を用いて接続することができる。この結果、図4(b)に示すように、MMIC外部回路2の信号ラインSL0と高周波プローブパッドGP間には、等価インダクタンスLBWMに対して、さらに、メタルプレートMPが接地電位との間に有する等価キャパシタンスC1およびメタルプレートMPと高周波プローブパッドGP間の等価インダクタンスL1が接続されて構成されたボンディングワイヤ補正等価回路が得られる。
比較例に係る電力増幅器10aにおいて、MMIC基板1aの高周波プローブパッドGPとMMIC外部回路2との距離について説明する模式的平面パターン構成は、図5に示すように表される。図5においては、高周波プローブパッドGPの幅を広く設定して、ボンディングワイヤBW0の本数を6本とし、図4(a)の例と同数とした例が示されている。図5に示される比較例では、接地端子電極S0・S0は、高周波プローブパッドGPを挟んで配置されるため、信号ラインSLの中心からのピッチLP0は、例えば、350μm程度である。これに対して、図4に示される実施の形態では、信号ラインSLの中心からのピッチLP1は、例えば、150μm程度であり、占有面積が低減化されている。
実施の形態に係る電力増幅器において、メタルプレートMPおよび高周波プローブパッドGP近傍の図4(a)のI−I線に沿う模式的断面構造は、図6(a)に示すように表され、メタルプレートMPの模式的上面構造は、図6(b)に示すように表される。
また、実施の形態に係る電力増幅器において、メタルプレートMPおよび高周波プローブパッドGP近傍の図4(a)のII−II線に沿う模式的断面構造は、図7に示すように表される。
メタルプレートMPは、図6(a)および図6(b)に示すように、幅W、長さLの面積を有し、MMIC基板1上に配置されることによって、メタルプレートMPと裏面の接地電極130間には、等価キャパシタンスC1が形成される。この等価キャパシタンスC1を、ボンディングワイヤBWMの等価インダクタンスLBWMおよびボンディングワイヤBW1の等価インダクタンスL1と組み合わせることによって、ローパスフィルタが構成されている。
すなわち、図4(b)に示すように、第1ボンディングワイヤBWMの等価インダクタンスLBWMと、メタルプレートMPの有する等価キャパシタンスC1と、メタルプレートMPと高周波プローブパッドGPとの間に接続される第2ボンディングワイヤBW1の等価インダクタンスL1によって、ローパスフィルタが形成される。ここで、MMIC基板1は、例えば、GaAsで形成され、厚さは、例えば50μmである。メタルプレートMPの幅Wは、約200μm、長さLは、約150μmであり、結果として、等価キャパシタンスC1の値は、約0.09pFである。一方、ボンディングワイヤBWMは、図4(a)に示すように、例えば、6本のワイヤで構成され、その等価インダクタンスLBWMの値は、約0.18nHである。また、ボンディングワイヤBW1の等価インダクタンスL1の値は、約0.06nHである。
また、図7に示すように、接地端子電極S0は、その下部に配置されたVIAホールSC0を備え、MMIC基板1の第1表面と反対側の第2表面に配置され、接地端子電極S0に対してVIAホールSC0内の充填金属層135を介して接地電極130と接続されている。
比較例に対応する図3(a)におけるボンディングワイヤBW0のSパラメータS(1,1)の周波数特性例は、図8(a)に示すように表され、SパラメータS(2,1)の周波数特性例は、図8(b)に示すように表される。
一方、実施の形態に対応する図4(a)のボンディングワイヤBWM・BW1およびメタルプレートMPによるボンディングワイヤ補正等価回路のSパラメータS(1,1)の周波数特性例は、図9(a)に示すように表され、SパラメータS(2,1)の周波数特性例は、図9(b)に示すように表される。
図8および図9から明らかなように、ボンディングワイヤ補正等価回路により、周波数20GHzまでは、SパラメータS(1,1)の特性より、補正後のリターンロス20dB以下を得ることができ、また、SパラメータS(2,1)の特性より、−0.1以上を得ることができ、SパラメータS(2,1)が0dBの近くになることから、ボンディングワイヤBWMの影響を抑制できることがわかる。
比較例に対応する図3(a)におけるボンディングワイヤBW0のSパラメータS(1,1)およびSパラメータS(2,1)の周波数f=0〜100GHzの範囲にわたる周波数特性例は、図10に示すように表される。
一方、実施の形態に対応する図4(a)のボンディングワイヤBWM・BW1およびメタルプレートMPによるボンディングワイヤ補正等価回路のSパラメータS(1,1)およびSパラメータS(2,1)の周波数f=0〜100GHzの範囲にわたる周波数特性例は、図11に示すように表される。
図10および図11から明らかなように、ボンディングワイヤ補正等価回路により、周波数20GHzまでは、SパラメータS(1,1)の特性より、補正後のリターンロス20dB以下を得ることができ、また、周波数55GHzまでは、SパラメータS(2,1)の特性より、−2.0以上を得ることができることから、比較例に比べてより高い周波数範囲まで、ボンディングワイヤBW0の影響を抑制できることがわかる。
実施の形態に係る電力増幅器のMMICのSパラメータS(1,1)の周波数特性例は、図12に示すように表される。図12には、比較例に係る電力増幅器のMMICのSパラメータS(1,1)の周波数特性例も示されている。図12から明らかなように、例えば、周波数20GHzにおいて、SパラメータS(1,1)の値は、比較例に係る電力増幅器のMMICでは、約−8.7dBであるのに対して、実施の形態に係る電力増幅器のMMICでは、約−15dBであり、約6.3dB改善されている。
また、実施の形態に係る電力増幅器のMMICのSパラメータS(2,1)の周波数特性例は、図13に示すように表される。同様に、図13には、比較例に係る電力増幅器のMMICのSパラメータS(2,1)の周波数特性例も示されている。図13から明らかなように、例えば、周波数20GHzにおいて、SパラメータS(2,1)の値は、比較例に係る電力増幅器のMMICでは、約−24.5dBであるのに対して、実施の形態に係る電力増幅器のMMICでは、約−25.5dBであり、約1dB改善されている。
MMIC基板1の外部に接続されるボンディングワイヤBWMの等価インダクタンスLBWMの影響は、メタルプレートMPの面積、すなわち等価キャパシタンスC1の値を調整することによって、低減可能となる。このため、実施の形態に係る電力増幅器において、MMIC基板1は、メタルプレートMPを備えることによって、MMIC基板1の外部に接続されるボンディングワイヤBWMの影響を実質的に抑制することができる。
実施形態に係る電力増幅器によれば、比較的簡単な構成でボンディングワイヤの影響を抑え、かつ省スペース化することができる。
(電力増幅器の模式的回路ブロック構成例)
実施の形態に係る電力増幅器の模式的回路ブロック構成は、図14に示すように、高周波プローブパッドGPにボンディングワイヤBW1を介して接続されるメタルプレートMPと、高周波プローブパッドGPに接続された増幅ユニット20とを備える。
増幅ユニット20は、トランジスタQu1・Qu2・Qu3と、トランジスタQu1の入力側に接続された第1入力整合回路18i・トランジスタQu1の出力側に接続された第1出力整合回路18oと、第1出力整合回路18oに接続された電力分配器(PD)61と、電力分配器(PD)61に接続され、トランジスタQu2の入力側に接続された第2入力整合回路19i・トランジスタQu2の出力側に接続された第2出力整合回路19oと、電力分配器(PD)61に接続され、トランジスタQu3の入力側に接続された第2入力整合回路19i・トランジスタQu3の出力側に接続された第2出力整合回路19oと、2つの第2出力整合回路19oの出力を合成する電力合成器(PC)81とを備える。ここで、高周波プローブパッドGPは、入力端子Piを構成している。また、電力合成器(PC)81は、出力端子Poに接続される。
実施の形態に係る電力増幅器10によれば、メタルプレートMPを取り付けることにより、ボンディングワイヤによる外部との接続でボンディングワイヤの長さに影響されずに、
例えば、周波数を低域と高域に分け、高域増幅器と低域増幅器を電力分配器・電力合成器を介して並列接続することで、広帯域化を図ることができ、また出力特性の平坦度を良好にすることができる。
(半導体装置)
実施の形態に係る電力増幅器10に適用可能なFET150の模式的平面パターン構成は、図15に示すように、MMIC基板1上に配置され、それぞれ複数のフィンガーを有するゲートフィンガー電極124、ソースフィンガー電極120およびドレインフィンガー電極122と、MMIC基板1上に配置され、ゲートフィンガー電極124、ドレインフィンガー電極122ごとに複数のフィンガーをそれぞれ束ねて形成したゲート端子電極Gおよびドレイン端子電極Dと、MMIC基板1上に配置され、ソースフィンガー電極120の複数のフィンガーをそれぞれオーバーレイコンタクトにより接続したソース端子電極Sとを備える。ここで、図示は省略するが、ソース端子電極Sの下部にはVIAホールが配置される。図1もしくは図2に示された各トランジスタのQu1,Qu2,Qu3の模式的平面パターン構成は、図15に対応している。
実施の形態に係る電力増幅器10に適用可能な別のFET140の模式的平面パターン構成は、図16に示すように、MMIC基板1上の基板110と、基板110の第1表面に配置され,それぞれ複数のフィンガーを有するゲートフィンガー電極124、ソースフィンガー電極120およびドレインフィンガー電極122と、基板110の第1表面に配置され,ゲートフィンガー電極124、ソースフィンガー電極120およびドレインフィンガー電極122ごとに複数のフィンガーをそれぞれ束ねて形成した複数のゲート端子電極G1,G2,…,G4、複数のソース端子電極S1,S2,…,S5およびドレイン端子電極Dと、ソース端子電極S1,S2,…,S5の下部に配置されたVIAホールSC1,SC2,…,SC5と、基板110の第1表面と反対側の第2表面に配置され、ソース端子電極S1,S2,…,S5に対してVIAホールSC1,SC2,…,SC5内の充填金属層(135:図7参照)を介して接続された接地電極(130:図7参照)とを備える。図16の例では、一方の端にゲート端子電極G1,G2,…,G4、ソース端子電極S1,S2,…,S5が配置され、他方の端にドレイン端子電極Dが配置されている。基板110の表面近傍において、ゲートフィンガー電極124、ソースフィンガー電極120およびドレインフィンガー電極122の下部の基板110上に活性領域AAが形成される。
なお、図16の例において、各部の寸法は、例えば、セル幅W1は約120μm、W2は約80μm、セル長W3は約200μm、W4は約120μmであり、ゲート幅WGは全体として200μm×6本×4セル=4.8mm程度である。ゲートフィンガー電極124、ソースフィンガー電極120およびドレインフィンガー電極122の長手方向のセル長W3は、マイクロ波/ミリ波/サブミリ波と動作周波数が高くなるにつれて、短く設定される。例えば、ミリ波帯においては、セル長W3は、約25μm〜50μmである。
また、ソースフィンガー電極120の幅は、例えば、約40μm程度であり、ソース端子電極S1,S2,…,S5の幅は、例えば、約100μm程度である。また、VIAホールSC1,SC2,…,SC5の形成幅は、例えば、約10μm〜40μm程度である。
また、基板110は、SiC基板、GaAs基板、GaN基板、SiC基板上にGaNエピタキシャル層を形成した基板、Si基板上にGaNエピタキシャル層を形成した基板、SiC基板上にGaN/AlGaNからなるヘテロ接合エピタキシャル層を形成した基板、サファイア基板上にGaNエピタキシャル層を形成した基板、サファイア基板若しくはダイヤモンド基板、半絶縁性基板のいずれかを備えていてもよい。
実施の形態に係る電力増幅器においては、高周波プローブパッドを有するMMICに、メタルプレートを取り付けることにより、ボンディングワイヤによる外部との接続でボンディングワイヤの長さに影響されずに、特性を確保することができる。
実施の形態に係る電力増幅器においては、メタルプレートMPの等価キャパシタンスC1によって、ボンディングワイヤのインダクタンスを打ち消すことができる。
実施の形態に係る電力増幅器においては、メタルプレートMPを取り付けることにより、MMICパッドとの距離を短くすることができ、ボンディングワイヤのインダクタンス成分の影響を小さくすることができ、かつ省スペース化することができる。
以上説明した実施形態によれば、比較的簡単な構成でボンディングワイヤの影響を抑え、かつ省スペース化された電力増幅器を提供することができる。
[その他の実施の形態]
いくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これらの実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
なお、実施の形態に係る広帯域電力増幅器に適用するディスクリートトランジスタとしては、FET、HEMTに限らず、LDMOS(Laterally Diffused Metal-Oxide-Semiconductor Field Effect Transistor)やヘテロ接合バイポーラトランジスタ(HBT:Hetero-junction Bipolar Transistor)などの増幅素子、メムス(MEMS:Micro Electro Mechanical Systems)素子なども適用できる。
1…MMIC基板
2、3…MMIC外部回路
10…電力増幅器
20…増幅ユニット
6、61…電力分配器(PD)
8、81…電力合成器(PC)
18i、19i…入力整合回路
18o、19o…出力整合回路
110…基板
120…ソースフィンガー電極
122…ドレインフィンガー電極
124…ゲートフィンガー電極
130…接地電極
135…充填金属層
140、150…半導体装置(FET)
Pi…入力端子
Po…出力端子
G、G1、G2、G3、G4…ゲート端子電極
S、S1、S2、S3、S4、S5…ソース端子電極
D…ドレイン端子電極
SC0、SC1、SC2、SC3、SC4、SC5…VIAホール
MP…メタルプレート
GP、DP…高周波プローブパッド
S0…接地端子電極
SL、SL0、SL1…信号ライン
BW0、BWM、BW1、BW2…ボンディングワイヤ
GL…入力パッド
DL…出力パッド
C1…等価キャパシタンス
BWM、L1…等価インダクタンス

Claims (5)

  1. MMIC基板と、
    前記MMIC基板上に配置された高周波プローブパッドと、
    前記MMIC基板上に前記高周波プローブパッドに隣接して配置され、MMIC外部回路との第1ボンディングワイヤ接続用のメタルプレートと
    前記MMIC基板の第1表面上に前記高周波プローブパッドに隣接して配置された一対の接地端子電極と、
    前記接地端子電極の下部に配置されたVIAホールと、
    前記MMIC基板の第1表面と反対側の第2表面に配置され、前記接地端子電極に対して前記VIAホールを介して接続された裏面接地電極と
    を備え、前記高周波プローブパッドには高周波プローブの信号端子が接続可能であり、前記一対の接地端子電極には、前記高周波プローブの一対の接地端子が接続可能であることを特徴とする電力増幅器。
  2. MMIC基板と、
    前記MMIC基板上に配置された高周波プローブパッドと、
    前記MMIC基板上に前記高周波プローブパッドに隣接して配置され、MMIC外部回路との第1ボンディングワイヤ接続用のメタルプレートと
    を備え、
    前記第1ボンディングワイヤのインダクタンスと、前記メタルプレートの有するキャパシタと、前記メタルプレートと前記高周波プローブパッドとの間に接続される第2ボンディングワイヤのインダクタンスによって、ローパスフィルタが形成されることを特徴とする電力増幅器
  3. 基板と、
    前記基板の第1表面に配置され,それぞれ複数のフィンガーを有するゲートフィンガー電極、ソースフィンガー電極およびドレインフィンガー電極と、
    前記基板の第1表面に配置され,前記ゲートフィンガー電極、前記ソースフィンガー電極および前記ドレインフィンガー電極ごとに複数のフィンガーをそれぞれ束ねて形成した複数のゲート端子電極、複数のソース端子電極およびドレイン端子電極と、
    前記ソース端子電極の下部に配置されたVIAホールと、
    前記基板の第1表面と反対側の第2表面に配置され、前記ソース端子電極に対して前記VIAホールを介して接続された接地電極と
    を備えるトランジスタを搭載したことを特徴とする請求項1または2に記載の電力増幅器。
  4. 基板と、
    前記基板上に配置され、それぞれ複数のフィンガーを有するゲートフィンガー電極、ソースフィンガー電極およびドレインフィンガー電極と、
    前記基板上に配置され、前記ゲートフィンガー電極、前記ドレインフィンガー電極ごとに複数のフィンガーをそれぞれ束ねて形成したゲート端子電極およびドレイン端子電極と、
    前記基板上に配置され、前記ソースフィンガー電極の複数のフィンガーをそれぞれオーバーレイコンタクトにより接続したソース端子電極と
    を備えるトランジスタを搭載したことを特徴とする請求項1または2に記載の電力増幅器。
  5. 前記基板は、SiC基板、GaAs基板、GaN基板、SiC基板上にGaNエピタキシャル層を形成した基板、Si基板上にGaNエピタキシャル層を形成した基板、SiC基板上にGaN/AlGaNからなるヘテロ接合エピタキシャル層を形成した基板、サファイア基板上にGaNエピタキシャル層を形成した基板、サファイア基板若しくはダイヤモンド基板、および半絶縁性基板のいずれかであることを特徴とする請求項3または4に記載の電力増幅器。
JP2011093210A 2011-04-19 2011-04-19 電力増幅器 Expired - Fee Related JP5361934B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2011093210A JP5361934B2 (ja) 2011-04-19 2011-04-19 電力増幅器
US13/331,513 US8610507B2 (en) 2011-04-19 2011-12-20 Power amplifier
EP11194872.5A EP2515435B1 (en) 2011-04-19 2011-12-21 Power amplifier

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011093210A JP5361934B2 (ja) 2011-04-19 2011-04-19 電力増幅器

Publications (2)

Publication Number Publication Date
JP2012227342A JP2012227342A (ja) 2012-11-15
JP5361934B2 true JP5361934B2 (ja) 2013-12-04

Family

ID=45375238

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011093210A Expired - Fee Related JP5361934B2 (ja) 2011-04-19 2011-04-19 電力増幅器

Country Status (3)

Country Link
US (1) US8610507B2 (ja)
EP (1) EP2515435B1 (ja)
JP (1) JP5361934B2 (ja)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9077285B2 (en) * 2012-04-06 2015-07-07 Freescale Semiconductor, Inc. Electronic devices with multiple amplifier stages and methods of their manufacture
US8928411B2 (en) * 2012-12-31 2015-01-06 Silicon Image, Inc. Integration of signal sampling within transistor amplifier stage
JP6109868B2 (ja) 2015-03-06 2017-04-05 株式会社東芝 高周波増幅器
EP3086369A1 (en) * 2015-04-20 2016-10-26 Kabushiki Kaisha Toshiba Monolithic microwave integrated circuit
JP6273247B2 (ja) * 2015-12-03 2018-01-31 株式会社東芝 高周波半導体増幅器
KR102397017B1 (ko) * 2016-03-11 2022-05-17 한국전자통신연구원 전력 소자가 구비된 기판
JP2017188603A (ja) * 2016-04-07 2017-10-12 三菱電機株式会社 半導体装置
US9979361B1 (en) * 2016-12-27 2018-05-22 Nxp Usa, Inc. Input circuits for RF amplifier devices, and methods of manufacture thereof
EP3657186B1 (en) * 2017-07-18 2024-03-27 Sang-Hun Lee Rf power device capable of monitoring temperature and rf characteristics at wafer level
JP6923119B2 (ja) * 2017-10-24 2021-08-18 住友電工デバイス・イノベーション株式会社 半導体増幅装置

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01283951A (ja) * 1988-05-11 1989-11-15 Hitachi Ltd トランジスタ装置
US5351001A (en) * 1990-04-05 1994-09-27 General Electric Company Microwave component test method and apparatus
JP2643662B2 (ja) * 1991-07-08 1997-08-20 三菱電機株式会社 高出力電界効果トランジスタ増幅器
US5311122A (en) * 1991-12-02 1994-05-10 Motorola, Inc. RF test equipment and wire bond interface circuit
JPH065794A (ja) * 1992-06-19 1994-01-14 Hitachi Ltd 高周波増幅装置
JP2629643B2 (ja) * 1995-03-31 1997-07-09 日本電気株式会社 電界効果トランジスタ
US6201454B1 (en) 1999-03-30 2001-03-13 The Whitaker Corporation Compensation structure for a bond wire at high frequency operation
US6759742B2 (en) 1999-10-12 2004-07-06 The Whitaker Corporation Interchangeable bond-wire interconnects
JP3712111B2 (ja) * 2001-03-30 2005-11-02 ユーディナデバイス株式会社 電力増幅用半導体装置
US6734728B1 (en) * 2002-12-19 2004-05-11 Infineon Technologies North America Corp. RF power transistor with internal bias feed
JP2004260364A (ja) * 2003-02-25 2004-09-16 Renesas Technology Corp 半導体装置及び高出力電力増幅装置並びにパソコンカード
JP2005327903A (ja) * 2004-05-14 2005-11-24 Nec Electronics Corp 半導体装置
US7202673B1 (en) * 2006-07-27 2007-04-10 Raytheon Company Tuned MMIC probe pads
US8097906B2 (en) * 2006-11-02 2012-01-17 Kabushiki Kaisha Toshiba Semiconductor device having finger electrodes
JP5106041B2 (ja) * 2007-10-26 2012-12-26 株式会社東芝 半導体装置
US7911271B1 (en) * 2007-12-14 2011-03-22 Pengcheng Jia Hybrid broadband power amplifier with capacitor matching network
EP2161754A3 (en) * 2008-09-03 2010-06-16 Kabushiki Kaisha Toshiba A semiconductor device and fabrication method for the same
JP5185041B2 (ja) * 2008-09-25 2013-04-17 株式会社東芝 安定化回路および安定化回路を備える半導体装置
JP5439415B2 (ja) * 2011-03-01 2014-03-12 株式会社東芝 Mmic用パッケージ

Also Published As

Publication number Publication date
EP2515435A2 (en) 2012-10-24
US8610507B2 (en) 2013-12-17
JP2012227342A (ja) 2012-11-15
US20120268211A1 (en) 2012-10-25
EP2515435A3 (en) 2014-12-03
EP2515435B1 (en) 2016-04-20

Similar Documents

Publication Publication Date Title
JP5361934B2 (ja) 電力増幅器
US9543914B2 (en) Doherty amplifier structure
JP5658874B2 (ja) 高周波半導体装置
US10284146B2 (en) Amplifier die with elongated side pads, and amplifier modules that incorporate such amplifier die
US9071198B2 (en) Amplifier circuit
US10950569B2 (en) High frequency module and communication device
JP2012049909A (ja) 広帯域電力増幅器
JP6273247B2 (ja) 高周波半導体増幅器
JP5361951B2 (ja) 半導体電力増幅器
US10692982B2 (en) Semiconductor apparatus
US11398800B2 (en) High frequency amplifier
JP2004040259A (ja) 方向性結合器及びこれを用いた電子装置
JP5185041B2 (ja) 安定化回路および安定化回路を備える半導体装置
JP2015139207A (ja) 増幅装置
JP5800360B2 (ja) ドハティ増幅器
WO2022208879A1 (ja) ドハティ増幅器
TW201324695A (zh) 半導體裝置
WO2021193535A1 (ja) 半導体装置
JP7215640B1 (ja) 電力増幅器
JP5433768B2 (ja) 安定化回路を備える半導体装置
US11842996B2 (en) Transistor with odd-mode oscillation stabilization circuit
JP5759777B2 (ja) Mmic用パッケージ
CN118302955A (en) Power amplifier
JP2012013664A (ja) 段間プローブ用パターン構造、段間測定方法、およびマルチチップモジュール高周波回路
JP2015015409A (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120904

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130422

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130507

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130701

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130806

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130903

R151 Written notification of patent or utility model registration

Ref document number: 5361934

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

LAPS Cancellation because of no payment of annual fees