KR102397017B1 - 전력 소자가 구비된 기판 - Google Patents

전력 소자가 구비된 기판 Download PDF

Info

Publication number
KR102397017B1
KR102397017B1 KR1020160029526A KR20160029526A KR102397017B1 KR 102397017 B1 KR102397017 B1 KR 102397017B1 KR 1020160029526 A KR1020160029526 A KR 1020160029526A KR 20160029526 A KR20160029526 A KR 20160029526A KR 102397017 B1 KR102397017 B1 KR 102397017B1
Authority
KR
South Korea
Prior art keywords
markers
pair
power device
substrate
matching unit
Prior art date
Application number
KR1020160029526A
Other languages
English (en)
Other versions
KR20170106576A (ko
Inventor
강동민
김동영
김성일
김해천
도재원
민병규
안호균
윤형섭
이상흥
이종민
임종원
장유진
정현욱
조규준
주철원
Original Assignee
한국전자통신연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국전자통신연구원 filed Critical 한국전자통신연구원
Priority to KR1020160029526A priority Critical patent/KR102397017B1/ko
Publication of KR20170106576A publication Critical patent/KR20170106576A/ko
Application granted granted Critical
Publication of KR102397017B1 publication Critical patent/KR102397017B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/02—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation
    • H03F1/0205—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers
    • H03F1/0288—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers using a main and one or several auxiliary peaking amplifiers whereby the load is connected to the main amplifier using an impedance inverter, e.g. Doherty amplifiers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/56—Modifications of input or output impedances, not otherwise provided for
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/60—Amplifiers in which coupling networks have distributed constants, e.g. with waveguide resonators
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/68—Combinations of amplifiers, e.g. multi-channel amplifiers for stereophonics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Amplifiers (AREA)

Abstract

본 발명은 전력 소자가 구비된 기판에 관한 것이다.
본 발명에 따르면, 한 쌍의 제1 마커 및 한 쌍의 제2 마커가 형성된 메탈 캐리어, 상기 메탈 캐리어 상에 구비되며, 입력단이 상기 한 쌍의 제1 마커 중 어느 하나에 대응되고, 출력단이 상기 한 쌍의 제1 마커 중 나머지 하나에 대응되도록 배치되는 전력 소자, 상기 전력 소자의 일 측에 배치되는 입력 정합부 및 상기 전력 소자의 타 측에 배치되는 출력 정합부를 포함하며, 상기 한 쌍의 제2 마커는 상기 한 쌍의 제1 마커의 외측에 형성되고, 상기 입력 정합부의 일 측면은 상기 제2 마커 중 어느 하나에 대응되도록 배치되며, 상기 출력 정합부의 일 측면은 상기 제2 마커 중 나머지 하나에 대응되도록 배치되는, 전력 소자가 구비된 기판이 제공된다.

Description

전력 소자가 구비된 기판{SUBSTRATE INCLUDING POWER ELEMENT}
본 발명은 전력 증폭 소자가 구비된 기판에 관한 것이다.
RF 내부 정합형 증폭기를 개발하기 위해서는 먼저 전력증폭소자의 특성을 추출하고, 추출된 소자 데이터를 이용하여 내부 정합형 증폭기의 정합회로를 설계 하여야 한다. RF 전력증폭소자의 특성을 추출하기 위하여 일반적으로 두 가지의 방식이 주로 사용되며, 하나는 전력증폭소자의 대신호 및 소신호 모델링을 통해서 소자의 특성을 추출하는 방법이고, 다른 하나는 소자 특성 측정을 통한 디임베딩 기법을 사용하여 소자의 특성을 추출하는 방법이다.
두 가지 방식 모두 전력소자의 정확한 모델링 데이터와 디임베딩 기법을 활용한 전력소자 측정 데이터가 있어야만 설계가 가능하다. 만약 정확한 모델링 데이터와 디임베딩 측정 데이터를 확보하지 못하는 경우, 소자의 특성이 잘못 추출될 가능성이 매우 높다.
본 발명은 전술한 종래 기술의 문제점을 모두 해결하는 것을 그 목적으로 한다.
또한, 본 발명은 디임베딩 기법으로 전력소자의 특성을 추출하는 경우, 기준점을 달리한 측정방식을 활용하여 전력소자의 특성을 정확히 추출하는 것을 다른 목적으로 한다.
또한, 본 발명은 증폭기를 구현함에 있어서 전력소자와 기판 간의 간격과, 와이어본딩의 길이 변화 없이 내부 정합형 증폭기를 구현하는 것을 다른 목적으로 한다.
상기 목적을 달성하기 위한 본 발명의 대표적인 구성은 다음과 같다.
본 발명의 일 실시예에 따르면, 한 쌍의 제1 마커 및 한 쌍의 제2 마커가 형성된 메탈 캐리어, 상기 메탈 캐리어 상에 구비되며, 입력단이 상기 한 쌍의 제1 마커 중 어느 하나에 대응되고, 출력단이 상기 한 쌍의 제1 마커 중 나머지 하나에 대응되도록 배치되는 전력 소자, 상기 전력 소자의 일 측에 배치되는 입력 정합부 및 상기 전력 소자의 타 측에 배치되는 출력 정합부를 포함하며, 상기 한 쌍의 제2 마커는 상기 한 쌍의 제1 마커의 외측에 형성되고, 상기 입력 정합부의 일 측면은 상기 제2 마커 중 어느 하나에 대응되도록 배치되며, 상기 출력 정합부의 일 측면은 상기 제2 마커 중 나머지 하나에 대응되도록 배치되는, 전력 소자가 구비된 기판이 제공된다.
본 발명에 따르면, 디임베딩 기법으로 전력소자의 특성을 추출하는 경우, 기준점을 달리한 측정방식을 활용하여 전력소자의 특성을 정확히 추출할 수 있다.
또한, 본 발명에 따르면, 증폭기를 구현함에 있어서 전력소자와 기판 간의 간격과, 와이어 본딩의 길이 변화 없이 내부 정합형 증폭기를 구현할 수 있다.
도 1은 일반적인 정합 회로 구성의 일 예를 도시하는 평면도이다.
도 2는 일반적인 정합 회로 구성의 다른 예를 도시하는 평면도이다
도 3은 본 발명의 일 실시예에 따른 전력 소자 특성 추출용 기판 구성을 예시적으로 나타내는 도면이다.
도 4는 본 발명의 실시예에 따른 TRL 패턴을 예시적으로 나타내는 도면이다.
도 5는 본 발명의 실시예에 따른 메탈 캐리어를 개략적으로 나타내는 도면이다.
도 6은 도 5에 도시된 메탈 캐리어 상에 형성된 정합 회로의 예를 도시하는 도면이다.
본 발명은 다양한 변경을 가할 수 있고 여러 가지 실시 예를 가질 수 있는 바, 특정 실시 예들을 도면에 예시하고 상세한 설명에 상세하게 설명하고자 한다. 그러나， 이는 본 발명을 특정한 실시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다.
제 1, 제 2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다. 예를 들어, 본 발명의 권리 범위를 벗어나지 않으면서 제 1 구성요소는 제 2 구성요소로 명명될수 있고， 유사하게 제 2 구성요소도 제 1 구성요소로 명명될 수 있다. 및/또는 이라는 용어는 복수의 관련된 기재된 항목들의 조합 또는 복수의 관련된 기재된 항목들 중의 어느 항목을 포함한다.
어떤 구성요소가 다른 구성 요소에 "연결되어" 있다거나 "접속되어" 있다고 언급된 때에는, 그 다른 구성요소에 직접적으로 연결되어 있거나 또는 접속되어 있을 수도 있지만, 중간에 다른 구성요소가 존재할 수도 있다고 이해되어야 할 것이다. 반면에, 어떤 구성요소가 다른 구성 요소에 "직접 연결되어" 있다거나 "직접 접속되어" 있다고 언급된 때에는, 중간에 다른 구성요소가 존재하지 않는 것으로 이해되어야 할 것이다.
본 출원에서 사용한 용어는 단지 특정한 실시 예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 출원에서 "포함하다" 또는 "가지다" 등의 용어는 명세서상에 기재된 특정, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 가지고 있다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥상 가지는 의미와 일치하는 의미를 가진 것으로 해석되어야 하며, 본 출원에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.
이하, 첨부한 도면들을 참조하여, 본 발명의 바람직한 실시 예를 보다 상세하게 설명하고자 한다. 본 발명을 설명함에 있어 전체적인 이해를 용이하게 하기 위하여 도면상의 동일한 구성요소에 대해서는 동일한 참조부호를 사용하고 동일한 구성요소에 대해서 중복된 설명은 생략한다.
도 1은 일반적인 정합 회로 구성 방법의 일 예를 도시한다.
도 1에서, 전력 소자 패키지(10)는 중앙의 전력 소자(11)와 입력 단자(18) 사이에 배치되는 입력 정합부(12)와 중앙의 전력 소자(11)와 출력 단자(19) 사이에 배치되는 출력 정합부(13)를 통해 LC 정합 회로를 구성한다.
각 정합부들(12, 13)은 전송 선로(12b, 13b)를 포함하는 기판들(12a, 13a)과 전력 소자(11) 사이에 위치한 박막 캐패시터(16, 17)를 포함한다. 그리고, 각 박막 캐패시터(16, 17)와 전력 소자(11)는 본딩 와이어(bonding wire, 14, 15)를 통해 연결된다.
도 1의 LC 정합 회로에서는 입력 단자(18)와 출력 단자(19) 사이의 회로 정합을 수행하기 위해, 박막 캐패시터(16, 17)의 용량과 본딩 와이어(14, 17)의 길이를 조정하여, 회로의 C(캐패시턴스) 및 L(인덕턴스) 파라미터를 조정한다.
도 2는 일반적인 정합 회로 구성 방법의 다른 예를 도시한다.
도 2에서, 전력 소자 패키지(20)는 도 1과 유사하게, 전력 소자(11), 입력 단자(28), 출력 단자(29), 입력 정합부(22) 및 출력 정합부(23)를 포함한다. 다만, 도 2에서는 전력 소자 패키지(20)가 정합부들(22, 23)의 각 기판(22a, 23a)과 전력 소자(11)가 직접 본딩 와이어(24, 25)로 연결되며, 도 1과 같은 박막 캐패시터를 포함하지 않는다.
도 2는, 입력 전송 선로(26)와 출력 전송선로(27) 사이의 임피던스 트랜스포머를 미리 계산한 후, 원하는 임피던스 트랜스포머 값을 갖도록 기판(22a, 23a)들을 설계 및 제작함으로써 임피던스 정합을 수행한다.
도 1 및 도 2에 도시된 정합 회로들은 전력 소자 패키지의 대신호 모델링 및 소신호 모델링에 기초하여, 미리 상세하고 정확한 설계가 선행될 것을 필요로 한다. 즉, 도 1의 예에서는 전력 소자 패키지(10)의 정확한 모델링을 통해 LC정합 회로를 설계 및 제작한 후, 박막 캐패시터(16, 17)의 C 값과 본딩 와이어(14, 15)의 L값의 조정을 통해 정합 특성을 최적화시켜야 한다.
또한, 도 2의 예에서도 전송 선로(26, 27) 사이의 임피던스 트랜스포머를 매우 정확하게 계산한 후 기판(22a, 23a)을 설계 “G 제작하여야 하며, 만약 계산인 설계가 부정확할 경우 원하는 정합 특성을 얻기가 어렵다.
이 때, 도 1과 같이 소자를 모델링하거나 도 2와 같이 디임베딩하는 경우, 기준선을 전력소자에만 한정하여 소자 특성을 추출하게 된다. 이러한 경우 전력소자(11, 21)의 특성은 정확하게 추출이 가능하겠지만, 도 1 및 도 2에 도시된 바와 같이 전력 소자(11, 21)의 입출력 단에 정합회로의 기판들(12a, 13a, 22a, 23a)이 위치하게 되고 전력소자(11, 21)와 정합회로 기판들(12a, 13a, 22a, 23a)은 와이어 본딩을 통해 연결된다.
전력소자(11, 21)와 기판들(12a, 13a, 22a, 23a) 사이의 간격이 변하거나, 와이어 본딩의 길이가 변하는 경우, 증폭기의 정합회로 특성에 매우 민감한 특성 변화를 나타낼 수 있다. 따라서, 전력소자(11, 21)와 기판들(12a, 13a, 22a, 23a) 사이의 간격과 와이어 본딩의 길이에 변화가 없도록 일정하기 유지하는 것이 중요한다.
도 3은 본 발명의 일 실시예에 따른 전력 소자 특성 추출용 기판 구성을 예시적으로 나타내는 도면이다.
도 3을 참조하면, 본 발명에 따른 전력 소자 특성 추출용 기판(30)은, 전력 소자(31), 입력 정합부(32) 및 출력 정합부(33)를 포함한다.
전력 소자(31)는 전력의 생성, 전달, 변환 또는 제어에 사용되는 소자로서, 예를 들어, RF 전력 소자 일 수 있다. 구체적인 실시 예로서, 전력 소자(31)는 GaN 전력 소자일 수 있다.
입력 정합부(32)는 기판(32a) 및 기판(32a)과 전력 소자(31)를 연결하는 하나 이상의 본딩 와이어(34)를 포함한다. 본딩 와이어(34)는 기판(32a) 내부의 전송 선로(36)와 전기적으로 연결된다.
출력 정합부(33)는 기판(33a) 및 기판(33a)과 전력 소자(31)를 연결하는 하나 이상의 본딩 와이어(35)를 포함한다. 본딩 와이어(35)는 기판(33a) 내부의 전송 선로(37)와 전기적으로 연결된다.
본 발명에 따르면, 전력 소자(31)는 방열판(39) 위에 Eutectic 본딩(bonding) 처리 될 수 있다. Eutectic 본딩은 Eutectic 물질을 사용하여 세라믹 기판과 메탈 캐리어(Metal Carrier)를 본딩하는 기술로서, 주로 Au/Sn, Au/Ge, Au/Si 등의 물질이 사용될 수 있다.
전력 소자(31)의 입력과 출력단 부분에는 기판(예를 들어, 세라믹 기판; 32a, 33a)을 일정한 간격으로 부착한 후 와이어 본딩 처리를 한다.
도 3을 참조하면, 입력 정합부(32)의 기판(32a)에는 RF 전력 프로브(RF power probe)를 이용하여 전력 소자의 특성을 측정할 수 있는 프로브 패드(38a)가 구비될 수 있다. 구체적인 실시 예로서, 프로브 패드(38a)는 GSG(Ground-Signal-Ground) 프로브 패드일 수 있다.
출력 정합부(33)의 기판(33a)에도 RF 전력 프로브(RF power probe)를 이용하여 전력 소자의 특성을 측정할 수 있는 프로브 패드(38a)가 구비될 수 있으며, 입력 정합부(32)의 기판(32a)과 동일 또는 유사한 구성을 포함하도록 구성된다.
도 1 또는 도 2에 도시된 정합 회로의 경우, 전력 소자의 입력 및 출력단 만이 전력 소자 특성 추출의 기준선이 되어, 전력소자와 기판들 사이의 간격, 또는 와이어 본딩의 길이에 의존적이 되는 반면, 도 3에 도시된 바에 의할 경우, 전력 소자 특성 추출의 기준점에 변화를 주어 전력 소자의 특성을 용이하게 추출할 수 있다.
도 4는 본 발명의 실시예에 따른 TRL 패턴을 예시적으로 나타내는 도면이다.
TRL(T: Thru, R: Reflect, L: Line) 방법은 PCB 또는 반도체 기판 위에 구현된 고주파 소자의 특성을 측정하기 위하여 사용되는 것으로서, 3개의 calibration standard(보정 기준)가 포함될 수 있다.
3개의 calibration standard는, 도 4의 (a)에 도시된 것과 같은 Thru, (b)에 도시된 것과 같은 Reflect, (c)에 도시된 것과 같은 Line일 수 있다.
상술한 calibration standard는 소정의 회로가 구현된 기판과 동일한 기판에 형성될 수 있다. 즉, 도 4의 (a) 내지 (c)에 도시된 기판(40)과 도 3에 도시된 기판(32a, 33a)는 동일한 기판일 수 있다.
도 4의 (a) 내지 (c)를 참조하면, 각 calibration standard는 기판(40) 상에 형성된 소정의 패턴(45a, 45b, 45c)과 각 패턴의 일 측에 형성된 프로브 패드(41a, 41b, 42a, 42b, 43a, 43b)를 포함하도록 구성될 수 있다.
도 4의 (a) 내지 (c)에 도시된 것과 같은 패턴(45a, 45b, 45c) 및 프로브 패드(41a, 41b, 42a, 42b, 43a, 43b)에 대하여 디임베딩을 함으로써 전력 소자 특성을 추출할 수 있으며, 전력 소자의 입력 및 출력단 만이 전력 소자 특성 추출의 기준선이 되었던 종래와 달리, 전력 소자 특성 추출의 기준점에 변화를 주어 전력 소자의 특성을 용이하게 추출할 수 있다.
도 5는 본 발명의 실시예에 따른 메탈 캐리어를 개략적으로 나타내는 도면이다.
도 5를 참조하면, 전력 소자, 입력 정합부 및 출력 정합부가 부착되는 메탈 캐리어(59)에는 제1 마커(51) 및 제2 마커(52)가 형성될 수 있다.
제1 마커(51)는 전력 소자가 배치될 위치의 기준이 되는 것으로서 한 쌍의 선(Line) 형상일 수 있다. 전력 소자의 입력단은 좌측에 형성된 제1 마커(51) 상에, 출력단은 우측에 형성된 제1 마커(51) 상에 위치하여 배치될 수 있다.
제2 마커(52)는 입력 정합부와 출력 정합부가 배치될 위치의 기준이 되는 것으로서 한 쌍의 선 형상일 수 있다. 입력 정합부의 기판 일면이 좌측에 형성된 제2 마커(52) 상에 위치하고, 출력 정합부의 기판 일면이 우측에 형성된 제2 마커(52) 상에 위치하여 배치될 수 있다.
제1 마커(51) 및 제2 마커(52)는 레이저로 마킹된 것일 수 있다.
도 6은 도 5에 도시된 메탈 캐리어 상에 형성된 정합 회로의 예를 도시하는 도면이다.
특히, 도 6에 도시된 정합 회로는 도 3 및 도 4를 참조로 하여 설명한 본 발명에 따라 추출된 전력 소자 특성을 참조로 하여 구성된 정합 회로일 수 있다.
도 6을 참조하면, 본 발명에 따른 전력 소자 특성 추출용 기판은, 전력 소자(61), 입력 단자(68), 출력 단자(69), 전력 소자(61)와 입력 단자(68) 사이에 배치되는 입력 정합부(62), 및 전력 소자(61)와 출력 단자(69) 사이에 배치되는 출력 정합부(63)를 포함한다.
정합 회로가 구비된 기판에 있어서, 전력 소자(61) 및 그것과 전기적으로 연결되는 입력 단자(68) 및 출력 단자(69)는 그 의미하는 바가 당업자에게 자명하고, 관련된 세부 구성이 당해 기술 분야에 널리 알려져 있으므로, 여기서는 그에 대한 설명을 생략한다.
전력 소자(61)는 그 일측과 타측이, 각각 메탈 캐리어에 형성된 제1 마커(51) 상에 위치하도록 배치되어 본딩될 수 있다.
입력 정합부(62)는 기판(62a) 및 기판(62a)과 전력 소자(61)를 연결하는 하나 이상의 본딩 와이어(64)를 포함한다. 본딩 와이어(64)는 기판(62a) 내부의 전송 선로(66)와 전기적으로 연결된다.
특히, 입력 정합부(62)의 기판(62a)은 그 일측이 한 쌍의 제2 마커(52) 중 어느 하나(도 6에서는 좌측에 형성된 제2 마커) 상에 위치하도록 배치된다.
다음으로, 출력 정합부(63)는 기판(63a) 및 기판(63a)과 전력 소자(61)를 연결하는 하나 이상의 본딩 와이어(65)를 포함한다. 본딩 와이어(65)는 기판(63a) 내부의 전송 선로(67)와 전기적으로 연결된다.
특히, 출력 정합부(63)의 기판(63a)은 그 일측이 한 쌍의 제2 마커(52) 중 어느 하나(도 6에서는 우측에 형성된 제2 마커) 상에 위치하도록 배치된다.
본 발명에 따르면, 기준이 되는 마커(51, 52)에 맞춰서 전력 소자(61), 입력 정합부(62) 및 출력 정합부(63)가 배치되므로, 전력 소자(61)와 기판(62a, 63a)간의 간격, 또는 본딩 와이어(64, 65)의 길이가 변화하지 않도록 방지할 수 있다.
이상에서 본 발명이 구체적인 구성요소 등과 같은 특정 사항들과 한정된 실시예 및 도면에 의해 설명되었으나, 이는 본 발명의 보다 전반적인 이해를 돕기 위해서 제공된 것일 뿐, 본 발명이 상기 실시예들에 한정되는 것은 아니며, 본 발명이 속하는 기술분야에서 통상적인 지식을 가진 자라면 이러한 기재로부터 다양한 수정 및 변형을 꾀할 수 있다.
따라서, 본 발명의 사상은 상기 설명된 실시예에 국한되어 정해져서는 아니되며, 후술하는 특허청구범위뿐만 아니라 이 특허청구범위와 균등하게 또는 등가적으로 변형된 모든 것들은 본 발명의 사상의 범주에 속한다고 할 것이다.
10, 20: 전력 소자 패키지 11, 21: 전력 소자
12, 22: 입력 정합부 13, 23: 출력 정합부
12a, 13a, 22a, 23a: 기판 12b, 13b, 26, 27: 전송 선로
16, 17: 박막 캐패시터 14, 15, 24, 25: 본딩 와이어
18, 28: 입력 단자 19, 29: 출력 단자
38a, 38b, 41a, 41b, 42a, 42b, 43a, 43b: 프로브 패드
51: 제1 마커 52: 제2 마커

Claims (10)

  1. 한 쌍의 제 1 마커들 및 상기 한 쌍의 제 1 마커들 외곽의 한 쌍의 제 2 마커들을 갖는 메탈 캐리어;
    상기 메탈 캐리어 상에 구비되며, 입력단이 상기 한 쌍의 제 1 마커들 중 어느 하나에 대응되고, 출력단이 상기 한 쌍의 제 1 마커 중들 나머지 하나에 대응되도록 배치되는 전력 소자;
    상기 전력 소자의 일측의 상기 메탈 캐리어 상에 배치되어 상기 한쌍의 제 2 마커들 중 어느 하나에 정렬되는 입력 정합부;
    상기 전력 소자의 타측의 상기 메탈 캐리어 상에 배치되어 상기 한쌍의 제 2 마커들 중 나머지 하나에 정렬되는 배치되는 출력 정합부;
    상기 입력 정합부를 상기 전력 소자에 연결하고, 상기 한쌍의 제 1 마커들 중의 어느 하나와 상기 한쌍의 제 2 마커들 중의 어느 하나 사이의 제 1 거리에 대응되는 제 1 길이를 갖는 제 1 본딩 와이어; 및
    상기 출력 정합부를 상기 전력 소자에 연결하고, 상기 한쌍의 제 1 마커들 중의 나머지 하나와 상기 한쌍의 제 2 마커들 중의 나머지 하나 사이의 제 2 거리에 대응되는 제 2 길이를 갖는 제 2 본딩 와이어를 포함하고,
    상기 한쌍의 제 1 마커들과 상기 한쌍의 제 2 마커들은 상기 전력소자, 상기 입력 정합부, 및 상기 출력 정합부를 정렬하여 상기 제 1 및 제 2 본딩 와이어들의 길이 변화 없이 상기 전력 소자에 대한 상기 입력 정합부 및 상기 출력 정합부의 임피던스를 정합시키도록 상기 메탈 캐리어의 상부 면에 표시되고,
    상기 한쌍의 제 2 마커들은 상기 한쌍의 제 1 마커들과 평행한 전력 소자가 구비된 기판.
  2. 제 1 항에 있어서,
    상기 입력 정합부는 상기 한쌍의 제 2 마커들 중의 어느 하나에 정렬되는 제 1 기판을 포함하고,
    상기 출력 정합부는 상기 한쌍의 제 2 마커들 중의 나머지 하나에 정렬되는 제 2 기판을 포함하는 전력 소자가 구비된 기판.
  3. 제 2 항에 있어서,
    상기 입력 정합부는 상기 제 1 기판 상에 배치되어 상기 제 1 본딩 와이어에 연결되는 제 1 전송 선로를 더 포함하고,
    상기 출력 정합부는 상기 제 2 기판 상에 배치되어 상기 제 2 본딩 와이어에 연결되는 제 2 전송 선로를 더 포함하는 전력 소자가 구비된 기판.
  4. 제 3 항에 있어서,
    상기 제 1 전송 선로와 상기 제 2 전송 선로는 상기 한쌍의 제 2 마커들을 따라 평행한 전력 소자가 구비된 기판.
  5. 제 3 항에 있어서,
    상기 입력 정합부는 상기 메탈 캐리어의 일측에 인접하는 상기 제 1 전송 선로의 양측들에 배치된 복수개의 제 1 프로브 패드들을 더 포함하고,
    상기 출력 정합부는 상기 메탈 캐리어의 타측에 인접하는 상기 제 2 전송 선로의 양측들에 배치된 복수개의 제 2 프로브 패드들을 더 포함하는 전력 소자가 구비된 기판.
  6. 제 5 항에 있어서,
    상기 제 1 프로브 패들과 및 상기 제 2 프로브 패드들의 각각은 접지 프로브 패드들인 전력 소자가 구비된 기판.
  7. 삭제
  8. 제 1 항에 있어서,
    상기 한쌍의 제 1 마커들은 제 1 방향으로 연장하고, 상기 제 1 방향과 교차하는 제 2 방향으로 이격하는 전력 소자가 구비된 기판.
  9. 제 8 항에 있어서,
    상기 한쌍의 제 2 마커들은 상기 제 1 방향으로 연장하고, 상기 제 2 방향으로 이격하는 전력 소자가 구비된 기판.
  10. 제 1 항에 있어서,
    상기 제 1 거리와 상기 제 2 거리는 동일한 전력 소자가 구비된 기판.


KR1020160029526A 2016-03-11 2016-03-11 전력 소자가 구비된 기판 KR102397017B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020160029526A KR102397017B1 (ko) 2016-03-11 2016-03-11 전력 소자가 구비된 기판

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020160029526A KR102397017B1 (ko) 2016-03-11 2016-03-11 전력 소자가 구비된 기판

Publications (2)

Publication Number Publication Date
KR20170106576A KR20170106576A (ko) 2017-09-21
KR102397017B1 true KR102397017B1 (ko) 2022-05-17

Family

ID=60034657

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160029526A KR102397017B1 (ko) 2016-03-11 2016-03-11 전력 소자가 구비된 기판

Country Status (1)

Country Link
KR (1) KR102397017B1 (ko)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2003023843A1 (fr) * 2001-09-05 2003-03-20 Renesas Thechnology Corp. Dispositif a semi-conducteur, son procede de fabrication et dispositif de communication radio
JP2012227342A (ja) * 2011-04-19 2012-11-15 Toshiba Corp 電力増幅器

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101097605B1 (ko) * 2009-11-04 2011-12-22 알.에프 에이치아이씨 주식회사 도허티 증폭기

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2003023843A1 (fr) * 2001-09-05 2003-03-20 Renesas Thechnology Corp. Dispositif a semi-conducteur, son procede de fabrication et dispositif de communication radio
JP2012227342A (ja) * 2011-04-19 2012-11-15 Toshiba Corp 電力増幅器

Also Published As

Publication number Publication date
KR20170106576A (ko) 2017-09-21

Similar Documents

Publication Publication Date Title
US7304558B1 (en) Toroidal inductor design for improved Q
US20150041914A1 (en) Matching techniques for wide-bandgap power transistors
US20160322942A1 (en) Improved matching techniques for wide-bandgap power transistors
US20090015355A1 (en) Compensated attenuator
KR102397017B1 (ko) 전력 소자가 구비된 기판
Rizkalla et al. De-embedding transformer-based method for characterizing the chip of HF RFID cards
US20150137342A1 (en) Inductor/transformer outside of silicon wafer
US10587028B1 (en) Radio frequency couplers with high directivity
Wang et al. High performance WLAN balun using integrated passive technology on SI‐GaAs substrate
US10461387B2 (en) Systems and methods for improved chip device performance
Poh et al. Packaging effects of multiple X-band SiGe LNAs embedded in an organic LCP substrate
KR102219400B1 (ko) 반도체 채널 저항의 등가 회로 구성 방법
KR102260836B1 (ko) 상이한 전기적 길이를 갖는 복수의 임피던스 변환 회로를 이용한 전력 증폭기의 정합 방법
TWI636260B (zh) 探針卡模組
US8643447B2 (en) Terminal circuit and bi-directional coupler using the terminal circuit
US20150223323A1 (en) Footprint for Prototyping High Frequency Printed Circuit Boards
KR101560522B1 (ko) 고주파 접지 구조와 전력 증폭기를 가지는 전자 회로 장치
US20180358676A1 (en) Quadrature coupler
KR100576678B1 (ko) 커패시터가 구비된 발룬
Rahola et al. Requirements for accurate design of matching circuits at 5 GHz
Yin et al. Direct extraction method for stripline packaged field effect transistor small signal equivalent circuit model
TW200533935A (en) The testing apparatus and method of the high frequency probe
Song et al. Investigation on Impedance Optimization for the BGA-Bonding Wire Transition Structure
KR101835779B1 (ko) 디임베디드 캘리브레이션 방법 및 장치
JP2006293569A (ja) 高周波回路の計算方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant