KR101560522B1 - 고주파 접지 구조와 전력 증폭기를 가지는 전자 회로 장치 - Google Patents

고주파 접지 구조와 전력 증폭기를 가지는 전자 회로 장치 Download PDF

Info

Publication number
KR101560522B1
KR101560522B1 KR1020150024463A KR20150024463A KR101560522B1 KR 101560522 B1 KR101560522 B1 KR 101560522B1 KR 1020150024463 A KR1020150024463 A KR 1020150024463A KR 20150024463 A KR20150024463 A KR 20150024463A KR 101560522 B1 KR101560522 B1 KR 101560522B1
Authority
KR
South Korea
Prior art keywords
substrate
microstrip line
terminal
transistor
bonding wire
Prior art date
Application number
KR1020150024463A
Other languages
English (en)
Inventor
양영구
함정현
Original Assignee
성균관대학교산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 성균관대학교산학협력단 filed Critical 성균관대학교산학협력단
Priority to KR1020150024463A priority Critical patent/KR101560522B1/ko
Application granted granted Critical
Publication of KR101560522B1 publication Critical patent/KR101560522B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/60—Amplifiers in which coupling networks have distributed constants, e.g. with waveguide resonators
    • H03F3/601—Amplifiers in which coupling networks have distributed constants, e.g. with waveguide resonators using FET's, e.g. GaAs FET's
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/56—Modifications of input or output impedances, not otherwise provided for
    • H03F1/565—Modifications of input or output impedances, not otherwise provided for using inductive elements
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/30—Single-ended push-pull [SEPP] amplifiers; Phase-splitters therefor
    • H03F3/3001—Single-ended push-pull [SEPP] amplifiers; Phase-splitters therefor with field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)
  • Microwave Amplifiers (AREA)

Abstract

본 발명의 실시예들에 따른 전자 회로 장치는 제어 단자와 전류 입출력 단자들 중 어느 한 단자가 AC 접지되도록 연결된 트랜지스터를 포함하고 제1 기판 상에 형성되는 증폭기 회로 및 트랜지스터의 AC 접지된 단자와 제1 기판 외부의 제2 기판에 형성된 DC 전압 단자DC 전압 단자 본딩 와이어와 마이크로스트립 라인으로 연결하는 고주파 접지 구조를 포함하며, 마이크로스트립 라인의 연장 길이는 본딩 와이어의 등가 인덕턴스에 따라 결정되는 것을 특징으로 하는 전자 회로 장치를 포함할 수 있다.

Description

고주파 접지 구조와 전력 증폭기를 가지는 전자 회로 장치{ELECTRIC APPARATUS HAVING HIGH FREQUENCY GROUNDING STRUCTURE AND POWER AMPLIFIER}
본 발명은 전력 증폭기에 관한 것으로, 더욱 상세하게는, 고주파용 전력 증폭기에 관한 것이다.
무선(radio frequency, RF) 전력 증폭기는 싱글엔디드(single-ended) 신호 증폭기와 차동(differential) 신호 증폭기로 구분될 수 있다. 단동 신호 증폭기 또는 단일 신호 증폭기로도 불리는 싱글엔디드 신호 증폭기는 차동 신호 증폭기에 비해 신호의 스윙 폭이 작고 노이즈에 약한 단점이 있지만, 구조가 간단하며 전력 소비가 적은 장점이 있다.
무선으로 출력되기 위한 데이터를 생성하는 논리 회로나 기저대역 신호를 전처리하는 전처리 회로 등은 통상적으로 싱글엔디드 신호를 이용하기 때문에, 무선 전력 증폭기가 차동 신호 증폭기일 경우에는 싱글엔디드 신호를 차동 신호로 변경하거나 임피던스 정합을 하기 위한 발룬(Balun) 회로 또는 트랜스포머 소자를 사용하는 것이 보통이다.
반면에 싱글엔디드 신호 증폭기는 이러한 발룬 회로나 트랜스포머 소자를 사용하지 않고 임피던스 정합을 할 수 있고 바이어스 회로도 좀더 간단한 장점이 있다.
CMOS 공정을 이용하여 설계되는 싱글엔디드 신호 증폭기에서 접지 전압에 연결되는 소스 단자는 실제로는 본딩 와이어(Bonding Wire)를 통해 싱글엔디드 신호 증폭기가 구현되는 칩 외부의 패키지 또는 인쇄 회로 기판의 접지층에 연결되어야 한다. 본딩 와이어는 고주파수에서 큰 인덕턴스를 나타내며, 싱글엔디드 신호 증폭기에 큰 소스 디제네레이션(degeneration) 부하가 연결된 것처럼 기능하여, 증폭기의 성능을 열화시키고 주파수 대역을 감소시킨다.
본딩 와이어에 의한 인덕턴스를 줄이는 방법으로, 여러 개의 본딩 와이어들을 이용하는 방법이 있다. 소스 단자와 접지층 사이에 여러 본딩 와이어들은 마치 병렬 연결된 인덕터들처럼 전체 인덕턴스를 낮출 수 있다. 하지만, 본딩 와이어는 대부분의 경우에 금과 같은 귀금속으로 만들어지기 때문에 여러 본딩 와이어를 사용하는 것은 비용 상승의 원인이 되고, 본딩 와이어들을 부착할 본딩 패드의 면적이 급증하는 문제가 있으며, 실제로 본딩 와이어들의 상호 인덕턴스로 인해 인덕턴스의 감소도 제한적이다.
본딩 와이어의 인덕턴스를 상쇄할 수 있도록 본딩 와이어의 인덕턴스에 대해 직렬 연결로 커패시턴스를 제공하는 공진 회로 기법도 제안되어 있다. 그러나 공진 회로 기법은 싱글엔디드 신호 증폭기의 성능과 동작이 본딩 와이어와 공진 회로의 결합된 임피던스의 실제 값에 매우 민감해지므로, 현실적으로 구현하기 어렵다. 더구나 공진 회로로 인해 본딩 와이어에 싱글엔디드 신호 증폭기가 직류 바이어스 전류가 흐르지 못하게 되고, 직류 바이어스 전류를 접지층에 흐르게 할 또 다른 본딩 와이어가 필요하게 되어 회로 구성이 복잡해진다.
아예 본딩 와이어를 이용하지 않는 새로운 종류의 패키지를 이용하는 방법도 있겠지만, 이는 회로적 해법이 아니다.
이렇듯, 고주파수 대역에서 본딩 와이어의 인덕턴스의 영향을 줄일 수 있으면서 복잡하지 않고 실현하기 용이한 회로 구성의 전력 증폭기가 여전히 필요하다.
본 발명이 해결하고자 하는 과제는 고주파 접지 구조 및 이를 이용한 전력 증폭기를 제공하는 데에 있다.
본 발명이 해결하고자 하는 과제는 고주파수 대역에서 본딩 와이어의 인덕턴스의 영향을 줄일 수 있는 고주파 접지 구조 및 이를 이용한 전력 증폭기를 제공하는 데에 있다.
본 발명이 해결하고자 하는 과제는 임피던스의 변화에 민감하지 않은 고주파 접지 구조 및 이를 이용한 전력 증폭기를 제공하는 데에 있다.
본 발명의 해결과제는 이상에서 언급된 것들에 한정되지 않으며, 언급되지 아니한 다른 해결과제들은 아래의 기재로부터 당업자에게 명확히 이해될 수 있을 것이다.
본 발명의 일 측면에 따른 전자 회로 장치는
제어 단자와 전류 입출력 단자들 중 어느 한 단자가 AC 접지되도록 연결된 트랜지스터를 포함하고 제1 기판 상에 형성되는 증폭기 회로; 및
상기 트랜지스터의 AC 접지된 단자와 상기 제1 기판 외부의 제2 기판에 형성된 DC 전압 단자 사이를 본딩 와이어와 마이크로스트립 라인으로 연결하는 고주파 접지 구조를 포함하며,
상기 마이크로스트립 라인의 연장 길이는 상기 본딩 와이어의 등가 인덕턴스에 따라 결정될 수 있다.
일 실시예에 따라, 상기 마이크로스트립 라인의 일측은 상기 제2 기판 상의 상기 DC 전압 단자에 전기적으로 연결되고,
상기 본딩 와이어는, 상기 제1 기판 상에 형성되고 상기 트랜지스터의 AC 접지된 단자에 연결된 본딩 패드에서, 상기 마이크로스트립 라인의 타측에 랜딩(landing)하도록 연장될 수 있다.
일 실시예에 따라, 상기 마이크로스트립 라인의 연장 길이는
상기 마이크로스트립 라인이, 소정의 기본 주파수 또는 고조파 주파수에서, 상기 본딩 와이어의 등가 인덕턴스에 따른 유도성 임피던스를 상쇄할 용량성 임피던스를 가지도록 결정될 수 있다.
일 실시예에 따라, 상기 증폭기 회로는 상기 트랜지스터가 공통 소스 연결된 증폭기 회로일 수 있다.
일 실시예에 따라, 상기 제1 기판 상의 상기 트랜지스터의 AC 접지된 단자와 상기 제2 기판 상의 상기 DC 전압 단자 사이를 전기적으로 연결하는 소스 본딩 패드 및 소스 본딩 와이어를 더 포함하고,
상기 고주파 접지 구조는 상기 소스 본딩 패드 및 상기 소스 본딩 와이어에 병렬로 형성될 수 있다.
일 실시예에 따라, 상기 고주파 접지 구조는
상기 제1 기판 상의 상기 트랜지스터의 AC 접지된 단자와 상기 제2 기판 상의 상기 DC 전압 단자 사이에 본딩 와이어 및 마이크로스트립 라인으로 각각 구성된 복수의 고주파 접지 구조들을 포함할 수 있다.
일 실시예에 따라, 상기 복수의 고주파 접지 구조들의 각각은 서로 다른 주파수에 대응하며,
상기 마이크로스트립 라인의 연장 길이는 서로 다른 주파수에서 상기 본딩 와이어의 등가 인덕턴스에 따른 유도성 임피던스를 상쇄할 용량성 임피던스를 가지도록 결정될 수 있다.
일 실시예에 따라, 상기 증폭기 회로는 상기 트랜지스터가 캐스코드(cascode) 연결된 증폭기 회로일 수 있다.
일 실시예에 따라, 상기 증폭기 회로는 상기 트랜지스터가 차동쌍 연결된(differential paired) 증폭기 회로일 수 있다.
일 실시예에 따라, 상기 증폭기 회로는 상기 트랜지스터가 공통 게이트(common gate) 연결된 증폭기 회로일 수 있다.
일 실시예에 따라, 상기 증폭기 회로는 상기 트랜지스터가 공통 드레인(common drain) 연결된 증폭기 회로일 수 있다.
일 실시예에 따라, 상기 DC 전압 단자는 접지 단자 또는 전원 전압 단자일 수 있다.
본 발명의 다른 측면에 따른 전자 회로 장치는
제어 단자와 전류 입출력 단자들 중 어느 한 단자가 AC 접지된 적어도 하나의 트랜지스터가 포함되도록 증폭기 회로가 형성된 제1 기판;
DC 전압 단자와 마이크로스트립 라인이 형성된 제2 기판; 및
상기 트랜지스터의 AC 접지된 단자와 상기 마이크로스트립 라인의 일단 사이에 형성되는 본딩 와이어를 포함하며,
상기 마이크로스트립 라인의 타단은 상기 DC 전압 단자와 전기적으로 연결되고,
상기 마이크로스트립 라인의 연장 길이는 상기 본딩 와이어의 등가 인덕턴스에 따라 결정될 수 있다.
본 발명의 고주파 접지 구조 및 이를 이용한 전력 증폭기에 따르면, 고주파수 대역에서 본딩 와이어의 인덕턴스의 영향을 줄일 수 있다.
본 발명의 고주파 접지 구조 및 이를 이용한 전력 증폭기에 따르면, 임피던스의 변화에 민감하지 않으면서 고주파수 대역에서 성능의 열화를 줄일 수 있다.
본 발명의 효과는 이상에서 언급된 것들에 한정되지 않으며, 언급되지 아니한 다른 효과들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
도 1은 본 발명의 일 실시예에 따른 고주파 접지 구조 및 이를 이용한 전자 회로 장치를 예시한 개념도이다.
도 2는 본 발명의 일 실시예에 따른 고주파 접지 구조 및 이를 이용한 전자 회로 장치의 임피던스 변화를 예시한 스미스차트이다.
도 3은 본 발명의 일 실시예에 따른 고주파 접지 구조 및 이를 이용한 공통 소스 전력 증폭기를 예시한 회로도이다.
도 4는 본 발명의 다른 실시예에 따른 고주파 접지 구조 및 이를 이용한 공통 소스 전력 증폭기를 예시한 개념도이다.
도 5는 본 발명의 다른 실시예에 따른 고주파 접지 구조 및 이를 이용한 공통 소스 전력 증폭기를 예시한 개념도이다.
도 6은 본 발명의 다른 실시예에 따른 고주파 접지 구조 및 이를 이용한 캐스코드 전력 증폭기를 예시한 개념도이다.
도 7은 본 발명의 다른 실시예에 따른 고주파 접지 구조 및 이를 이용한 차동 전력 증폭기를 예시한 개념도이다.
도 8은 본 발명의 다른 실시예에 따른 고주파 접지 구조 및 이를 이용한 공통 게이트 전력 증폭기를 예시한 개념도이다.
도 9는 본 발명의 다른 실시예에 따른 고주파 접지 구조 및 이를 이용한 공통 드레인 전력 증폭기를 예시한 개념도이다.
도 10은 본 발명의 실시예들에 따른 고주파 접지 구조 및 이를 이용한 다단 전력 증폭기를 예시한 개념도이다.
본문에 개시되어 있는 본 발명의 실시예들에 대해서, 특정한 구조적 내지 기능적 설명들은 단지 본 발명의 실시예를 설명하기 위한 목적으로 예시된 것으로, 본 발명의 실시예들은 다양한 형태로 실시될 수 있으며 본문에 설명된 실시예들에 한정되는 것으로 해석되어서는 아니 된다.
이하, 첨부한 도면들을 참조하여, 본 발명의 바람직한 실시예를 보다 상세하게 설명하고자 한다. 도면상의 동일한 구성요소에 대해서는 동일한 참조부호를 사용하고 동일한 구성요소에 대해서 중복된 설명은 생략한다.
도 1은 본 발명의 일 실시예에 따른 고주파 접지 구조 및 이를 이용한 전자 회로 장치를 예시한 개념도이다.
도 1을 참조하면, 전자 회로 장치(10)는 증폭기 회로(111)와 본딩 패드(113)가 형성되는 제1 기판(110), DC 전압 단자(121)와 마이크로스트립 라인(122)이 형성되는 제2 기판(120)와, 본딩 패드(113)와 마이크로스트립 라인(122) 사이에 형성되는 본딩 와이어(130)를 포함할 수 있다. 이때, 본딩 패드(113), 본딩 와이어(130), 마이크로스트립 라인(122)을 고주파 접지 구조(140)라고 할 수 있다.
구체적으로, 증폭기 회로(111)는 적어도 하나의 전력 증폭용 트랜지스터(112)를 포함하며, 트랜지스터(112)는, 게이트 단자, 소스 단자 및 드레인 단자 중 어느 한 단자가 AC 접지되고, 다른 두 단자들과 AC 접지된 단자 사이에 각각 입력 신호(vin)가 인가되거나 출력 신호(vout)가 출력되도록 연결된다. 이때, 게이트, 소스 및 드레인이라는 용어들에도 불구하고 트랜지스터(112)는 전계 효과 트랜지스터(FET, Field Effect Transistor)에 한정되지 않으며, 바이폴라 접합 트랜지스터(BJT, Bipolar Junction Transistor)나 BiCMOS(Bipolar CMOS) 트랜지스터 또는 그 밖에 다양한 종류의 전류 제어 반도체 소자를 포함할 수 있다. 이에 따라, 소스 단자와 드레인 단자는 각각 전류 제어 반도체 소자의 전류 입출입 단자들을 의미하고, 게이트 단자는 전류 제어 반도체 소자의 소스 단자와 드레인 단자 사이의 전류 흐름을 제어할 수 있는 제어 단자를 의미한다.
증폭기 회로(111)는 공통 소스(common source) 구조, 캐스코드(cascode) 구조, 차동쌍(differential pair) 구조, 공통 게이트(common gate) 구조, 공통 드레인(common drain) 구조 등과 같이, 적어도 하나의 트랜지스터(112)의 적어도 하나의 단자가 AC 접지되는 구조로 연결될 수 있다.
본딩 패드(113)는 제1 기판(110) 상에 형성되어 적어도 하나의 트랜지스터(112)의 AC 접지된 적어도 하나의 단자에 연결된다.
제1 기판(110)은 반도체 칩, 다층 패키지 기판, 인쇄 회로 기판 등과 같이, 증폭기 회로(111)가 형성될 수 있는 다양한 종류의 물리적 기반을 지칭할 수 있다.
제2 기판(120)은 다층 패키지 기판, 인쇄 회로 기판과 같이, 제1 기판(110)의 외부에 존재하면서 제1 기판(110)과 전기적으로 연결될 수 있는 다양한 종류의 물리적 실체를 지칭할 수 있다.
DC 전압 단자(121)는 접지 단자 또는 전원 전압 단자이다. 만약 접지 단자일 경우에는 동작 중에 형성될 수 있는 다양하고 가혹한 전기적 환경에서도 접지 전위를 유지할 수 있도록 제2 기판(120)의 일 면에 넓게 형성된 전도성 층일 수 있다. 전원 전압 단자이면, 바이어스 전압을 인가하기 위한 전원 회로의 출력에 연결되는 단자일 수 있다.
마이크로스트립 라인(122)은 통상적으로 제2 기판(120)에서 DC 전압 단자(121)가 형성된 면의 반대편 면에, 소정의 폭과 연장 길이를 가지고 형성되는 장방형 띠 형태의 전도성 선로를 의미하며, 마이크로스트립 라인(121)의 일측에는 본딩 와이어(130)가 랜딩(landing)하고 타측에는 DC 전압 단자(121)가 전기적으로 연결된다.
본딩 와이어(130)는 제1 기판(110) 상의 본딩 패드(113)와 제2 기판(120) 상의 마이크로스트립 라인(122)의 일측 사이를 연결한다.
본딩 와이어라는 용어에도 불구하고, 본딩 와이어(130)는, 예를 들어 리드 프레임의 리드(lead), 기판을 관통하는 비아(via), 반도체 패키지의 핀(pin)과 같이, 제1 기판(110)과 제2 기판(120) 사이를 물리적 매체를 통해 전기적으로 연결하기 위해 사용되는 다양한 전도성 수단들을 통칭할 수 있다.
본딩 와이어(130)는 낮은 주파수에서는 증폭기 회로(111)의 AC 접지된 단자에 AC 접지 전위를 제공하는 데에 아무런 문제가 없다. 하지만 본딩 와이어(130)는 동작 주파수가 높아질수록 인덕턴스를 가지게 되며, 이러한 인덕턴스는 증폭기 회로(111)의 트랜지스터(112)의 AC 접지된 단자에 주파수에 비례하는 유도성 임피던스를 야기하므로, AC 접지된 단자가 실질적으로 AC 접지 전위를 유지하지 못한다.
이때, 본딩 와이어(130)와 DC 전압 단자(121) 사이에 마이크로스트립 라인(122)을, 본딩 와이어(130)의 유도성 임피던스를 상쇄할 용량성 임피던스를 가지도록 형성한다면, 본딩 와이어(130)의 인덕턴스 문제를 해결하고 증폭기 회로(111)의 트랜지스터(112)의 AC 접지된 단자에 AC 접지 전위가 나타나도록 할 수 있다.
이에 따라, 마이크로스트립 라인(122)의 치수, 즉 폭과 연장 길이는 본딩 와이어(122)의 등가 인덕턴스에 따라 결정될 수 있다.
구체적으로 마이크로스트립 라인(122)의 치수, 즉 폭과 연장 길이는, 본딩 와이어(122)의 등가 인덕턴스에 따른 유도성 임피던스와 마이크로스트립 라인(122)의 유도성 임피던스의 합성 임피던스가 실수 성분과 허수 성분이 모두 0이 되거나 또는 0에 근접한 작은 값이 되도록, 결정될 수 있다.
마이크로스트립 라인(122)은 연장 길이는 기본(fundamental) 주파수 및 고조파(harmonic) 주파수의 λ/4 이상 λ/2 이하이며, 이러한 연장 길이에 따라 용량성 임피던스 ZTL=Z0∠θ (π/2<θ<π)를 가진다. 여기서 Z0는 마이크로스트립 라인의 폭, 유전체 두께 및 비유전율에 따라 결정되는 특성 임피던스이다.
증폭기 회로(111)의 트랜지스터(112)의 AC 접지된 단자에서 바라본 본딩 와이어(130)과 마이크로스트립 라인(122)의 합성 임피던스 ZB - TL은 ZB + ZTL이고, 연장 길이가 적절히 선택된 마이크로스트립 라인(122)과 본딩 와이어(130)의 합성 임피던스 ZB - TL은 크기 및 위상은, 적어도 기본 주파수에서, 또는 기본 주파수 및 고조파 주파수에서, 모두 0이거나 또는 0에 근접하게 된다.
도 2는 본 발명의 일 실시예에 따른 고주파 접지 구조 및 이를 이용한 전자 회로 장치의 임피던스 변화를 예시한 스미스차트이다.
도 2를 참조하면, 좌측의 스미스 차트는 본딩 와이어(130)가 곧장 AC 접지인 DC 전압 단자(121)에 연결되어 있을 경우를 예시한다.
AC 접지인 점에서 임피던스는 스미스차트의 점 G에 있고, 본딩 와이어(130)의 등가 임피던스 ZB는 저항 성분은 거의 없고 거의 순수하게 인덕턴스 성분을 가지고 있기 때문에, 스미스 차트에서 점 A에서 가장 큰 반지름을 가지는 상반원을 따라 시계 방향으로 회전하여 상반원의 어느 한 점 A에 위치한다.
다음으로, 우측의 스미스 차트는 본딩 와이어(130)가 마이크로스트립 라인(122)을 통해 DC 전압 단자, 즉 접지층에 연결되어 있을 경우를 예시한다.
마이크로스트립 라인(122)의 연장 길이는 기본 주파수 및 고조파 주파수의 λ/4 이상 λ/2 이하이므로, 이러한 연장 길이에서 등가 임피던스 ZTL=Z0∠θ (π/2<θ<π)는 저항 성분은 거의 없고 거의 순수하게 커패시턴스 성분을 가지게 된다.
AC 접지인 점에서 임피던스는 스미스차트의 점 G에 있고, 마이크로스트립 라인(122)의 등가 임피던스 ZTL은 커패시턴스 성분을 가지므로, 본딩 와이어(130)와 마이크로스트립 라인(122)의 접점에서 바라본 합성 임피던스는 스미스차트의 점 G에서 π/2<θ<π인 각도 θ를 이동하여, 즉 반바퀴 이상의 각도를 시계 방향으로 돌아 도달하는 점 B에 상응한다.
이어서, 트랜지스터(112)의 AC 접지된 단자에서 바라본 합성 임피던스 ZB - TL은, 본딩 와이어(130)의 등가 임피던스가 저항 성분은 거의 없고 거의 순수하게 인덕턴스 성분만 있기 때문에, 점 B에서 시계 방향으로 돌아 점 G에 도달할 수 있다.
이에 따라 적절하게 연장 길이가 조절된 마이크로스트립 라인(122)은 합성 임피던스를 점 G에 근접시킬 수 있고, 본딩 와이어(130)의 인덕턴스 성분을 효과적으로 상쇄하여, AC 접지된 단자에 대한 본딩 와이어로 인한 인덕턴스의 영향을 제거할 수 있음을 알 수 있다.
도 3은 본 발명의 일 실시예에 따른 고주파 접지 구조 및 이를 이용한 공통 소스 전력 증폭기를 예시한 회로도이다.
도 3을 참조하면 전력 증폭용 전자 회로 장치로서 공통 소스 전력 증폭기(30)는 제1 트랜지스터(31), 드레인 저항(32) 및 고주파 접지 구조(33)를 포함할 수 있다.
제1 트랜지스터(31)는 공통 소스(common source) 구조로 연결되어 있어서, 게이트(gate) 단자에서 입력 신호(vin)를 입력받고, 소스(source) 단자는 고주파 접지 구조(33)를 통해 접지 전압(GND)에 연결되어 있으며, 드레인(drain) 단자는 드레인 저항(32)을 통해 전원 전압(VDD)에 연결된다. DC 바이어스 회로는 생략되었음에 유의한다.
공통 소스 구조는 증폭 트랜지스터의 게이트 단자에 입력 신호가 인가되고 드레인 단자에서 증폭된 출력 신호가 출력되며, 소스 단자가 입력 신호와 출력 신호의 공통 접지를 제공하는 방식의 증폭기 구조이다.
통상적으로 공통 소스 구조의 소스 단자에 소스 저항이 부가되는 증폭기의 경우에, 소스 저항은 축퇴 저항 또는 디제네레이션(degeneration) 저항으로 불리는 일종의 네가티브 피드백 경로로서 전체 증폭 이득(gain)을 감소시키지만, 이를 적극적으로 이용하는 경우에는 선형성을 증가시키거나 대역폭을 증가시키기 위해 의도적으로 적용될 수도 있다.
다만, 고주파수에서 본딩와이어의 인덕턴스가 의도하지 않은 소스 저항 역할을 하면서 증폭기의 이득을 감소시킬 수 있다. 특히 인덕턴스의 임피던스 크기는 주파수에 비례하므로 고주파수 대역에서 본딩와이어의 인덕턴스는 증폭기의 대역폭을 제한하는 요소가 된다.
고주파수에서 본딩와이어의 인덕턴스의 영향을 없애기 위해 본딩와이어의 인덕턴스에 병렬 연결되는 LC 공진 회로를 이용하여 우회 소스 접지 경로를 제공하는 종래의 기법은 면적이 곧 비용인 반도체 칩 상에 큰 공진 커패시턴스를 제공할 커패시터를 구성해야 하는 문제와 공진 인덕턴스를 제공할 인덕터 또는 새로운 본딩와이어를 구성해야 하는 문제를 야기한다. 게다가, 이러한 공진 회로는 공진 특성을 가지는 주파수 대역이 매우 협소하여 민감하다.
이러한 문제를 해결하기 위해 본 발명의 실시예에 따른 고주파 접지 구조(33)는 본딩 패드(331), 본딩 와이어(332) 및 마이크로스트립 라인(333)으로 구성된다.
본딩 패드(331)는 예를 들어 반도체 칩과 같은 제1 기판 상에 형성된 제1 트랜지스터(31)의 소스 단자를 예를 들어 반도체 칩 외부의 패키지 기판과 같은 제2 기판 상에 형성된 DC 전압 단자, 예를 들어 접지층에 전기적으로 연결시키기 위해 제1 기판 상에 형성된다.
본딩 와이어(332)는 본딩 패드(331)로부터 마이크로스트립 라인(333) 사이에 형성된다. 본딩 와이어(332)의 등가 임피던스는 ZB로 표현된다.
마이크로스트립 라인(333)은 일측에 본딩 와이어(332)가 랜딩(landing)하고 타측에 패키지 기판의 DC 전압 단자, 예를 들어 접지층이 전기적으로 연결되도록 장방형으로 연장되는 전도층으로서, 연장 길이는 기본(fundamental) 주파수 및 고조파(harmonic) 주파수의 λ/4 이상 λ/2 이하이며, 이러한 연장 길이에 따라 커패시턴스 성분을 가지는 임피던스 ZTL=Z0∠θ (π/2<θ<π)를 가진다. 여기서 Z0는 마이크로스트립 라인의 폭, 유전체 두께 및 비유전율에 따라 결정되는 특성 임피던스이다.
구체적으로, 마이크로스트립 라인(333)의 연장 길이는 임의로 선택되는 것이 아니고, 직렬 연결된 본딩 와이어(332)와 마이크로스트립 라인(333)의 합성 임피던스의 크기와 위상이, 적어도 기본 주파수에서, 또는 기본 주파수 및 고조파 주파수에서, 모두 0이 되도록 선택된다.
공통 소스 전력 증폭기(30)의 제1 트랜지스터(31)의 소스 단자에서 바라본 고주파 접지 구조(33)의 합성 임피던스 ZB - TL은 ZB + ZTL이고, 연장 길이가 적절히 선택된 마이크로스트립 라인(333)과 본딩 와이어(332)의 합성 임피던스 ZB - TL은 크기 및 위상이, 적어도 기본 주파수에서, 또는 기본 주파수 및 고조파 주파수에서, 모두 0이거나 또는 0에 근접하게 된다.
마이크로스트립 라인(333)은 외부의 패키지 기판 등에 형성할 수 있으므로 예를 들어 반도체 칩과 같이 좁은 제1 기판의 면적을 차지하지 않는다.
도 4는 본 발명의 다른 실시예에 따른 고주파 접지 구조 및 이를 이용한 공통 소스 전력 증폭기를 예시한 개념도이다.
도 4를 참조하면, 공통 소스 전력 증폭기(40)는 제2 트랜지스터(41), 드레인 저항(42), 소스 본딩 패드(43), 소스 본딩 와이어(44) 및 고주파 접지 구조(45)를 포함할 수 있다.
제2 트랜지스터(41)는 공통 소스 구조로 연결되어 있어서, 게이트 단자에서 입력 신호(vin)를 입력받고, 드레인 단자에서 출력 신호(vout)가 출력되며, 소스 단자는 소스 본딩 패드(43) 및 소스 본딩 와이어(44)를 통해 외부의 패키지와 같은 제2 기판에 형성된 DC 전압 단자, 예를 들어 접지층에 연결됨으로써 접지 전압(GND)에 연결되어 있으며, 드레인 단자는 드레인 저항(42)을 통해 전원 전압(VDD)에 연결된다.
한편, 제2 트랜지스터(41)의 소스 단자에는 소스 본딩 패드(43) 및 소스 본딩 와이어(44)에 대해 병렬로 고주파 접지 구조(45)가 연결되어 외부의 제2 기판 상의 DC 전압 단자, 예를 들어 접지층에 연결되기 위한 우회 소스 접지 경로를 제공한다.
고주파 접지 구조(45)는 본딩 패드(451), 본딩 와이어(452) 및 마이크로스트립 라인(453)으로 구성된다.
본딩 패드(451)는 제1 기판 상에 형성된 제2 트랜지스터(41)의 소스 단자를 외부의 제2 기판 상에 형성된 DC 전압 단자, 예를 들어 접지층에 전기적으로 연결시키기 위해 제1 기판 내에 형성된다.
본딩 와이어(452)는 본딩 패드(451)로부터 마이크로스트립 라인(453) 사이에 형성된다. 본딩 와이어(452)의 등가 임피던스는 ZB로 표현된다.
마이크로스트립 라인(453)은 일측에 본딩 와이어(452)가 랜딩하고 타측에 패키지 기판의 DC 전압 단자, 예를 들어 접지층이 전기적으로 연결되도록 장방형으로 연장되는 전도층으로서, 연장 길이는 기본 주파수 및 고조파 주파수의 λ/4 이상 λ/2 이하이며, 이러한 연장 길이에 따라 커패시턴스 성분을 가지는 등가 임피던스 ZTL=Z0∠θ (π/2<θ<π)를 가진다. 여기서 Z0는 마이크로스트립 라인의 폭, 유전체 두께 및 비유전율에 따라 결정되는 특성 임피던스이다.
도 3의 경우와 마찬가지로 마이크로스트립 라인(453)의 연장 길이는 본딩 와이어(452)와 마이크로스트립 라인(453)의 합성 임피던스의 크기와 위상이, 적어도 기본 주파수에서, 또는 기본 주파수 및 고조파 주파수에서, 모두 0이 되도록 선택될 수 있다.
본딩 와이어(452)의 등가 임피던스를 ZB라 하고 마이크로스트립 라인(453)의 등가 임피던스를 ZTL라 할 때에, 공통 소스 전력 증폭기(40)의 제2 트랜지스터(41)의 소스 단자에서 바라본 고주파 접지 구조(45)의 합성 임피던스 ZB - TL은 ZB + ZTL이고, 연장 길이가 적절히 선택된 마이크로스트립 라인(453)과 본딩 와이어(452)의 합성 임피던스 ZB - TL은 크기 및 위상이, 적어도 기본 주파수에서, 또는 기본 주파수 및 고조파 주파수에서, 모두 0이거나 또는 0에 근접하게 된다.
도 5는 본 발명의 다른 실시예에 따른 고주파 접지 구조 및 이를 이용한 공통 소스 전력 증폭기를 예시한 개념도이다.
도 5를 참조하면, 공통 소스 전력 증폭기(50)는 제3 트랜지스터(51), 드레인 저항(52), 제1 고주파 접지 구조(53) 및 제2 고주파 접지 구조(54)를 포함할 수 있다.
제3 트랜지스터(51)는 공통 소스 구조로 연결되어 있어서, 게이트 단자에서 입력 신호(vin)를 입력받고, 드레인 단자에서 출력 신호(vout)가 출력되며, 소스 단자는 병렬 연결된 제1 및 제2 고주파 접지 구조들(53, 54)을 통해 패키지 기판과 같은 외부의 제2 기판에 형성된 DC 전압 단자, 예를 들어 접지층에 연결됨으로써 접지 전압(GND)에 연결되어 있으며, 드레인 단자는 드레인 저항(52)을 통해 전원 전압(VDD)에 연결된다.
제1 고주파 접지 구조(53)는 제1 본딩 패드(531), 제1 본딩 와이어(532) 및 제1 마이크로스트립 라인(533)으로 구성되고, 입력 신호(vin)의 기본 주파수에 관하여 소스 단자의 접지 경로를 제공한다.
제2 고주파 접지 구조(54)는 제2 본딩 패드(541), 제2 본딩 와이어(542) 및 제2 마이크로스트립 라인(543)으로 구성되고, 입력 신호(vin)의 고조파 주파수에 관하여 소스 단자의 접지 경로를 제공한다.
제1 및 제2 본딩 패드들(531, 541)은 반도체 칩과 같은 제1 기판 상에 형성된 제3 트랜지스터(51)의 소스 단자를 반도체 칩 외부의 패키지 기판과 같은 제2 기판 상에 형성된 DC 전압 단자, 예를 들어 접지층에 전기적으로 연결시키기 위해 제1 기판 상에 각각 형성된다.
제1 및 제2 본딩 와이어들(532, 542)은 제1 및 제2 본딩 패드들(531, 541)의 각각으로부터 제1 및 제2 마이크로스트립 라인들(533, 543)의 각각 사이에 각각 형성된다. 제1 및 제2 본딩 와이어들(532, 542)의 등가 임피던스들을 각각 ZB1 및 ZB2라 한다.
제1 마이크로스트립 라인(533)은 일측에 제1 본딩 와이어(532)가 랜딩하고 타측에 패키지 기판의 DC 전압 단자, 예를 들어 접지층이 전기적으로 연결되도록 장방형으로 연장되는 전도층으로서, 연장 길이는 기본 주파수의 λf/4 이상 λf/2 이하이며, 이러한 연장 길이에 따라 커패시턴스 성분을 가지는 제1 등가 임피던스 ZTL1=Z01∠θ1 (π/2<θ1<π)를 가진다. 여기서 λf는 입력 신호(vin)의 기본 주파수의 파장이고, Z01는 제1 마이크로스트립 라인(533)의 폭, 유전체 두께 및 비유전율에 따라 결정되는 특성 임피던스이다.
제1 마이크로스트립 라인(533)의 연장 길이는 제1 본딩 와이어(532)와 제1 마이크로스트립 라인(533)의 제1 합성 임피던스의 크기와 위상이 기본 주파수에서 모두 0이 되도록 선택될 수 있다.
제2 마이크로스트립 라인(543)은 일측에 제2 본딩 와이어(542)의 각각이 랜딩하고 타측에 패키지 기판의 DC 전압 단자, 예를 들어 접지층이 전기적으로 연결되도록 장방형으로 연장되는 전도층으로서, 연장 길이는 고조파 주파수의 λh/4 이상 λh/2 이하이며, 이러한 연장 길이에 따라 커패시턴스 성분을 가지는 등가 임피던스 ZTL2=Z02∠θ2 (π/2<θ2<π)를 가진다. 여기서 λh는 입력 신호(vin)의 고조파 주파수의 파장이고, Z02는 제2 마이크로스트립 라인(543)의 폭, 유전체 두께 및 비유전율에 따라 결정되는 특성 임피던스이다.
제2 마이크로스트립 라인(543)의 연장 길이는 제2 본딩 와이어(542)와 제2 마이크로스트립 라인(543)의 제2 합성 임피던스의 크기와 위상이 고조파 주파수에서 모두 0이 되도록 선택될 수 있다.
제1 및 제2 마이크로스트립 라인들(533, 543)의 등가 임피던스들을 각각 ZTL1 및 ZTL2라 할 때에, 공통 소스 전력 증폭기(50)의 제3 트랜지스터(51)의 소스 단자에서 바라본 제1 및 제2 고주파 접지 구조들(53, 54)의 합성 임피던스 ZB - TL은 (ZB1 + ZTL1)∥(ZB2 + ZTL2)이고, 연장 길이가 각각 적절히 선택된 제1 및 제2 마이크로스트립 라인들(533, 543)과 제1 및 제2 본딩 와이어들(532, 542)의 합성 임피던스 ZB - TL은 크기 및 위상이, 기본 주파수 및 고조파 주파수에서, 모두 0이거나 또는 0에 근접하게 된다.
도 6은 본 발명의 다른 실시예에 따른 고주파 접지 구조 및 이를 이용한 캐스코드 전력 증폭기를 예시한 개념도이다.
도 6을 참조하면, 캐스코드 전력 증폭기(60)는 공통 소스 연결된 제4 트랜지스터(611), 공통 게이트 연결된 제6 트랜지스터(612), 드레인 저항(62) 및 고주파 접지 구조(63)를 포함할 수 있다.
제4 트랜지스터(611)와 제5 트랜지스터(612)는 캐스코드(cascode) 구조로 연결되어 있어서, 제4 트랜지스터(611)의 게이트 단자에서 입력 신호(vin)를 입력받고, 제4 트랜지스터(611)의 소스 단자는 고주파 접지 구조(63)를 통해 외부의 패키지 기판과 같은 제2 기판 상에 형성된 DC 전압 단자, 예를 들어 접지층에 연결됨으로써 접지 전압(GND)에 연결되어 있으며, 제4 트랜지스터(611)의 드레인 단자는 제5 트랜지스터(612)의 소스 단자에 연결된다.
한편, 제5 트랜지스터(612)의 게이트 단자는 접지 전압에 연결되고, 제5 트랜지스터(612)의 소스 단자는 제4 트랜지스터(611)의 드레인 단자에 연결되며, 제5 트랜지스터(612)의 드레인 단자에서 출력 신호(vout)가 출력되며 또한 제5 트랜지스터(612)의 드레인 단자는 드레인 저항(62)을 통해 전원 전압(VDD)에 연결된다.
고주파 접지 구조(63)는 본딩 패드(631), 본딩 와이어(632) 및 마이크로스트립 라인(633)으로 구성되며, 실질적으로 도 3의 고주파 접지 구조(33)의 구조 및 기능과 동일하다.
이에 따라, 본딩 패드(631)는 제1 기판 상에 형성된 제4 트랜지스터(611)의 소스 단자를 외부의 패키지 기판과 같은 제2 기판의 DC 전압 단자, 예를 들어 접지층에 전기적으로 연결시키기 위해 제1 기판 상에 형성된다.
본딩 와이어(632)는 본딩 패드(631)로부터 마이크로스트립 라인(633) 사이에 형성된다. 본딩 와이어(632)의 등가 임피던스는 ZB로 표현된다.
마이크로스트립 라인(633)은 일측에 본딩 와이어(632)가 랜딩하고 타측에 패키지 기판의 DC 전압 단자, 예를 들어 접지층이 전기적으로 연결되도록 장방형으로 연장되는 전도층으로서, 연장 길이는 기본 주파수 및 고조파 주파수의 λ/4 이상 λ/2 이하이며, 이러한 연장 길이에 따라 커패시턴스 성분을 가지는 임피던스 ZTL=Z0∠θ (π/2<θ<π)를 가진다. 여기서 Z0는 마이크로스트립 라인의 폭, 유전체 두께 및 비유전율에 따라 결정되는 특성 임피던스이다.
구체적으로, 마이크로스트립 라인(633)의 연장 길이는 직렬 연결된 본딩 와이어(632)와 마이크로스트립 라인(633)의 합성 임피던스의 크기와 위상이, 적어도 기본 주파수에서, 또는 기본 주파수 및 고조파 주파수에서, 모두 0이 되도록 선택된다.
캐스코드 전력 증폭기(60)의 제4 트랜지스터(611)의 소스 단자에서 바라본 고주파 접지 구조(63)의 합성 임피던스 ZB - TL은 ZB + ZTL이고, 연장 길이가 적절히 선택된 마이크로스트립 라인(633)과 본딩 와이어(632)의 합성 임피던스 ZB - TL은 크기 및 위상이, 적어도 기본 주파수에서, 또는 기본 주파수 및 고조파 주파수에서, 모두 0이거나 또는 0에 근접하게 된다.
도 7은 본 발명의 다른 실시예에 따른 고주파 접지 구조 및 이를 이용한 차동 전력 증폭기를 예시한 개념도이다.
도 7을 참조하면, 차동 전력 증폭기(70)는 공통 소스 연결된 제6 트랜지스터(711), 공통 소스 연결된 제7 트랜지스터(712), 드레인 저항들(721, 722) 및 제1 및 제2 고주파 접지 구조들(73, 74)을 포함할 수 있다.
제6 트랜지스터(711)와 제7 트랜지스터(712)는 차동쌍(Differential Pair) 구조로 연결되어 있어서, 제6 및 제7 트랜지스터들(711, 712)의 두 게이트 단자들에서 차동 입력 신호(vin+, vin-)를 입력받고, 두 드레인 단자들에서 차동 출력 신호들(vout-, vout+)이 출력된다.
또한 제6 및 제7 트랜지스터들(711, 712)의 소스 단자들은 각각 제1 및 제2 고주파 접지 구조들(73, 74)을 통해 외부의 패키지 기판과 같은 제2 기판 상에 형성된 DC 전압 단자, 예를 들어 접지층에 각각 연결됨으로써 접지 전압(GND)에 연결되어 있으며, 제6 및 제 7 트랜지스터들(711, 712)의 드레인 단자들은 각각 드레인 저항들(721, 722)을 통해 전원 전압(VDD)에 연결된다.
제1 및 제2 고주파 접지 구조들(73, 74)은 각각 제1 및 제2 본딩 패드들(731, 741), 제1 및 제2 본딩 와이어들(732, 742) 및 제1 및 제2 마이크로스트립 라인들(733, 743)로 구성되며, 제1 및 제2 고주파 접지 구조들(73, 74)의 각각은 실질적으로 도 3의 고주파 접지 구조(33)의 구조 및 기능과 동일하다.
이에 따라, 제1 및 제2 본딩 패드들(731, 741)은 반도체 칩과 같은 제1 기판 상에 형성된 제6 및 제7 트랜지스터들(711, 712)의 소스 단자들을 각각 반도체 칩 외부의 패키지 기판과 같은 제2 기판 상에 형성된 DC 전압 단자, 예를 들어 접지층에 전기적으로 연결시키기 위해 제1 기판 상에 형성된다.
제1 및 제2 본딩 와이어들(732, 742)은 각각 제1 및 제2 본딩 패드들(731, 741)로부터 제1 및 제2 마이크로스트립 라인들(733, 734) 사이에 형성된다.
제1 및 제2 마이크로스트립 라인들(733, 743)은 각각 일측에 제1 및 제2 본딩 와이어들(732, 742)가 랜딩하고 타측에 패키지 기판의 DC 전압 단자, 예를 들어 접지층이 전기적으로 연결되도록 장방형으로 연장되는 전도층으로서, 연장 길이는 각각 기본 주파수 및 고조파 주파수의 λ/4 이상 λ/2 이하이며, 이러한 연장 길이에 따라 커패시턴스 성분을 가지는 임피던스 ZTL=Z0∠θ (π/2<θ<π)를 가진다. 여기서 Z0는 마이크로스트립 라인의 폭, 유전체 두께 및 비유전율에 따라 결정되는 특성 임피던스이다.
구체적으로, 제1 및 제2 마이크로스트립 라인들(733, 743)의 연장 길이는 각각 직렬 연결된 제1 및 제2 본딩 와이어들(732, 742)과 제1 및 제2 마이크로스트립 라인들(733, 743)의 합성 임피던스의 크기와 위상이, 적어도 기본 주파수에서, 또는 기본 주파수 및 고조파 주파수에서, 모두 0이 되도록 선택된다.
차동 전력 증폭기(70)의 제6 및 제7 트랜지스터들(711, 712)의 소스 단자들의 각각에서 바라본 제1 및 제2 고주파 접지 구조(73, 74) 각각의 합성 임피던스 ZB-TL은 ZB + ZTL이고, 연장 길이가 적절히 선택된 제1 마이크로스트립 라인(733)과 제1 본딩 와이어(732)의 합성 임피던스 ZB - TL와 제2 마이크로스트립 라인(743)과 제2 본딩 와이어(742)의 합성 임피던스 ZB - TL은 각각, 크기 및 위상이, 적어도 기본 주파수에서, 또는 기본 주파수 및 고조파 주파수에서, 모두 0이거나 또는 0에 근접하게 된다.
도 8은 본 발명의 다른 실시예에 따른 고주파 접지 구조 및 이를 이용한 공통 게이트 전력 증폭기를 예시한 개념도이다.
도 8을 참조하면 공통 게이트 전력 증폭기(80)는 제8 트랜지스터(81), 소스 저항(821), 드레인 저항(822) 및 고주파 접지 구조(83)를 포함할 수 있다.
제8 트랜지스터(81)는 공통 게이트(common gate) 구조로 연결되어 있어서, 게이트 단자는 고주파 접지 구조(83)를 통해 접지 전압(GND)에 연결되어 있으며, 소스 단자에 입력 신호(vin)를 입력받고, 드레인 단자에서 출력 신호(vout)가 출력되며, 드레인 단자는 드레인 저항(822)을 통해 전원 전압(VDD)에 연결된다. 소스 저항(821)과 드레인 저항(822)은 전압-전류 변환을 위한 구성이다.
공통 게이트 구조는 증폭 트랜지스터의 소스 단자에 입력 신호, 특히 전류 신호가 인가되고 드레인 단자에서 증폭된 출력 신호, 특히 전류 신호가 출력되며, 게이트 단자가 입력 신호와 출력 신호의 공통 접지를 제공하는 방식의 증폭기 구조로서, 주로 전류 버퍼로 이용된다.
통상적으로 공통 게이트 구조에서 게이트 전류는 매우 작으므로 게이트에 나타나는 임피던스는 증폭기의 동작에 영향을 거의 미치지 않을 것이지만, 고주파수 및 고출력에서 본딩와이어의 인덕턴스가 의도하지 않은 임피던스 역할을 하면서 결국 증폭기의 이득을 감소시킬 수 있다. 마찬가지로, 인덕턴스의 임피던스 크기는 주파수에 비례하므로 고주파수 대역에서 본딩와이어의 인덕턴스는 증폭기의 대역폭을 제한하는 요소가 된다.
본 발명의 실시예에 따른 고주파 접지 구조(83)는 본딩 패드(831), 본딩 와이어(832) 및 마이크로스트립 라인(833)으로 구성된다.
본딩 패드(831)는 반도체 칩과 같은 제1 기판 상에 형성된 제8 트랜지스터(81)의 소스 단자를 반도체 칩 외부의 패키지 기판과 같은 제2 기판 상에 형성된 DC 전압 단자, 예를 들어 접지층에 전기적으로 연결시키기 위해 제1 기판 상에 형성된다.
본딩 와이어(832)는 본딩 패드(831)로부터 마이크로스트립 라인(833) 사이에 형성된다. 본딩 와이어(832)의 등가 임피던스는 ZB로 표현된다.
마이크로스트립 라인(833)은 일측에 본딩 와이어(832)가 랜딩하고 타측에 패키지 기판의 DC 전압 단자, 예를 들어 접지층이 전기적으로 연결되도록 장방형으로 연장되는 전도층으로서, 연장 길이는 기본 주파수 및 고조파 주파수의 λ/4 이상 λ/2 이하이며, 이러한 연장 길이에 따라 커패시턴스 성분을 가지는 임피던스 ZTL=Z0∠θ (π/2<θ<π)를 가진다. 여기서 Z0는 마이크로스트립 라인의 폭, 유전체 두께 및 비유전율에 따라 결정되는 특성 임피던스이다.
구체적으로, 마이크로스트립 라인(833)의 연장 길이는 임의로 선택되는 것이 아니고, 직렬 연결된 본딩 와이어(832)와 마이크로스트립 라인(833)의 합성 임피던스의 크기와 위상이, 적어도 기본 주파수에서, 또는 기본 주파수 및 고조파 주파수에서, 모두 0이 되도록 선택된다.
공통 소스 전력 증폭기(80)의 제8 트랜지스터(81)의 게이트 단자에서 바라본 고주파 접지 구조(83)의 합성 임피던스 ZB - TL은 ZB + ZTL이고, 연장 길이가 적절히 선택된 마이크로스트립 라인(833)과 본딩 와이어(832)의 합성 임피던스 ZB - TL은 크기 및 위상이, 적어도 기본 주파수에서, 또는 기본 주파수 및 고조파 주파수에서, 모두 0이거나 또는 0에 근접하게 된다.
도 9는 본 발명의 다른 실시예에 따른 고주파 접지 구조 및 이를 이용한 공통 드레인 전력 증폭기를 예시한 개념도이다.
도 9를 참조하면 공통 드레인 전력 증폭기(90)는 제9 트랜지스터(91), 소스 저항(92) 및 고주파 접지 구조(93)를 포함할 수 있다.
제9 트랜지스터(91)는 공통 드레인(common drain) 구조로 연결되어 있어서, 게이트 단자는 입력 신호(vin)를 입력받고, 소스 단자는 소스 저항(92)을 통해 접지 전압(GND)에 연결되며, 소스 단자와 소스 저항(92) 사이에서 출력 신호(vout)를 출력하고, 드레인 단자는 고주파 접지 구조(93)를 통해 전원 전압(VDD)에 연결되어 있다.
공통 드레인 구조는 증폭 트랜지스터의 게이트 단자에 입력 신호가 인가되고 소스 단자에서 입력 신호와 거의 같은 크기의 출력 신호가 출력되며, 드레인 단자가 입력 신호와 출력 신호의 공통 접지를 제공하는 방식의 증폭기 구조로서, 전압버퍼로서 이용된다.
통상적으로 공통 드레인 구조에서 드레인에 나타나는 임피던스는 드레인을 AC 접지로 해석할 수 없게 만들고, 고주파수에서 본딩와이어의 인덕턴스가 의도하지 않은 트랜지스터의 출력 임피던스 역할을 하면서 결국 증폭기의 이득을 감소시킬 수 있다. 마찬가지로, 인덕턴스의 임피던스 크기는 주파수에 비례하므로 고주파수 대역에서 본딩와이어의 인덕턴스는 증폭기의 대역폭을 제한하는 요소가 된다.
본 발명의 실시예에 따른 고주파 접지 구조(93)는 본딩 패드(931), 본딩 와이어(932) 및 마이크로스트립 라인(933)으로 구성된다.
본딩 패드(931)는 반도체 칩과 같은 제1 기판 상에 형성된 제9 트랜지스터(91)의 소스 단자를 반도체 칩 외부의 패키지 기판과 같은 제2 기판 상에 형성된 DC 전압 단자, 예를 들어 접지층에 전기적으로 연결시키기 위해 제1 기판 상에 형성된다.
본딩 와이어(932)는 본딩 패드(931)로부터 마이크로스트립 라인(933) 사이에 형성된다. 본딩 와이어(932)의 등가 임피던스는 ZB로 표현된다.
마이크로스트립 라인(933)은 일측에 본딩 와이어(932)가 랜딩하고 타측에 패키지 기판의 DC 전압 단자, 예를 들어 접지층이 전기적으로 연결되도록 장방형으로 연장되는 전도층으로서, 연장 길이는 기본 주파수 및 고조파 주파수의 λ/4 이상 λ/2 이하이며, 이러한 연장 길이에 따라 커패시턴스 성분을 가지는 임피던스 ZTL=Z0∠θ (π/2<θ<π)를 가진다. 여기서 Z0는 마이크로스트립 라인의 폭, 유전체 두께 및 비유전율에 따라 결정되는 특성 임피던스이다.
구체적으로, 마이크로스트립 라인(933)의 연장 길이는 임의로 선택되는 것이 아니고, 직렬 연결된 본딩 와이어(932)와 마이크로스트립 라인(933)의 합성 임피던스의 크기와 위상이, 적어도 기본 주파수에서, 또는 기본 주파수 및 고조파 주파수에서, 모두 0이 되도록 선택된다.
공통 소스 전력 증폭기(90)의 제9 트랜지스터(91)의 드레인 단자에서 바라본 고주파 접지 구조(93)의 합성 임피던스 ZB - TL은 ZB + ZTL이고, 연장 길이가 적절히 선택된 마이크로스트립 라인(933)과 본딩 와이어(932)의 합성 임피던스 ZB - TL은 크기 및 위상이, 적어도 기본 주파수에서, 또는 기본 주파수 및 고조파 주파수에서, 모두 0이거나 또는 0에 근접하게 된다.
도 10은 본 발명의 실시예들에 따른 고주파 접지 구조 및 이를 이용한 다단 전력 증폭기를 예시한 개념도이다.
도 10을 참조하면 전력 증폭기(100)는 제1 정합 회로(101), 증폭 회로(102), 제2 정합 회로(103) 및 제1 내지 제4 고주파 접지 구조들(104, 105, 106, 107)을 포함할 수 있다.
제1 정합 회로(101)는 입력 RF 신호(RFin)를 입력받고 전단의 회로(미도시)와 증폭 회로(102) 사이에서 임피던스 매칭한다.
증폭 회로(102)는 제1 기판 상에 구현되고, 전원 전압(VDD)과 접지 전압(GND) 사이에서 적절하게, 예를 들어 바이어스 전압(VB)에 의해 DC 바이어스되어 있고, 임피던스 매칭된 입력 RF 신호(RFin)를 소정의 이득에 따라 증폭하여 제2 정합 회로(103)에 출력한다. 전원 전압(VDD)과 접지 전압(GND)은 제1 기판 외부의 제2 기판 또는 제3 기판에서 제공되며 각각 본딩 와이어들에 의해 증폭 회로(102)로 연결된다.
제2 정합 회로(103)는 후단의 회로(미도시), 예를 들어 안테나와 다단 증폭 회로(102)사이에서 임피던스 매칭하고 출력 RF 신호(RFout)를 출력한다.
제1 및 제2 고주파 접지 구조들(104, 105)은 AC 접지된 공통 소스 단자들을 접지층에 연결하고, 제3 및 제4 고주파 접지 구조들(106, 107)은 마찬가지로 AC 접지된 드레인 단자들을 전원 전압 단자에 연결한다.
이로써, 전력 증폭기(100)는 기판 외부와 본딩 와이어들을 통해 연결되는 AC 접지된 DC 전압 단자들에 대해 고주파수에서 두드러지는 본딩 와이어들의 인덕턴스에 의한 영향을 최소화할 수 있다.
본 실시예 및 본 명세서에 첨부된 도면은 본 발명에 포함되는 기술적 사상의 일부를 명확하게 나타내고 있는 것에 불과하며, 본 발명의 명세서 및 도면에 포함된 기술적 사상의 범위 내에서 당업자가 용이하게 유추할 수 있는 변형예와 구체적인 실시예는 모두 본 발명의 권리범위에 포함되는 것이 자명하다고 할 것이다.
10 전자 회로 장치 110 제1 기판
111 증폭기 회로 112 트랜지스터
113 본딩 패드 120 제2 기판
121 DC 전압 단자 122 마이크로스트립 라인
130 본딩 와이어 140 고주파 접지 구조
30, 40, 50 공통 소스 전력 증폭기
60 캐스코드 전력 증폭기
70 차동 전력 증폭기
80 공통 게이트 전력 증폭기
90 공통 드레인 전력 증폭기
31, 41, 51, 611, 612, 711, 712, 81, 91 트랜지스터
32, 42, 52, 62, 721, 722, 821 드레인 저항
822, 92 소스 저항
33, 45, 53, 54, 63, 73, 74, 83, 93 고주파 접지 구조
331, 451, 531, 541, 631, 731, 741, 831, 931 본딩 패드
332, 452, 532, 542, 632, 732, 742, 832, 932 본딩 와이어
333, 453, 533, 543, 633, 733, 743, 833, 933 마이크로스트립 라인
43 소스 본딩 패드
44 소스 본딩 와이어

Claims (13)

  1. 제어 단자와 전류 입출력 단자들 중 어느 한 단자가 AC 접지되도록 연결된 트랜지스터를 포함하고 제1 기판 상에 형성되는 증폭기 회로; 및
    상기 트랜지스터의 AC 접지된 단자와 상기 제1 기판 외부의 제2 기판에 형성된 DC 전압 단자 사이를 본딩 와이어와 마이크로스트립 라인으로 연결하는 고주파 접지 구조를 포함하며,
    상기 마이크로스트립 라인의 연장 길이는 상기 본딩 와이어의 등가 인덕턴스에 따라 상기 트랜지스터의 AC 접지된 단자와 상기 제2 기판에 형성된 DC 전압 단자 사이의 임피던스가 0이 되도록 결정되는 것을 특징으로 하는 전자 회로 장치.
  2. 청구항 1에 있어서, 상기 마이크로스트립 라인의 일측은 상기 제2 기판 상의 DC 전압 단자에 전기적으로 연결되고,
    상기 본딩 와이어는, 상기 제1 기판 상에 형성되고 상기 트랜지스터의 AC 접지된 단자에 연결된 본딩 패드에서, 상기 마이크로스트립 라인의 타측에 랜딩(landing)하도록 연장되는 것을 특징으로 하는 전자 회로 장치.
  3. 청구항 1에 있어서, 상기 마이크로스트립 라인의 연장 길이는
    상기 마이크로스트립 라인이, 소정의 기본 주파수 또는 고조파 주파수에서, 상기 본딩 와이어의 등가 인덕턴스에 따른 유도성 임피던스를 상쇄할 용량성 임피던스를 가지도록 결정되는 것을 특징으로 하는 전자 회로 장치.
  4. 청구항 1에 있어서, 상기 증폭기 회로는 상기 트랜지스터가 공통 소스 연결된 증폭기 회로인 것을 특징으로 하는 전자 회로 장치.
  5. 청구항 4에 있어서, 상기 제1 기판 상의 상기 트랜지스터의 AC 접지된 단자와 상기 제2 기판 상의 상기 DC 전압 단자 사이를 전기적으로 연결하는 소스 본딩 패드 및 소스 본딩 와이어를 더 포함하고,
    상기 고주파 접지 구조는 상기 소스 본딩 패드 및 상기 소스 본딩 와이어에 병렬로 형성되는 것을 특징으로 하는 전자 회로 장치.
  6. 청구항 4에 있어서, 상기 고주파 접지 구조는
    상기 제1 기판 상의 상기 트랜지스터의 AC 접지된 단자와 상기 제2 기판 상의 상기 DC 전압 단자 사이에 본딩 와이어 및 마이크로스트립 라인으로 각각 구성된 복수의 고주파 접지 구조들을 포함하는 것을 특징으로 하는 전자 회로 장치.
  7. 청구항 6에 있어서, 상기 복수의 고주파 접지 구조들의 각각은 서로 다른 주파수에 대응하며,
    상기 마이크로스트립 라인의 연장 길이는 서로 다른 주파수에서 상기 본딩 와이어의 등가 인덕턴스에 따른 유도성 임피던스를 상쇄할 용량성 임피던스를 가지도록 결정되는 것을 특징으로 하는 전자 회로 장치.
  8. 청구항 1에 있어서, 상기 증폭기 회로는 상기 트랜지스터가 캐스코드(cascode) 연결된 증폭기 회로인 것을 특징으로 하는 전자 회로 장치.
  9. 청구항 1에 있어서, 상기 증폭기 회로는 상기 트랜지스터가 차동쌍 연결된(differential paired) 증폭기 회로인 것을 특징으로 하는 전자 회로 장치.
  10. 청구항 1에 있어서, 상기 증폭기 회로는 상기 트랜지스터가 공통 게이트(common gate) 연결된 증폭기 회로인 것을 특징으로 하는 전자 회로 장치.
  11. 청구항 1에 있어서, 상기 증폭기 회로는 상기 트랜지스터가 공통 드레인(common drain) 연결된 증폭기 회로인 것을 특징으로 하는 전자 회로 장치.
  12. 청구항 1에 있어서, 상기 DC 전압 단자는 접지 단자 또는 전원 전압 단자인 것을 특징으로 하는 전자 회로 장치.
  13. 제어 단자와 전류 입출력 단자들 중 어느 한 단자가 AC 접지된 적어도 하나의 트랜지스터가 포함되도록 증폭기 회로가 형성된 제1 기판;
    DC 전압 단자와 마이크로스트립 라인이 형성된 제2 기판; 및
    상기 트랜지스터의 AC 접지된 단자와 상기 마이크로스트립 라인의 일단 사이에 형성되는 본딩 와이어를 포함하며,
    상기 마이크로스트립 라인의 타단은 상기 DC 전압 단자와 전기적으로 연결되고,
    상기 마이크로스트립 라인의 연장 길이는 상기 본딩 와이어의 등가 인덕턴스에 따라 상기 트랜지스터의 AC 접지된 단자와 상기 제2 기판에 형성된 DC 전압 단자 사이의 임피던스가 0이 되도록 결정되는 것을 특징으로 하는 전자 회로 장치.
KR1020150024463A 2015-02-17 2015-02-17 고주파 접지 구조와 전력 증폭기를 가지는 전자 회로 장치 KR101560522B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020150024463A KR101560522B1 (ko) 2015-02-17 2015-02-17 고주파 접지 구조와 전력 증폭기를 가지는 전자 회로 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150024463A KR101560522B1 (ko) 2015-02-17 2015-02-17 고주파 접지 구조와 전력 증폭기를 가지는 전자 회로 장치

Publications (1)

Publication Number Publication Date
KR101560522B1 true KR101560522B1 (ko) 2015-10-15

Family

ID=54357084

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150024463A KR101560522B1 (ko) 2015-02-17 2015-02-17 고주파 접지 구조와 전력 증폭기를 가지는 전자 회로 장치

Country Status (1)

Country Link
KR (1) KR101560522B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111478672A (zh) * 2020-04-10 2020-07-31 四川和芯微电子股份有限公司 射频功率放大器

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100197187B1 (ko) * 1995-04-05 1999-06-15 모리 가즈히로 고주파전력 증폭회로장치

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100197187B1 (ko) * 1995-04-05 1999-06-15 모리 가즈히로 고주파전력 증폭회로장치

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111478672A (zh) * 2020-04-10 2020-07-31 四川和芯微电子股份有限公司 射频功率放大器
CN111478672B (zh) * 2020-04-10 2024-06-11 四川和芯微电子股份有限公司 射频功率放大器

Similar Documents

Publication Publication Date Title
JP4206589B2 (ja) 分布増幅器
JP5009500B2 (ja) Ｒｆパワーデバイス及びｒｆパワートランジスタデバイスにおける直線性を改善する方法
Su et al. A 2.5-V, 1-W monolithic CMOS RF power amplifier
US6472941B2 (en) Distributed amplifier with terminating circuit capable of improving gain flatness at low frequencies
US11528012B2 (en) Active balun circuit, power amplifier circuit, and power amplifier module
Nikandish et al. Design and analysis of broadband Darlington amplifiers with bandwidth enhancement in GaAs pHEMT technology
JP2643662B2 (ja) 高出力電界効果トランジスタ増幅器
JP6136165B2 (ja) 電子回路
JP6272102B2 (ja) カスコード増幅器
KR101560522B1 (ko) 고주파 접지 구조와 전력 증폭기를 가지는 전자 회로 장치
JP2017184055A (ja) 増幅回路
US8421537B2 (en) Electronic circuit
Cao et al. A power amplifier with bandwidth expansion and linearity enhancement in 130 nm complementary metal‐oxide‐semiconductor process
Madureira et al. Design and measurement of a 2.5 GHz switched-mode CMOS power amplifier with reliability enhancement
US6400222B1 (en) Linearizer
Lee et al. A CMOS D-band low noise amplifier with 22.4 dB gain and a 3dB bandwidth of 16GHz for wireless chip to chip communication
Aikio et al. A fully integrated 13 GHz CMOS SOI stacked power amplifier for 5G wireless systems
JP5820176B2 (ja) 電子回路
JP2021090168A (ja) 電力増幅回路
JP2020129712A (ja) 電力増幅回路
JPH04287507A (ja) 電界効果トランジスタ増幅器
TWI741782B (zh) 高頻放大器
JPH06276038A (ja) 高周波低雑音増幅器
JP5752515B2 (ja) 増幅器
TWI656726B (zh) Integrated circuit structure using RF amplifier

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20180917

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20190905

Year of fee payment: 5