JP5009500B2

JP5009500B2 - Ｒｆパワーデバイス及びｒｆパワートランジスタデバイスにおける直線性を改善する方法

Info

Publication number: JP5009500B2
Application number: JP2004541592A
Authority: JP
Inventors: クレッシェンジ・ジュニア・エミル・ジェームズ
Original assignee: Cree Inc
Current assignee: Wolfspeed Inc
Priority date: 2002-09-30
Filing date: 2003-09-17
Publication date: 2012-08-22
Anticipated expiration: 2023-09-17
Also published as: WO2004032188A3; CN1701613B; AU2003275086A1; WO2004032188A2; EP1547394A2; AU2003275086A8; EP1547394A4; CN1701613A; JP2006501678A; TWI318455B; US6822321B2; EP1547394B1; TW200408128A; US20040061214A1

Description

本発明は、ＲＦ（高周波数帯域）パワートランジスタに関し、特にパッケージに収納されたＲＦパワートランジスタにおいて、出力マッチングとＲＦ及びビデオバイパス回路とを組み合わせる技術に関する。

１０ワット以上の電力を提供するＲＦパワートランジスタは、図１Ａに符号１０として全体図を示し、図１Ｂで概略図を示したように、通常、個別のデバイスとしてパッケージ化される。パッケージに収納されたトランジスタ（ＦＥＴ又はバイポーラ）は、通常、入力リード線１４をＦＥＴのゲート（又はバイポーラトランジスタの基部）に接続する入力マッチング回路１２と、出力リード線１８をＦＥＴのドレイン（又はバイポーラトランジスタのコレクタ若しくはエミッタ）に接続する出力マッチング回路１６とを含む。通常、ＦＥＴのソースは接地される。

パッケージトランジスタは、図２に図示したように、通常、プリント回路基板２０にマウントされる。プリント回路基板には、更に、トランジスタ出力をＲＦ出力に接続するマッチング回路２２、２４、及びバイアス／ＲＦダイプレクサ２６がマウントされる。ＤＣ電源は、ＲＦ及びビデオバイパス回路２８のバイアスリード線と、ダイプレクサ２６と、マッチング回路２２とを介して、トランジスタ出力リード線に接続される。こうしたプリント回路基板の二重機能は、搬送周波数での望ましいインピーダンス変換を提供し、ダイプレクサを介してデバイスにＤＣバイアス電流を投入する手段を提供する。回路は、更に、電源の接続をＲＦ及びビデオ周波数で適切にバイパスする必要がある。パッケージトランジスタからの回路の距離は、この従来のアプローチにおける制限となる。この分離は、大きな電気的遅延をもたらし、プリント回路基板において使用されるキャパシタに固有の特性によって、バイアス回路のビデオ帯域幅には不可避の制限が生じる。

本発明によれば、出力マッチング回路及びダイプレクサは、ＲＦ及びビデオバイパスネットワークと共に、トランジスタパッケージ内のパワートランジスタに統合される。これにより、回路は、トランジスタの近くに配置され、電源バイパスビデオ帯域幅が増加する。更に、パワートランジスタの直線性（忠実度）は、従来の広帯域信号用デバイスに比べて増加する。

本発明の実施において、ＲＦ及びビデオバイパスネットワークの個別多層キャパシタは、回路の誘導素子を提供するワイヤボンディングとの一体的な配置において、出力マッチング回路の（搬送波周波数での最適な特性を備えた）キャパシタと並列に接続できる。通常、ワイヤボンドは、トランジスタの寄生出力容量のリアクタンスと同等で正反対の分路誘導リアクタンスを提供するように設定される。ＲＦ出力のための追加容量も、バイアス入力を提供するか、或いは分離したバイアス入力により機能するＲＦ出力によって提供できる。

本発明及びその目的及び特徴は、図面と併せて考慮することで、以下の詳細な説明及び添付特許請求の範囲から容易に明らかとなろう。

図３及び４は、本発明の二つの実施形態による、マッチング及びバイパス回路を備えたパッケージに収納されたＲＦパワートランジスタの機能ブロック図である。二つの図において同様の符号を付した要素は、原則として同じものである。図３において、ＲＦパワートランジスタ３０は、パッケージ３１内にマウントされる。ＦＥＴトランジスタが例示されているが、上記のように、パワートランジスタはバイポーラにもできる。更に、二つ以上のトランジスタをパッケージ内にマウントし、並列に接続できる。ＦＥＴ３０のゲートは、従来技術のように、入力マッチング回路３２を介して入力リード線３４に接続されるが、ドレインは、出力マッチング回路及び一体化バイアス／ＲＦダイプレクサ３６を介して、出力リード線３８と、トランジスタにＤＣバイアス電流を提供するバイアスリード線４２とに接続される。図２に例示した従来技術の回路において、回路３６及び４０は、トランジスタからある程度の距離で、プリント回路基板上においてパッケージの外部にマウントされる。上記のように、パッケージ内での出力マッチング回路と、バイアス／ＲＦダイプレクサと、ＲＦ及びビデオバイパスネットワークとの提供は、電源バイパスビデオ帯域幅を増加させ、広帯域信号でのパワートランジスタ回路の直線性を高める。図４の機能ブロック図は、出力リード線３８がバイアスリード線としても機能することを除き、図３の回路と同様である。

図５Ａ、５Ｂは、それぞれ、ワイヤボンディングが誘導素子として利用され、個別多層キャパシタが出力マッチング及びバイパスネットワークにおいて利用される本発明の一実施形態の物理的及び電気的概略図である。図５Ａにおいて、図３の入力マッチング回路３２は、ワイヤボンド４６によってＲＦ入力３４に接続され、ワイヤボンド４８によってトランジスタ３０の基部に接続された分路キャパシタ４４を備える。出力マッチング及びバイパスネットワークは、（搬送ＲＦ周波数での最適な特性を有する）キャパシタ５０に接続され、更にワイヤボンド５２、５８、及び６０を用いてトランジスタ３０のドレインとバイアス入力リード線４２に接続された、個別多層キャパシタ５４、５６を備える。代表的な実施形態において、ワイヤボンド５２は、トランジスタの寄生出力容量と共振するのに必要な特定の値のインダクタンスを備える。この小さな値は、最適なビデオバイパスをサポートする。同様に、ＲＦ出力リード線３８は、ワイヤボンド６２を用いてドレインに接続される。

図５Ｂは、ワイヤボンド図５Ａの回路の電気的概略図であり、ワイヤボンドは、集中素子図において誘導素子として例示されている。

図６Ａ、６Ｂは、図５Ａ、５Ｂの実施形態に類似した本発明の別の実施形態の物理的及び電気的概略図であり、ＲＦ出力リード線３８及びトランジスタのドレイン３０を分路して接地する個別キャパシタ６４が追加され、出力マッチングネットワークにおいて誘導素子として機能するワイヤボンド６２、６６を備える。

図７Ａ、７Ｂは、図５Ａ、５Ｂの実施形態に類似した物理的及び電気的概略図だが、分離したバイアス入力リード線４２を利用しない。ＲＦ出力リード線３８は、バイアス入力としても機能する。同様に、図８Ａ、８Ｂは、図６Ａ、６Ｂの実施形態に対応するが、ここでも、分離バイアス入力は提供されず、ＲＦ出力３８は、バイアス入力として機能する。

図９は、７０で図示した従来デバイスと、７２で図示した本発明によるデバイスとに関する、低周波数でトランジスタのドレインにおいて見られたインピーダンスの動作周波数に対するプロットである。デジタル通信信号による通常の電力増幅用途において、トランジスタから流れる電流は、ＲＦ（又はマイクロ波）周波数成分と、ビデオ周波数成分とを含む。理想的な状況において、ドレインには、ビデオ周波数の範囲においてインピーダンスゼロの完全な電源又は完全にＲＦバイパスされた電源が提供される。高電流電源をドレインに接続する一般的なアプローチでは、搬送波周波数で１／４波長となるように選択される場合がある導体又は高インピーダンス伝送線を、電源末端又は接続部のキャパシタバイパスアレイと共に使用する。このキャパシタアレイは、理想的なキャパシタに近付けることを意図したものだが、しかしながら、実際の物理的バイパスキャパシタは、固有の内部抵抗と内部インダクタンスとを有する。したがって、通常のバイパスキャパシタアレイでは、トランジスタの最も近くに、搬送周波数での優れた特性を備えた小さなキャパシタを挿入し、（低いビデオ周波数での最適な性能を備えた）大きなキャパシタは、電源の近くにする。バイパスキャパシタ間には必然的に有限の距離が存在し、短い電気的接続も、誘導的特性を有する。実際の物理的キャパシタでは、ＲＦバイパスキャパシタアレイにおける不可避の共振が存在する。低いビデオ周波数インピーダンス（通常、１オーム）が望ましいものの、共振周波数においては、数十オームまで増加する場合が多い。本発明は、図９に例示したように、第一の有意な共振の周波数を高める一方で、回路の搬送波周波数特性を劣化させない。ここでは、従来の回路の第一の共振は約５０ＭＨｚだが、本発明による回路は、第一の共振を約１２５ＭＨｚに高めている。現在のデジタル通信に対する電力増幅の用途では、数十ＭＨｚまでの非常に低いバイアス回路インピーダンスが求められ、こうした回路のインピーダンスは第一の共振周波数の１／４において大幅な増加を示すことから、こうした回路における共振は、１００ＭＨｚ以上の周波数にする必要がある。

図１０は、本発明による回路に対する従来の回路の複素インピーダンスをスミスチャート上で図示している。あらゆる有意の寄生効果を有する回路モデルの第一の共振は、従来の回路では５２ＭＨｚとなり、本発明による回路では１２７ＭＨｚとなることは明らかである。この二倍を上回る改善は、新たな将来のデジタル通信用途にとって特に意義のあるものであり、こうしたデジタル通信用途において、従来の回路の低い共振は、出力信号におけるＡＭ／ＰＭ歪み及びＡＭ／ＡＭ歪みをもたらす。このような有害な影響は、こうした新しいシステムにとって重要なプリディストーション等の増幅器直線性増強技術の能力を低下させる。しかしながら、本発明によって、ＲＦ電力増幅器は、こうした新技術において実用的なものとなる。

図１１は、バイアスリード線が分離リードではなく、ＲＦ出力リード線に含まれるＲＦ電力増幅器の実施形態での、周波数に対するインピーダンスのプロットである。ここでは、不要である余分な共振を導入可能な二つのＲＦバイパスキャパシタネットワーク（パッケージの内部及び外部）が存在する。図１１に図示したように、追加の共振７４は、インピーダンスプロット７２における瘤として、更に、図１２のスミスチャート表現において余分な円として持ち込まれている。図１２からは、余分な共振が１００ＭＨｚより上で持ち込まれているものの、この単一リード線による代替方法は、５２ＭＨｚでの共振を有する従来の設計より優れていることが確認できる。更に、より大きな結合バイパスキャパシタンスが存在することから、インピーダンスの大きさは、低い周波数において低減されている。

従来のパワートランジスタ出力マッチング回路内に存在する既存のＲＦバイパスキャパシタに電源ビデオバイパスキャパシタネットワークが統合されたＲＦ電力増幅器のいくつかの実施形態を示した。分路共振素子の総キャパシタンスは、これにより、ＲＦ及びビデオ周波数の両方で機能する多重キャパシタネットワークの使用を介して、従来技術に比べて少なくとも十倍増加する。前述したように、本発明は、シリコン及びＩＩＩ−Ｖ材料の両方で、ＦＥＴ及びバイポーラトランジスタに応用可能であり、本発明は、単一のトランジスタ、或いは単一のパッケージ内で並列に動作する複数のトランジスタに応用可能である。

以上、本発明について特定の実施形態を参照して説明してきたが、説明は、本発明の例示であり、本発明を限定するものとして解釈されるべきではない。他の様々な適用例及び変形例は、付記した特許請求の範囲によって画定される本発明の本来の趣旨及び範囲から逸脱することなく、当業者によって想到され得よう。

パッケージに収納されたＲＦパワートランジスタの斜視図である。パッケージに収納されたＲＦパワートランジスタの機能ブロック図である。従来技術による、ＤＣ電源用のマッチング回路及びバイアスリード線ＲＦバイパス回路と共にプリント回路基板にマウントされた図１のパッケージに収納されたＲＦトランジスタの機能ブロック図である。本発明の実施形態による、マッチング及びバイパス回路を備えたパッケージに収納されたＲＦパワートランジスタの機能ブロック図である。本発明の別の実施形態による、マッチング及びバイパス回路を備えたパッケージに収納されたＲＦパワートランジスタの機能ブロック図である。本発明の一実施形態による、ＲＦパワートランジスタの物理的及び電気的概略図である。本発明の一実施形態による、ＲＦパワートランジスタの物理的及び電気的概略図である。本発明の別の実施形態による、ＲＦパワートランジスタの物理的及び電気的概略図である。本発明の別の実施形態による、ＲＦパワートランジスタの物理的及び電気的概略図である。本発明の別の実施形態による、ＲＦパワートランジスタの物理的及び電気的概略図である。本発明の別の実施形態による、ＲＦパワートランジスタの物理的及び電気的概略図である。本発明の別の実施形態による、ＲＦパワートランジスタの物理的及び電気的概略図である。本発明の別の実施形態による、ＲＦパワートランジスタの物理的及び電気的概略図である。従来のＲＦパワートランジスタ及び本発明の実施形態によるＲＦパワートランジスタでの周波数に対するインピーダンスをプロットしたグラフである。図９において使用したトランジスタでのスミスチャート上の複素インピーダンスを示す説明図である。従来のＲＦパワートランジスタ及び本発明の別の実施形態によるＲＦパワートランジスタでの周波数に対するインピーダンスをプロットしたグラフである。図１１において使用したトランジスタでのスミスチャート上の複素インピーダンスを示す説明図である。

Claims

ａ）少なくとも一つのトランジスタと、
ｂ）前記トランジスタに結合されたＲＦ信号入力リード線と、
ｃ）前記トランジスタに結合された接地端子と、
ｄ）前記トランジスタに結合されたＲＦ信号出力リード線と、
ｅ）前記ＲＦ信号出力リード線に結合された出力マッチング回路であって前記トランジスタが該出力マッチング回路を介して前記ＲＦ信号出力リード線に結合された出力マッチング回路、および該出力マッチング回路を介して前記ＲＦ信号出力リード線に結合されたＲＦ及びビデオバイパス回路と、
ｆ）要素ａ）及びｅ）を収容するパッケージで、要素ｂ）、ｃ）、及びｄ）が前記パッケージから延出された状態となるパッケージと、
ｇ）前記ＲＦ及びビデオバイパス回路に結合され、前記パッケージから延出したバイアスリード線と、
を備えた、パッケージに収納されたＲＦパワーデバイス。
ａ）少なくとも一つのトランジスタと、
ｂ）前記トランジスタに結合されたＲＦ信号入力リード線と、
ｃ）前記トランジスタに結合された接地端子と、
ｄ）前記トランジスタに結合されたＲＦ信号出力リード線と、
ｅ）前記ＲＦ信号出力リード線に結合された出力マッチング回路であって前記トランジスタが該出力マッチング回路を介して前記ＲＦ信号出力リード線に結合された出力マッチング回路、および該出力マッチング回路を介して前記ＲＦ信号出力リード線に結合されたＲＦ及びビデオバイパス回路と、
ｆ）要素ａ）及びｅ）を収容するパッケージで、要素ｂ）、ｃ）、及びｄ）が前記パッケージから延出された状態となるパッケージと、
ｇ）前記ＲＦ及びビデオバイパス回路を介して前記トランジスタにＤＣバイアス電圧を印加するためのバイアスリード線とを備え、前記ＲＦ信号出力リード線と前記バイアスリード線は兼用されているパッケージに収納されたＲＦパワーデバイス。
前記ＲＦ及びビデオバイパス回路は、少なくとも一つの個別キャパシタと、前記個別キャパシタを前記トランジスタに結合するワイヤボンディングとを備え、前記ワイヤボンディングは、前記ＲＦバイパス回路においてインダクタンスを提供する請求項１記載のパッケージに収納されたＲＦパワーデバイス。
前記出力マッチング回路は、接地に直列で接続された誘導素子及び容量素子を、ワイヤボンディングによって前記容量素子と並列に接続された少なくとも一つの個別キャパシタと共に含む請求項３記載のパッケージに収納されたＲＦパワーデバイス。
前記少なくとも一つの個別キャパシタは、複数の個別多層キャパシタを備える請求項４記載のパッケージに収納されたＲＦパワーデバイス。
前記ＲＦ及びビデオバイパス回路は、少なくとも一つの個別キャパシタと、前記個別キャパシタを前記トランジスタに結合するワイヤボンディングとを備え、前記ワイヤボンディングは、前記ＲＦバイパス回路においてインダクタンスを備える請求項１記載のパッケージに収納されたＲＦパワーデバイス。
前記出力マッチング回路は、接地に直列で接続された誘導素子及び容量素子を、ワイヤボンディングによって前記容量素子と並列に接続された少なくとも一つの個別キャパシタと共に含む請求項６記載のパッケージに収納されたＲＦパワーデバイス。
前記少なくとも一つの個別キャパシタは、複数のキャパシタを備える請求項７記載のパッケージに収納されたＲＦパワーデバイス。
前記少なくとも一つのトランジスタは、ＦＥＴを備える請求項１記載のパッケージに収納されたＲＦパワーデバイス。
前記少なくとも一つのトランジスタは、バイポーラトランジスタを備える請求項１記載のパッケージに収納されたＲＦパワーデバイス。
前記少なくとも一つのトランジスタは、複数のトランジスタを備える請求項１記載のパッケージに収納されたＲＦパワーデバイス。
ａ）少なくとも一つのＲＦパワートランジスタをハウジング内に提供するステップと、
ｂ）前記ハウジングから延出し、前記トランジスタに電気的に結合されたＲＦ信号入力リード線及びＲＦ信号出力リード線を提供するステップと、
ｃ）前記ＲＦ信号出力リード線に結合された出力マッチング回路であって前記トランジスタが該出力マッチング回路を介して前記ＲＦ信号出力リード線に結合された出力マッチング回路を前記ハウジング内に提供するステップと、
ｄ）前記出力マッチング回路を介して前記ＲＦ信号出力リード線に接続され、ＤＣ電力を前記トランジスタに供給する時、ＲＦ及びビデオ電流がＤＣ電源へ流れるのを防止するＲＦ及びビデオバイパス回路であって前記トランジスタが該出力マッチング回路を介して結合されたＲＦ及びビデオバイパス回路を前記ハウジング内に提供するステップと、
ｅ）前記ハウジングから延出し、前記トランジスタ、前記ＲＦおよびビデオバイパス回路に接続されて前記ＤＣ電源を供給するバイアスリード線を提供するステップと
を備え、前記ＲＦ信号出力リード線と前記バイアスリード線は兼用されている広帯域ＲＦパワートランジスタデバイスにおける直線性を改善する方法。
ステップｄ）の前記ＲＦ及びビデオバイパス回路は、少なくとも一つの個別キャパシタと、前記個別キャパシタを前記トランジスタに結合するワイヤボンディングとを備え、前記ワイヤボンディングは、前記ＲＦバイパス回路においてインダクタンスを提供する請求項１２記載の方法。
ステップｃ）の前記出力マッチング回路は、接地に直列で接続された誘導素子及び容量素子を、ワイヤボンディングによって前記容量素子と並列に接続された少なくとも一つの個別キャパシタと共に含む請求項１３記載の方法。
ステップｄ）の前記少なくとも一つの個別キャパシタは、複数のキャパシタを備える請求項１４記載の方法。
ステップｄ）の前記ＲＦバイパス回路は、少なくとも一つの個別キャパシタと、前記個別キャパシタを前記トランジスタに結合するワイヤボンディングとを備え、前記ワイヤボンディングは、前記ＲＦバイパス回路においてインダクタンスを提供する請求項１２記載の方法。
ステップｃ）の前記出力マッチング回路は、接地に直列で接続された誘導素子及び容量素子を、ワイヤボンディングによって前記容量素子と並列に接続された少なくとも一つの個別キャパシタと共に含む請求項１６記載の方法。
ステップｄ）の前記少なくとも一つの個別キャパシタは、複数の個別キャパシタを備える請求項１７記載の方法。