JP2002171138A - マイクロ波電力増幅器 - Google Patents
マイクロ波電力増幅器Info
- Publication number
- JP2002171138A JP2002171138A JP2000366517A JP2000366517A JP2002171138A JP 2002171138 A JP2002171138 A JP 2002171138A JP 2000366517 A JP2000366517 A JP 2000366517A JP 2000366517 A JP2000366517 A JP 2000366517A JP 2002171138 A JP2002171138 A JP 2002171138A
- Authority
- JP
- Japan
- Prior art keywords
- difference frequency
- circuit
- power amplifier
- microwave power
- short circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/60—Amplifiers in which coupling networks have distributed constants, e.g. with waveguide resonators
- H03F3/601—Amplifiers in which coupling networks have distributed constants, e.g. with waveguide resonators using FET's, e.g. GaAs FET's
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49175—Parallel arrangements
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2200/00—Indexing scheme relating to amplifiers
- H03F2200/246—A series resonance being added in shunt in the input circuit, e.g. base, gate, of an amplifier stage, e.g. as a trap
Abstract
周波数の間隔が大きくなっても、歪み特性の劣化を防止
する。 【解決手段】マイクロ波電力増幅器は、ソースが接地さ
れたFET1と、FET1のドレイン側に接続され、キ
ャリア周波数相互間の差周波数で短絡する第1の差周波
短絡回路201と、FET1のゲート側に接続され、キ
ャリア周波数相互間の差周波数で短絡する第2の差周波
短絡回路202と、を備える。第2の差周波短絡回路2
02は、FET1のゲート電極端子2に接続されたボン
ディングワイヤー30と、一端においてボンディングワ
イヤー30に接続され、他端において接地されているキ
ャパシタ29と、からなる。
Description
幅器に関し、より詳細には、複数のキャリア周波数を含
むマイクロ波信号を増幅するマイクロ波電力増幅器に関
する。
または基地局用のマイクロ波電力増幅器における増幅素
子としてGaAs電界効果トランジスタ(以後、電界効
果トランジスタを「FET」と呼ぶ)がよく用いられ
る。
の小型化及び低消費電力化のために、高出力かつ高効率
の特性が要求される。さらに、情報の大容量化に伴い、
多数の信号を同時に増幅する機能が必要となる。そのた
めに、他のチャンネルに悪影響を与えることを防止する
ために、相互変調歪みが少なく、線形性に優れたマイク
ロ波電力増幅器が求められる。
に入力されると、マイクロ波電力増幅器の非線形性によ
り、相互変調歪み成分以外に、入力信号の周波数差に等
しい周波数において、2次歪み電力成分が現れる。
増幅素子としてのFETが並列に多フィンガ−状に配置
され、あるいは、複数のFETチップを並列に合成し
て、ゲ−ト幅を増大させることにより、高出力化が図ら
れている。
増幅器においては、低周波インピ−ダンスがある程度高
くなると、入力信号の周波数差に等しい周波数において
現れる2次歪み電圧成分が増大し、再度、FETのドレ
イン端で出力信号とミキシングを起こし、マイクロ波電
力増幅器自身が持っている歪み特性以上に、相互変調歪
みを悪化させる。このため、FETの線形性が有効に利
用されない。
ら、パッケージ内部で並列動作する複数のFETを整合
する内部整合型が一般的である。このような高出力FE
Tに多数のキャリア周波数を含むマイクロ波信号を入力
した場合、キャリア周波数の差周波数による2次歪み成
分が相互変調歪みを悪化させる現象が生じる。
公報第3060981号(特開平10−233638号
公報)には、増幅するマイクロ波信号に多数のキャリア
周波数が含まれる場合であっても、歪み特性の劣化を防
止することができるマイクロ波電力増幅器が記載されて
いる。
波電力増幅器の回路図であり、図7はその具体例を示す
構成図である。
幅器は、信号入力端子77と、信号入力端子77から入
力された信号をパッケージ70に伝送する入力伝送線路
71と、信号入力端子77と入力伝送線路71との間に
接続され、信号中の直流成分をカットするDCカット用
キャパシタ76と、パッケージ70の内部に配置されて
いるFET61のゲートにバイアス電圧を印加するため
のゲートバイアス印加端子75と、ゲートバイアス印加
端子75に接続され、ゲートバイアス印加端子75を介
して印加されたゲートバイアス電圧をFET61に伝送
するゲートバイアス回路用1/4波長線路73と、ゲー
トバイアス回路用1/4波長線路73と入力伝送線路7
1との間に接続されたゲート保護抵抗72と、ゲートバ
イアス回路用1/4波長線路73と接地86との間に接
続されたゲートバイアス回路RF終端キャパシタ74
と、パッケージ10から出力される出力信号を出力する
信号出力端子83と、パッケージ70から出力される出
力信号を信号出力端子83に伝送する出力伝送線路78
と、出力伝送線路78と信号出力端子83との間に接続
され、出力信号から直流成分をカットするDCカット用
キャパシタ82と、FET61のドレインにバイアス電
圧を印加するためのドレインバイアス印加端子81と、
ドレインバイアス印加端子81に接続され、ドレインバ
イアス印加端子81を介して印加されたドレインバイア
ス電圧をFET61に伝送するドレインバイアス回路用
1/4波長線路79と、ドレインバイアス回路用1/4
波長線路79と接地87との間に接続されたドレインバ
イアス回路RF終端キャパシタ80と、を備えている。
ている上述のFET61と、FET61のゲートが接続
されているゲート電極端子62と、FET61のドレイ
ンが接続されているドレイン電極端子63と、入力伝送
線路71とゲート電極端子62との間に接続されている
パッケージ入力端子リード部68と、パッケージ入力端
子リード部68とゲート電極端子62との間に接続され
ている入力整合回路66と、ドレイン電極端子63と出
力伝送線路78との間に接続されているパッケージ出力
端子リード部69と、ドレイン電極端子63とパッケー
ジ出力端子リード部69との間に接続されている出力整
合回路67と、ドレイン電極端子63に一端が接続され
ている出力側差周波短絡インダクタ65と、一端が出力
側差周波短絡インダクタ65に、他端が接地85されて
いる出力側差周波短絡キャパシタ64と、を備えてい
る。
差周波短絡キャパシタ64とは、マイクロ波に含まれる
キャリア周波数相互間の差周波数で短絡する差周波短絡
回路を形成している。
1/4波長線路73と、ゲート保護抵抗72と、ゲート
バイアス回路RF終端キャパシタ74とはゲートバイア
ス回路を形成している。
の1/4波長線路79と、ドレインバイアス回路RF終
端キャパシタ80とはドレインバイアス回路を形成して
いる。
するマイクロ波電力増幅器の一具体例を示す構成図であ
る。このマイクロ波電力増幅器は、パッケージ内部で並
列動作する複数のFETを整合する内部整合型のもので
ある。
波信号を入力する入力端子90と、入力されたマイクロ
波信号を分配する分配回路91と、入力されたマイクロ
波信号をインダクタンスやキャパシタンスなどによりイ
ンピーダンス整合する整合回路92、98と、分配され
たマイクロ波信号を増幅するFETチップ93、99
と、FETチップ93、99のドレイン電極の近傍に設
けられたボンディングパターン97、101と、ボンデ
ィングパターン97、101の一端に接続され、キャリ
ア周波数の差周波数に基づく歪み成分を短絡するための
1/4波長より短いマイクロストリップ線路102、1
03及びコンデンサ104、105からなる差周波短絡
LC回路と、FETチップ93、99により増幅された
マイクロ波をインダクタンスやキャパシタンスなどによ
りインピーダンス整合する整合回路94、100と、各
整合回路94、100で整合されたマイクロ波を合成す
る合成回路95と、合成回路95で合成されたマイクロ
波を出力する出力端子96と、を備えている。
するマイクロ波増幅器に、複数のキャリア周波数を含む
マイクロ波が入力されると、キャリア周波数の差周波数
による歪み成分が発生する。この歪み成分は、例えば、
マイクロ波が異なるキャリア周波数f1及びf2を含む
ものである場合、キャリア周波数f1とf2との差の絶
対値|f1−f2|を周波数とするものであり、この差
周数数により、2次歪み成分が増大し、相互変調歪みを
増大させる原因となる。
器においては、マイクロストリップ線路102、103
及びコンデンサ104、105からなる差周波短絡LC
回路の共振によりインピーダンスを低下させ、差周波歪
み成分をGNDに吸収することにより、差周波歪み成分
を平滑し、キャリア周波数の差周波数による歪みを少な
くしていた。
のマイクロ波電力増幅器は、高出力特性にしようとする
と、次のような問題があった。
にするためには、上記のように、通常、FET61のゲ
ート幅を増大する。しかしながら、ゲート幅を増大する
と、FET61の出力が増加するので、これに伴って、
各キャリア周波数の差周波数による歪み成分も増大す
る。
おいては、FET61のドレイン電極63の近傍に、差
周波短絡インダクタ65及び差周波短絡キャパシタ64
からなる差周波短絡回路を接続したとしても、入力キャ
リア周波数の間隔が大きくなるにつれて、相互変調歪み
が劣化することが判明した。
波数間隔及び帯域幅の広帯域化が要求されているが、上
記のような問題点により、キャリア周波数の間隔を大き
くすることは極めて困難であった。
ETチップ61のドレイン電極63の近傍に差周波短絡
回路を接続した従来のマイクロ波電力増幅器において、
2波信号(f1、f2)を入力したときの3次相互変調
歪み(IM3=2f1−f2)を評価した結果を示す。
1GHz、f2=2.105GHzの5MHz離れの2
波信号を入力したときのIM3を示し、白丸(○)は、
f1=2.1GHz、f1=2.120GHzの20M
Hz離れの2波信号を入力したときのIM3を示す。
れの2波信号を入力したときのIM3(○)は、5MH
z離れの2波信号を入力したときのIM3(●)より
も、約5dB劣化してしまっている。
傍に差周波短絡回路を接続して充分に低周波インピーダ
ンスを低下させているにも拘わらず、入力キャリア周波
数の間隔が大きくなるにつれて相互変調歪みが劣化す
る。
より発生するキャリア周波数の間隔に相当する差周波成
分はドレイン電極近傍に接続した差周波短絡回路で短絡
されているにもかかわらず、ゲート幅を増大させたこと
により無視できなくなったFET61の入力側の非線形
性から生じるキャリア周波数の差周波数成分が相互変調
歪みを悪化させているためと考えられる。
れたものであり、入力キャリア周波数の間隔が大きくな
っても、歪み特性が劣化しないマイクロ波電力増幅器を
提供することを目的とする。
め、本発明は、異なる複数のキャリア周波数を含むマイ
クロ波信号を能動素子を用いて増幅するマイクロ波電力
増幅器であって、ソースが接地された電界効果トランジ
スタと、電界効果トランジスタのドレイン側に接続さ
れ、キャリア周波数相互間の差周波数で短絡する第1の
差周波短絡回路と、電界効果トランジスタのゲート側に
接続され、キャリア周波数相互間の差周波数で短絡する
第2の差周波短絡回路と、を備えるマイクロ波電力増幅
器を提供する。
ては、電界効果トランジスタのドレイン側に第1の差周
波短絡回路を接続するのみならず、電界効果トランジス
タのゲート側にも第2の差周波短絡回路を接続する。こ
れにより、電界効果トランジスタの出力側ばかりでな
く、電界効果トランジスタの入力側で発生するキャリア
周波数の差周波成分を短絡で終端することにより、相互
変調歪みへの影響を除去することができる。
果トランジスタのドレインに接続されたインダクタと、
一端においてインダクタに接続され、他端において接地
されているキャパシタと、から構成することができる。
例えば、電界効果トランジスタのゲートに接続されたイ
ンダクタと、一端においてインダクタに接続され、他端
において接地されているキャパシタと、から構成するこ
とができる。
第3差周波短絡回路から構成することができる。この場
合、第3差周波短絡回路の各々は、電界効果トランジス
タのドレインに接続されたインダクタと、一端において
インダクタに接続され、他端において接地されているキ
ャパシタと、から構成することができ、第3差周波短絡
回路におけるインダクタのインダクタンス及びキャパシ
タの容量は、第3差周波短絡回路が、差周波数におい
て、相互に共振するように設定される。
差周波短絡回路から構成することができる。この場合、
第3差周波短絡回路の各々は、電界効果トランジスタの
ドレインに接続されたインダクタと、一端においてイン
ダクタに接続され、他端において接地されているキャパ
シタと、から構成することができ、第3差周波短絡回路
におけるインダクタのインダクタンス及びキャパシタの
容量は、第3差周波短絡回路が、差周波数において、相
互に共振するように設定される。
インダクタは、例えば、ボンディングワイヤーから構成
することができる。
成するキャパシタは積層セラミックコンデンサから構成
することができる。
係るマイクロ波電力増幅器の回路図であり、図2は、図
1に示したような回路構成を有するマイクロ波電力増幅
器の一具体例を示す構成図である。
イクロ波電力増幅器は、信号入力端子17と、信号入力
端子17から入力された信号をパッケージ10に伝送す
る入力伝送線路11と、信号入力端子17と入力伝送線
路11との間に接続され、信号中の直流成分をカットす
るDCカット用キャパシタ16と、パッケージ10の内
部に配置されているFET1のゲートにバイアス電圧を
印加するためのゲートバイアス印加端子15と、ゲート
バイアス印加端子15に接続され、ゲートバイアス印加
端子15を介して印加されたゲートバイアス電圧をFE
T1に伝送するゲートバイアス回路用1/4波長線路1
3と、ゲートバイアス回路用1/4波長線路13と入力
伝送線路11との間に接続されたゲート保護抵抗12
と、ゲートバイアス回路用1/4波長線路13と接地2
6との間に接続されたゲートバイアス回路RF終端キャ
パシタ14と、パッケージ10から出力される出力信号
を出力する信号出力端子23と、パッケージ10から出
力される出力信号を信号出力端子23に伝送する出力伝
送線路18と、出力伝送線路18と信号出力端子23と
の間に接続され、出力信号から直流成分をカットするD
Cカット用キャパシタ22と、FET1のドレインにバ
イアス電圧を印加するためのドレインバイアス印加端子
21と、ドレインバイアス印加端子21に接続され、ド
レインバイアス印加端子21を介して印加されたドレイ
ンバイアス電圧をFET1に伝送するドレインバイアス
回路用1/4波長線路19と、ドレインバイアス回路用
1/4波長線路19と接地27との間に接続されたドレ
インバイアス回路RF終端キャパシタ20と、を備えて
いる。
ている上述のFET1と、FET1のゲートが接続され
ているゲート電極端子2と、FET1のドレインが接続
されているドレイン電極端子3と、入力伝送線路11と
ゲート電極端子2との間に接続されているパッケージ入
力端子リード部8と、パッケージ入力端子リード部8と
ゲート電極端子2との間に接続されている入力整合回路
6と、ドレイン電極端子3と出力伝送線路18との間に
接続されているパッケージ出力端子リード部9と、ドレ
イン電極端子3とパッケージ出力端子リード部9との間
に接続されている出力整合回路7と、ドレイン電極端子
3に接続されている第1の差周波短絡回路201と、ゲ
ート電極端子2に接続されている第2の差周波短絡回路
202と、を備えている。
のドレイン電極端子3に接続された出力側差周波短絡イ
ンダクタとしてのボンディングワイヤー5と、一端にお
いてボンディングワイヤー5に接続され、他端において
接地25されている出力側差周波短絡キャパシタ4と、
からなっている。
のゲート電極端子2に接続された入力側差周波短絡イン
ダクタとしてのボンディングワイヤー30、一端におい
てボンディングワイヤー30に接続され、他端において
接地28されている入力側差周波短絡キャパシタ29
と、からなっている。
周波短絡回路202は、信号入力端子17を介してパッ
ケージ10に入力されるマイクロ波信号に含まれるキャ
リア周波数相互間の差周波数で短絡するように構成され
ている。
/4波長線路13と、ゲート保護抵抗12と、ゲートバ
イアス回路RF終端キャパシタ14とはゲートバイアス
回路を形成している。
1/4波長線路19と、ドレインバイアス回路RF終端
キャパシタ20とはドレインバイアス回路を形成してい
る。
においては、ボンディングワイヤー5、30とキャパシ
タ4、29とから構成される差周波短絡LC回路41、
42をFET1のドレイン端子3の近傍及びゲート端子
2の近傍に接続するので、ボンディングワイヤー5、3
0を短くすることができ、ボンディングワイヤー5、3
0によるインダクタンス(L)成分による低周波インピ
ーダンスの増加を、基本波周波数に影響(損失)を与え
ることなく、抑制することができる。
短くすることができるので、マイクロ波入力信号のキャ
リア周波数間の差周波数が大きい場合であっても、低周
波インピーダンスを広帯域に低い状態で終端しているの
で、低周波インピーダンスによるマイクロ波電力増幅器
の歪み特性の劣化を抑止することができる。
1、202のインピーダンスZ1(絶対値)は、純抵抗
成分Rについては極めて小さいのでこれを無視すると、
次の式のように表すことができる。
を用いれば、(1/ωC)は無視できるので、FETの
ドレイン端あるいはゲート端から負荷側を見たときの低
周波インピーダンスはボンディングワイヤー5、30に
よるインダクタンス成分ωLが支配的となる。上述のよ
うに、ボンディングワイヤー5、30は短くすることが
できるので、このインダクタンス成分ωLも小さくする
ことができ、結果的に、第1及び第2の差周波短絡LC
回路201、202のインピーダンスZ1(絶対値)も
小さくすることができ、上述のように、低周波インピー
ダンスによるマイクロ波電力増幅器の歪み特性の劣化を
抑止することが可能になる。
ドレイン端子3の近傍及びゲート端子2の近傍にそれぞ
れ第1及び第2の差周波短絡LC回路201、202を
接続した場合、FET1のドレイン端子3及びゲート端
子2における基本波のインピーダンスはそれぞれ0.5
Ω、0.1Ω程度と非常に小さくなっている。このた
め、第1及び第2の差周波短絡LC回路201、202
のインダクタンス成分Lを小さくし、第1及び第2の差
周波短絡LC回路201、202の基本波周波数のイン
ピーダンスを下げたとしても、差周波(20MHz以
下)と基本波周波数(2GHz以上)には100倍程度
の差があるので、基本波周波数にはほとんど影響はな
く、損失にはならない。
z、入力信号間の最大の周波数差が20MHzである場
合、第1及び第2の差周波短絡LC回路201、202
におけるボンディングワイヤー5、30のインダクタン
スLとしては0.5nH、キャパシタ4、29のキャパ
シタンスCとしては1μFを選択すれば十分である。
する本実施形態に係るマイクロ波電力増幅器の一具体例
を示す構成図である。このマイクロ波電力増幅器は、パ
ッケージ内部で並列動作する複数のFETを整合する内
部整合型のものである。
力されたマイクロ波信号を増幅する複数のFETチップ
1を有するパッケージ50と、パッケージ50にマイク
ロ波入力信号を入力する入力端子リード48と、パッケ
ージ50からの出力信号を出力する出力端子リード49
と、からなっている。
ップ31と、2個の高誘電率基板37と、高誘電率基板
37の各々の上に2個ずつ設けられた入力整合用キャパ
シタ38及び39と、4個の入力側差周波短絡回路用キ
ャパシタ32と、各入力整合用キャパシタ38と各入力
側差周波短絡回路用キャパシタ32とを接続する入力側
差周波短絡回路用ボンディングワイヤー33と、各FE
Tチップ31と各入力整合用キャパシタ38とを接続す
る入力整合用ボンディングワイヤー34と、各入力整合
用キャパシタ38と39とを接続する入力整合用ボンデ
ィングワイヤー35と、入力端子リード48と各入力整
合用キャパシタ39とを接続する入力整合用ボンディン
グワイヤー36と、2個の誘電体基板45と、各誘電体
基板45上に設けられ、各FETチップ1により増幅さ
れたマイクロ波信号を負荷インピーダンスに整合するイ
ンピーダンスライン46と、各インピーダンスライン4
6に対応して設けられた2個の出力整合用キャパシタ4
7と、各FETチップ31と各インピーダンスライン4
6とを接続する出力整合用ボンディングワイヤー42
と、各インピーダンスライン46と各出力整合用キャパ
シタ47とを接続する出力整合用ボンディングワイヤー
43と、各出力整合用キャパシタ47と出力端子リード
49とを接続する出力整合用ボンディングワイヤー44
と、4個の出力側差周波短絡回路用キャパシタ40と、
各インピーダンスライン46と各出力側差周波短絡回路
用キャパシタ40とを接続する出力側差周波短絡回路用
ボンディングワイヤー41と、からなっている。
有するインダクタンスと、高誘電率基板7上に形成され
た入力整合用キャパシタ38、39は、FET31への
入力インピーダンスと基本波とを整合する整合回路を形
成している。
ては、ボンディングワイヤー33及びキャパシタ32
は、FETチップ31のゲート電極の近傍に接続され、
キャリア周波数の差周波数で短絡条件を満たすようなイ
ンダクタンスとキャパシタンスを有する差周波短絡LC
回路を形成している。
るキャパシタ32として、0.3mm角程度の大きさの
積層セラミックコンデンサを用いている。積層セラミッ
クコンデンサは、パッケージ50の内部において、入力
整合用キャパシタ38、39が設けられていない領域に
配置されている。積層セラミックコンデンサ32の下部
電極はパッケージ導体を通して接地され、上部電極はボ
ンディングワイヤー33を介して入力整合回路と電気的
に接続されている。
器においては、ボンディングワイヤー41及びキャパシ
タ40は、FETチップ31のドレイン電極の近傍に接
続され、キャリア周波数の差周波数で短絡条件を満たす
ようなインダクタンスとキャパシタンスを有する差周波
短絡LC回路を形成している。
るキャパシタ40として、積層セラミックコンデンサを
用いている。積層セラミックコンデンサは、パッケージ
50の内部において、出力整合用キャパシタ47が設け
られていない領域に配置されている。積層セラミックコ
ンデンサ40の下部電極はパッケージ導体を通して接地
され、上部電極はボンディングワイヤー41を介して出
力整合回路と電気的に接続されている。
力増幅器に2波信号(f1、f2)を入力したときの3
次相互変調歪み(IM3=2f1−f2)を評価した結
果を示す。なお、この場合のFETチップ1は600m
mの総ゲート幅を有しているものとする。
1GHz、f2=2.105GHzの5MHz離れの2
波信号を入力したときのIM3を示し、白丸(○)は、
f1=2.1GHz、f1=2.120GHzの20M
Hz離れの2波信号を入力したときのIM3を示す。
れの2波信号を入力したときのIM3(○)と5MHz
離れの2波信号を入力したときのIM3(●)とはほぼ
同等である。
とゲート電極近傍の両方に差周波短絡回路201、20
2を接続した本実施形態に係るマイクロ波電力増幅器に
よれば、入力キャリア周波数の間隔が大きくなる場合で
あっても、相互変調歪みの劣化を防止することができ
る。
でなく、FETのゲート端近傍にもボンディングワイヤ
ー30とキャパシタ29とから構成される差周波短絡回
路42を接続したことにより、FET1の出力側ばかり
でなく、FET1の入力側において発生するキャリア周
波数の差周波成分を短絡で終端し、相互変調歪みへの影
響を除去できたからである。
マイクロ波電力増幅器の安定化のために、ゲートバイア
ス回路に設けられたゲート保護抵抗12などにより、む
しろ高く設定されていた。これは、FET1の入力側で
発生する差周波歪みは出力側で発生する差周波歪みより
も小さく、これまでは無視されていたからである。この
ため、FET1の入力側で発生する差周波歪みによる影
響もこれまでは解明されていなかった。
にゲート幅を増大させたことによって、FET1の入力
側の非線形性に起因して生じる差周波歪み成分を無視す
ることがもはやできなくなった。
増幅器によれば、FET1のドレイン端近傍ばかりでな
く、FET1のゲート端近傍にもボンディングワイヤー
30とキャパシタ29とから構成される差周波短絡回路
202を接続したことにより、FET1の出力側ばかり
でなくFET1の入力側で発生するキャリア周波数の差
周波成分を短絡で終端することにより、相互変調歪みへ
の影響を除去することができる。
1、202は、パッケージ10の内部において、それぞ
れFET1のゲート及びドレイン近傍に接続されるため
に、基本波周波数帯とキャリア周波数の差周波数帯が充
分離れている場合、基本波帯域に影響なく、差周波数帯
域を広帯域に短絡に近い条件で終端できるのである。
リア周波数の間隔が大きくなっても、歪み特性の良いマ
イクロ波電力増幅器を提供することができる。
クロ波電力増幅器の回路図であり、図5は、図4に示し
たような回路構成を有するマイクロ波電力増幅器の一具
体例を示す構成図である。
回路201A及び第2の差周波短絡回路202Aの構成
が前述の第一の実施形態における第1の差周波短絡回路
201及び第2の差周波短絡回路202の構成と異なっ
ている。第1の差周波短絡回路201A及び第2の差周
波短絡回路202Aの構成が異なる点以外は、本実施形
態に係るマイクロ波電力増幅器の構成は第一の実施形態
に係るマイクロ波電力増幅器と同じである。
201Aは3個の第3差周波短絡回路としてのLC直列
共振回路からなり、LC直列共振回路の各々は、ドレイ
ン電極端子3に接続されたインダクタ5−1、5−2、
5−3と、一端においてインダクタ5−1、5−2、5
−3に接続され、他端において接地25されているキャ
パシタ4−1、4−2、4−3と、からなっている。
Aを構成するLC直列共振回路の各々は相互に並列に接
続されている。
なる共振周波数を有しているが、各LC直列共振回路に
おけるインダクタ5−1、5−2、5−3のインダクタ
ンス及びキャパシタ4−1、4−2、4−3のキャパシ
タンスは、LC直列共振回路が、信号入力端子17を介
してパッケージ10に入力されるマイクロ波信号に含ま
れるキャリア周波数相互間の差周波数において、相互に
共振するように設定されている。
絡回路202Aは3個の第3差周波短絡回路としてのL
C直列共振回路からなり、LC直列共振回路の各々は、
ゲート電極端子2に接続されたインダクタ30−1、3
0−2、30−3と、一端においてインダクタ30−
1、30−2、30−3に接続され、他端において接地
28されているキャパシタ29−1、29−2、29−
3と、からなっている。
を構成するLC直列共振回路路の各々は相互に並列に接
続されている。
なる共振周波数を有しているが、各LC直列共振回路に
おけるインダクタ30−1、30−2、30−3のイン
ダクタンス及びキャパシタ29−1、29−2、29−
3のキャパシタンスは、LC直列共振回路が、信号入力
端子17を介してパッケージ10に入力されるマイクロ
波信号に含まれるキャリア周波数相互間の差周波数にお
いて、相互に共振するように設定されている。
よれば、共振周波数の異なるボンディングワイヤー(イ
ンダクタンスL1、L2、…)とキャパシタ(キャパシ
タンスC1、C2、…)から構成される複数個のLC直
列共振回路からなる第1及び第2の差周波短絡回路20
1A、202AをFET1のドレイン電極端子3及びゲ
ート電極端子2に接続させているので、基本波周波数に
影響すなわち損失を与えることなく、より広帯域に入出
力の低周波インピーダンスを充分低い値にすることがで
きる。
ア周波数間の間隔が様々の場合であっても、低周波イン
ピーダンスを広帯域に低い状態で終端しているので、低
周波インピーダンスによるマイクロ波電力増幅器の歪み
特性の劣化を広帯域に抑止することが可能である。
するマイクロ波電力増幅器の一具体例を示す構成図であ
る。
2に示したマイクロ波電力増幅器と比較して、複数の出
力側差周波短絡回路用キャパシタ40と、出力側差周波
短絡回路用キャパシタ40の各々とインピーダンスライ
ン46とを接続する複数の出力側差周波短絡回路用ボン
ディングワイヤー41とから構成される複数個のLC直
列共振回路からなる第1の差周波短絡回路201A、並
びに、複数の入力側差周波短絡回路用キャパシタ32
と、入力側差周波短絡回路用キャパシタ32の各々と入
力整合用キャパシタ38とを接続する複数の出力側差周
波短絡回路用ボンディングワイヤー33とから構成され
る構成される複数個のLC直列共振回路からなる第2の
差周波短絡回路202Aの構成が異なっており、第1及
び第2の差周波短絡回路201A、202A以外の構成
は同じである。
いるが、各LC直列共振回路におけるボンディングワイ
ヤー41、33のインダクタンス及びキャパシタ40、
32のキャパシタンスは、LC直列共振回路が、入力端
子リード48を介してパッケージ50に入力されるマイ
クロ波信号に含まれるキャリア周波数相互間の差周波数
において、相互に共振するように設定されている。
さの積層セラミックコンデンサからなっている。
ージ50の内部において、入力整合用キャパシタ38、
39が設けられていない領域に配置され、下部電極はパ
ッケージ導体を通して接地され、上部電極はボンディン
グワイヤー33を介して入力整合回路と電気的に接続さ
れている。
るスル−ホール51を設け、その上に積層セラミックコ
ンデンサ32の下部電極を配置することも可能である。
ンサからなる。
ージ50の内部において出力整合回路が設けられてない
領域に配置され、下部電極はパッケージ導体を通して接
地され、上部電極はボンディングワイヤー41を介して
出力整合回路と電気的に接続されている。
成する誘電体基板45に裏面と導通するスル−ホール5
2を設け、その上に積層セラミックコンデンサ40を配
置することも可能である。
よれば、FET1のゲート電極端子2及びドレイン電極
端子3に共振周波数の異なるLC直列共振回路がそれぞ
れ設けられ、基本波周波数に影響すなわち損失を与える
ことなく、非常に広帯域に入出力の低周波インピーダン
スを充分に低い値にすることができる。
歪み特性の良いマイクロ波電力増幅器を提供することが
できる。
は、より高出力特性を得るために電界効果トランジスタ
のゲート幅を増大させると、電界効果トランジスタの入
力側の非線形性に起因して生じる各キャリア周波数の差
周波数による差周波歪み成分も増大していた。
力増幅器によれば、電界効果トランジスタのドレイン端
近傍ばかりでなく、電界効果トランジスタのゲート端近
傍にもインダクタンスとキャパシタンスとから構成され
る差周波短絡回路を接続したことにより、電界効果トラ
ンジスタの出力側ばかりでなく、電界効果トランジスタ
の入力側で発生するキャリア周波数の差周波成分を短絡
で終端することにより、相互変調歪みへの影響を除去す
ることができる。
ジスタのゲート及びドレイン近傍に接続されるために、
基本波周波数帯とキャリア周波数の差周波数帯が充分離
れている場合、基本波帯域に影響なく、差周波数帯域を
広帯域に短絡に近い条件で終端できる。このため、本発
明に係るマイクロ波電力増幅器によれば、入力キャリア
周波数の間隔が大きくなっても、歪み特性の劣化を防止
することができる。
増幅器の回路図である。
波電力増幅器の一具体例を示す構成図である。
特性の評価結果を示すグラフである。
増幅器の回路図である。
波電力増幅器の一具体例を示す構成図である。
波電力増幅器の一具体例を示す構成図である。
結果を示すグラフである。
Claims (7)
- 【請求項1】 異なる複数のキャリア周波数を含むマイ
クロ波信号を能動素子を用いて増幅するマイクロ波電力
増幅器であって、 ソースが接地された電界効果トランジスタと、 前記電界効果トランジスタのドレイン側に接続され、前
記キャリア周波数相互間の差周波数で短絡する第1の差
周波短絡回路と、 前記電界効果トランジスタのゲート側に接続され、前記
キャリア周波数相互間の差周波数で短絡する第2の差周
波短絡回路と、 を備えるマイクロ波電力増幅器。 - 【請求項2】 前記第1の差周波短絡回路は、 前記電界効果トランジスタのドレインに接続されたイン
ダクタと、 一端において前記インダクタに接続され、他端において
接地されているキャパシタと、 からなるものであることを特徴とする請求項1に記載の
マイクロ波電力増幅器。 - 【請求項3】 前記第2の差周波短絡回路は、 前記電界効果トランジスタのゲートに接続されたインダ
クタと、 一端において前記インダクタに接続され、他端において
接地されているキャパシタと、 からなるものであることを特徴とする請求項1に記載の
マイクロ波電力増幅器。 - 【請求項4】 前記第1の差周波短絡回路は複数の第3
差周波短絡回路からなり、 前記第3差周波短絡回路の各々は、 前記電界効果トランジスタのドレインに接続されたイン
ダクタと、 一端において前記インダクタに接続され、他端において
接地されているキャパシタと、 からなり、 前記第3差周波短絡回路における前記インダクタのイン
ダクタンス及び前記キャパシタの容量は、前記第3差周
波短絡回路が、前記差周波数において、相互に共振する
ように設定されていることを特徴とする請求項1に記載
のマイクロ波電力増幅器。 - 【請求項5】 前記第2の差周波短絡回路は複数の第3
差周波短絡回路からなり、 前記第3差周波短絡回路の各々は、 前記電界効果トランジスタのドレインに接続されたイン
ダクタと、 一端において前記インダクタに接続され、他端において
接地されているキャパシタと、 からなり、 前記第3差周波短絡回路における前記インダクタのイン
ダクタンス及び前記キャパシタの容量は、前記第3差周
波短絡回路が、前記差周波数において、相互に共振する
ように設定されていることを特徴とする請求項1に記載
のマイクロ波電力増幅器。 - 【請求項6】 前記インダクタはボンディングワイヤー
からなるものであることを特徴とする請求項2乃至5の
何れか一項に記載のマイクロ波電力増幅器。 - 【請求項7】 前記キャパシタは積層セラミックコンデ
ンサからなるものであることを特徴とする請求項2乃至
6の何れか一項に記載のマイクロ波電力増幅器。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000366517A JP2002171138A (ja) | 2000-12-01 | 2000-12-01 | マイクロ波電力増幅器 |
US09/998,686 US6614311B2 (en) | 2000-12-01 | 2001-11-29 | Micro-wave power amplifier |
TW090129775A TWI234342B (en) | 2000-12-01 | 2001-11-30 | Micro-wave power amplifier |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000366517A JP2002171138A (ja) | 2000-12-01 | 2000-12-01 | マイクロ波電力増幅器 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2002171138A true JP2002171138A (ja) | 2002-06-14 |
Family
ID=18837128
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000366517A Pending JP2002171138A (ja) | 2000-12-01 | 2000-12-01 | マイクロ波電力増幅器 |
Country Status (3)
Country | Link |
---|---|
US (1) | US6614311B2 (ja) |
JP (1) | JP2002171138A (ja) |
TW (1) | TWI234342B (ja) |
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005184838A (ja) * | 2003-12-23 | 2005-07-07 | Agere Systems Inc | バイアス回路を一体化した金属酸化膜半導体デバイス |
JP2008109227A (ja) * | 2006-10-23 | 2008-05-08 | Mitsubishi Electric Corp | 高周波電力増幅器 |
JP2012235223A (ja) * | 2011-04-28 | 2012-11-29 | Toshiba Corp | 半導体装置 |
JP2013065960A (ja) * | 2011-09-15 | 2013-04-11 | Toshiba Corp | 電力増幅装置 |
US8525594B2 (en) | 2010-06-21 | 2013-09-03 | Panasonic Corporation | Radio frequency amplifier circuit |
WO2014087479A1 (ja) * | 2012-12-04 | 2014-06-12 | 三菱電機株式会社 | 高周波電力増幅器 |
JP2015056734A (ja) * | 2013-09-11 | 2015-03-23 | 三菱電機株式会社 | 電力増幅器 |
JP2016181788A (ja) * | 2015-03-24 | 2016-10-13 | 三菱電機株式会社 | 電力増幅器 |
Families Citing this family (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004228989A (ja) * | 2003-01-23 | 2004-08-12 | Renesas Technology Corp | 半導体装置 |
US6828862B2 (en) * | 2003-03-11 | 2004-12-07 | Wiseband Communications Ltd. | RF power amplifier with low intermodulation distortion and reduced memory effect |
TWI232942B (en) * | 2003-10-03 | 2005-05-21 | Rich Wave Technology Corp | Analytical apparatus and method for power gain and loss in multi-stage RF amplifier |
KR20070050718A (ko) * | 2005-11-12 | 2007-05-16 | 삼성전자주식회사 | 메모리 효과를 최소화하는 기지국용 전력 증폭기 |
JP2007267181A (ja) * | 2006-03-29 | 2007-10-11 | Matsushita Electric Ind Co Ltd | 高周波電力送信装置 |
US8076994B2 (en) * | 2007-06-22 | 2011-12-13 | Cree, Inc. | RF power transistor packages with internal harmonic frequency reduction and methods of forming RF power transistor packages with internal harmonic frequency reduction |
US8344809B2 (en) * | 2011-05-04 | 2013-01-01 | Integra Technologies, Inc. | System and method for adjusting gain frequency response of RF power amplifier |
US8947166B2 (en) * | 2011-06-28 | 2015-02-03 | Panasonic Intellectual Property Management Co., Ltd. | Radio frequency power amplifier |
EP3113360A4 (en) * | 2014-03-21 | 2017-03-08 | Huawei Technologies Co., Ltd. | Power amplification circuit and transmitter |
EP3288183B1 (en) * | 2016-08-24 | 2021-01-13 | NXP USA, Inc. | Power transistor with harmonic control |
CN109286380A (zh) * | 2017-07-21 | 2019-01-29 | 成都华为技术有限公司 | 功率放大器 |
JP7302925B2 (ja) * | 2018-08-29 | 2023-07-04 | 住友電工デバイス・イノベーション株式会社 | 高周波増幅器 |
CN113574797B (zh) * | 2019-03-25 | 2023-10-10 | 三菱电机株式会社 | 高频半导体放大器 |
US11323079B2 (en) * | 2020-02-28 | 2022-05-03 | Qualcomm Incorporated | Stability improvement circuit for radio frequency (RF) power amplifiers |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB1558677A (en) * | 1975-08-14 | 1980-01-09 | Nippon Electric Co | Fm to am carrier converters |
US4107612A (en) * | 1976-05-05 | 1978-08-15 | Frederick Electronics Corporation | Phase locked loop exciter generator for high frequency transmitter |
US5263197A (en) * | 1991-09-20 | 1993-11-16 | Matsushita Communication Industrial Corporation Of America | Dual port oscillator for two-stage direct conversion receiver |
JP3264811B2 (ja) * | 1995-11-20 | 2002-03-11 | アルプス電気株式会社 | 電圧制御可変同調回路 |
US7265618B1 (en) | 2000-05-04 | 2007-09-04 | Matsushita Electric Industrial Co., Ltd. | RF power amplifier having high power-added efficiency |
-
2000
- 2000-12-01 JP JP2000366517A patent/JP2002171138A/ja active Pending
-
2001
- 2001-11-29 US US09/998,686 patent/US6614311B2/en not_active Expired - Lifetime
- 2001-11-30 TW TW090129775A patent/TWI234342B/zh not_active IP Right Cessation
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005184838A (ja) * | 2003-12-23 | 2005-07-07 | Agere Systems Inc | バイアス回路を一体化した金属酸化膜半導体デバイス |
JP2008109227A (ja) * | 2006-10-23 | 2008-05-08 | Mitsubishi Electric Corp | 高周波電力増幅器 |
US8525594B2 (en) | 2010-06-21 | 2013-09-03 | Panasonic Corporation | Radio frequency amplifier circuit |
JP2012235223A (ja) * | 2011-04-28 | 2012-11-29 | Toshiba Corp | 半導体装置 |
JP2013065960A (ja) * | 2011-09-15 | 2013-04-11 | Toshiba Corp | 電力増幅装置 |
US8803613B2 (en) | 2011-09-15 | 2014-08-12 | Kabushiki Kaisha Toshiba | Power amplification apparatus |
WO2014087479A1 (ja) * | 2012-12-04 | 2014-06-12 | 三菱電機株式会社 | 高周波電力増幅器 |
JP2015056734A (ja) * | 2013-09-11 | 2015-03-23 | 三菱電機株式会社 | 電力増幅器 |
JP2016181788A (ja) * | 2015-03-24 | 2016-10-13 | 三菱電機株式会社 | 電力増幅器 |
Also Published As
Publication number | Publication date |
---|---|
TWI234342B (en) | 2005-06-11 |
US6614311B2 (en) | 2003-09-02 |
US20020067212A1 (en) | 2002-06-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2002171138A (ja) | マイクロ波電力増幅器 | |
JP5009500B2 (ja) | Rfパワーデバイス及びrfパワートランジスタデバイスにおける直線性を改善する方法 | |
EP2458730B1 (en) | Radiofrequency amplifier | |
JP2005318093A (ja) | 高周波スイッチ回路 | |
US6903631B2 (en) | SAW filter and electronic device including SAW filter | |
EP2463905A1 (en) | Packaged RF transistor with special supply voltage leads | |
EP3817224B1 (en) | Rf amplifiers with input-side fractional harmonic resonator circuits | |
US20050280486A1 (en) | Transmission line and semiconductor integrated circuit device | |
US6876258B2 (en) | High-frequency amplifier and radio transmission device with circuit scale and current consumption reduced to achieve high efficiency | |
JPH11136045A (ja) | マイクロ波増幅器 | |
JP2001111364A (ja) | マイクロ波増幅器 | |
KR100335681B1 (ko) | 반도체장치 | |
US5233313A (en) | High power field effect transistor amplifier | |
JP3209168B2 (ja) | マイクロ波増幅器用バイアス回路 | |
JP3303845B2 (ja) | 内部整合型出力fet | |
JP2005287055A (ja) | 伝送線路及び半導体集積回路装置 | |
JPH1141042A (ja) | マイクロ波増幅器 | |
JP2722054B2 (ja) | 増幅器 | |
JP2994231B2 (ja) | 半導体装置 | |
JP3412292B2 (ja) | 高調波抑圧回路 | |
US6737921B2 (en) | Distributed amplifier and differential distributed amplifier | |
US7199667B2 (en) | Integrated power amplifier arrangement | |
WO2023144891A1 (ja) | 電力増幅器 | |
WO2022254875A1 (ja) | 高周波回路および通信装置 | |
US20230116432A1 (en) | Radio frequency power amplifier and method for manufacturing doherty power amplifier |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20060424 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070914 |
|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20080808 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090930 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20091006 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20100302 |