KR101601829B1 - 고출력 반도체 소자 패키지 - Google Patents

고출력 반도체 소자 패키지 Download PDF

Info

Publication number
KR101601829B1
KR101601829B1 KR1020140111075A KR20140111075A KR101601829B1 KR 101601829 B1 KR101601829 B1 KR 101601829B1 KR 1020140111075 A KR1020140111075 A KR 1020140111075A KR 20140111075 A KR20140111075 A KR 20140111075A KR 101601829 B1 KR101601829 B1 KR 101601829B1
Authority
KR
South Korea
Prior art keywords
inductor
capacitor
transistor
wire
passive element
Prior art date
Application number
KR1020140111075A
Other languages
English (en)
Other versions
KR20160024429A (ko
Inventor
서용주
조삼열
Original Assignee
알에프에이치아이씨 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 알에프에이치아이씨 주식회사 filed Critical 알에프에이치아이씨 주식회사
Priority to KR1020140111075A priority Critical patent/KR101601829B1/ko
Publication of KR20160024429A publication Critical patent/KR20160024429A/ko
Application granted granted Critical
Publication of KR101601829B1 publication Critical patent/KR101601829B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements

Abstract

반도체 소자를 위한 패키지로서, 게이트, 드레인 및 소스를 구비한 고전력 트랜지스터; 입력 리드프레임; 출력 리드프레임; 상기 입력 리드프레임과 상기 트랜지스터 사이에 연결되는 제 1 집적 수동소자; 및 상기 트랜지스터와 상기 출력 리드프레임 사이에 연결되는 제 2 집적 수동소자;를 포함하고, 상기 고전력 트랜지스터는, 입력은 상기 제 1 집적 수동소자와 제 1 와이어 인덕터를 통해 연결되고, 출력은 상기 제 2 집적 수동소자와 제 2 와이어 인덕터를 통해 연결되고, 상기 제 1 집적 수동소자는 제 1 커플링 인덕터를 통해 상기 입력 리드프레임에 연결되되, 상기 제 1 커플링 인덕터와 상기 제 1 와이어 인덕터를 직렬 연결하는 제 1 커패시터, 상기 제1 커플링 인덕터와 상기 제 1 커패시터의 연결노드에 와이어 인덕터를 통해 한 단이 연결되고 다른 한단은 접지되는 제 2 커패시터 및 상기 제 1 와이어 인덕터와 상기 제 1 커패시터의 연결노드에 한 단이 와이어 인덕터를 통해 연결되고 다른 한단은 접지되는 제 3 커패시터로 구성되고, 상기 제 2 집적 수동소자는 제 2 커플링 인덕터를 통해 상기 출력 리드프레임에 연결되되, 상기 제 2 커플링 인덕터와 상기 제 2 와이어 인덕터를 직렬 연결하는 제 4 커패시터, 상기 제 2 커플링 인덕터와 상기 제 4 커패시터의 연결노드에 와이어 인덕터를 통해 한 단이 연결되고 다른 한단은 접지되는 제 5 커패시터 및 상기 제 2 와이어 인덕터와 상기 제 2 커패시터의 연결노드에 와이어 인덕터를 통해 한 단이 연결되고 다른 한단은 접지되는 제 6 커패시터로 구성되는 것을 특징으로 하는 고출력 반도체 소자 패키지.

Description

고출력 반도체 소자 패키지{SEMICONDUCTOR PACKAGE FOR HIGH POWER TRANSISTOR}
본 발명은 고출력 반도체 소자 패키지에 관한 것으로, 특히 트랜지스터의 입력 리드프레임 및 출력 리드프레임에 집적 수동소자를 사용하여 트랜지스터의 커플링 및 동작 주파수 증가에 따른 정합 회로 성능 변동을 최소화함으로써, 트랜지스터 소자 및 패키지의 성능변화를 최소화고 안정적 동작과 출력 특성 및 효율을 개선할 수 있도록 하는 고출력 반도체 소자 패키지에 관한 것이다.
RF 전력 트랜지스터 소자는 고출력을 제공하기 위해, 각 드레인 단부에 정량화된 폭과 길이를 갖는 단위소자를 병렬로 연결한 구조를 갖는다. 종래 RF 전력 트랜지스터는 각각의 단위소자에 직접 특정 목적을 가지는 정합 회로를 연결하여 구성하였다. 각 단위소자의 한 부분으로서 정합 회로를 구성하는 경우 단위소자 주변에 연결되어 있어 동작 주파수가 증가할수록 근접 단위 소자로의 커플링에 의한 동작 불안정성이 야기 된다.
일반적으로 반도체 소자 패키지의 내부 정합용으로 사용되는 인덕터와 커패시터는 특유의 자기 공진 주파수를 가지고 있는데, 일반적으로 이러한 커패시터 및 인덕터의 자기 공진 주파수는 3GHz부터 수 GHz로 알려져 있다. 이러한 자기 공진 주파수는 동작 주파수가 증가함에 따라 이 소자들이 트랜지스터의 대역확장과 성능 개선에 제한이 된다. 또한 패키지 내에 존재하는 다른 트랜지스터 단위소자에 대하여 주파수 피드백 경로(lower frequency feedback path)를 생성시켜 트랜지스터 단위 소자 동작의 안정성에도 영향을 미친다. 한편, 트랜지스터의 개별 소자는 고유의 비선형 성분들(Inherent non-liner components)이 원인이 되는 성능 변동으로 인해 비선형 성분에 해당하는 고조파를 발생시킨다. 이 성분들은 여분의 전력을 소비하며 트랜지스터 소자의 특성에 영향을 주기 때문에 이러한 고조파 성분들을 제어하거나 활용하기 위한 내부 정합(Internal matching) 및 억압방법(Suppression topology)이 적용된다. 그러나 특정 자기 공진 주파수를 갖는 기존의 인덕터와 커패시터를 사용하여 내부정합을 구현할 경우 동작 주파수의 2배 및 3배 크기의 주파수를 갖는 비선형 주파수 성분인 2차, 3차 고조파에 대하여 인덕터 및 커패시터의 주파수 특성 변동으로 인해 효과적인 고조파 제어가 어려워 내부 적합 및 고조파 억압이 어렵다는 문제가 있었다.
한국특허공개 10-2007-0014087
본 발명은 상기의 문제를 해결하기 위한 것으로, 본 발명에 따른 고출력 반도체 소자 패키지는, 트랜지스터의 입력 리드프레임 및 출력 리드프레임에 집적 수동소자를 사용함으로써, 트랜지스터의 커플링 및 동작 주파수의 증가에 따른 정합 회로 성능의 변동을 최소화하여 트랜지스터 소자 및 패키지의 성능 변화를 최소화하는 것을 목적으로 한다.
본 발명의 실시예에 따른 고출력 반도체 소자 패키지는, 집적 수동소자로서 전송선로를 사용함으로써 전송선로를 구성하는 물질의 유전율 조정과 함께 전송선로의 길이와 폭을 변화시켜 트랜지스터의 동작대역, 출력 및 효율을 개선시키는 것을 목적으로 한다.
상기의 목적을 달성하기 위하여, 본 발명에 따른 고출력 반도체 소자 패키지는, 반도체 소자를 위한 패키지로서, 게이트, 드레인 및 소스를 구비한 고 전력 트랜지스터; 입력 리드프레임; 출력 리드프레임; 상기 입력 리드프레임과 상기 트랜지스터 사이에 연결되는 제 1 집적 수동소자; 및 상기 트랜지스터와 상기 출력 리드프레임 사이에 연결되는 제 2 집적 수동소자;를 포함하고, 상기 고전력 트랜지스터는, 입력은 상기 제 1 집적 수동소자와 제 1 와이어 인덕터를 통해 연결되고, 출력은 상기 제 2 집적 수동소자와 제 2 와이어 인덕터를 통해 연결되고, 상기 제 1 집적 수동소자는 제 1 커플링 인덕터를 통해 상기 입력 리드프레임에 연결되되, 상기 제 1 커플링 인덕터와 상기 제 1 와이어 인덕터를 직렬 연결하는 제 1 커패시터, 상기 제1 커플링 인덕터와 상기 제 1 커패시터의 연결노드에 와이어 인덕터를 통해 한 단이 연결되고 다른 한단은 접지되는 제 2 커패시터 및 상기 제 1 와이어 인덕터와 상기 제 1 커패시터의 연결노드에 한 단이 와이어 인덕터를 통해 연결되고 다른 한단은 접지되는 제 3 커패시터로 구성되고, 상기 제 2 집적 수동소자는 제 2 커플링 인덕터를 통해 상기 출력 리드프레임에 연결되되, 상기 제 2 커플링 인덕터와 상기 제 2 와이어 인덕터를 직렬 연결하는 제 4 커패시터, 상기 제 2 커플링 인덕터와 상기 제 4 커패시터의 연결노드에 와이어 인덕터를 통해 한 단이 연결되고 다른 한단은 접지되는 제 5 커패시터 및 상기 제 2 와이어 인덕터와 상기 제 2 커패시터의 연결노드에 와이어 인덕터를 통해 한 단이 연결되고 다른 한단은 접지되는 제 6 커패시터로 구성되는 것을 특징으로 한다.
삭제
삭제
삭제
본 발명의 실시예에 따른 고출력 반도체 소자 패키지는,상기 제 1 와이어 인덕터가 210 내지 250 pH 이고, 상기 제 1 커플링 인덕터가 50 내지 80 pH 이고, 상기 제 1 집적 수동소자가 폭 5.6mm 내지 5.8mm 이고, 길이 0.6mm 내지 1.0mm 이고, 유전율 90 내지 95인 것을 특징으로 한다.
본 발명의 실시예에 따른 고출력 반도체 소자 패키지는, 상기 제 2 와이어 인덕터가 260 내지 300 pH 이고, 상기 제 2 커플링 인덕터가 170 내지 200 pH 이고, 상기 제 2 집적 수동소자가 폭 5.6mm 내지 5.8mm 이고, 길이 0.6mm 내지 1.0mm 이고, 유전율 90 내지 95인 것을 특징으로 한다.
본 발명의 다른 실시예에 따른 고출력 반도체 소자 패키지는, 상기 고전력 트랜지스터가 갈륨 나이트라이드 트랜지스터인 것을 특징으로 한다.
본 발명에 따른 고출력 반도체 소자 패키지는, 트랜지스터의 입력 리드프레임 및 출력 리드프레임에 집적 수동소자를 사용함으로써, 트랜지스터의 커플링 및 동작 주파수의 증가에 따른 정합 회로 성능의 변동을 최소화하여 트랜지스터 소자 및 패키지의 성능 변화를 최소화하는 효과를 제공한다.
본 발명의 실시예에 따른 고출력 반도체 소자 패키지는, 집적 수동소자로서 전송선로를 사용함으로써 전송선로를 구성하는 물질의 유전율 조정과 함께 전송선로의 길이와 폭을 변화시켜 트랜지스터의 동작대역, 출력 및 효율을 개선시키는 효과를 제공한다.
도 1은 본 발명에 따른 반도체 소자를 위한 패키지의 회로도.
도 2는 본 발명의 실시예에 따른 반도체 소자를 위한 패키지의 회로도.
도 3 내지 5는 본 발명의 다른 실시예에 따른 반도체 소자를 위한 패키지의 회로도.
도 6은 본 발명의 다른 실시예에 따른 반도체 소자를 위한 패키지의 입력 및 출력 임피던스의 변화에 대한 시뮬레이션.
도 7은 본 발명의 실시예에 따른 반도체 소자를 위한 패키지의 정합 회로 적용 후 출력 전력 및 효율 개선에 대한 시뮬레이션.
도 8은 본 발명의 다른 실시예에 따른 반도체 소자를 위한 패키지의 회로도.
도 9는 도 8에서 도시한 반도체 소자 패키지의 등가회로도.
첨부한 도면을 참조하여 본 발명의 실시예를 상세히 설명한다. 하기에서 본 발명을 설명함에 있어서 공지 기능 또는 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명은 생략한다. 그리고 후술되는 용어들은 본 발명에서의 기능을 고려하여 정의된 용어들로서, 이는 사용자, 운용자의 의도 또는 판례 등에 따라 달라질 수 있으므로 그 정의는 본 명세서 전반에 걸친 내용을 토대로 내려져야 할 것이다.
도 1은 본 발명에 따른 반도체 소자를 위한 패키지의 회로도이다.
본 발명에 의한 반도체 소자 패키지는, 입력 리드프레임(100), 제 1 집적 수동소자(120), 게이트, 드레인 및 소스를 구비한 고전력 트랜지스터(140), 제 2 집적 수동소자(160), 출력 리드프레임(180) 그리고 소자들을 연결하는 다수의 인덕터로 구성될 수 있다.
제 1 집적 수동소자(120)는 입력 리드프레임(100)과 트랜지스터(140) 사이에 연결되는데, 보다 구체적으로 제 1 직접 수동소자(120)는 한쪽 노드는 제 1 와이어 인덕터(130)를 통해 트랜지스터(140)의 입력에 직렬로 연결된다.
제 2 집적 수동소자(160)는 트랜지스터(140)와 출력 리드프레임(180) 사이에 연결되는데, 보다 구체적으로 제 2 집적 수동소자(160)는 제 2 커플링 인덕터(170)를 통해 출력 리드프레임(180)과 연결된다. 제 2 집적 수동소자(160)는 한쪽 노드는 드레인 측에 연결되고, 제 2 와이어 인덕터(150)를 통해 트랜지스터(140)의 출력에 직렬로 연결된다.
제 1 집적 수동소자(120) 및 제 2 집적 수동소자(160)는 일반적인 인덕터, 커패시터 뿐만 아니라, 특정 유전율을 가지는 전송선로, 특정 대역특성을 갖는 필터 중 어느 하나 일 수 있다. 제 1 집적 수동소자(120) 및 제 2 직접 수동소자(160)는 종래에는 트랜지스터 패키지의 외부에 정합회로로서 물리적으로 직접 배치되지만, 본 발명에 의하면 반도체 소자 패키지 내에 배치된다. 이러한 입력 및 출력에 적용되는 집적 수동소자(120, 160)는 일반적으로 커패시터 및 인덕터가 갖는 자기 공진 주파수(self resonant frequency) 이상의 통신 동작 주파수 이상에서도 양호하게 동작할 수 있다.
한편, 드레인 바이어스는 출력 리드프레임(180) 상에서 반도체 소자 패키지의 외부 노드(190)를 통해 커패시터(220) 및 드레인 단자에 접속되어, 추가적인 복수의 커패시터와 함께 병렬 연결되어 낮은 임피던스를 구성하여 비디오 밴드의 주파수 특성을 향상시킬 수 있다.
고전력 트랜지스터(140)는, 입력은 제 1 집적 수동소자(120)와 제 1 와이어 인덕터(130)를 통해 연결되고, 출력은 제 2 집적 수동소자(160)와 제 2 와이어 인덕터(150)를 통해 연결된다.
고전력 트랜지스터(140)는 다수의 단위 소자로 구성된 것으로, 갈륨 나이트라이드(GaN) 트랜지스터, LDMOS 트랜지스터, MOS 트랜지스터, GaAs 트랜지스터, MESFET 트랜지스터, HEMT 트랜지스터, BJT 트랜지스터, HBT 트랜지스터, DHBT 트랜지스터, Sic 트랜지스터 또는 HMOS 트랜지스터 일 수 있다.
출력 리드프레임(180)은 외부 단자를 통해 외부 종단 네트워크(220)와 연결될 수 있다. 일반적으로 외부 DC 바이어스 입력으로서 저주파 성분을 억압하기 위해 대형 외부 커패시터(220)를 적용하여 비디오 밴드의 특성을 개선하는 적용도 포함될 수 있다. 정합 성분 및 외부 바이어스 회로와 연계되는 내부 패키지 구조는 디바이스의 성능을 최대화하면서 트랜지스터의 전력 전달을 최대화시키도록 선택, 배치한다.
도 2는 본 발명의 실시예에 따른 반도체 소자를 위한 패키지의 회로도이다. 도 2는 도 1의 반도체 소자를 위한 패키지에서 집적 수동소자를 특정 유전율을 갖는 전송선로(121, 161)로 구성한 것인데, 도 3에 도시된 것과 같이 제 1 전송선로(121) 및 제 2 전송선로(161)는 커패시터(122, 162)로 구성될 수 있다.
일반적으로 반도체 소자 패키지의 내부 정합용으로 사용되는 인덕터와 커패시터는 특유의 자기 공진 주파수를 가지고 있어, 동작 주파수가 증가함에 따라 이 소자들이 트랜지스터의 대역확장과 성능 개선에 제한이 된다. 또한 패키지 내에 존재하는 다른 트랜지스터 단위소자에 대하여 주파수 피드백 경로(lower frequency feedback path)를 생성시켜 트랜지스터 단위 소자 동작의 안정성에도 영향을 미친다. 한편, 트랜지스터의 개별 소자는 고유의 비선형 성분들(Inherent non-liner components)이 원인이 되는 성능 변동으로 인해 비선형 성분에 해당하는 고조파를 발생시킨다. 이 성분들은 여분의 전력을 소비하며 트랜지스터 소자의 특성에 영향을 주기 때문에 이러한 고조파 성분들을 제어하거나 활용하기 위한 내부 정합(Internal matching) 및 억압방법(Suppression topoology)이 적용된다. 그러나 특정 자기 공진 주파수를 갖는 기존의 인덕터와 커패시터를 사용하여 내부정합을 구현할 경우 동작 주파수의 2배 및 3배 크기의 주파수를 갖는 비선형 주파수 성분인 2차, 3차 고조파에 대하여 인덕터 및 커패시터의 주파수 특성 변동으로 인해 효과적인 고조파 제어가 어려워 내부 적합 및 고조파 억압이 어렵다는 문제가 있었다.
본 발명의 실시예에 의한 트랜지스터(140)의 입력 및 출력은 전송선로로 구현된 집적 수동소자(120, 160)와 와이어 인덕터(130, 150)를 통해 연결되고, 전송선로(120,160)는 커플링 인덕터(110, 180)를 통해 각각 입력 리드프레임(100)과 출력 리드프레임(180)에 연결된다. 집적 수동소자로서 구현된 전송선로는 선로를 구성하는 물질의 유전율, 구조, 그리고 배열에 따라 주파수 특성을 제어할 수 있으며, 인덕터와 커패시터에 비해 매우 높은 자기 공진 주파수를 갖는다. 따라서 전송선로를 구성하는 물질의 유전율을 조정하고 전송선로의 길이 및 폭을 변화시키면 트랜지스터에서 발생하는 비선형 성분의 2차 및 3차 고조파의 임피던스를 패키지의 내부 정합의 목적에 맞게 단락(short) 또는 개방(open)으로 제어할 수 있으므로 트랜지스터의 동작대역, 출력 그리고 효율 성능의 개선을 기대할 수 있다. 또한 동작 주파수 증가에 의한 성능 변동이 적으므로, 주변 트랜지스터로부터의 커플링에 의한 기수 모드 발진(odd mode oscillation)의 가능성도 낮아 트랜지스터 패키지의 안정적인 구현이 가능하다.
도 4 및 도 5는 본 발명의 다른 실시예에 따른 반도체 소자를 위한 패키지의 회로도이다.
제 1 집적 수동소자(120)는 제 1 커플링 인덕터(110)와 제 1 와이어 인덕터(130)를 연결하는 제 1 커패시터(124)와 제 1 커패시터(124)의 양 단에 각각 와이어 인덕터를 통해 연결되는 커패시터들(123, 125)로 구성될 수 있다.
즉, 제 1 커패시터(124)는 제 1 커플링 인덕터(110)와 제 1 와이어 인덕터(130)를 직렬 연결한다. 제 2 커패시터(123)는 제1 커플링 인덕터(110)와 제 1 커패시터(124)의 연결노드에 와이어 인덕터를 통해 한 단이 연결되고 다른 한단은 접지된다. 제 3 커패시터(125)는 제 1 와이어 인덕터(130)와 제 1 커패시터(124)의 연결노드에 와이어 인덕터를 통해 한 단이 연결되고 다른 한단은 접지된다.
제 2 집적 수동소자(160)는, 제 2 커플링 인덕터(170))와 제 2 와이어 인덕터(150)를 연결하는 제 4 커패시터(164)와 제 4 커패시터(164)의 양 단에 각각 와이어 인덕터를 통해 연결되는 커패시터들(1163, 165)로 구성될 수 있다.
즉, 제 4 커패시터(164)는 제 2 커플링 인덕터(170)와 제 2 와이어 인덕터(150)를 직렬 연결한다. 제 5 커패시터(163)는 제 2 커플링 인덕터(170)와 제 4 커패시터(164)의 연결노드에 와이어 인덕터를 통해 한 단이 연결되고 다른 한단은 접지된다. 제 6 커패시터(163)는 제 2 와이어 인덕터(150)와 제 2 커패시터(164)의 연결노드에 와이어 인덕터를 통해 한 단이 연결되고 다른 한단은 접지되는 제 6 커패시터(163)로 구성될 수 있다.
한편, 제 1 집적 수동소자 및 제 2 집적 수동소자를 구성하는 커패시터는 그 개수에 한정이 있는 것은 아니고, 실시예에 따라 도 5에 도시된 것과 같이 다수의 커패시터가 와이어 인덕터를 통해 연결될 수 있다.
도 6은 본 발명의 다른 실시예에 따른 반도체 소자를 위한 패키지의 입력 및 출력 임피던스의 변화에 대한 시뮬레이션 결과로, 보다 구체적으로 도 2에 도시한 반도체 소자를 위한 패키지의 예시적인 값이다. 즉 입력측 소자에 대해 구체적으로 그 값을 예를 들면 제 1 와이어 인덕터(130)는 대략 210 내지 250 pH 로서, 본 실시예에서는 구체적으로 210 pH 및 0.01Ω이고, 제 1 커플링 인덕터(110)는 대략 50 내지 80 pH 로서, 본 실시예에서는 구체적으로 50 pH, 0.01Ω이다. 제 1 직접 수동소자 전송선로(120)의 유전율은 대략 90 내지 95으로, 본 실시예에서는 구체적으로 90이고, 폭은 대략 5.6mm 내지 5.8mm 이고, 길이는 대략 0.6mm 내지 1.0mm 이다.
한편, 출력측 소자에 대해 구체적으로 그 값을 예를 들면 제 2 와이어 인덕터(150)는 260 내지 300 pH 로서, 본 실시예에서는 구체적으로 260 pH 및 0.01Ω이고, 제 2 커플링 인덕터(170)는 대략 170 내지 200 pH 로서, 본 실시예에서는 구체적으로 170 pH이다. 제 2 직접 수동소자 전송선로(160)의 유전율은 대략 90 내지 95으로, 본 실시예에서는 구체적으로 90이고, 폭은 대략 5.6mm 내지 5.8mm 이고, 길이 0.6mm 내지 1.0mm 이다.
외부 커패시터는 예를 들어 대략 10㎌의 값을 가질 수 있고, 네트워크는 50Ω의 종단 저항뿐 아니라 공진주파수 1/4λ를 갖는 마이크로 스트립 전송라인을 포함할 수 있다. 입력 및 출력의 집적 수동소자로 적용된 전송선로는 트랜지스터의 입력 임피던스를 0.5Ω에서 10Ω으로, 2차 고조파와 3차 고조파의 임피던스를 0.4Ω에서 0.08Ω으로 각각 이동시킨다. 출력의 경우, 출력 임피던스를 2.3Ω에서 10Ω으로, 2차 고조파와 3차 고조파의 임피던스를 1Ω에서 0.08Ω으로 각각 이동시키나. 특히 출력 측 고조파 임피던스를 단락으로 이동시켜, 고조파에 의해 야기되는 트랜지스터의 성능열화를 개선시키는 특성을 구현한다.
도 7은 본 발명의 실시예에 따른 반도체 소자를 위한 패키지의 정합 회로 적용 후 출력 전력 및 효율 개선에 대한 시뮬레이션 결과이다. 도 2와 동일한 트랜지스터를 사용하였으며, 전송선로를 통하여 내부정합을 구현한 패키지와 일반적인 모스 커패시터(Mos capacitor)를 사용하여 내부 정합을 구현한 패키지에 각각 외부 정합을 구현하여 비교한 출력 전력 및 효능 성능에 대한 시뮬레이션 결과를 도시한다. 보다 구체적으로 동작 대역은 2.6GHz이고, 드레인 전원은 48V, 바이어스 전류 Idq = 1A를 적용하였다. 직접 수동소자 전송선로가 내부 정합에 적용된 경우, 모스 커패시터(Mos capacitor)가 내부 정합에 적용된 패키지보다 전력 이득은 3dB, 평균출력과 최대 출력 전력에서의 효율은 6% 이상 개선되었다. 직접 수동소자 전송선로가 입력 및 출력 패키지의 내부 정합에 적용되는 경우, 소자의 안정적인 동작뿐만 아니라 출력 전력과 효율 개선에도 유효함을 나타낸다.
한편, 도 8은 본 발명의 다른 실시예에 따른 반도체 소자를 위한 패키지의 회로도이다.
트랜지스터 소자의 출력 단자는 와이어 인덕터(590)를 통해 출력 리드 프레임(600)과 연결된다. 출력 리드프레임(600)은 외부 출력단자(630)를 통해 바이어스용 커패시터(240)와 전송선로, 외부 회로종단(650)과 연결된다. 도 5에서의 출력 측 집적 수동소자는 인덕터(590)가 사용되었다. 도 2와 같이 전송선로(540)의 노드는 와이어 인덕터를 통해 커패시터(530)과 연결되고, 커패시터(530)는 와이어 인덕터를 통해 전송선로(520)와 연결된다. 또한 커패시터(560)는 와이어 인덕터를 통해 전송선로(570)와 연결된다. 이렇게 구성된 3개의 전송선로(520, 540, 570)와 커패시터(530, 560)는 입력 측 집적 수동소자로서 저역통과필터(low pass filter)와 고역통과필터(high pass filter)가 와이어 인덕터(510, 550)를 통해 전송선로(540)와 결합한 대역 통과 필터(band pass filter)의 형태로 직접 수동소자를 구성한다. 이러한 실시예에 따르면, 전송선로(520, 540, 570)의 폭과 길이를 의미하는 물리적 크기뿐 아니라 유전율로 대표되는 물질의 특성과 결합형태, 배열, 구성에 따라 도 1에서와 같이 트랜지스터 소자의 안정적인 동작이 가능하다. 또한 2차 및 3차로 대표되는 고조파의 임피던스 제어가 가능하며, 이러한 효과로 인해 트랜지스터 소자의 출력 전력과 효율을 향상시킬 수 있다. 또한 입력 리드프레임(500)과 입력 노드(620)를 통해 외부 게이트 바이어스 회로의 고용량 커패시터와 결합하여 저주파 대역 임피던스 제어를 통한 저주파 특성의 향상도 가능하다.
도 9는 도 8에서 도시한 반도체 소자 패키지의 등가 회로도이다. 이 트랜지스터(620)는 전기적 접지와 패키지 내의 모든 커넥터 및 소자에 대한 기계적 지지부를 제공하는 받침대를 구비한 플랜지(Flange)(610)를 포함한다. 인쇄 회로 기판은 상이한 디바이스에 지지부 및 접속성을 제공할 수 있고, 받침대는 회로 보드와 같이 기능할 수 있다.
반도체 소자 패키지는 입력 리드프레임(500), 출력 리드프레임(600), 트랜지스터(580)와 드레인 정합회로 및 게이트 정합회로를 포함한다.
와이어 인덕터는 트랜지스터(580) 소자를 전기적으로 연결하는데 사용된다. 이러한 와이어 인덕터는 많은 경우 일반적인 동작 주파수에서 간과될 수 없는 자기 인덕턴스(sself-inductance) 및 자기 공진 주파수(self-resonant frequency)를 갖는다. 와이어 인덕터는 입력 리드프레임(500)으로부터 전송선로(540)를 통해 트랜지스터와 전기적으로 연결된다. 특정 본드 와이어의 저항성을 낮추기 위해 이러한 본드 와이어 다수 개를 병렬로 사용할 수 있다.
게이트 정합회로는 RF 공급부로부터 제공되는 RF 전력을 트랜지스터의 게이트에 효과적으로 연결하는 기능을 수행한다. 또한 게이트 정합회로는 트랜지스터의 게이트와 연관된 2차 및 3차 고조파뿐 아니라 동작 주파수가 증가함에 따라 발생하는 와이어 인덕터의 자기 공진 주파수에 대해서도 동작의 안정성을 제공하는 기능을 수행한다. 게이트 정합회로는 병렬공진회로 및 직렬공진회로를 포함하는데, 병렬공진회로는 와이어 인덕터, 전송선로(520, 570), 커패시터(530, 560)의 노드에 각각 병렬 연결된 전송선로(540)와 트랜지스터의 게이트에 연결된 와이어 인덕터(550) 및 입력 리드프레임(500)에 연결된 와이어 인덕터(510)를 포함하는데, 이들은 전송선로(540)의 노드에 연결된다. 전송선로(540)는 와이어 인덕터(510) 및 와이어 인덕터(550)와 직렬 연결되어, 동작 주파수에서 트랜지스터 입력 리드프레임으로 "보이는(looking)" 임피던스를 변환하여, 입력 리드프레임(500)에 접속된 라인의 입력 임피던스를 매칭시킨다.
한편 집적 수동소자는 저역통과필터(low pass filter)와 고역통과필터(high pass filter)가 와이어 인덕터(510, 550)를 통해 전송선로(540)와 커플링 된 대역통과필터(band pass filter)의 형태로 직접 수동소자가 구성된다. 이는 게이트에서 발생하는 2차 및 3차 고조파 성분을 제어하여, 반도체 패키지의 출력전력 및 효율성능을 향상시킨다.
드레인 정합회로는 게이트 정합회로와 마찬가지로 트랜지스터의 드레인으로부터 제공되는 RF 전력을 RF 출력 및 로드에 효과적으로 연결하는 기능을 수행하며, 유사한 것은 본 설명에서 생략한다.
아울러 본 발명의 바람직한 실시예들은 예시의 목적을 위해 개시된 것이며, 당업자라면 본 발명의 사상과 범위 안에서 다양한 수정, 변경, 부가 등이 가능할 것이며, 이러한 수정, 변경 등은 이하의 특허청구의 범위에 속하는 것으로 보아야 할 것이다.
100 : 입력 리드프레임
110 : 제 1 커플링 인덕터
120 : 제 1 집적 수동소자
121 : 제 1 전송선로
123 : 제 2 커패시터
124 : 제 1 커패시터
125 : 제 3 커패시터
130 : 제 1 와이어 인덕터
140 : 고전력 트랜지스터
150 : 제 2 와이어 인덕터
160 : 제 2 집적 수동소자
161 : 제 2 전송선로
163 : 제 6 커패시터
164 : 제 4 커패시터
165 : 제 5 커패시터
170 : 제 2 커플링 인덕터
180 : 출력 리드프레임
190 : 외부 단자
210 : 반도체 소자 패키지
220 : 외부 종단 네트워크

Claims (7)

  1. 반도체 소자를 위한 패키지로서,
    게이트, 드레인 및 소스를 구비한 고전력 트랜지스터;
    입력 리드프레임;
    출력 리드프레임;
    상기 입력 리드프레임과 상기 트랜지스터 사이에 연결되는 제 1 집적 수동소자; 및
    상기 트랜지스터와 상기 출력 리드프레임 사이에 연결되는 제 2 집적 수동소자;를 포함하고,
    상기 고전력 트랜지스터는, 입력은 상기 제 1 집적 수동소자와 제 1 와이어 인덕터를 통해 연결되고, 출력은 상기 제 2 집적 수동소자와 제 2 와이어 인덕터를 통해 연결되고,
    상기 제 1 집적 수동소자는, 제 1 커플링 인덕터를 통해 상기 입력 리드프레임에 연결되되, 상기 제 1 커플링 인덕터와 상기 제 1 와이어 인덕터를 직렬 연결하는 제 1 커패시터, 상기 제1 커플링 인덕터와 상기 제 1 커패시터의 연결노드에 와이어 인덕터를 통해 한 단이 연결되고 다른 한단은 접지되는 제 2 커패시터 및 상기 제 1 와이어 인덕터와 상기 제 1 커패시터의 연결노드에 한 단이 와이어 인덕터를 통해 연결되고 다른 한단은 접지되는 제 3 커패시터로 구성되고,
    상기 제 2 집적 수동소자는, 제 2 커플링 인덕터를 통해 상기 출력 리드프레임에 연결되되, 상기 제 2 커플링 인덕터와 상기 제 2 와이어 인덕터를 직렬 연결하는 제 4 커패시터, 상기 제 2 커플링 인덕터와 상기 제 4 커패시터의 연결노드에 와이어 인덕터를 통해 한 단이 연결되고 다른 한단은 접지되는 제 5 커패시터 및 상기 제 2 와이어 인덕터와 상기 제 2 커패시터의 연결노드에 와이어 인덕터를 통해 한 단이 연결되고 다른 한단은 접지되는 제 6 커패시터로 구성되는 것을 특징으로 하는 고출력 반도체 소자 패키지.
  2. 삭제
  3. 삭제
  4. 삭제
  5. 제 1 항에 있어서,
    상기 제 1 와이어 인덕터는, 210 내지 250 pH 이고,
    상기 제 1 커플링 인덕터는, 50 내지 80 pH 이고,
    상기 제 1 집적 수동소자는, 폭 5.6mm 내지 5.8mm 이고, 길이 0.6mm 내지 1.0mm 이고, 유전율 90 내지 95인 것을 특징으로 하는 고출력 반도체 소자 패키지.
  6. 제 1 항에 있어서,
    상기 제 2 와이어 인덕터는, 260 내지 300 pH 이고,
    상기 제 2 커플링 인덕터는, 170 내지 200 pH 이고,
    상기 제 2 집적 수동소자는, 폭 5.6mm 내지 5.8mm 이고, 길이 0.6mm 내지 1.0mm 이고, 유전율 90 내지 95인 것을 특징으로 하는 고출력 반도체 소자 패키지.
  7. 제 1 항에 있어서, 상기 고전력 트랜지스터는,
    갈륨 나이트라이드 트랜지스터인 것을 특징으로 하는 고출력 반도체 소자 패키지.
KR1020140111075A 2014-08-25 2014-08-25 고출력 반도체 소자 패키지 KR101601829B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020140111075A KR101601829B1 (ko) 2014-08-25 2014-08-25 고출력 반도체 소자 패키지

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020140111075A KR101601829B1 (ko) 2014-08-25 2014-08-25 고출력 반도체 소자 패키지

Publications (2)

Publication Number Publication Date
KR20160024429A KR20160024429A (ko) 2016-03-07
KR101601829B1 true KR101601829B1 (ko) 2016-03-10

Family

ID=55539230

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140111075A KR101601829B1 (ko) 2014-08-25 2014-08-25 고출력 반도체 소자 패키지

Country Status (1)

Country Link
KR (1) KR101601829B1 (ko)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001111351A (ja) * 1999-10-07 2001-04-20 Mitsubishi Electric Corp 電圧制御自励局部発振ミクサ、位相同期回路、およびこれらを用いた送受信機

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6177834B1 (en) * 1998-12-02 2001-01-23 Ericsson, Inc. Output matched LDMOS power transistor device
US7564303B2 (en) 2005-07-26 2009-07-21 Infineon Technologies Ag Semiconductor power device and RF signal amplifier
US8076994B2 (en) * 2007-06-22 2011-12-13 Cree, Inc. RF power transistor packages with internal harmonic frequency reduction and methods of forming RF power transistor packages with internal harmonic frequency reduction

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001111351A (ja) * 1999-10-07 2001-04-20 Mitsubishi Electric Corp 電圧制御自励局部発振ミクサ、位相同期回路、およびこれらを用いた送受信機

Also Published As

Publication number Publication date
KR20160024429A (ko) 2016-03-07

Similar Documents

Publication Publication Date Title
EP2458730B1 (en) Radiofrequency amplifier
US7567128B2 (en) Power amplifier suppressing radiation of second harmonic over wide frequency band
JP5009500B2 (ja) Ｒｆパワーデバイス及びｒｆパワートランジスタデバイスにおける直線性を改善する方法
US10453810B2 (en) Integrated passive device for RF power amplifier package
CN108233881B (zh) 放大器电路和经封装的放大器电路
CN107332518B (zh) 一种宽带多赫蒂功率放大器
TWI817946B (zh) 改進效率的對稱的Doherty功率放大器及其方法
JP5603893B2 (ja) 高周波半導体増幅器
US11444586B2 (en) RF amplifiers with input-side fractional harmonic resonator circuits
US9035702B2 (en) Microwave semiconductor amplifier
WO2014068351A2 (en) Amplification stage and wideband power amplifier
US9450545B2 (en) Dual-band semiconductor RF amplifier device
CN111510077A (zh) 一种宽带多赫蒂放大器
TW202005267A (zh) 混合功率放大器電路或系統及其操作方法
CN112106294A (zh) 具有谐波控制电路的射频功率放大器及其制造方法
CN111010093A (zh) 一种集成Doherty放大器及其合路器
CN110808716A (zh) 一种Doherty射频功率放大器及其输出匹配网络结构
CN110729281A (zh) 一种宽带大功率GaN预匹配功率管
US10637405B2 (en) Wideband biasing of high power amplifiers
KR101601829B1 (ko) 고출력 반도체 소자 패키지
CN114614779A (zh) 具有输入侧谐波终端电路的功率晶体管装置和放大器
KR101563212B1 (ko) 고출력 반도체 소자 패키지

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20190218

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20200219

Year of fee payment: 5