CN111010093A - 一种集成Doherty放大器及其合路器 - Google Patents

Abstract

本发明揭示了一种集成Doherty放大器及其合路器，所述合路器包括：一主并联电感，其一端并接于主放大器的输出端；一峰值并联电感，其一端并接于峰值放大器的输出端；一串联电容，串接于所述主放大器的输出端与所述峰值放大器的输出端之间；主并联电感和峰值并联电感被配置用于分别调整主放大器的输出电容和峰值放大器的输出电容，同时与串联电容构成一个阻抗变换器。本发明实现以相对较低的功率使用集成Doherty放大器，同时实现了放大器的高宽带，高效率和小型化。

Description

一种集成Doherty放大器及其合路器

技术领域

本发明属于Doherty射频功率放大器技术领域，具体涉及一种集成Doherty放大器及其合路器。

背景技术

在图1中给出了一个Doherty放大器的例子。参考图1所示，一个Doherty放大器包含一个主放大器或载波放大器M和一个或多个峰值放大器P。一个Doherty放大器还包含一个Doherty功分器1以及一个Doherty合路器2，Doherty功分器1用于分离被放大的射频信号RF_in，用于主放大器M和峰值放大器P。Doherty合路器2用于在合成节点C合成被主放大器M和峰值放大器P放大的信号。后者节点C通常是通过一个阻抗变换网络连接到负载Z_L。在图1中，阻抗变换网络由一个特征阻抗为Z₂的四分之一波长传输线T₂构成。

图2给出了图1中所展示的Doherty放大器经过粗略估计的等效电路。在该图中，主放大器M由电流源I_m表示，峰值放大器由电流源I_p表示。此外，由传输线T₂和负载Z_L串联得到的组合阻抗将表示为Z_L’。且该Doherty合路器2包含了由特征阻抗为Z₁的四分之一波长传输线T₁构成的阻抗变换器。此外，功分器1相对于馈送入主放大器M的信号，向馈送入峰值放大器P的信号上引入了一个90°的相移，该相移将会反映在I_p的相位上。

在低输入功率的情况下，峰值放大器关闭，只有主放大器可工作。在该信号条件下，偏置处于AB类或A类的主放大器M具有相对较高的阻抗，等于Z₁ ²/Z_L’，以实现足够高的效率。在高输入功率的情况下，主放大器和峰值放大器都是工作的。在该信号条件下，主放大器M具有相对较低的阻抗。更特别的是，由于I_p是非零的，主放大器M将具有较低的阻抗。另外，从峰值放大器P看得到的阻抗取决于I_m以及传输线T₁的特征阻抗Z₁。

在图1所示的Doherty放大器中，传输线T₁被用来实现所需的阻抗变换。在集成Doherty放大器的情况中，传输线T₁被一个等效集总电路代替，其类似于在放大器工作带宽内的某一指定频率的四分之一波长传输线。此外，在集成Doherty放大器中，用于主放大器M和峰值放大器P的晶体管通常在同一半导体芯片上实现。

近来，集成Doherty放大器已被用于实现具有中等输出功率的放大器，如10-50W，频率为2-3GHz。然而，在未来如MIMO系统中微站，微微站，毫微站等应用中，在更高的频率如3.5GHz处需要一个更小的功率，如2W。当所需要的输出功率降低时，晶体管的尺寸同样也需要降低以获得合适的效率。另外，呈现给晶体管的最佳阻抗将会上升。比如，为了使用28VLDMOS晶体管获得一个2W的输出功率，应当采用处于低输入功率时的高阻最佳阻抗Z_{low_m}，大约为500欧，同时，由于集成Doherty放大器的不对称性，在高输入功率情况下，峰值放大器P输出端应呈现处很低的阻抗。通常Z_{high_p}大约为100欧左右，该值限制了Z₂能够使用的值。因此，与Z_L相比，Z_L’不会有很大的不同，Z_L’可以通过下式进行计算：

通常在负载电阻Z_L为50欧的情况下，Z_L’大约在60-80欧。

由于相对较低的输出功率会导致Z_{low_m}处于相对较高的值，并且由于Z_L’与50欧相差的不是很大，因而发现Z₁可以取一个相对较高的值。这意味着一个较大的电感值和较小的电容值将会应用于C-L-CП型网络，这将引出两个问题。

第一个问题与集成Doherty合路器的Q因数有关，该因数至少部分确定了Doherty放大器的功率附加效率。由于与半导体片导电衬底相关的Q因数值非常低，大电感不能够被集成在半导体片上，另一方面，使用键合线去实现高电感值是非常困难的。

第二个问题是关于C-L-CП型网络所需要的电容值，更特别的是所需要的电容值C是小于主放大器和峰值放大器的实际输出电容的。

因此，需要研究一种新型的集成Doherty放大器，允许以相对较低的功率使用，且同时实现了宽带，高效率和小型化。

发明内容

有鉴于此，本发明的目的在于提供一种集成Doherty放大器及其合路器。

为了实现上述目的，本发明一实施例提供的技术方案如下：

一种Doherty合路器，包括：

一主并联电感，其一端并接于主放大器的输出端；

一峰值并联电感，其一端并接于峰值放大器的输出端；

一串联电容，串接于所述主放大器的输出端与所述峰值放大器的输出端之间；

所述主并联电感和峰值并联电感被配置用于分别调整主放大器的输出电容和峰值放大器的输出电容，同时与所述串联电容构成一个阻抗变换器。

一实施例中，所述主放大器和峰值放大器的输出电容在共振时的各共振频率点是相同的。

一实施例中，所述主并联电感的另一端串接一第一电压源且并接一第一去耦电容，所述第一电压源和第一去耦电容均接地；所述峰值并联电感的另一端串接一第二电压源且并接一第二去耦电容，所述第二电压源和第二去耦电容均接地。

一实施例中，所述合路器还包括一半导体芯片，所述主放大器、峰值放大器和串联电容均集成于所述半导体芯片上。

一实施例中，所述合路器还包括一印刷电路板，所述半导体芯片、第一去耦电容和第二去耦电容均集成于所述印刷电路板上。

一实施例中，所述主并联电感和峰值并联电感中至少有一个包括第一表面安装器件和若干根键合线，所述第一表面安装器件安装于远离半导体芯片的一定距离处，所述键合线将所述第一表面安装器件与主放大器的输出端和将所述第一表面安装器件与峰值放大器的输出端分别相接。

一实施例中，所述主并联电感和峰值并联电感中至少有一个包括若干根键合线，所述键合线与主放大器的输出端和与峰值放大器的输出端分别相接。

一实施例中，所述峰值放大器的输出端还通过一四分之一波长传输线与一负载相连，所述负载接地。

一实施例中，所述第一去耦电容和第二去耦电容均通过一第二表面安装器件安装在印刷电路板上的焊盘实现，且所述第一去耦电容和主并联电感之间及所述第二去耦电容和峰值并联电感之间通过若干根键合线连接。

一实施例中，所述合路器器还包括一与主放大器的输入端和峰值放大器的输入端均相连的功分器，所述功分器馈入主放大器的信号与馈入峰值放大器的信号之间具有90°的相位延迟。

本发明还揭示了另外一种技术方案：一种集成Doherty放大器，包括上述合路器。

本发明具有以下有益效果：本发明提供了一种新型的集成Doherty放大器，实现以相对较低的功率使用集成Doherty放大器，同时实现了放大器的高宽带，高效率和小型化。

附图说明

为了更清楚地说明本申请实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请中记载的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为现有Doherty放大器的结构示意图；

图2为图1所示Doherty放大器的等效电路；

图3为本发明集成Doherty放大器的结构示意图；

图4为本发明一具体实施例的结构示意图。

具体实施方式

为了使本技术领域的人员更好地理解本发明中的技术方案，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都应当属于本发明保护的范围。

本发明实施例所揭示的一种集成Doherty放大器及其合路器，通过一个连接在主放大器输出端的主并联电感及连接在峰值放大器输出端的峰值并联电感和一个连接在主放大器输出端和峰值放大器输出端间的串联电容，构成Doherty放大器的合路器，实现以相对较低的功率使用集成Doherty放大器，同时实现了放大器的高宽带，高效率和小型化。可用于基于基板应用的Doherty集成射频功率放大器，基站或者广播用的Doherty射频功率放大器。

如图3所示，本发明所揭示的一种集成Doherty放大器，具体包括主放大器M、峰值放大器P、合路器、功分器11、四分之一波长传输线T₂和负载Z_L，其中，合路器连接于主放大器M的输出端与峰值放大器P的输出端之间，用于合成被主放大器M和峰值放大器P放大的信号。其中，主放大器M、峰值放大器P均包括各自的输出电容C_ds1和输出电容C_ds2.

本实施例中，合路器具体包括：一主并联电感L₁、一峰值并联电感L₂、第一去耦电容C₁、第二去耦电容C₂、第一电压源V_s1、第二电压源V_s2和一串联电容C_s，其中，主并联电感L₁的一端并接于主放大器的输出端，另一端与第一电压源V_s1相连，第一电压源V_s1接地，第一去耦电容C₁的一端接于主并联电感L₁和第一电压源V_s1之间，另一端接地；这里，第一去耦电容C₁应该取高电容值，防止射频(RF)短路，从而避免任何RF信号进入第一电压源V_s1。

峰值并联电感L₂的一端并接于峰值放大器的输出端，另一端与第二电压源V_s2相连，第二电压源V_s2接地，第二去耦电容C₂的一端接于峰值并联电感L₁和第二电压源V_s2之间，另一端接地；这里，第二去耦电容C₂应该取高电容值，防止射频(RF)短路，从而避免任何RF信号进入第二电压源V_s2。在一些可能的实施例中，V_s1＝V_s2及C₁＝C₂。

在集成Doherty放大器工作期间，主并联电感L₁和峰值并联电感L₂被配置以分别在各自集成Doherty放大器的工作带宽内或附近的谐振频率点时调整主放大器的输出电容C_ds1和峰值放大器的输出电容C_ds2，同时和串联电容C_s组成L-C-LП型网络，一同构成一个阻抗变换器。

主并联电感L₁的电感值及峰值并联电感L₂的电感值可以被解释为一对并联部件。例如，就电性能而言，主并联电感L₁能够被认为等同于两个平行并联电感。用L_main表示主并联电感L₁的电感值，用L_main1和L_main2表示平行部分的电感值，它们间的关系如下式所示：

其中，L_main1用于与主放大器的输出电容C_ds发生谐振：

而L_main2则是L-C-LП型网络所需的电感，以构成阻抗变换器。然而由于主并联电感L₁同时有两个功能，抵消C_ds1和C_ds2以及形成L-C-LП型网络所需的电感，其最终电感值L_main小于L_main2。由于一个较低的电感值能够被轻易实现，所以主并联电感L₁可以采用一根或者多根半导体芯片间的键合线来构成该电感，具有实现的可能性，同理，峰值并联电感L₂也可以。

特别地，成对的并联部件中的其他部件和串联电容C_s构成一个四分之一波长阻抗变换器的等效电路。在工作带宽中给定的工作频率下，阻抗变换器的电长度可能等于(2n-1)×90°，其中n是大于0的整数。

优选地，主放大器的输出电容C_ds1和峰值放大器的输出电容C_ds2共振时的各共振频率点是相同的。

主并联电感L₁和峰值并联电感L₂可以分别连接在射频(RF)地与主放大器输出和射频地与峰值放大器输出之间。其中，RF地应被解释为一个节点，该节点的电压的交变和/或随时间变化的分量基本上等于零。然而，实际工作中，该节点的电压的直流分量可能不等于0。直流DC地和RF地间的差异使得RF地能够与电源相连，如电压源。所以本实施例中，主并联电感L₁能够连接到第一电压源V_s1上，峰值并联电感L₂能够连接到第二电压源V_s2上，分别用于偏置主放大器M和峰值放大器P。

集成Doherty放大器可进一步包括一半导体芯片，在半导体芯片上集成有主放大器M、峰值放大器P、功分器11、串联电容C_s。集成Doherty放大器能进一步包括印刷电路板(PCB板)，上面安装着半导体芯片以及在直流DC地与射频RF地之间的第一去耦电容C₁、第二去耦电容C₂。另外，串联电容C_s可以作为金属-绝缘体-金属电容(MIMCAP)集成在半导体芯片上。

另外，主并联电感L₁和峰值并联电感L2在低频段，由于主并联电感和峰值并联电感的电感数值较高，无法通过单一的键合线实现，所以它们中至少一个能够使用表面安装器件(如SMD)和键合线来组成，表面安装器件安装在远离半导体芯片的一定距离处，键合线中至少有一根键合线将表面安装器件和主放大器M和峰值放大器P输出端分别相接。可代替地，主并联电感L1和峰值并联电感L2中至少一个包括若干根键合线，即由至少一根键合线的相应键合线组件完全构成。在高频段，主并联电感L1和峰值并联电感L2则完全可以由键合线实现，那么它们就集成于半导体芯片上。

另外，功分器用来分离输入RF信号RF_in，分别分入主放大器M和峰值放大器P。这样，它将对峰值放大器P馈入一个相对于主放大器M馈入信号有90°相位延迟的信号。这个相位延迟将会在峰值放大器P的输出端被由电容C_ds1，C_ds2，C_s，电感L₁和L₂构成的Doherty合路器所补偿。

峰值放大器P的输出端通过四分之一波长传输线T₂与负载Z_L相连，传输线T₂的特征阻抗为Z₂。

下面再以一个具体实施例，来详细描述下本发明集成Doherty放大器的结构和原理。

如图4所示，在该实施例中，Doherty放大器3被设计工作在3.45GHz频率，其使用横向扩散金属氧化物半导体(LDMOS)晶体管，它的主放大器102和峰值放大器103在3.45GHz处分别有饱和输出电压1.5W和3W。其输出电容C_ds1、C_ds2分别为0.4pF和0.8pF。此外，在退避条件下，主放大器M的输出端应该呈593欧阻值。在此，当峰值放大器P关闭并且主放大器M的输出功率相对于Doherty放大器3的饱和输出功率低9dB时，采用退避条件。

当主放大器M和峰值放大器P都输出最大功率时，它们的输出端需分别呈现191欧和91欧的阻值。可得出C_ds1，C_ds2，C_s，L₁和L₂所构成的Doherty合路器应当呈现出90°传输线的功能，其特征阻抗为191.7欧。这条传输线可以使用0.24pF的串联电容和8.85nH的并联电感构成。

主并联电感L₁和峰值并联电感L₂可以被认为是均包含两个并联部分，其中第一个部分分别用于使C_ds1和C_ds2产生共振，而另一个部分则用于构成L-C-L网络，等效于在3.45GHz处工作的一个90°传输线。上述另一部分电感值如上所述为8.85nH。第一个部分电感值可以算出，5.3nH用于主放大器M，而2.7nH用于峰值放大器P。

这两个平行部分接着合成成为单个电感，其中，3.32nH用于主放大器M，而2.05nH用于峰值放大器P。相较于电感值8.85nH，这些相对较小的值能够通过使用一根或者多根键合线获得。

传输线L₂的特征阻抗Z₂，等于55欧，并且传输线L₂在3.45GHz处能够将50欧的负载阻抗Z_L转换为61.6欧的阻抗。

如图4所示，该实施例中的Doherty放大器包括一印刷电路板101、半导体芯片100、主放大器102、峰值放大器103、功分器120、主并联电感105、一峰值并联电感106、串联电容104、第一去耦电容107A、第二去耦电容107B、四分之一波长传输线111，其中，半导体芯片100安装在印刷电路板101上，主放大器102、峰值放大器103和串联电容104均设置在半导体芯片100上，串联电容104用以实现图3中的串联电容C_s，实施时，该电容C_s可以通过安装金属-氧化物-金属电容实现。

在图4中，图3中的主并联电感L₁和峰值并联电感L₂分别通过使用键合线105和键合线106实现。这些键合线均前后布置以实现足够长度，且这些键合线在键合板115上延伸。具体地，键合线105的一端连接主放大器102的输出端，另一端与键合线110A连接，键合线106的一端连接峰值放大器103的输出端，另一端与键合线110B连接。

如图4所示，一根或者多根键合线110A用于主并联电感L₁的一端和去耦电容107A到地之间的连接，去耦电容107A对应于图3中的第一去耦电容C₁，本实施例中，通过一个表面安装器件SMD安装在印刷电路板101上的焊盘109A、108A上实现。其中，焊盘109A是接地的，焊盘108A接到Doherty放大器3的源端V_s1，即与第一电压源V_s1相连。如焊盘108A连线到布置在印刷电路板101背面的焊盘栅格阵列(LGA)的触点(图未示)上。

同样，一根或者多根键合线110B用于峰值并联电感L₂的一端和去耦电容107B到地之间的连接。去耦电容107B对应于图3中的第二去耦电容C₂，本实施例中，通过一个表面安装器件SMD安装在印刷电路板101上的焊盘109B、108B上实现。其中，焊盘109B是接地的，焊盘108B连接到Doherty放大器3的源端V_s2，即与第二电压源V_s2相连。例如，焊盘108B连线到布置在PCB101背面的焊盘栅格阵列(LGA)的触点上。

峰值放大器103的输出端还通过一根或者多根键合线111连接到PCB101的传输线112上，或者是一个集总等效于传输线112的电路上，如C-L-C网络，用于获得想要的阻抗变换。传输线112的末端被连接在Doherty放大器3的射频(RF)输出端口RF_out。例如，它可能连接到布置在PCB101背面的焊盘栅格阵列触点上。

在输入端，功分器120将输入RF信号RF_in分成两部分，分别馈入主放大器102和峰值放大器103。如上面所描述的，相对于馈入主放大器102的信号，一个90°的相位延迟将会引入馈入峰值放大器103的信号上。由于该相位延迟，由主放大器102放大和峰值放大器103放大的信号将会在峰值放大器103的输出端被同相相加。

由以上技术方案可以看出，本发明具有以下优点：实现以相对较低的功率使用集成Doherty放大器，同时实现了放大器的高宽带，高效率和小型化。

对于本领域技术人员而言，显然本发明不限于上述示范性实施例的细节，而且在不背离本发明的精神或基本特征的情况下，能够以其他的具体形式实现本发明。因此，无论从哪一点来看，均应将实施例看作是示范性的，而且是非限制性的，本发明的范围由所附权利要求而不是上述说明限定，因此旨在将落在权利要求的等同要件的含义和范围内的所有变化囊括在本发明内。不应将权利要求中的任何附图标记视为限制所涉及的权利要求。

此外，应当理解，虽然本说明书按照实施方式加以描述，但并非每个实施方式仅包含一个独立的技术方案，说明书的这种叙述方式仅仅是为清楚起见，本领域技术人员应当将说明书作为一个整体，各实施例中的技术方案也可以经适当组合，形成本领域技术人员可以理解的其他实施方式。

Claims (10)

1.一种Doherty合路器，其特征在于，所述合路器包括：

一主并联电感，其一端并接于主放大器的输出端；

一峰值并联电感，其一端并接于峰值放大器的输出端；

一串联电容，串接于所述主放大器的输出端与所述峰值放大器的输出端之间；

所述主并联电感和峰值并联电感被配置用于分别调整主放大器的输出电容和峰值放大器的输出电容，同时与所述串联电容构成一个阻抗变换器。

2.根据权利要求1所述的Doherty合路器，其特征在于，所述主放大器和峰值放大器的输出电容在共振时的各共振频率点是相同的。

3.根据权利要求1所述的Doherty合路器，其特征在于，所述主并联电感的另一端串接一第一电压源且并接一第一去耦电容，所述第一电压源和第一去耦电容均接地；所述峰值并联电感的另一端串接一第二电压源且并接一第二去耦电容，所述第二电压源和第二去耦电容均接地。

4.根据权利要求3所述的Doherty合路器，其特征在于，所述合路器还包括一半导体芯片，所述主放大器、峰值放大器和串联电容均集成于所述半导体芯片上。

5.根据权利要求4所述的Doherty合路器，其特征在于，所述合路器还包括一印刷电路板，所述半导体芯片、第一去耦电容和第二去耦电容均集成于所述印刷电路板上。

6.根据权利要求4所述的Doherty合路器，其特征在于，所述主并联电感和峰值并联电感中至少有一个包括第一表面安装器件和若干根键合线，所述第一表面安装器件安装于远离半导体芯片的一定距离处，所述键合线将所述第一表面安装器件与主放大器的输出端和将所述第一表面安装器件与峰值放大器的输出端分别相接。

7.根据权利要求4所述的Doherty合路器，其特征在于，所述主并联电感和峰值并联电感中至少有一个包括若干根键合线，所述键合线与主放大器的输出端和与峰值放大器的输出端分别相接。

8.根据权利要求1所述的Doherty合路器，其特征在于，所述峰值放大器的输出端还通过一四分之一波长传输线与一负载相连，所述负载接地。

9.根据权利要求5所述的Doherty合路器，其特征在于，所述第一去耦电容和第二去耦电容均通过一第二表面安装器件安装在印刷电路板上的焊盘实现，且所述第一去耦电容和主并联电感之间及所述第二去耦电容和峰值并联电感之间通过若干根键合线连接。

10.一种集成Doherty放大器，其特征在于，包括上述1～9任意一项所述的合路器。

Images