TW202005267A - 混合功率放大器電路或系統及其操作方法 - Google Patents

混合功率放大器電路或系統及其操作方法 Download PDF

Info

Publication number
TW202005267A
TW202005267A TW108112920A TW108112920A TW202005267A TW 202005267 A TW202005267 A TW 202005267A TW 108112920 A TW108112920 A TW 108112920A TW 108112920 A TW108112920 A TW 108112920A TW 202005267 A TW202005267 A TW 202005267A
Authority
TW
Taiwan
Prior art keywords
circuit
pass
power amplifier
hybrid power
inductor
Prior art date
Application number
TW108112920A
Other languages
English (en)
Other versions
TWI822757B (zh
Inventor
納瑪努真 史鈴迪西
圖夏爾 夏阿瑪
約瑟夫 史陶丁格
Original Assignee
美商恩智浦美國公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 美商恩智浦美國公司 filed Critical 美商恩智浦美國公司
Publication of TW202005267A publication Critical patent/TW202005267A/zh
Application granted granted Critical
Publication of TWI822757B publication Critical patent/TWI822757B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/02—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation
    • H03F1/0205—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers
    • H03F1/0288—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers using a main and one or several auxiliary peaking amplifiers whereby the load is connected to the main amplifier using an impedance inverter, e.g. Doherty amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/56—Modifications of input or output impedances, not otherwise provided for
    • H03F1/565—Modifications of input or output impedances, not otherwise provided for using inductive elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/56—Modifications of input or output impedances, not otherwise provided for
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/189—High-frequency amplifiers, e.g. radio frequency amplifiers
    • H03F3/19—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/189—High-frequency amplifiers, e.g. radio frequency amplifiers
    • H03F3/19—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
    • H03F3/195—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only in integrated circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/21—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
    • H03F3/213—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only in integrated circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/24—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers of transmitter output stages
    • H03F3/245—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers of transmitter output stages with semiconductor devices only
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/68—Combinations of amplifiers, e.g. multi-channel amplifiers for stereophonics
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0237—High frequency adaptations
    • H05K1/0243—Printed circuits associated with mounted high frequency components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6644—Packaging aspects of high-frequency amplifiers
    • H01L2223/665—Bias feed arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6644—Packaging aspects of high-frequency amplifiers
    • H01L2223/6655—Matching arrangements, e.g. arrangement of inductive and capacitive components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/1033—Gallium nitride [GaN]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13064—High Electron Mobility Transistor [HEMT, HFET [heterostructure FET], MODFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/141—Analog devices
    • H01L2924/142—HF devices
    • H01L2924/1421—RF devices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/165—A filter circuit coupled to the input of an amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/222—A circuit being added at the input of an amplifier to adapt the input impedance of the amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/318—A matching circuit being used as coupling element between two amplifying stages
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/451—Indexing scheme relating to amplifiers the amplifier being a radio frequency amplifier
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/1006—Non-printed filter
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10166—Transistor

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Amplifiers (AREA)

Abstract

本文中公開了混合功率放大器電路、模組或系統及其操作方法。在一個示例實施例中，混合功率放大器電路包括初級放大裝置、末級放大裝置和至少間接地耦合所述初級放大裝置和所述末級放大裝置的中間電路系統。所述中間電路系統包括低通電路和高通電路，並且所述混合功率放大器電路被配置成在基頻下放大第一信號分量。至少部分地由於所述中間電路系統，第二信號分量的相位在諧波頻率下偏移，所述諧波頻率是所述基頻的倍數。

Description

混合功率放大器電路或系統及其操作方法
發明領域 本公開涉及電路和系統及其操作方法，並且更具體地涉及電路或系統充當如Doherty功率放大器等功率放大器的此類電路、系統和方法。
發明背景 高效功率放大器(PA)設計正日益成為無線通訊系統的組成部分。蜂窩基站市場正緩慢地轉向基於氮化鎵(GaN)的RF產品，預期所述產品適用於第五代(5G)通信。在嚴格的大規模多輸入多輸出(MIMO)5G要求的背景下，改進如增益、輸出功率、線性度和DC-RF轉換效率等末級PA性能特性現在仍然是研究人員關注的焦點。
通常，GaN裝置通過仔細優化柵極和漏極I-V(電流-電壓)波形來實現其高效率。GaN PA設計通常在GaN PA所採用的GaN裝置的柵極或漏極節點處呈現二次諧波頻率(或“2f0”)短路終止(或在其它情況下為非短路終止)。然而，由於裝置外在寄生效應，這種終止方式可能產生阻礙實現最佳PA性能的瓶頸。而且，裝置技術的工藝變化可能導致零件間的變化，這可能在最佳諧波終止方面產生可變性。因此，對於工業應用，期望能夠實現可調諧性以充分利用PA性能並最大化生產環境中的產率。
因此，至少出於這些原因，如果可以開發可以實現與上述問題中的任何一個或多個或一個或多個其它問題相關的改進的一個或多個經改進的電路、系統或方法以及具體地一個或多個經改進的PA電路、PA系統或PA方法，則將是有利的。
發明概要 根據本發明的第一方面，提供一種混合功率放大器電路，包括： 初級放大裝置； 末級放大裝置；以及 中間電路系統，其至少間接地耦合所述初級放大裝置和所述末級放大裝置， 其中所述中間電路系統包括低通電路和高通電路， 其中所述混合功率放大器電路被配置成在基頻下放大第一信號分量，並且 其中至少部分地由於所述中間電路系統，第二信號分量的相位在諧波頻率下偏移，所述諧波頻率是所述基頻的倍數。
在一個或多個實施例中，所述初級放大裝置為基於矽的電晶體裝置。
在一個或多個實施例中，所述基於矽的電晶體裝置為LDMOS電晶體裝置。
在一個或多個實施例中，所述末級放大裝置為III-V電晶體裝置。
在一個或多個實施例中，所述III-V電晶體裝置為氮化鎵(GaN)電晶體裝置，並且
其中所述諧波頻率是所述基頻的兩倍。
在一個或多個實施例中，所述中間電路系統包括與所述初級裝置的輸出端至少間接地耦合的輸入埠，並且還包括與所述末級裝置的輸入端至少間接地耦合的輸出埠。
在一個或多個實施例中，所述低通電路包括具有第一電感器和第一電容器的第一低通濾波器電路，其中所述高通電路包括具有第二電容器和第二電感器的第一高通濾波器電路。
在一個或多個實施例中，所述第一電感器耦合到所述輸入埠，其中所述第二電容器耦合到所述輸出埠，並且其中所述第一電感器和所述第二電容器串聯耦合在所述輸入埠與所述輸出埠之間。
在一個或多個實施例中，所述第一電感器和所述第二電容器通過中間節點至少間接地耦合到彼此。
在一個或多個實施例中，所述第一電容器耦合在所述中間節點與接地端之間，並且其中所述第一電感器耦合在所述中間節點與所述接地端之間或所述輸出埠與所述接地端之間。
在一個或多個實施例中，所述低通電路包括第一網路，所述第一網路具有包括所述第一低通濾波器電路的多個低通濾波器電路，並且其中所述高通電路包括第二網路，所述第二網路具有包括所述第一高通濾波器電路的多個高通濾波器電路。
在一個或多個實施例中，所述第一電感器耦合到所述輸入埠，其中所述第二電容器耦合到所述輸出埠，並且其中所述第一電感器和所述第二電容器串聯耦合在所述輸入埠與所述輸出埠之間。
在一個或多個實施例中，所述初級放大裝置包括矽電晶體裝置，並且其中所述末級放大裝置包括氮化鎵(GaN)電晶體裝置。
在一個或多個實施例中，所述中間電路系統另外包括另外一個電路，所述另外一個電路被配置成提供關於所述第一信號分量在所述基頻下的匹配，其中所述另外一個電路至少間接地耦合在所述初級放大裝置與所述中間電路系統的所述低通電路之間。
在一個或多個實施例中，所述混合功率放大器電路進一步包括至少一個另外的電路部件，所述至少一個另外的電路部件至少間接地耦合在所述中間電路系統的所述高通電路與所述末級裝置的輸入端之間。
根據本發明的第二方面，提供一種混合功率放大器模組，包括： 基板； 第一管芯，其至少間接地支撐在所述基板上，並且初級放大電路至少部分地形成在所述第一管芯上； 第二管芯，其至少間接地支撐在所述基板上，並且末級放大電路至少部分地形成在所述第二管芯上；以及 中間電路系統，其至少間接地支撐在所述基板上，所述中間電路系統至少間接地耦合所述初級放大裝置和所述末級放大裝置， 其中所述中間電路系統包括低通電路和高通電路， 其中所述混合功率放大器電路被配置成在基頻下放大第一信號分量，並且 其中至少部分地由於所述中間電路系統，第二信號分量的相位在諧波頻率下偏移，所述諧波頻率是所述基頻的倍數。
在一個或多個實施例中，所述中間電路系統至少部分地形成在所述第一管芯上，其中所述第一管芯為矽管芯，並且其中所述第二管芯為氮化鎵(GaN)管芯。
在一個或多個實施例中，所述中間電路系統另外包括另外一個電路，所述另外一個電路被配置成提供關於所述第一信號分量在所述基頻下的匹配，其中所述另外一個電路至少間接地耦合在所述初級放大裝置與所述中間電路系統的所述低通電路之間，並且其中所述諧波頻率是所述基頻的兩倍。
根據本發明的第三方面，提供一種提供放大的方法，所述方法包括： 提供混合功率放大器模組，所述混合功率放大器模組具有初級放大裝置、末級放大裝置和至少間接地耦合所述初級放大裝置和所述末級放大裝置的中間電路系統，其中所述中間電路系統包括低通電路和高通電路； 在所述初級放大裝置處接收RF輸入信號； 通過所述初級放大裝置放大所述RF信號以生成具有在基頻下的第一分量和在諧波頻率下的第二分量的經放大RF信號，所述諧波頻率是所述基頻的倍數； 通過所述中間電路系統修改所述經放大RF信號，以便為所述末級放大裝置提供修改後的經放大RF信號；以及 進一步放大所述修改後的經放大RF信號以生成RF輸出信號， 其中所述經放大RF信號的所述修改包括使所述經放大RF信號的所述第二分量的相位偏移。
在一個或多個實施例中，所述初級放大裝置包括矽電晶體裝置，其中所述末級放大裝置包括氮化鎵(GaN)電晶體裝置，其中所述諧波頻率是所述基頻的兩倍，其中所述矽電晶體裝置和中間電路系統形成在矽管芯上，並且其中所述末級放大裝置形成在GaN管芯上。
本發明的這些和其它方面將根據下文中所描述的實施例顯而易見，且參考這些實施例予以闡明。
較佳實施例之詳細說明 近來，人們一直致力於設計用於多輸入多輸出(MIMO)應用的前端模組，特別致力於推動或增強PA裝置的RF傳輸性能。儘管LDMOS(橫向擴散金屬氧化物半導體)裝置用於驅動末級GaN裝置的一種常規混合PA架構與其它設計相比提供了某些益處，但在此架構實施方面依然存在各種挑戰。更具體地，此架構存在的一個此類挑戰是難以產生具有級間匹配的設計，所述設計(i)在GaN輸入端處呈現2f0短路並且(ii)還在具有較低電抗的LDMOS輸出端處實現設計友好的負載阻抗。
參考圖1，示出了具有上述架構的示例混合PA電路100。混合PA電路100包括初(或第一)級LDMOS裝置102、末級GaN裝置104和連接這兩個裝置的中間電路系統106。電路100被配置成使得初級LDMOS裝置102操作以通過中間電路系統106驅動末級GaN裝置104。而且，如所示出的，中間電路系統106包括第一電路部分108和第二電路部分110。第一電路部分108耦合在第一節點112與第二節點114之間，所述第一節點112是LDMOS裝置102的輸出埠(例如，LDMOS裝置的漏極端)，所述第二節點114是GaN裝置104的輸入埠(例如，GaN裝置的柵極端)。
更具體地，如所示出的，在本示例實施例中，第一電路部分108包括並聯耦合在第一節點112與第三節點120之間的第一電感器116和第一電阻器118、耦合在第三節點120與第四節點124之間的第一電容器122、耦合在第四節點124與第五節點128之間的第二電阻器126以及耦合在第五節點126與第二節點114之間的第二電感器130。另外，第一電路部分108還包括第三電感器132和第四電感器134以及第二電容器136和第三電容器138，所述第三電感器132和所述第四電感器134中的每一個耦合到第三節點120。如所示出的，第三電感器132耦合在第三節點120與第二電容器136之間，所述第二電容器136進而耦合在第三電感器與接地(或接地端)140之間。第三電感器132與第二電容器136之間的節點137可以充當DC偏置輸入埠。而且，第四電感器134耦合在第三節點120與第三電容器138之間，所述第三電容器138進而耦合在第四電感器與接地140之間。另外，第一電路部分108還包括第五電感器142和第四電容器144，其中第五電感器耦合在第四節點124與第四電容器之間，所述第四電容器進而耦合在第五電感器與接地140之間。
對於第二電路部分110，與第一電路部分108相比，第二電路部分不將第一節點112與第二節點114連接。相反，第二電路部分110包括第三電路部分146和第四電路部分148，所述第三電路部分146和所述第四電路部分148中的每一個耦合在第二節點114與接地140之間。如所示出的，第三電路部分146包括第三電阻器150、第六電感器152、第七電感器154和第五電容器156，其中第三電阻器耦合在第二節點114與第六電感器之間，第六電感器耦合在那個電阻器與第七電感器之間，第七電感器耦合在第六電感器與第五電容器之間，並且第五電容器耦合在第七電感器與接地140之間。另外，第四電路部分148包括第八電感器158和第六電容器160，其中第八電感器158耦合在第二節點114與第六電容器之間，並且第六電容器耦合在第八電感器與接地140之間。
應當理解的是，除了在LDMOS裝置102與GaN裝置104之間傳送信號之外，第一電路部分108還用於提供具體地關於在基頻(“f0”)處或附近的信號的匹配-也就是說，在基本(頻率)頻帶下進行匹配。相比而言，(第二電路部分110的)第四電路部分148具體用於在第二節點114處提供2f0(再次，二次諧波頻率)的終止，所述第二節點114再次可以是末級GaN裝置104的電晶體柵極端。另外，(第二電路部分110的)第三電路部分146具體用於向第二節點114提供DC偏置，所述第二節點114是末級GaN裝置(電晶體)104的柵極端，而DC偏置適用於可以充當DC偏置輸入埠的節點157處。而且，第三電路部分146可以通過2f0終止輔助第四電路部分148。然而，儘管中間電路系統106以及具體地其第二電路部分110在第二節點114處提供2f0終止，但是在此方面中間電路系統106的操作可能並不理想。相反，當由第二電路部分110施加2f0終止時，這趨向於影響基本阻抗，從而導致效率降低。另外，2f0終止還影響較高Q區域中的基本負載。
另外，對於針對固定鍵合引線電感的電容的不同值，二次諧波源終止具有非常低的可調諧性。當實施如混合PA電路100等電路時，這可能是有問題的，因為考慮到設計者通常不能在源極處訪問本征平面，輸入可調諧性對於解決輸入非線性可能非常重要，尤其是在GaN裝置的情況下。在圖1的電路100中，當第二電路部分110置於中間(級間)電路系統106中時，如箭頭107所表示的從LDMOS裝置102往裡看向中間電路系統106(和末級GaN裝置104)時在阻抗的頻率上的回應具體地可能變得非常分散。另外，與未提供2f0終止的電路系統相比，如在不存在第二電路部分110的情況，中間電路系統106的阻抗Q可能高得多。
因此，如混合PA電路100等電路可能具有眾多缺點中的任何一個或多個。例如，電路可能缺乏對基本匹配(或基頻匹配)的抗擾度。而且，電路可以在二次諧波頻率(2f0)或頻帶方面表現出相對低的可調諧性。另外，對於在二次諧波頻率(2f0)或頻帶下的可變性，電路可以在基頻(f0)處表現出相對高的色散。而且，由於2f0終止電路系統，電路可能表現出更高的Q以進行匹配。另外，電路可以在GaN裝置輸入處(例如，在柵極輸入處)表現出相對高的基本阻抗色散和較低的2f0可調諧性。
本公開涵蓋各種電路、系統以及操作電路或系統的方法以及具體地混合功率放大器(PA)電路、系統以及操作此類電路或系統的方法，其中電路或系統包括初級或第一級裝置與由初級或第一級裝置驅動的末級裝置之間的組合低通-高通級聯拓撲。在本文所涵蓋的至少一些實施例中，組合低通-高通級聯拓撲特別地可以採用具有至少一個初級或第一級裝置的混合PA電路的形式，所述初級或第一級裝置是與由驅動器驅動的末級裝置組合的矽驅動器級(或驅動器)。另外，在一些此類實施例中，至少一個初級裝置和末級裝置通過中間電路系統連接，所述中間電路系統包括低通濾波器電路系統和還有高通濾波器電路系統。而且，在至少一些此類實施例中，初級裝置可以設置在第一管芯上，並且末級裝置可以設置在第二管芯上，其中中間電路系統的部分定位在例如第一管芯(或相反地第二管芯)上和/或集成在所述第一管芯內。
另外，例如，在本文所涵蓋的一些實施例中，混合PA電路包括構成初級裝置的LDMOS(橫向擴散金屬氧化物半導體)裝置，並且還包括氮化鎵(GaN)裝置，所述GaN裝置是被驅動的末級裝置，其中LDMOS裝置通過包括低通濾波器電路系統和高通濾波器電路系統的中間電路系統耦合到GaN裝置。另外，在至少一些此類實施例中，低通濾波器電路系統可以涵蓋單個低通濾波器區段或多個低通濾波器區段的網路，和/或高通濾波器電路系統可以涵蓋單個高通濾波器區段或多個高通濾波器區段的網路。在至少一些實施例中，這種低通濾波器電路系統和高通濾波器電路系統可以充當具有前端模組或電路中的諧波阱的緊湊級間匹配網路。
在本文還涵蓋的另外的實施例中，裝置或中間電路系統可以採用其它形式。例如，末級裝置可以是另一種III-V裝置(例如，由GaN、砷化鎵(GaAs)、磷化鎵(GaP)、磷化銦(InP)、銻化銦(InSb)中的任一種製成的裝置)。實際上，本公開旨在涵蓋各種採用或基於各種GaAs、GaN、Si-LDMOS或其它半導體技術中的任何一種或各種無源濾波器網路中的任何一種的經改進的混合PA電路(或系統)設計。而且，應當理解的是，上述類型的裝置旨在涵蓋化合物或相關佈置-例如，GaN裝置旨在涵蓋碳化矽裝置上的GaN、矽裝置上的GaN等。
另外，在本文所涵蓋的至少一些實施例中，經改進的混合PA電路採用串聯和並聯LC諧振電路，所述串聯和並聯LC諧振電路充當組合低通-高通級聯拓撲。此類串聯和並聯LC諧振電路被配置成在基頻(f0)、二次諧波頻率(基頻的兩倍，或2f0)和/或可能的其它頻率(例如，基於基頻的其它諧波頻率，如三次諧波頻率(3f0)、四次諧波頻率(4f0)等)下諧振。根據實施例，諧振電路還可以使用不同形式的傳輸線來實施，如鍵合引線、集總電感器、分散式微帶線或帶狀線、表面安裝和/或MIM(金屬-絕緣體-金屬)電容器。通過適當地組合各種塊(例如，諧振電路塊)，可以單獨優化更高次諧波(例如，2f0)而不顯著影響基本阻抗。
借助於採用這種組合低通-高通級聯拓撲，在至少一些實施例中，混合PA電路可以有利地在至少一個初級裝置與末級裝置之間實現級間匹配。與至少一些替代性佈置相比，在至少一些實施例中具有組合低通-高通級聯拓撲的這種混合PA電路可以有利地提供在末級(例如，GaN)裝置的柵極端處優化2f0(二次諧波頻率)相位的靈活性，這可以顯著地幫助提升PA效率。而且，在至少一些此類實施例中，低通濾波電路系統和高通濾波電路系統的組合允許以不顯著影響基本阻抗的方式優化2f0。然而，可以通過優化濾波器網路元件來獨立地改變2f0相位，並且因此可以改變諧波終止從而優化混合PA電路的RF性能。
另外，還與至少一些替代性佈置相比，在至少一些實施例中具有組合低通-高通級聯拓撲的這種混合PA電路可以有利地以較低電抗維持設計友好的LDMOS負載阻抗。因此，在至少一些實施例中，具有組合低通-高通級聯拓撲的這種混合PA電路不僅可以提高二次諧波調諧靈活性，而且可以在不對基本阻抗(例如，與f0、電路的基頻相關聯的阻抗)產生任何(或實質性)負面影響的情況下提高靈活性。實際上，在至少一些實施例中，具有組合低通-高通級聯拓撲的這種混合PA電路可以提供用一系列諧波阱終止GaN裝置的輸入的靈活性，並且仍然維持設計友好的LDMOS負載阻抗。
參考圖2，提供了高級示意性框圖，其示出了根據本文所涵蓋的一個示例實施例的具有組合低通-高通級聯拓撲的混合功率放大器(PA)電路200。如所示出的，電路200包括初(或第一)級裝置202、末級裝置204和連接這兩個裝置的中間電路系統(或中間電路)206。假定中間電路系統206如所示出的直接或至少間接地耦合初級裝置202和末級裝置204，中間電路系統也可以被稱為級間電路系統或級間電路。在本實施例中，末級裝置204是GaN裝置，並且初級裝置202是矽(例如，Si-LDMOS)裝置。然而，本公開還旨在涵蓋其它實施例，包括例如末級裝置是另一種III-V裝置(例如，由GaN、GaAs、GaP、InP或InSb中的任一種製成的裝置)的實施例。
如所示出的，末級裝置204具體包括末級PA電晶體裝置208以及輸入預匹配電路系統210兩者。在其它實施例中，輸入預匹配電路系統可以被認為是中間電路系統206的一部分。而且，在本實施例中，初級裝置202是基於矽的PA裝置。如下面將進一步詳細描述的，在至少一些實施例中，如由虛線框211所表示的單獨的初級裝置202或可能地初級裝置202和中間電路系統206中的一些或所有部分(還包括可能地輸入預匹配電路系統210的一個或多個部分)可以在矽管芯上實施。另外，末級裝置204或至少電晶體裝置208可以在另外一個管芯上實施，所述管芯例如可以是GaN(或GaAs或其它III-V材料)管芯，其中GaN管芯可以例如包括涉及矽上的GaN的管芯、涉及碳化矽上的GaN的管芯等中的任何一種。兩種此類管芯(也就是說，用於單獨的或可能具有中間電路系統206的一些或所有部分的初級裝置202的管芯和用於末級裝置204或其一個或多個部分的管芯兩者)都可以單獨地或與另外的電路系統一起實施作為封裝裝置。
另外，如下面進一步詳細描述的，本實施例中的中間電路系統206包括一個或多個相位網路，所述相位網路具體包括低通電路系統212和高通電路系統214。如另外所示出的，通常如一系列箭頭216、218、220、222和224所指示的，信號流通過電路200行進。更具體地，在本示例實施例中，由箭頭216所表示的輸入信號由初級裝置202接收，所述輸入信號可以是RF輸入信號。在通過初級裝置202發生輸入信號的放大或其它處理時，初級裝置提供如由箭頭218所表示的修改後的輸入信號以供中間電路系統206接收。如已提到的，在可能的各種不同的電路部件中，中間電路系統206包括低通電路系統212和高通電路系統214。
在由包括低通電路系統212和高通電路系統214的中間電路系統206處理由箭頭218所表示的修改後的輸入信號時，中間電路系統輸出由箭頭220所表示的經處理信號，以供末級裝置204以及具體地其輸入預匹配電路系統210接收。在通過輸入預匹配電路系統210進一步處理由箭頭220所表示的所接收的經處理輸入信號時，輸入預匹配電路系統進而提供由箭頭222所表示的進一步處理的輸入信號，以供電晶體裝置208接收。電晶體裝置208進而放大和/或以其它方式處理由箭頭222所表示的進一步處理的輸入信號，以便產生由箭頭224所表示的輸出信號，所述輸出信號可以是RF輸出信號。
中間電路系統206及其低通電路系統212和高通電路系統214可以根據實施例採用各種形式。另外參考圖3，在第一實施例中，中間電路系統206以及具體地低通電路系統212和高通電路系統214的組合可以採用電路300的形式。如所示出的，電路300具體包括低通電路302和高通電路304，所述低通電路302和所述高通電路304分別與對應地低通電路系統212和高通電路系統214相對應。在此示例實施例中，低通電路302包括第一電感器306和第一電容器308，並且高通電路304包括第二電感器310和第二電容器312。另外，低通電路302的第一電感器306耦合在輸入埠314與中間節點316之間，在所述中間節點316處，低通電路302耦合到高通電路304。另外，第二電容器312耦合在中間節點316與輸出端318(可以被認為是場效應電晶體(FET)輸入端)之間。另外，低通電路302的第一電容器308耦合在中間節點316與接地端(或接地)320之間，並且高通電路304的第二電感器也耦合在中間節點316與接地320之間。
電路300可以被配置成在範圍為約800兆赫茲(MHz)到約6.0千兆赫茲(GHz)的基本操作頻率(f0)下進行操作。在此類實施例中，第一電感器306的電感值介於約零(0)毫微亨(nH)到約五十(50)nH的範圍內，第一電容器308的電容值介於約零(0)微微法拉(pF)到約五十(50)pF的範圍內，第二電感器310的電感值介於約0 nH到約50 nH的範圍內，並且第二電容器312的電容值介於約0 pF到約50 pF的範圍內。在其它實施例中，電路300可以被設計成在較低或較高的基頻下進行操作，並且各種電容和電感範圍可以具有較低或較高的邊界。無論哪種方式，低通電路302被配置成將高達比基頻略高的第一截止頻率(例如，高於基頻的約1%到約10%)的RF信號能量傳遞到節點316，並將高於第一截止頻率的RF信號能量分流到接地端320。另外，高通電路304被配置成將頻率恰好低於比基頻略低的第二截止頻率(例如，低於基頻的約1%到約10%)的RF信號能量分流到接地端320，並將高於第二截止頻率的RF信號能量傳遞到節點318。
應當理解的是，圖3的示意圖在某些方面表示圖2的電路200的進一步簡化版本。而不是示出可以根據中間電路系統206的實施例呈現所有部件，電路300僅包括低通電路302和高通電路304，所述低通電路302是低通電路系統212的示例實施例(或版本)，所述高通電路304是高通電路系統214的示例實施例(或版本)。然而，應當理解的是，在其它實施例中，中間電路系統206可以包括以上和以外的另外的電路部件或代替電路300中示出的包括例如下面關於圖4、圖5和圖7所描述的另外的部件的其它電路部件。另外，圖3的示意圖通過源阻抗或電阻322和負載阻抗或電阻324表示圖2的初級裝置202和末級裝置204的存在，所述源阻抗或電阻322和負載阻抗或電阻324分別耦合在輸入端314與接地320之間以及輸出端318與接地320之間。應當理解的是，儘管有表示初級裝置202和末級裝置204的存在的這種方式，但是實際上，上述單獨的或與另外的部件組合的實際(例如，矽、GaN等)電晶體裝置將存在於關於電路300的這些位置處。
應當理解的是，在其它實施例中，中間電路系統206的低通電路系統212和高通電路系統214可以採用任何各種形式，並且不必限於圖3所示的電路300的形式。例如，在如圖4所示的一些實施例中，低通電路系統212不必限於如圖3所示的單個電感器和單個電容器的組合，反而可以採用網路電路400的形式，所述網路電路400包括若干個彼此串聯耦合的低通電路302。更具體地，如圖4所示，網路電路400可以例如包括：包括電感器306和電容器308的低通電路302中的第一電路402、以及還包括電感器306和電容器308的低通電路302中的第二電路404。
進一步如所示出的，在圖4的實施例中，網路電路400包括輸入端406和中間端410，所述輸入端406和所述中間端410分別與圖3的輸入端314和中間節點(或端)316相對應。另外，在此實施例中，低通電路302的第一電路402和低通電路302的第二電路404在另外的節點408處耦合。另外的節點408可以被認為與低通電路302的第一電路402的中間節點316相對應，並且可以被認為與低通電路302的第二電路404的輸入端314相對應。儘管網路電路400被示出為包括低通電路302中的兩個，但是如省略號412所示，任意數量的低通電路302可以彼此串聯耦合以形成低通電路系統網路電路，而不僅僅是低通電路中的兩個。在此類實施例中，低通電路302中的每個連續電路將具有輸入端，所述輸入端耦合到前一個低通電路的輸出埠，也就是說，耦合到連接那個前一個低通電路的電容器和電感器的節點。進一步地，在此方面，應當理解的是，可以實施多個低通(和/或高通)電路以操縱濾波器頻寬、通帶插入損耗和斜率/滾降行為，並且在至少一些這種實施例中，與單段電路相比，電感(L)和電容(C)值然後將是不同的(假設截止頻率不變)。
同樣地，參考圖5，應當理解的是，在替代性實施例中，可以使用其它高通電路來代替高通電路304。圖5中示出了一個作為網路電路500的此類實施例。在此示例實施例中，網路電路500具體包括一對高通電路502，也就是說，高通電路502的第一電路504和高通電路502的第二電路506。另外，如所示出的，高通電路502中的每一個包括彼此串聯耦合的電容器508和電感器510。電感器510中的每一個耦合在對應的電容器與接地320之間。與圖3的高通電路304相比，高通電路502中的每一個的對應電感器510在充當那個對應高通電路的輸出節點而非對應高通電路的輸入節點的節點處耦合到對應高通電路的對應電容器508。也就是說，與在其中第二電感器310耦合到那個電容器上游的第二電容器312的高通電路304相比，在圖5的實施例中，高通電路502中的每一個的電感器510耦合在對應高通電路的對應電容器508的下游。
另外，如所示出的，網路電路500包括輸入端512，所述輸入端512可以被理解為與圖3的中間節點316相對應，也就是說，輸入端512可以構成網路電路500通過其耦合到如網路電路400等低通電路系統的節點。另外，網路電路500包括輸出端516，所述輸出端516可以被認為與圖3的輸出端318相對應，並充當高通電路502的第二電路506的電容器508和電感器510彼此耦合的節點。而且，網路電路500包括另一個節點514，所述節點514充當高通電路502的第二電路506耦合到高通電路502的第一電路504的結點。更具體地，在此實施例中，考慮到電感器510相對於電容器508的下游定位，另一個節點514是連接高通電路502的第一電路504的電感器510和電容器508的節點以及高通電路502的第二電路506的輸入節點。而且，如所示出的，高通電路502的第二電路506的電容器508耦合在另一個節點514與輸出端516之間。
儘管網路電路500被示出為包括高通電路502中的兩個，但是如省略號518所示，在其它實施例中，任意數量的此類高通電路502都可以彼此串聯耦合以形成整個高通電路系統網路電路。在此類實施例中，高通電路502中的每個連續電路將耦合到前一個高通電路的輸出埠，也就是說，耦合到連接那個前一個高通電路的電容器和電感器的節點。另外，在此方面，應當理解的是，可以實施多個高通(和/或低通)電路以操縱濾波器頻寬、通帶插入損耗和斜率/滾降行為，並且在至少一些這種實施例中，與單段電路相比，電感(L)和電容(C)值然後將是不同的(假設截止頻率不變)。
儘管有關圖5的描述，其中對應高通電路502的對應電感器510耦合在對應高通電路的對應電容器508的下游(與圖3的高通電路304的佈置相比)，但是在其它實施例中，與圖2的高通電路系統214相對應的高通電路系統可以涉及網路電路，所述網路電路包括採用高通電路304的形式而非高通電路502的形式(或者可能採用高通電路的另一種形式)的多個串聯連接的高通電路。而且，在替代性實施例中，與高通電路系統214相對應的網路電路系統可以採用高通電路502中的單個電路而非高通電路304的形式。另外，儘管圖4的低通電路302採用與圖3的低通電路302相同的形式，但是在其它實施例中，可以採用低通電路的其它形式，包括例如每個低通電路的對應電容器定位在相對於對應低通電路的對應電感器上游的實施例。
再次參考圖2以及圖6，示出了混合PA電路200所涵蓋的電路的實施例的各種操作特性，所述混合PA電路200具有包括低通電路系統212和高通電路系統214(包括上述關於圖3、圖4和圖5所描述的這種低通電路系統和高通電路系統的任何實施例)的中間電路系統206。首先，關於圖2的混合PA電路200，應當理解的是，中間電路系統206的低通電路系統212和高通電路系統214影響在二次諧波頻率(2f0)下存在的中間電路系統206的阻抗(所述二次諧波頻率又是操作的基頻(f0)的頻率的兩倍)。更具體地，如圖2所示，在二次諧波頻率下由於低通電路系統212和高通電路系統214產生的阻抗(Z)在分別介於第一阻抗(Z1 )與第二阻抗(Z2 )之間的二次諧波頻率(2f0)下是可變的(例如，Z1 ≤ Z ≤ Z2 @ 2f0)。
而且，中間電路系統206以及具體地其低通電路系統212和高通電路系統214還對在末級裝置204與初級裝置202之間發生的相移具有特定的影響。具體地，由於低通電路系統212和高通電路系統214，由虛線226所表示的初級裝置202的輸出端與如由虛線228所表示的末級裝置204的輸入端之間的相移(ϕ)在基頻f0下約為零(例如，在f0下，ϕ ≈ 0)。然而，由於低通電路系統212和高通電路系統214的存在，這兩個位置之間(即虛線228與虛線226之間)的相移(ϕ)在二次諧波頻率(2f0)下的某些範圍內是可變的，如在如所示出的介於ϕ1 與ϕ2 之間的範圍內(例如，ϕ1 ≤ ϕ ≤ ϕ2 )。儘管這個範圍可以根據實施例而變化，但在一些實施例中，相移範圍可以在例如ϕ1 = 5度並且ϕ2 = 90度的範圍內(例如，5度 ≤ ϕ ≤ 90度)。可替換地，在其它實施例中，相移範圍可以在例如ϕ1 = 5度並且ϕ2 = 180度或甚至360度的範圍內(例如，5度 ≤ ϕ ≤ 180度或5度 ≤ ϕ ≤ 360度)。但是，在其它實施例中，例如相移範圍可以包括從0度到180度或甚至從0度到360度的任何相移。
因此，雖然由於低通電路系統212和高通電路系統214的存在而產生的虛線226與虛線228之間的阻抗差以及那兩條線之間的相移在基頻(f0)下約為零，但是在二次諧波頻率(2f0)下在那些虛線226與虛線228之間可能存在通過低通電路系統和高通電路系統的存在引入的阻抗變化處的以及在二次諧波頻率(2f0)下在虛線226與虛線228之間發生的相移。另外，低通電路系統212和高通電路系統214不用作阻抗變換器，並且因此在基頻(f0)下的阻抗(Z)由於存在低通電路系統和高通電路系統而保持不變-例如，Z ≈ Z0 @ f0，其中Z0是虛線226和/或虛線228的介面處的特性阻抗(@f0)。
除了上述操作特性之外，圖2還示出低通電路系統212和高通電路系統214的存在如何影響在虛線228處朝向中間電路系統206向回看以及在虛線226處的初級裝置202處向回看的反射係數。如所示出的，在基頻下的反射係數(Γ)在各自情況下為零(0)，這可能暗示例如50歐姆終止(例如，在虛線226和虛線228的位置中的每一個處向回看時Γ ≈ 0 @ f0)。而且，在二次諧波頻率2f0下的反射係數在各自情況下約為一(1)，這表示與參考平面處的短路或開路相對應的高反射係數(例如，在虛線226和虛線228的位置中的每一個處向回看時Γ ≈ 1 @ 2f0)。同時，還應當理解的是，虛線228處的反射係數(Γ)可以具有與其相關的可變相位(又例如，ϕ1 ≤ ϕ ≤ ϕ2 @ 2f0)。
圖6進一步示出了這種操作方式，圖6是示出與圖2的低通電路系統212和高通電路系統214相對應的低通電路系統和高通電路系統的存在如何不需要在基頻(f0)下導致阻抗或相位偏移的史密斯圓圖的剖面部分600。更具體地，圖6示出了圖3的低通電路302和高通電路304的第一電感器306、第一電容器308、第二電感器310和第二電容器312的示例性效果，即，作為第一偏移602、第二偏移604、第三偏移606和第四偏移608。儘管存在與偏移602、604、606和608相對應的這些不同效果，但是圖6另外示出，在與虛線226(以及與輸入端314)相對應的初級裝置的輸出端處經歷的總阻抗保持與在與虛線228(以及與輸出端318)相對應的末級裝置204的輸入端處經歷的阻抗相同或基本上相同。
更具體地，在此方面，提供圖6以示出如圖2的佈置等佈置如何可以在給定的基頻f0下不經歷阻抗變換，儘管存在如低通電路302和高通電路304等電路部件。圖6首先提供了在末級裝置的輸入端處(例如，在導致圖3中的負載阻抗324的輸出端318處)的阻抗如何可以經歷從此阻抗值到位置612處的第二阻抗的第一偏移的例子，所述阻抗在此例子中是史密斯圓圖600上的位置610處的第一阻抗(在此例子中，阻抗RS = RL = 3 - j3歐姆)。阻抗的這種第一偏移可以被理解為存在如高通電路304等高通電路的結果，並且位置612可以被理解為與如高通電路304與低通電路302之間的中間節點316等中間節點相對應。然而，圖6進一步示出，當在低通電路302和高通電路304之前的初級裝置的輸出端處(例如，在圖3中耦合源阻抗322的輸入端314處)觀察時，如低通電路302等低通電路的存在可以進而使阻抗經歷從位置612處的第二阻抗返回到(或基本上返回到)位置610處第一阻抗的第二偏移。因此，包括低通電路系統302和高通電路系統304的中間電路系統206的這種操作特徵表示在圖6的史密斯圓圖上，即，此電路系統不作為阻抗變換器操作，使得Z(f0)在虛線228與虛線226之間保持不變。更具體地，史密斯圓圖示出阻抗Z(f0)在虛線228處和在虛線226處觀察時都是相同的，也就是說，阻抗Z(f0)在虛線228處和還有在虛線226處具有在位置610處的第一阻抗的值，在本例子中，所述第一阻抗為阻抗Rs = RL = 3-j3 Ω。
鑒於上述討論，應當理解的是，可以改變初級裝置202與末級裝置204之間的中間電路系統206以及如諧波終止特性等所產生的操作特性以優化PA電路的RF性能。更具體地，對中間電路系統206的調整允許通過優化如低通(濾波器)電路系統212和高通(濾波器)電路系統214的部件等濾波器網路元件來獨立地改變二次諧波頻率(2f0)相位。具體地，低通電路系統和高通電路系統相對於諧波終止的二次諧波頻率(2f0)在ϕ方面提供了靈活性(例如，ϕ2f0 )。
在至少一些實施例中，可以通過修改中間電路系統206的特性以及具體地其定相網路部分(例如，其低通電路系統212和高通電路系統214)、通過調整中間電路系統中存在的低通電路區段和/或高通電路區段的數量來實現期望的操作特性。更具體地，在至少一些此類實施例中，實施為n區段低通(例如，1 ≤ n ≤ 4或更大)和m區段高通(例如，1 ≤ m ≤ 4或更大)結構的定相網路可能需要：(a)n或m ≥ 2，其中n或m是電路元件或結構的數量；(b)ωLP ＞ ωHP ；並且(c)對於ϕ LP @ ωo = -ϕ HP @ ωo ，1/ωLP = ωHP 。例如，如果圖4的網路電路400實施為圖2的混合PA電路200的中間電路系統206的低通電路系統212，並且圖5的網路電路500實施為那個混合PA電路的中間電路系統206的高通電路系統214，則在這種情況下，包括網路電路400和網路電路500的整個中間電路系統將是n區段定相網路和m區段定相網路(或定相網路的組合)，其中n = 2且m = 2。還應當理解的是，關於上述討論，符號ω可以被理解為指代等於2πf的角頻率，例如，ωo 可以被理解為指代基本角頻率，所述基本角頻率將等於2π(f0)，並且2ωo 可以被理解為指代二次諧波角頻率，所述二次諧波角頻率將等於2π(f0))。
在這種假設的情況下，相位可變性@ 2ωo 將如下：(i)ϕ LP @ 2ωo 是ωLP 的函數並且(ii)ϕ HP @ 2ωo 是ωHP 的函數；並且(iii)ϕ LP @ 2ωo ≠ -ϕ HP @ 2ωo ，其允許相位@ 2ωo 與相位@ ωo 無關。同時，應當理解的是，上文所表達的用於實現可變相位@ 2ωo 的標準需要用ωLP 和ωHP 來縮放L(電感)和C(電容)分量。然而，通過僅用ωLP 和ωHP 調整C(電容)的值，可以實現具有相位@ 2ωo 的有限範圍的合理有效近似。
轉到圖7，提供了示意圖以更詳細地示出具有組合低通-高通級聯拓撲的經改進的混合PA電路700的另一個例子，所述拓撲還旨在被圖2的混合PA電路200所涵蓋。經改進的混合PA電路700包括初級裝置202、末級裝置204和連接這兩個裝置的中間電路系統706。中間電路系統706可以被認為是圖2的中間電路系統206的示例實施例，並且電路700被配置成使得初級裝置202操作以通過中間電路系統706驅動末級裝置204。如所示出的，中間電路系統706包括第一電路部分708、第二電路部分710和第三電路部分750。第一電路部分708耦合在第一節點712與第二節點764之間，所述第一節點712是初級裝置202的輸出埠(例如，充當初級裝置的LDMOS裝置的漏極端)，所述第二節點764是第三電路部分750的輸入埠。另外，第二電路部分710耦合在第三節點766與第四節點714之間，所述第三節點766是第三電路部分750的輸出埠，所述第四節點714是末級裝置704的輸入埠(例如，GaN裝置的柵極端)。
另外，如在圖7的示例實施例中所示出的，第一電路部分708包括耦合在第一節點712與第五節點720之間的第一電感器716以及耦合在第五節點720與第二節點764之間的第一電容器722。另外，第一電路部分708還包括第二電感器732和第三電感器734以及第二電容器736和第三電容器738，所述第二電感器732和所述第三電感器734中的每一個耦合到第五節點720。如所示出的，第二電感器732耦合在第五節點720與第二電容器736之間，所述第二電容器736進而耦合在第二電感器與接地(或接地端)740之間。而且，第三電感器734耦合在第五節點720與第三電容器738之間，所述第三電容器738進而耦合在第三電感器與接地740之間。進一步地，第一電路部分708另外包括第四電感器742、第四電容器744和第一電阻器746，其中第一電阻器耦合在第二節點764與第四電感器之間，其中第四電感器耦合在第一電阻器與第四電容器之間，並且其中第四電容器耦合在第四電感器與接地740之間。
另外，如圖7所示出的，第二電路部分710包括第五電感器768、第五電容器770和第六電感器730。第五電感器768耦合在第四節點714與第五電容器770之間，並且第五電容器耦合在第五電感器與接地740之間。第六電感器730將第三節點766與第四節點714耦合。對於第三電路部分750，此電路部分構成相位網路區段，並且在本示例實施例中，示出為採用與圖3的電路300相同或基本相同的形式。
更具體地，第三電路部分750被示出為包括低通電路752和高通電路754，所述低通電路752和所述高通電路754分別與對應地低通電路302(以及低通電路系統212)和高通電路304(以及高通電路系統214)相對應。在此示例實施例中，低通電路752包括第一電感器756和第一電容器758，並且高通電路754包括第二電感器760和第二電容器762。進一步地，低通電路752的第一電感器756耦合在第二節點764與中間節點765之間，在所述中間節點765處，低通電路752耦合到高通電路754。進一步地，第二電容器762耦合在中間節點765與第三節點766之間。另外，低通電路752的第一電容器758耦合在中間節點765與接地740之間，並且高通電路754的第二電感器760也耦合在中間節點765與接地740之間。
然而，儘管有上述全部，第三電路部分750的特性旨在是可變的，如由跨第一電感器756和第一電容器758延伸的箭頭757具體指示的。雖然箭頭757具體示出為跨第一電感器756和第一電容器758延伸，但因為那些部件旨在可獨立變化，實際上，第二電感器760和第二電容器762也可以分別以取決於第一電容器和第一電感器的對應電容值和電感值的方式變化。也就是說，在此例子中，C_高 = 1/((2*π*f)*(2*π*f)*L1)並且L_高 = 1/((2*π*f)*(2*π*f)*C1)，其中L1是第一電感器756的電感，C1是第一電容器758的電容，C_高是第二電容器762的電容，並且L_高是第二電感器760的電感。還應當理解的是，在此上下文中，在至少一些實施例中，術語“可變”需要一種佈置，在所述佈置中，可以通過優化第一電感器756、第一電容器758、第二電感器760和第二電容器762來改變二次諧波頻率(2f0)相位而不影響基頻(f0)相位。在至少一些此類實施例中，這種優化不是即時發生的，但例如由於部分之間的變化仍然有助於微調PA性能。
進一步地，關於圖7的實施例，應當理解的是，除了在初級裝置202與第三電路部分750之間傳送信號之外，第一電路部分708還起到另外的作用。更具體地，在此這方面，第一電路部分708還用於提供關於信號在基頻(f0)下或附近的匹配，也就是說，在基本(頻率)頻帶處的匹配。同樣地，除了在第一電路部分708與第二電路部分710之間傳送信號之外，第三電路部分750還起到另外的作用。然而，與提供關於在基頻下或附近的信號的匹配的第一電路部分708不同，第三電路部分750反而用於提供關於信號在二次諧波頻率(2f0)下或附近的匹配。另外，第三電路部分750的存在還使得經改進的混合PA電路700能夠展示以上關於圖2、圖3、圖4、圖5和圖6描述的操作特性的全部(或一個或多個)。
在至少一些實施例中，第三電路部分750可以具有與上述電路300的特性完全相同或基本相似的特性。例如，在至少一些實施例中，第三電路部分750可以被配置成在範圍為約800兆赫茲(MHz)到約6.0千兆赫茲(GHz)的基本操作頻率(f0)下進行操作。在此類實施例中，第一電感器756的電感值介於約零(0)毫微亨(nH)到約五十(50)nH的範圍內，第一電容器758的電容值介於約零(0)微微法拉(pF)到約五十(50)pF的範圍內，第二電感器760的電感值介於約0 nH到約50 nH的範圍內，並且第二電容器762的電容值介於約0 pF到約50 pF的範圍內。在其它實施例中，電路750可以被設計成在較低或較高的基頻下進行操作，並且各種電容和電感範圍可以具有較低或較高的邊界。無論哪種方式，低通電路752被配置成將高達比基頻略高的第一截止頻率(例如，高於基頻的約1%到約10%)的RF信號能量傳遞到中間節點765，並將高於第一截止頻率的RF信號能量分流到接地端740。另外，高通電路754被配置成將頻率恰好低於比基頻略低的第二截止頻率(例如，低於基頻的約1%到約10%)的RF信號能量分流到接地端740，並將高於第二截止頻率的RF信號能量傳遞到第三節點766。然而，儘管有上述描述，但在其它實施例中，第三電路部分750(或其一個或多個部分或一個或多個部件)可以具有一個或多個其它特性。
圖8具體通過第一史密斯圓圖800和第二史密斯圓圖802示出了經改進的混合PA電路700的兩個操作特性，所述第一史密斯圓圖800和所述第二史密斯圓圖802分別示出了電路700在7千兆赫(GHz)的二次諧波頻率(2f0)下和在為所述二次諧波頻率的一半的3.5 GHz的基頻(f0)下的示例操作特性。第一史密斯圓圖800具體示出了如何通過採用構成電路700的相位網路區段的第三電路部分750可以實現2f0相位的靈活性。也就是說，通過調整第三電路部分750的屬性(例如，通過調整低通電路區段的數量、高通電路區段的數量或那些電路區段中的任一個的電路部件的一個或多個的特性)，相位在7 GHz的二次諧波頻率(2f0)下可以變為由一系列位置804表示的各種值。甚至在整體反射係數保持等於一時，也可以實現此相位變化或更高的可調諧性，如由沿著第一史密斯圓圖800的外周界(或周長)806的所有位置804的位置所指示的。
通過比較，第二史密斯圓圖802另外示出了儘管如上所討論的第三電路部分750的屬性發生變化提供二次諧波頻率終止的第三電路部分的存在和操作如何不影響中間電路系統706的阻抗(Z(f0))。也就是說，如所示出的，儘管第三電路部分750的變化導致第一史密斯圓圖800中所示的相位變化，但電路系統706的阻抗(Z(f0))相對於在3.5 GHz的基頻(f0)(其也是上文提及的二次諧波頻率(7GHz)的一半)下操作的單個位置808保持恒定。因此，在基頻下實現基本抗擾度和較低色散。還應當注意的是，在圖8的本例子中，允許第一史密斯圓圖800中所示的相位變化的第一電感器758的電感值的變化是在1 nH到15 nH的範圍內的變化，並且第二史密斯圓圖802與電感的這種變化以及第一電容器758的電容在1 pF到15 pF範圍內的變化一致。
轉到圖9和圖10，混合PA電路的另外的示例特性被示出與圖2的混合PA電路200的形式一致，尤其當建模為圖3中示出的電路300時，並且尤其當假設源阻抗322的值為50歐姆並且負載阻抗324的值也為50歐姆時。在圖9的情況下，分別提供了第一史密斯圓圖900、第二史密斯圓圖902、第三史密斯圓圖904和第四史密斯圓圖906以便示出當第一電感器306和第一電容器308分別按照對應地在基頻(f0)下和在二次諧波頻率(2f0)下的阻抗取不同組的電感值和電容值時電路300的四個不同實施例的示例阻抗。另外，圖9還分別提供了第一傳輸係數(或反射係數或反射比)曲線圖910、第二傳輸係數曲線圖912、第三傳輸係數曲線圖914和第四傳輸係數曲線圖916，對於具有用於分別生成史密斯圓圖900、902、904、906的不同電感和電容參數的電路300的不同的對應實施例中的每一個而言，所述傳輸係數曲線圖示出了通過電路300的作為頻率的函數的傳輸係數。
關於圖9中示出的示例特性，應當認識到，這些示例特性已經通過刺激確定，假設混合PA電路200採用理想L-C元件、基頻(或頻帶)為約2 GHz並且不管Z(2f0)如何變化，Z(f0)保持恒定為50歐姆。更具體地，為了實現圖9中提供的示例圖和示例曲線圖，對應地對於第一史密斯圓圖900、第二史密斯圓圖902、第三史密斯圓圖904和第四史密斯圓圖906而言，第一電感器306的電感值分別為2 nH、2.6 nH、4.0 nH和6.0 nH。另外，用於分別實現第一史密斯圓圖900、第二史密斯圓圖902、第三史密斯圓圖904和第四史密斯圓圖906的第一電容器308的電容值在各自情況下在0.5 pF到20 pF的電容範圍內。如關於圖7已描述的，第二電感器310的電感值可以約等於第一電容器308的電容值與2π(f)2 的乘積的倒數。類似地，第二電容器312的電容值可以約等於第一電感器306的電感值與2π(f)2 的乘積的倒數。
史密斯圓圖900、902、904和906以及曲線圖910、912、914和916具體地示出了電路300的若干操作特性(作為混合PA電路200的一個示例實施例)。首先，示出了關於四個不同實施例中的每一個，在基頻(f0)下的電路300的阻抗在史密斯圓圖900、902、904和906中的每一個的如由史密斯圓圖中的每一個上示出的對應點907所表示的中心處。相關地，應理解的是，電路300的四個實施例中的每一個的在基頻(f0)下的反射係數等於0。通過比較，關於在二次諧波頻率(2f0)下的電路300的四個不同實施例的操作，無論用於第一電容器308的四個電容如何，所有四個實施例中的反射係數都等於1。這通過在史密斯圓圖900、902、904和906中的每一個上示出並且大部分定位在對應史密斯圓圖的對應外周邊處或靠近所述對應外周邊定位的對應的一系列點908示出。
對於傳輸係數曲線圖910、912、914和916，這些曲線圖分別示出了分別對應於史密斯圓圖900、902、904和906的電路300的對應的四個不同實施例的作為頻率的函數的反射性能和傳輸性能兩者。更具體地，關於第一傳輸係數曲線圖910，可以看出的是，如由第一曲線920所表示的，在小於2 GHz到將近4 GHz的範圍內的頻率下通過電路的傳輸係數S(2,1)(或增益)基本上為100%(在0 dB處或附近達到高值)。通過比較，如由第二曲線930所示出的，除了在下降點921處在頻率2 GHz下或接近其的頻率之外，表示回波損耗的傳輸係數S(1,1)跨所示出的整個0 Ghz到4 Ghz頻率範圍在0 dB處或附近具有高值，在所述頻率下傳輸係數下降到約-40 dB。應當進一步理解的是，第二曲線930的部分總體上處於在對應地低於和高於下降點921的位置933處的第一頻率1.8 GHz與位置935處的第二頻率2.2 GHz之間的區域內，在所述部分中，傳輸係數較低。
另外，如對應地關於第二傳輸係數曲線圖912、第三傳輸系統曲線圖914和第四傳輸係數曲線圖916中的每一個所示出的，對應地與史密斯圓圖902、904和906相關聯的電路300的其它實施例中的每一個實現了與第一傳輸系統曲線圖910的傳輸係數類似的傳輸係數(即使不是完全相同)。也就是說，如由分別在第二傳輸係數曲線圖912、第三傳輸係數曲線圖914和第四傳輸係數曲線圖916中所示出的對應的第一曲線922、924和926所分別指示的，通過與那些對應曲線圖相對應的電路300的對應實施例中的每一個的傳輸係數S(2,1)(或增益)在小於2 GHz到將近4 GHz的範圍內的頻率下基本上為100%(在0 dB處或附近具有高值)。而且，除了在對應下降點921處在頻率2 GHz下或接近其的頻率之外，與對應於第二傳輸係數曲線圖912、第三傳輸係數曲線圖914和第四傳輸係數曲線圖916的電路300的對應實施例相關聯的、如分別由對應的第二曲線932、934、936所表示的傳輸係數S(1,1)或回波損耗較高。應當進一步理解的是，對應的第二曲線932、934和936的對應部分總體上處於在低於對應下降點921的對應位置933處的第一頻率1.8 GHz與高於對應下降點921的對應位置935處的第二頻率2.2 GHz之間的對應區域內，在所述對應部分中，對應傳輸係數S(1,1)較低。
另外參照圖10，分別通過另外的史密斯圓圖1000以及第一另外的曲線圖1002和第二另外的曲線圖1004提供了關於電路300的另外的示例實施例的另外的示例操作特性資訊。這個示例具體地假定第一電感器306具有電感值0.49 nH，並且第一電容器308具有電容值0.5 pF。而且，如關於圖7和圖9已經描述的，在此示例實施例中，第二電感器310的電感值可以約等於第一電容器308的電容值與2π(f)2 的乘積的倒數，並且第二電容器312的電容值可以約等於第一電感器306的電感值與2π(f)2 的乘積的倒數。應當理解的是，通過假定電感器的Q為約40從而產生約0.4 dB的帶內損耗的刺激產生史密斯圓圖1000和曲線圖1002、1004中示出的操作特性/結果。
史密斯圓圖1000以及曲線圖1002和1004兩者示出電路300在從0(或約100 MHz)到約5 Ghz的範圍內的較大頻率下操作的變化，其中2 GHz是所關注的基頻(或頻帶)(f0)。史密斯圓圖1000示出電路300的阻抗如何在此範圍內通過曲線1006變化。更具體地，史密斯圓圖1000示出，在2 GHz的基頻下，電路300具有對應於第一位置1008的第一阻抗值，在此示例中所述第一阻抗值為46.314到j1.222。而且，史密斯圓圖1000示出，電路300具有在那個基頻下等於0.04/-160.932的傳輸係數S(2,2)。另外，史密斯圓圖1000另外示出，在4 GHz的二次諧波頻率下，電路300具有對應於第二位置1010的第二阻抗值2.417到j0.282，並且傳輸係數S(2,2)等於0.908/-179.352。
對於曲線圖1002和1004，這些示出電路300的實施例的示例傳輸係數性能，所述傳輸係數性能是史密斯圓圖1000的主題。更具體地，曲線圖1002包括傳輸曲線1012，所述傳輸曲線1012示出，在小於2 GHz到將近4 GHz的範圍內的頻率下、至少在1.8 GHz位置1014與2.2 GHz位置1016之間，通過電路300的傳輸水準(也就是說，傳輸係數S(2,1))基本上為100%(具有在0 dB處或附近的高值)。另外，除了在如由曲線圖1004中提供的第二曲線1018所示出的下降點1020處頻率2 GHz下或接近其的頻率之外，跨如由曲線圖1002和1004示出的0到5 GHz頻率範圍的大部分，傳輸係數S(2,2)較高(例如，主要在0 dB水準下)。傳輸係數S(2,2)下降尤其在對應於低於和高於下降點1020的2 GHz頻率的1.8 Ghz頻率和2.2 GHz頻率的位置1014與位置1016之間較強。
關於上文圖2到圖10所描述的經改進的混合PA電路可以在各種較大電路中實施和/或以各種方式實施和/或以各種角色操作，這取決於實施例。現在另外參照圖11，應當理解的是，例如，經改進的混合PA電路中的兩個(或更多個)如上文關於圖2到圖10所描述的那些電路中的任一個(例如，混合PA電路200)可以實施為封裝裝置內的Doherty功率放大器的主放大器或峰值放大器。在這種實施例中，另外例如兩個不同的經改進混合PA電路可以分別提供兩個平行放大路徑，這兩個平行放大路徑獨立地放大RF輸入信號以產生單獨的經放大RF輸出信號。另外，儘管圖11具體地涉及雙路Doherty功率放大器，但是在其它實施例中，多於兩個放大路徑(例如，三個、四個或一些其它數量的路徑)可以通過實施多於兩個經改進的混合PA電路提供。而且，在一些實施例中，多個放大路徑可以電耦合在一起作為多路放大器系統的一部分。
更具體地，圖11是RF放大器裝置1100的示例的頂視圖，所述RF放大器裝置1100包括具有主放大路徑和峰值放大路徑的Doherty功率放大器。RF放大器裝置1100將可替代地在下文被稱為“Doherty功率放大器模組”。根據示例實施例，在Doherty功率放大器模組1100中，主放大路徑包括矽驅動器級IC管芯1110和GaN末級IC管芯1180，並且峰值放大路徑還包括矽驅動器級IC管芯1111和GaN末級IC管芯1181。如下文進一步詳細描述的，矽驅動器級IC管芯1110不僅用作對應於圖2的初級裝置202的初級裝置，而且可以用作或提供包括如上文所描述的低通過濾器電路和高通過濾器電路的中間電路系統，如中間電路系統206。
Doherty功率放大器模組1100還包括呈多層PCB 1106形式的基板，所述基板包括至少一個介電層(例如，由FR-4、陶瓷或其它PCB介電材料形成的介電層)和兩個或更多個導電層。在此示例實施例中，PCB 1106的頂表面上的導電層為圖案化導電層。由頂部圖案化導電層的部分形成的各種導電特徵(例如，導電焊盤和導電跡線)可以用作管芯1110、1111、1180、1181和其它離散部件的附接點，並且還可以在管芯1110、1111、1180、1181與其它離散部件之間提供電連線性。另一個導電層可以用作接地參考平面。在一些實施例中，一個或多個另外的圖案化導電層可以在管芯1110、1111、1180、1181、離散部件與接地參考平面之間提供導電連接。
而且，在本實施例中，底部導電層用於提供外部可觸及的導電著陸焊盤，其中用圖11中的虛線框指示一些示例著陸焊盤1101、1109、1158、1159的位置。這些著陸焊盤(除其它項之外，未示出)使Doherty功率放大器模組1100能夠表面安裝到提供到RF系統的其它部分的電連接性的單獨基板(未示出)中。雖然範本1100被描繪為接地柵格陣列(LGA)模組，但是模組1100可替代地可以被封裝為引腳柵格陣列模組、QFN模組或另一種類型的封裝體。此外，在一些實施例中，管芯1110、1111、1180、1181可以被容納在一個或多個離散裝置封裝體中，所述離散裝置封裝體中的每一個包括導電凸緣，管芯連同耦合到包括Doherty放大器電路的其它部分的PCB上的導電跡線的輸入和輸出引線一起安裝在所述導電凸緣上。
Doherty功率放大器模組1100包括功率分路器1102、包括彼此級聯耦合的矽驅動器級IC管芯1110和GaN末級IC管芯1180的二級主放大器和包括彼此級聯耦合的矽驅動器級IC管芯1111和GaN末級IC管芯1181的二級峰值放大器、以及各種相移和阻抗匹配元件和組合器。在PCB 1106的底表面處暴露的導電著陸焊盤1101用作模組1100的RF信號輸入端。通過一個或多個導電結構(例如，過孔、跡線和/或引線鍵合)，著陸焊盤1101電耦合到功率分路器1102的輸入。耦合到PCB 1106的安裝表面的功率分路器1102可以包括一個或多個離散管芯和/或部件，儘管圖11中示出為單個部件。功率分路器1102包括輸入端和兩個輸出端。輸入端通過一個或多個導電結構(例如，過孔、跡線和/或引線鍵合)電耦合到著陸焊盤1101以接收輸入RF信號。功率分路器1102的輸出端通過一個或多個導電結構(例如，過孔、跡線和/或引線鍵合)對應地電耦合到對應地主放大器和峰值放大器的輸入端1120和1121。
功率分路器1102被配置成將通過著陸焊盤1101接收的輸入RF信號的功率分成第一RF信號和第二RF信號，所述第一RF信號和所述第二RF信號在功率分路器1102的輸出端處產生。此外，功率分路器1102可以包括一個或多個相移元件，所述一個或多個相移元件被配置成在輸出端處提供的RF信號之間賦予約90度相位差。在功率分路器1102的輸出處產生的第一RF信號和第二RF信號可以具有相等或不相等的功率。功率分路器的第一輸出電耦合到主放大器路徑(例如，電耦合到主放大器)，並且功率分路器的第二輸出電耦合到峰值放大器路徑(例如，電耦合到峰值放大器)。在所示出的實施例中，在第二功率分路器輸出處產生的RF信號相對於在第一功率分路器輸出處產生的RF信號延遲約90度。換言之，提供給峰值放大器路徑的RF信號相對於提供給主放大器路徑的RF信號延遲約90度。
由功率分路器1102產生的第一RF信號通過主放大器路徑放大，所述主放大器路徑包括矽驅動器級IC管芯1110、GaN末級IC管芯1180和相移元件1103。由功率分路器1102產生的第二RF信號通過峰值放大器路徑放大，所述峰值放大器路徑包括矽驅動器級IC管芯1111和GaN末級IC管芯1181。主放大器路徑的矽驅動器級IC管芯1110和GaN末級IC管芯1180以級聯佈置在矽驅動器級IC管芯1110的輸入端1120(對應於主放大器輸入)與GaN末級IC管芯1180的輸出端1192(對應於主放大器輸出)之間電耦合在一起。
矽驅動器級IC管芯1110包括多個積體電路。在本示例實施例中，管芯1110的積體電路系統包括輸入端1120、輸出端1122、輸入阻抗匹配電路1130、矽功率電晶體1140、級間阻抗匹配電路1150的集成部分、偏置電壓控制電路1160、諧波控制電路1170的集成部分。輸入阻抗匹配電路1130和級間阻抗匹配電路1150中的一個或兩個可以被認為是對應於或涵蓋如上文所描述的中間電路系統206，包括低通電路系統212和其高通電路系統214。儘管未詳細示出，應當理解的是，矽驅動器級IC管芯1110內的各種電路和部件視情況彼此電耦合以實現對應於圖2的初級裝置202和中間電路系統206的佈置。
功率分配器1102的第一輸出通過各種導電跡線、電路系統和引線鍵合或其它類型的電連接電耦合到矽驅動器級IC管芯1110的輸入端1120。著陸焊盤(或偏置地)1158通過另外的導電結構、引線鍵合(或其它類型的電連接)和端電耦合到GaN電晶體1182的相應偏置電壓控制電路1160。 雖然圖11中未示出，但是另外的偏置地可以電耦合到矽電晶體柵極和漏極的偏置電壓控制電路系統。
GaN末級IC管芯1180包括多個積體電路。在本示例實施例中，管芯1180的積體電路系統包括輸入端1190、輸出端1192和GaN功率電晶體1182。雖然未詳細示出，應當理解的是，GaN末級IC管芯1180內的各種電路和部件視情況配置和電耦合在一起以實現對應於圖2的末級裝置204的佈置，其中GaN功率電晶體1182具體地構成末級PA電晶體裝置208的示例實施例。
矽驅動器級IC管芯1110的輸出端1122通過引線鍵合陣列1174或另一種類型的電連接電耦合到GaN末級IC管芯1180的輸入端1190。輸入端1190電耦合到GaN功率電晶體1182的柵極。GaN功率電晶體1182的柵極也通過一個或多個引線鍵合1178或另一種類型的電連接電耦合到矽驅動器級IC管芯1110中的諧波控制電路1170的集成部分。
經放大第一RF信號在GaN末級IC管芯1180的輸出端1192處產生。根據本實施例，輸出端1192電耦合(例如，通過引線鍵合1179或另一種類型的電連接)到相移元件1103。而且，根據本實施例，相移元件1103具有靠近GaN末級IC管芯1180的輸出端1192的第一端部和靠近GaN末級IC管芯1181的輸出端1193的第二端部。例如，相移元件1103可以用在其第一端部與第二端部之間延伸的λ(lambda)/4(λ/4)傳輸線(例如，具有90度電長度的微帶傳輸線)實施。隨著信號從相移元件的第一端部行進到相移元件的第二端部，相移元件1103可以將約90度相對相移賦予經放大第一RF信號。
如上文所提及的，由功率分路器1102產生的第二RF信號通過峰值放大器路徑放大，所述峰值放大器路徑包括矽驅動器級IC管芯1111和GaN末級IC管芯1181。峰值放大器路徑的矽驅動器級IC管芯1111和GaN末級IC管芯1181以級聯佈置在矽驅動器級IC管芯1111的輸入端1121(對應於峰值放大器輸入)與GaN末級IC管芯1181的輸出端1193(對應於峰值放大器輸出)之間電耦合在一起。矽驅動器級IC管芯1111包括多個積體電路。在本示例實施例中，管芯1111的積體電路系統包括輸入端1121、輸出端1123、輸入阻抗匹配電路1131、矽功率電晶體1141、級間阻抗匹配電路1151的集成部分、偏置電壓控制電路1161、諧波控制電路1171的集成部分。輸入阻抗匹配電路1131和級間阻抗匹配電路1151中的一個或兩個可以被認為是對應於如上文所描述的中間電路系統206，包括低通電路系統212和其高通電路系統214。儘管未詳細示出，應當理解的是，矽驅動器級IC管芯1111內的各種電路和部件視情況可以被配置和電耦合到彼此以實現對應於圖2的初級裝置202和中間電路系統206的佈置。
功率分配器1102的第二輸出通過各種導電跡線、電路系統和引線鍵合或另一種類型的電連接電耦合到矽驅動器級IC管芯1111的輸入端1121。著陸焊盤(或偏置地)1159通過另外的導電結構、引線鍵合(或另一種類型的電連接)和端電耦合到GaN電晶體1183的相應偏置電壓控制電路1161。雖然圖11中未示出，但是另外的著陸焊盤(或偏置地)可以電耦合到矽電晶體柵極和漏極的偏置電壓控制電路系統。
GaN末級IC管芯1181包括多個積體電路。在實施例中，管芯1181的積體電路系統包括輸入端1191、輸出端1193和GaN功率電晶體1183。雖然未詳細示出，應當理解的是，GaN末級IC管芯1181內的各種電路和部件視情況可以被配置和電耦合在一起以實現對應於圖2的末級裝置204的佈置，其中GaN功率電晶體1183具體地構成末級PA電晶體裝置208的示例實施例。
矽驅動器級IC管芯1111的輸出端1123通過引線鍵合陣列1175或另一種類型的電連接電耦合到GaN末級IC管芯1181的輸入端1191。輸入端1191電耦合到GaN功率電晶體1183的柵極。GaN功率電晶體1183的柵極也通過一個或多個引線鍵合1177或另一種類型的電連接電耦合到矽驅動器級IC管芯1111中的諧波控制電路1171的集成部分。
通過級聯耦合峰值放大器管芯1111、1181的信號路徑在從RF輸入端1121延伸到RF輸出端1193的方向上，所述方向由箭頭1113指示。另外，通過級聯耦合主放大器管芯1110、1180的信號路徑在從矽驅動器級IC管芯輸入端1120延伸到GaN末級IC管芯輸出端1192的方向上，所述方向由箭頭1117指示，所述箭頭1117被示出為垂直於箭頭1113。因此，如可以在圖11中看到的，通過級聯耦合峰值放大器管芯1111、1181和級聯耦合主放大器管芯1110、1180的信號路徑在顯著不同的方向上延伸，並且更具體地，信號路徑在圖11的實施例中是正交的。以另一種方式陳述，通過管芯1111、1181的RF信號路徑與通過管芯1110、1180的RF信號路徑正交。雖然管芯1110、1111、1180、1181可以被定位成相對靠近在一起，但是其正交朝向可以顯著減少通過主放大器路徑和峰值放大器路徑承載和通過所述主放大器路徑和所述峰值放大器路徑放大的信號之間的耦合。
經放大第二RF信號通過RF輸出端1193處的GaN末級IC管芯1181產生。根據本示例實施例，RF輸出端1193電耦合(例如，通過引線鍵合1104或另一種類型的電連接)到相移元件1103的第二端部。相應地，由GaN末級IC管芯1180產生的經放大第一RF信號被傳送到RF輸出端1193，並且輸出端1193用作經放大第一RF信號和經放大第二RF信號的相加節點1105。當單獨賦予在第一RF信號和第二RF信號上的各種相移基本上相等時，經放大第一RF信號和經放大第二RF信號的相位基本上組合在相加節點1105處。
RF輸出端1193(以及因此相加節點1105)電耦合(例如，通過引線鍵合1107或另一種類型的電連接)到輸出網路1108，所述輸出網路1108用於將恰當負載阻抗呈現給主放大器管芯1180和峰值放大器管芯1181中的每一個。另外，如所示出的，輸出網路1108可以包括解耦電容器。雖然圖11中未示出，但是輸出網路1108還可以包括用於提供所期望的阻抗匹配的各種導電跡線、另外的離散部件和/或集成部件(例如，電容器、電感器和/或電阻器)。輸出網路1108通過PCB 1106電耦合到暴露在PCB 1106的底表面處的導電著陸焊盤1109。著陸焊盤1109用作Doherty功率放大器模組1100的RF輸出節點。
儘管有上述描述，但是應當理解的是，本公開不旨在將範圍限於上文描述的實施例，而是旨在涵蓋經改進的混合功率放大器電路或模組的各種另外的實施例以及包括或利用這種經改進混合功率放大器電路或模組的電路、模組、系統或裝置。除了其它方面之外，雖然若干上述混合功率放大器電路或模組採用初級裝置和末級裝置(例如，矽電晶體裝置和GaN電晶體裝置)的組合，但是本公開旨在涵蓋存在裝置的多於兩個級別的另外的實施例，包括例如存在全部(並聯或串聯)耦合到末級裝置的多個初級裝置的實施例。
另外，雖然在上文中採用術語初級裝置和末級裝置以指代在混合放大電路或模組中提供相繼放大水準(並且可以通過不同類型的半導體材料形成)的相繼放大裝置，但是這些術語的使用是為了方便並且不旨在限制本公開的範圍。例如，本公開還旨在涵蓋混合放大電路或模組的實施例，在所述實施例中，對應的混合放大電路或模組的RF輸入端與RF(經放大)輸出端之間存在串聯或連續的多於兩個放大裝置，並且其中第一裝置是矽放大裝置，第二裝置是氮化鎵(GaN)或其它III-V型材料放大裝置，並且第三裝置是由矽、GaN或其它III-V型或半導體材料製成的另一個放大裝置。在這種實施例中，雖然鑒於那個術語在上文如何使用，第二(GaN)裝置可能被認為是末級裝置，考慮到第三裝置的存在，第二裝置還可以被認為是中間或下一級裝置。
而且，應該理解的是，本公開不旨在涵蓋混合放大電路或模組的操作的方法(例如，通過放大的方法)、或包括或採用這種混合放大電路或模組的電路、模組、系統或裝置以及製造(或形成或組裝)這種電路、模組、系統或裝置中的任一個的方法。例如，本公開旨在涵蓋放大方法，所述放大方法涉及向混合功率放大器電路或模組提供上述特徵中的任一個並且然後使所述電路或模組執行多種操作步驟中的任一個。在一些這種實施例中，這種操作步驟可以包括：在初級放大裝置處接收RF輸入信號；通過所述初級放大裝置放大所述RF輸入信號以生成具有在基頻下的第一分量和在諧波頻率下的第二分量的經放大RF信號，所述諧波頻率是所述基頻的倍數。所述操作步驟還可以包括：通過所述中間電路系統修改所述經放大RF信號以便為所述末級放大裝置提供修改後的經放大RF信號；以及進一步放大所述修改後的經放大RF信號以生成RF輸出信號，其中所述經放大RF信號的所述修改包括使所述經放大RF信號的所述第二分量的相位偏移。
相應地，在本文所涵蓋的至少一些實施例中，本公開涉及一種混合功率放大器電路，所述混合功率放大器電路包括初級放大裝置、末級放大裝置和至少間接地耦合所述初級放大裝置和所述末級放大裝置的中間電路系統。所述中間電路系統包括低通電路和高通電路，並且所述混合功率放大器電路被配置成在基頻下放大第一信號分量。至少部分地由於所述中間電路系統，第二信號分量的相位在諧波頻率下偏移，所述諧波頻率是所述基頻的倍數。
而且，在本文所涵蓋的至少一些實施例中，本公開涉及一種混合功率放大器模組。所述混合功率放大器模組包括基板和第一管芯，所述第一管芯至少間接地支撐在所述基板上，並且初級放大電路至少部分地形成在所述第一管芯上。另外，所述混合功率放大器模組還包括第二管芯，所述第二管芯至少間接地支撐在所述基板上，並且末級放大電路至少部分地形成在所述第二管芯上。另外，所述混合功率放大器模組另外包括中間電路系統，所述中間電路系統至少間接地支撐在所述基板上，所述中間電路系統至少間接地耦合所述初級放大裝置和所述末級放大裝置。所述中間電路系統包括低通電路和高通電路，並且所述混合功率放大器電路被配置成在基頻下放大第一信號分量。至少部分地由於所述中間電路系統，第二信號分量的相位在諧波頻率下偏移，所述諧波頻率是所述基頻的倍數。
而且，在本文所涵蓋的至少一些實施例中，本公開涉及一種提供放大的方法。所述方法包括提供混合功率放大器模組，所述混合功率放大器模組具有初級放大裝置、末級放大裝置和至少間接地耦合所述初級放大裝置和所述末級放大裝置的中間電路系統，其中所述中間電路系統包括低通電路和高通電路。另外，所述方法包括：在所述初級放大裝置處接收RF輸入信號；以及通過所述初級放大裝置放大所述RF信號以生成具有在基頻下的第一分量和在諧波頻率下的第二分量的經放大RF信號，所述諧波頻率是所述基頻的倍數。另外，所述方法包括：通過所述中間電路系統修改所述經放大RF信號以便為所述末級放大裝置提供修改後的經放大RF信號；以及進一步放大所述修改後的經放大RF信號以生成RF輸出信號，其中所述經放大RF信號的所述修改包括使所述經放大RF信號的所述第二分量的相位偏移。另外，在至少一些這種實施例中，所述初級放大裝置包括矽電晶體裝置，所述末級放大裝置包括氮化鎵(GaN)電晶體裝置，所述諧波頻率是所述基頻的兩倍，所述矽電晶體裝置和所述中間電路系統形成在矽管芯上，並且所述末級放大裝置形成在GaN管芯上。
根據上述討論應當理解的是，如本文所涵蓋的包括但不限於上文所討論的那些的經改進混合PA電路可以根據實施例提供多種優點中的任何一個或多個。在本文所涵蓋的至少一些實施例中，經改進混合PA電路是可配置的以便被設置成向在操作的二次諧波頻率(2f0)下的任何相位角提供接近1.0的|Γ|，並且可以簡化輸入匹配網路的實施。因此，本文所涵蓋的至少一些實施例使設定2f0的相位的更高靈活度成為可能。
另外，在至少一些實施例中，經改進混合PA電路可以在二次諧波頻率(2f0)電路與在基頻(f0)下的匹配電路之間提供抗干擾性。另外，在至少一些實施例中，由於f0電路，經改進混合PA電路可以在不在基頻(f0)下添加任何(或任何實質)色散的情況下進行操作。另外，在至少一些實施例中，由於2f0終止，經改進混合PA電路可能對匹配的Q沒有影響。另外，在至少一些實施例中，經改進混合PA電路可以提供優化二次諧波頻率(2f0)相位的更多靈活性，而不影響在末級(例如，GaN)裝置的輸入端處呈現的基本阻抗。
雖然上文已結合特定設備描述了本發明的原理，但應清楚理解的是，這一描述僅通過舉例的方式作出，並且不作為對本發明的範圍的限制。確切地，本發明不旨在限於在此包含的實施例和圖示說明，而是包括那些實施例(包括實施例的一部分)的修改形式以及不同實施例的要素的組合，如在以下申請專利範圍的範圍內所達到的。
100、200、300‧‧‧電路 102‧‧‧LDMOS裝置 104‧‧‧GaN裝置 106‧‧‧中間電路系統 107、757、216、218、220、222、224‧‧‧箭頭 108、708‧‧‧第一電路部分 110、710‧‧‧第二電路部分 112‧‧‧第一節點 114‧‧‧第二節點 116、306、756、716‧‧‧第一電感器 118‧‧‧第一電阻器 120‧‧‧第三節點 122、308、722、758‧‧‧第一電容器 124‧‧‧第四節點 126‧‧‧第二電阻器；第五節點 128‧‧‧第五節點 130、310、732、760‧‧‧第二電感器 132、734‧‧‧第三電感器 134、742‧‧‧第四電感器 136、312、736、762‧‧‧第二電容器 137、157、408、514、1105‧‧‧節點 138、738‧‧‧第三電容器 140、320‧‧‧接地端或接地 142、768‧‧‧第五電感器 144、744‧‧‧第四電容器 146‧‧‧第三電路部分 148‧‧‧第四電路部分 150‧‧‧第三電阻器 152‧‧‧第六電感器 154‧‧‧第七電感器 156、770‧‧‧第五電容器 158‧‧‧第八電感器 160‧‧‧第六電容器 202‧‧‧初級裝置 204‧‧‧末級裝置 206‧‧‧中間電路系統；中間電路 208‧‧‧末級PA電晶體裝置 210‧‧‧輸入預匹配電路系統 211‧‧‧虛線框 212‧‧‧低通電路系統 214‧‧‧高通電路系統 226、228‧‧‧虛線 302‧‧‧低通電路 304‧‧‧高通電路 314‧‧‧輸入埠 316‧‧‧中間節點 318‧‧‧輸出端；節點 322‧‧‧源阻抗或電阻 324‧‧‧負載阻抗或電阻 400、500‧‧‧網路電路 402、504‧‧‧第一電路 404、506‧‧‧第二電路 406、512‧‧‧輸入端 410‧‧‧中間端 412‧‧‧省略號 502‧‧‧高通電路 508‧‧‧電容器 510‧‧‧電感器 516‧‧‧輸出端 518‧‧‧省略號 600‧‧‧剖面部分 602‧‧‧第一偏移 604‧‧‧第二偏移 606‧‧‧第三偏移 608‧‧‧第四偏移 610、612‧‧‧位置 700‧‧‧PA電路 704‧‧‧末級裝置 706‧‧‧中間電路系統 712‧‧‧第一節點 714‧‧‧第四節點 720‧‧‧第五節點 730‧‧‧第六電感器 740‧‧‧接地 746‧‧‧第一電阻器 750‧‧‧第三電路部分 752‧‧‧低通電路 754‧‧‧高通電路 764‧‧‧第二節點 765‧‧‧中間節點 766‧‧‧第三節點 800、900‧‧‧第一史密斯圓圖 802、902‧‧‧第二史密斯圓圖 804、933、935、1014、1016‧‧‧位置 904‧‧‧第三史密斯圓圖 906‧‧‧第四史密斯圓圖 907‧‧‧對應點 908‧‧‧系列點 910‧‧‧第一傳輸係數；反射係數；反射比；曲線圖 912‧‧‧第二傳輸係數曲線圖 914‧‧‧第三傳輸係數曲線圖 916‧‧‧第四傳輸係數曲線圖 921‧‧‧下降點 922、924、926‧‧‧第一曲線 930、932、934、936‧‧‧第二曲線 1000‧‧‧史密斯圓圖 1002、1004‧‧‧曲線圖 1012‧‧‧傳輸曲線 1018‧‧‧第二曲線 1020‧‧‧下降點 1100‧‧‧RF放大器裝置；模組 1103‧‧‧相移元件 1106‧‧‧PCB 1107‧‧‧引線鍵合 1108‧‧‧網路 1109‧‧‧導電著陸焊盤 1110、1111‧‧‧矽驅動器級IC管芯 1180、1181‧‧‧GaN末級IC管芯 1110、1111、1180、1181‧‧‧管芯 1101、1109、1158、1159‧‧‧陸焊盤 1102‧‧‧功率分路器 1103‧‧‧相移元件 1120、1121‧‧‧RF輸入端 1122、1123‧‧‧輸出端 1130、1131‧‧‧輸入阻抗匹配電路 1140、1141‧‧‧矽功率電晶體 1150、1151‧‧‧級間阻抗匹配電路 1158、1159‧‧‧陸焊盤或偏置地 1160、1161‧‧‧偏置電壓控制電路 1170、1171‧‧‧諧波控制電路 1177、1178、1179‧‧‧引線鍵合 1180、1181‧‧‧GaN末級IC管芯 1182‧‧‧GaN電晶體 1183‧‧‧GaN功率電晶體 1190、1191‧‧‧輸入端 1192‧‧‧GaN末級IC管芯輸出端 1193‧‧‧RF輸出端 L‧‧‧電感 C‧‧‧電容 Q‧‧‧阻抗 f0‧‧‧基頻 2f0‧‧‧二次諧波頻率 3f0‧‧‧三次諧波頻率 4f0‧‧‧四次諧波頻率 PA‧‧‧功率放大器 Z‧‧‧阻抗 Z1‧‧‧第一阻抗 Z2‧‧‧第二阻抗 ϕ‧‧‧相移 Γ‧‧‧反射係數 ω‧‧‧角頻率 ωo‧‧‧代基本角頻率 2ωo‧‧‧代二次諧波角頻率 S‧‧‧傳輸係數
圖1是示出混合功率放大器(PA)電路的示意圖；
圖2是總體示出具有組合低通-高通級聯拓撲的經改進的混合PA電路以及那個電路的若干操作特性的示意圖；
圖3是示出相對於以示意圖形式示出的那個經改進的混合PA電路的其它部分可以用於圖2的經改進的混合PA電路的中間電路系統中的示例低通電路和高通電路的示意圖；
圖4和圖5分別是分別示出分別可以用在圖2的經改進的混合PA電路的中間電路系統中的另一個低通電路和另一個高通電路的示意圖；
圖6是史密斯圓圖的剖面部分，其示出了在存在圖2的經改進的混合PA電路中的低通電路和高通電路如圖3的那些低通電路和高通電路的示例操作效果；
圖7是更詳細地示出具有組合低通-高通級聯拓撲的經改進的混合PA電路的示意圖，所述混合PA電路是根據圖2的電路的經改進的混合PA電路的例子；
圖8示出了一對史密斯圓圖，其示出了圖7的經改進的混合PA電路的示例操作特性；
圖9示出了一組四個另外的史密斯圓圖和四個曲線圖，所述史密斯圓圖和所述曲線圖另外示出了經改進的混合PA電路的示例操作特性；
圖10示出了另外的史密斯圓圖和一對曲線圖，所述史密斯圓圖和所述曲線圖另外示出了經改進的混合PA電路的示例操作特性；以及
圖11是RF放大器裝置的例子的頂視圖，所述RF放大器裝置特別採用具有如上根據圖2到圖10中的任何一個所討論的組合低通-高通級聯拓撲的至少一個經改進的混合PA電路。
100‧‧‧電路
102‧‧‧LDMOS裝置
104‧‧‧GaN裝置
106‧‧‧中間電路系統
107‧‧‧箭頭
108‧‧‧第一電路部分
110‧‧‧第二電路部分
112‧‧‧第一節點
114‧‧‧第二節點
116‧‧‧第一電感器
118‧‧‧第一電阻器
120‧‧‧第三節點
122‧‧‧第一電容器
124‧‧‧第四節點
126‧‧‧第二電阻器；第五節點
128‧‧‧第五節點
130‧‧‧第二電感器
132‧‧‧第三電感器
134‧‧‧第四電感器
136‧‧‧第二電容器
137‧‧‧節點
138‧‧‧第三電容器
140‧‧‧接地端或接地
142‧‧‧第五電感器
144‧‧‧第四電容器
146‧‧‧第三電路部分
148‧‧‧第四電路部分
150‧‧‧第三電阻器
152‧‧‧第六電感器
154‧‧‧第七電感器
156‧‧‧第五電容器
157‧‧‧節點
158‧‧‧第八電感器
160‧‧‧第六電容器

Claims (20)

  1. 一種混合功率放大器電路，其特徵在於，包括： 初級放大裝置；； 末級放大裝置；以及 中間電路系統，其至少間接地耦合所述初級放大裝置和所述末級放大裝置， 其中所述中間電路系統包括低通電路和高通電路， 其中所述混合功率放大器電路被配置成在基頻下放大第一信號分量，並且 其中至少部分地由於所述中間電路系統，第二信號分量的相位在諧波頻率下偏移，所述諧波頻率是所述基頻的倍數。
  2. 如請求項1所述的混合功率放大器電路，其特徵在於，所述初級放大裝置為基於矽的電晶體裝置。
  3. 如請求項2所述的混合功率放大器電路，其特徵在於，所述基於矽的電晶體裝置為LDMOS電晶體裝置。
  4. 如請求項1所述的混合功率放大器電路，其特徵在於，所述末級放大裝置為III-V電晶體裝置。
  5. 如請求項4所述的混合功率放大器電路，其特徵在於，所述III-V電晶體裝置為氮化鎵(GaN)電晶體裝置，並且 其中所述諧波頻率是所述基頻的兩倍。
  6. 如請求項1所述的混合功率放大器電路，其特徵在於，所述中間電路系統包括與所述初級裝置的輸出端至少間接地耦合的輸入埠，並且還包括與所述末級裝置的輸入端至少間接地耦合的輸出埠。
  7. 如請求項6所述的混合功率放大器電路，其特徵在於，所述低通電路包括具有第一電感器和第一電容器的第一低通濾波器電路，其中所述高通電路包括具有第二電容器和第二電感器的第一高通濾波器電路。
  8. 如請求項7所述的混合功率放大器電路，其特徵在於，所述第一電感器耦合到所述輸入埠，其中所述第二電容器耦合到所述輸出埠，並且其中所述第一電感器和所述第二電容器串聯耦合在所述輸入埠與所述輸出埠之間。
  9. 如請求項8所述的混合功率放大器電路，其特徵在於，所述第一電感器和所述第二電容器通過中間節點至少間接地耦合到彼此。
  10. 如請求項9所述的混合功率放大器電路，其特徵在於，所述第一電容器耦合在所述中間節點與接地端之間，並且其中所述第一電感器耦合在所述中間節點與所述接地端之間或所述輸出埠與所述接地端之間。
  11. 如請求項7所述的混合功率放大器電路，其特徵在於，所述低通電路包括第一網路，所述第一網路具有包括所述第一低通濾波器電路的多個低通濾波器電路，並且其中所述高通電路包括第二網路，所述第二網路具有包括所述第一高通濾波器電路的多個高通濾波器電路。
  12. 如請求項11所述的混合功率放大器電路，其特徵在於，所述第一電感器耦合到所述輸入埠，其中所述第二電容器耦合到所述輸出埠，並且其中所述第一電感器和所述第二電容器串聯耦合在所述輸入埠與所述輸出埠之間。
  13. 如請求項7所述的混合功率放大器電路，其特徵在於，所述初級放大裝置包括矽電晶體裝置，並且其中所述末級放大裝置包括氮化鎵(GaN)電晶體裝置。
  14. 如請求項7所述的混合功率放大器電路，其特徵在於，所述中間電路系統另外包括另外一個電路，所述另外一個電路被配置成提供關於所述第一信號分量在所述基頻下的匹配，其中所述另外一個電路至少間接地耦合在所述初級放大裝置與所述中間電路系統的所述低通電路之間。
  15. 如請求項14所述的混合功率放大器電路，其特徵在於，進一步包括至少一個另外的電路部件，所述至少一個另外的電路部件至少間接地耦合在所述中間電路系統的所述高通電路與所述末級裝置的輸入端之間。
  16. 一種混合功率放大器模組，其特徵在於，包括： 基板； 第一管芯，其至少間接地支撐在所述基板上，並且初級放大電路至少部分地形成在所述第一管芯上； 第二管芯，其至少間接地支撐在所述基板上，並且末級放大電路至少部分地形成在所述第二管芯上；以及 中間電路系統，其至少間接地支撐在所述基板上，所述中間電路系統至少間接地耦合所述初級放大裝置和所述末級放大裝置， 其中所述中間電路系統包括低通電路和高通電路， 其中所述混合功率放大器電路被配置成在基頻下放大第一信號分量，並且 其中至少部分地由於所述中間電路系統，第二信號分量的相位在諧波頻率下偏移，所述諧波頻率是所述基頻的倍數。
  17. 如請求項16所述的混合功率放大器模組，其特徵在於，所述中間電路系統至少部分地形成在所述第一管芯上，其中所述第一管芯為矽管芯，並且其中所述第二管芯為氮化鎵(GaN)管芯。
  18. 如請求項17所述的混合功率放大器模組，其特徵在於，所述中間電路系統另外包括另外一個電路，所述另外一個電路被配置成提供關於所述第一信號分量在所述基頻下的匹配，其中所述另外一個電路至少間接地耦合在所述初級放大裝置與所述中間電路系統的所述低通電路之間，並且其中所述諧波頻率是所述基頻的兩倍。
  19. 一種提供放大的方法，其特徵在於，所述方法包括： 提供混合功率放大器模組，所述混合功率放大器模組具有初級放大裝置、末級放大裝置和至少間接地耦合所述初級放大裝置和所述末級放大裝置的中間電路系統，其中所述中間電路系統包括低通電路和高通電路； 在所述初級放大裝置處接收RF輸入信號； 通過所述初級放大裝置放大所述RF信號以生成具有在基頻下的第一分量和在諧波頻率下的第二分量的經放大RF信號，所述諧波頻率是所述基頻的倍數； 通過所述中間電路系統修改所述經放大RF信號，以便為所述末級放大裝置提供修改後的經放大RF信號；以及 進一步放大所述修改後的經放大RF信號以生成RF輸出信號， 其中所述經放大RF信號的所述修改包括使所述經放大RF信號的所述第二分量的相位偏移。
  20. 如請求項19所述的方法，其特徵在於，所述初級放大裝置包括矽電晶體裝置，其中所述末級放大裝置包括氮化鎵(GaN)電晶體裝置，其中所述諧波頻率是所述基頻的兩倍，其中所述矽電晶體裝置和中間電路系統形成在矽管芯上，並且其中所述末級放大裝置形成在GaN管芯上。
TW108112920A 2018-04-13 2019-04-12 混合功率放大器電路或系統及其操作方法 TWI822757B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/952,889 2018-04-13
US15/952,889 US10530306B2 (en) 2018-04-13 2018-04-13 Hybrid power amplifier circuit or system with combination low-pass and high-pass interstage circuitry and method of operating same

Publications (2)

Publication Number Publication Date
TW202005267A true TW202005267A (zh) 2020-01-16
TWI822757B TWI822757B (zh) 2023-11-21

Family

ID=65903989

Family Applications (1)

Application Number Title Priority Date Filing Date
TW108112920A TWI822757B (zh) 2018-04-13 2019-04-12 混合功率放大器電路或系統及其操作方法

Country Status (5)

Country Link
US (1) US10530306B2 (zh)
EP (1) EP3553948A1 (zh)
JP (1) JP6760668B2 (zh)
CN (1) CN110011628B (zh)
TW (1) TWI822757B (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019172332A1 (en) * 2018-03-07 2019-09-12 Sumitomo Electric Device Innovations, Inc. Semiconductor device
EP3782281B1 (en) * 2018-04-17 2024-06-05 Telefonaktiebolaget LM Ericsson (publ.) Radio frequency power amplifier with harmonic control circuit as well as method for manufacturing the same
US20240113669A1 (en) * 2019-10-29 2024-04-04 Macom Technology Solutions Holdings, Inc. Efficiency improvements for multi-stage power amplifiers
WO2021250721A1 (ja) * 2020-06-08 2021-12-16 三菱電機株式会社 増幅回路
CN116192068A (zh) * 2021-11-29 2023-05-30 青岛海尔电冰箱有限公司 功率放大器及具有该功率放大器的加热装置
EP4325721A1 (en) * 2022-04-28 2024-02-21 Suzhou Watech Electronics Co., Ltd. Package structure for signal amplification, and signal amplifier

Family Cites Families (43)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3062215B2 (ja) 1990-03-30 2000-07-10 沖電気工業株式会社 アナログ・フロント・エンド回路
WO2000054420A1 (fr) * 1999-03-11 2000-09-14 Mitsubishi Denki Kabushiki Kaisha Dispositif terminal radio
US7202734B1 (en) 1999-07-06 2007-04-10 Frederick Herbert Raab Electronically tuned power amplifier
US6812794B1 (en) * 2000-02-08 2004-11-02 Mitsubishi Denki Kabushiki Kaisha Multistage amplifier
CN1311625C (zh) * 2001-02-22 2007-04-18 新泻精密株式会社 Fet频带放大器
US6864742B2 (en) 2001-06-08 2005-03-08 Northrop Grumman Corporation Application of the doherty amplifier as a predistortion circuit for linearizing microwave amplifiers
DE10131676A1 (de) * 2001-06-29 2003-01-16 Infineon Technologies Ag Empfängeranordnung mit Wechselstrom-Kopplung
JP3805258B2 (ja) * 2002-01-29 2006-08-02 松下電器産業株式会社 ダイレクトコンバージョン受信機
DE10219362B4 (de) * 2002-04-30 2009-12-31 Advanced Micro Devices, Inc., Sunnyvale Automatische Verstärkungssteuerung für einen Direktumsetzer und Verfahren zum Steuern der Verstärkung eines Basisbandsignals in einem derartigen Empfänger
US20040224649A1 (en) * 2003-02-05 2004-11-11 Khosro Shamsaifar Electronically tunable power amplifier tuner
JP2005101893A (ja) * 2003-09-25 2005-04-14 Ube Ind Ltd 電力増幅器モジュール
JP4235841B2 (ja) * 2004-05-14 2009-03-11 日本電気株式会社 信号処理装置および信号処理方法
US7193473B2 (en) 2005-03-24 2007-03-20 Cree, Inc. High power Doherty amplifier using multi-stage modules
US7362170B2 (en) 2005-12-01 2008-04-22 Andrew Corporation High gain, high efficiency power amplifier
US7468636B2 (en) * 2005-12-22 2008-12-23 Panasonic Corporation Radio frequency power amplifier
US8017978B2 (en) 2006-03-10 2011-09-13 International Rectifier Corporation Hybrid semiconductor device
US20070252651A1 (en) * 2006-04-28 2007-11-01 Huai Gao Power Amplifier With A Output Matching Network
US20080042774A1 (en) * 2006-08-21 2008-02-21 Harris Corporation Broadband impedance matching circuit using high pass and low pass filter sections
US20080122542A1 (en) 2006-11-27 2008-05-29 Gregory Bowles Enhanced amplifier with auxiliary path bias modulation
WO2008068809A1 (ja) * 2006-11-30 2008-06-12 Mitsubishi Electric Corporation 高周波増幅器
JP2008211764A (ja) * 2006-12-08 2008-09-11 Renesas Technology Corp 電子装置およびｒｆモジュール
JP5638426B2 (ja) * 2011-03-07 2014-12-10 三菱電機株式会社 多段増幅器
CN102761310B (zh) 2011-04-29 2015-06-10 中兴通讯股份有限公司 一种多合体功率放大器及其实现方法
CN102185563B (zh) 2011-04-29 2016-03-02 中兴通讯股份有限公司 一种Doherty功放装置
US8515366B2 (en) * 2011-07-07 2013-08-20 Provigent Ltd. Accurate transmit power measurement
EP2618481A1 (en) 2012-01-19 2013-07-24 Nxp B.V. Power amplifier circuit and control method
US8803615B2 (en) 2012-01-23 2014-08-12 Qualcomm Incorporated Impedance matching circuit with tunable notch filters for power amplifier
EP3567629A3 (en) 2012-06-14 2020-01-22 Skyworks Solutions, Inc. Power amplifier modules including related systems, devices, and methods
US9602063B2 (en) 2013-03-12 2017-03-21 Peregrine Semiconductor Corporation Variable impedance match and variable harmonic terminations for different modes and frequency bands
JP6226143B2 (ja) * 2013-03-27 2017-11-08 パナソニックＩｐマネジメント株式会社 半導体デバイス
CA2852383C (en) * 2013-04-04 2015-07-28 Charles William Tremlett Nicholls Electronically tunable filter
US8952758B2 (en) 2013-04-23 2015-02-10 Freescale Semiconductor, Inc. Amplifier using nonlinear drivers
JP6237038B2 (ja) * 2013-09-20 2017-11-29 富士通株式会社 カスコードトランジスタ及びカスコードトランジスタの制御方法
US10111278B2 (en) * 2014-04-10 2018-10-23 City University Of Hong Kong Power amplifier circuit for communication systems
KR102618439B1 (ko) * 2014-05-13 2023-12-27 스카이워크스 솔루션즈, 인코포레이티드 선형의 효율적인 광대역 전력 증폭기들에 관한 시스템들 및 방법들
US9306514B2 (en) * 2014-05-28 2016-04-05 Avago Technologies General Ip (Singapore) Pte. Ltd. Hybrid power amplifier comprising heterojunction bipolar transistors (HBTs) and complementary metal oxide semiconductor (CMOS) devices
US9438184B2 (en) 2014-06-27 2016-09-06 Freescale Semiconductor, Inc. Integrated passive device assemblies for RF amplifiers, and methods of manufacture thereof
US9531328B2 (en) 2014-12-16 2016-12-27 Nxp Usa, Inc. Amplifiers with a short phase path, packaged RF devices for use therein, and methods of manufacture thereof
US9614517B2 (en) 2015-07-10 2017-04-04 Texas Instruments Incorporated Adaptive slew rate control for switching power devices
US10084448B2 (en) 2016-06-08 2018-09-25 Eridan Communications, Inc. Driver interface methods and apparatus for switch-mode power converters, switch-mode power amplifiers, and other switch-based circuits
JP2017225104A (ja) * 2016-06-14 2017-12-21 株式会社村田製作所 電力増幅回路
US10033337B2 (en) * 2016-08-09 2018-07-24 Qualcomm Incorporated Multi-stage bandpass low-noise amplifier
JP6834093B2 (ja) * 2016-10-04 2021-02-24 サムソン エレクトロ−メカニックス カンパニーリミテッド． 高周波電力増幅器及び無線通信装置

Also Published As

Publication number Publication date
TWI822757B (zh) 2023-11-21
CN110011628A (zh) 2019-07-12
EP3553948A1 (en) 2019-10-16
US20190319587A1 (en) 2019-10-17
JP6760668B2 (ja) 2020-09-23
US10530306B2 (en) 2020-01-07
CN110011628B (zh) 2023-06-27
JP2019186926A (ja) 2019-10-24

Similar Documents

Publication Publication Date Title
TWI822757B (zh) 混合功率放大器電路或系統及其操作方法
US10541653B2 (en) Broadband power transistor devices and amplifiers with input-side harmonic termination circuits and methods of manufacture
TWI483543B (zh) 寬帶功率放大器
US9531328B2 (en) Amplifiers with a short phase path, packaged RF devices for use therein, and methods of manufacture thereof
CN102480272B (zh) 射频放大器
US10742178B2 (en) Broadband power transistor devices and amplifiers and methods of manufacture thereof
US9698749B2 (en) Impedance matching device with coupled resonator structure
US10742174B2 (en) Broadband power transistor devices and amplifiers with input-side harmonic termination circuits and methods of manufacture
US11463055B2 (en) Amplifiers and manufacture method thereof
EP3817224B1 (en) Rf amplifiers with input-side fractional harmonic resonator circuits
JP2005516515A (ja) 半導体増幅器素子用の出力回路
TW201931764A (zh) 以多種半導體技術實施的多級功率放大器
US11705872B2 (en) Broadband power transistor devices and amplifiers with output T-match and harmonic termination circuits and methods of manufacture thereof
CN109756199A (zh) 采用多种半导体技术实施的多级功率放大器
WO2021212818A1 (zh) 一种宽带多赫蒂放大器
WO2009060264A1 (en) Integrated circuit having harmonic termination circuitry
US11342887B2 (en) Wideband RF power splitters and amplifiers including wideband RF power splitters
US20230079916A1 (en) T-match topology with baseband termination
JP7024838B2 (ja) ドハティ増幅器
JP5800360B2 (ja) ドハティ増幅器
KR20220078688A (ko) 도허티 증폭기
EP4372984A1 (en) Power amplifier devices with in-package matching circuits that provide pseudo inverse class f operation
CN114614779A (zh) 具有输入侧谐波终端电路的功率晶体管装置和放大器
KR101601829B1 (ko) 고출력 반도체 소자 패키지
CN115567004A (zh) 一种三路Doherty射频功率放大器