JP2008211764A - 電子装置およびｒｆモジュール - Google Patents

電子装置およびｒｆモジュール Download PDF

Info

Publication number
JP2008211764A
JP2008211764A JP2007295938A JP2007295938A JP2008211764A JP 2008211764 A JP2008211764 A JP 2008211764A JP 2007295938 A JP2007295938 A JP 2007295938A JP 2007295938 A JP2007295938 A JP 2007295938A JP 2008211764 A JP2008211764 A JP 2008211764A
Authority
JP
Japan
Prior art keywords
wiring pattern
signal
wiring layer
wiring
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2007295938A
Other languages
English (en)
Inventor
Wataru Takahashi
渉 高橋
Shigeru Tsuchida
茂 土田
Hiroshi Okabe
寛 岡部
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Technology Corp
Original Assignee
Renesas Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Technology Corp filed Critical Renesas Technology Corp
Priority to JP2007295938A priority Critical patent/JP2008211764A/ja
Priority to TW96146578A priority patent/TW200835042A/zh
Priority to US11/951,600 priority patent/US20080136559A1/en
Priority to EP07254736A priority patent/EP1956615A3/en
Priority to KR20070127147A priority patent/KR20080053231A/ko
Publication of JP2008211764A publication Critical patent/JP2008211764A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H01L2924/12032—Schottky diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13063—Metal-Semiconductor Field-Effect Transistor [MESFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13064—High Electron Mobility Transistor [HEMT, HFET [heterostructure FET], MODFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H01L2924/30111—Impedance matching

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Transmitters (AREA)
  • Transceivers (AREA)
  • Filters And Equalizers (AREA)
  • Amplifiers (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

【課題】電子装置の小型化又は低コスト化を実現する。
【解決手段】それぞれ少なくともインダクタンス成分を備えた配線パターンＭＳ２１〜ＭＳ２４を積層することで並列共振回路を実現する。この際に、互いに隣接するＭＳ２１，ＭＳ２２の一方を信号入力ノードＮｉｎとし、他方を信号出力ノードＮｏｕｔする。そして、例えば、Ｎｉｎを、順に、ＭＳ２１、ＭＳ２３、ＭＳ２４、ＭＳ２２のインダクタンス成分を介してＮｏｕｔに接続する。ＮｉｎとＮｏｕｔの配線層を互いに隣接させることで、隣接させない場合と比べてＮｉｎとＮｏｕｔ間の容量値を大きくできる。また、ＭＳ２１とＭＳ２２の配線幅を太く形成することで、この容量値を更に大きくできる。したがって、小面積で大きな容量値を実現でき、電子装置の小型化等が実現可能となる。
【選択図】図２

Description

本発明は電子装置、特に高調波歪を低減するフィルタ等を含む高周波モジュール（ＲＦモジュール）に適用して有益な技術に関するものである。
携帯電話に代表される移動体通信には、複数の通信方式が存在する。例えば欧州では、第２世代無線通信方式として普及しているＧＳＭおよびＧＳＭのデータ通信速度を向上したＥＤＧＥに加えて、近年サービスが開始された第３世代無線通信方式であるＷ−ＣＤＭＡがある。また、北米では第２世代無線通信方式であるＤＣＳ、ＰＣＳに加えて、第３世代無線通信方式であるｃｄｍａ１ｘが普及している。尚、ＧＳＭは、Global System for Mobile Communicationの略である。ＥＤＧＥは、Enhanced Data rate for GSM Evolutionの略である。Ｗ−ＣＤＭＡは、Wide-band Code Division Multiple Accessの略である。ＤＣＳは、Digital Cellar Systemの略である。ＰＣＳは、Personal Communication Systemの略である。ｃｄｍａ１ｘは、Code Division Multiple Access 1xの略である。
ＧＳＭおよびＥＤＧＥに対応する携帯電話端末の高周波回路部分おいて、高周波電力増幅器とアンテナとの間には、アンテナスイッチが配置される。アンテナスイッチは、ＴＤＭＡ（時分割マルチプルアクセス）方式の送信スロットと受信スロットとを切り換える機能を実行する。
一方、携帯電話端末における高周波回路構成に関する他の傾向として、高周波電力増幅器を有する高周波電力増幅器モジュールへの出力電力検出回路の内蔵化がある。例えば、下記非特許文献１には、電力増幅器により生成される電力を検出する方向性結合器を電力増幅器と伴に電力増幅器モジュールに集積化することが記載されている。方向性結合器の主線路は電力増幅器の出力とアンテナとの間に接続され、方向性結合器の副線路は終端抵抗と電力レベル制御部の入力との間に接続される。方向性結合器は、電力増幅器により生成された進行波信号からの結合電圧と負荷により反射された反射波信号からの結合電圧とのベクトル和の検出電圧を検出することができる。
また、下記非特許文献２には、電力増幅器、増幅コントローラ、送受信スイッチ、スイッチコントローラ、デュアルバンド方向性結合器、ディプレクサ、整合回路、高調波フィルタを内蔵する高集積クワッドバンド送信フロントエンドモジュールが記載されている。クワッドバンドは、ＵＧＳＭ（ＧＳＭ８５０）、ＥＧＳＭ（ＧＳＭ９００）、ＤＣＳ（ＤＣＳ１８８０）、ＰＣＳ（ＰＣＳ１９００）の携帯電話のマルチバンドである。このモジュールは、ＩｎＧａＰ／ＧａＡｓのＨＢＴ（ヘテロバイポーラトランジスタ）と、ＡｌＧａＡｓ／ＩｎＧａＡｓ／ＡｌＧａＡｓのＰＨＥＭＴと、ＧａＡｓのショットキー／受動素子と、Ｓｉのショットキー／バイポーラ／ＣＭＯＳ半導体技術を採用している。
また、非特許文献２に示されるようなフロントエンドモジュールでは、複数のインダクタやコンデンサが使用される。例えば、特許文献１の図８には、ビルドアップ多層基板の各層の表面に、Ｃの字形状のコイル用パターンを形成し、この各層のコイル用パターンをビルドアップバイアにより接続した構成が示されている。この構成は、全体として螺旋状のインダクタ（一般的にスパイラルインダクタなどと呼ばれる）となる。
特許文献２の図１には、構成層を積層してなる積層体と、構成層に設けられる内部導体と、この内部導体を電気的に接続するためのビアホールとを備えた構成が示されている。この構成も、特許文献１と同様にスパイラルインダクタとなる。また、特許文献２の図１１には、構成層を積層してなる積層体と、構成層上に形成されているプレーン状の内部導体と、積層体の両側にそれぞれ設けられる端子電極とを備え、隣り合う内部導体が、それぞれ異なる端子電極に接続された構成が示されている。この構成は、コンデンサとなる。
特許文献３の図１には、５層の誘電体層において、２層目と３層目に線路状導体を形成し、４層目に容量電極を形成し、５層目に２個の接地容量電極を形成し、５層目の裏面を接地電極とした構成が示されている。この構成では、２層目の線路状導体の一端が貫通導体を介して４層目の容量電極と５層目の一方の接地容量電極に接続され、他端が貫通導体を介して３層目の線路状導体の一端に接続されている。また、３層目の線路状導体の他端は、貫通導体を介して５層目の他方の接地容量電極に接続されている。この構成は、ＬＣ並列共振回路とその両端に接続されたコンデンサからなるロウパスフィルタとなる。
特開２００５−２６８４４７号公報 特開２００６−５９９９９号公報 特開２００４−２９６９２７号公報 Jelena Madic et al, "Accurate Power Control Techinique for Handset PA Modules with Integrated Directional Couplers", 2003 IEEE Radio Frequency Integrated Circuits Symposium, pp.715-718. P. DiCarlo et al, "A Highly Integrated Quad-Band GSM TX-Front-End-Module", 2003 IEEE Gallium Arsenide Intgrated Circuit (GaAsIC) Symposium, 2003, 25th Annual Technical Digest, pp.280-283.
近年、携帯電話機を代表とする移動体通信機器では、部品の小型化・高密度化および低コスト化への要求が高まってきている。移動体通信機器では、アンテナとの間で高周波信号の送受信を行う高周波（ＲＦ：Radio Frequency）モジュールと呼ばれる部品が備わっているが、移動体通信機器の多機能化、小型化、低コスト化の要求にあわせて高周波モジュールの小型化が求められる。
高周波モジュールには、通常、アンテナスイッチ回路、パワーアンプ回路、入出力整合回路、および各種フィルタ回路等が含まれている。この内、出力整合回路や各種フィルタ回路等は、半導体チップ（パワーアンプ回路等）が実装された多層配線基板上で、その配線パターンを利用して形成することが可能である。したがって、高周波モジュールの小型化又は低コスト化を実現するには、このような配線パターンの小型化又は低コスト化を図ることが特に有益となる。
多層配線基板上で出力整合回路や各種フィルタ回路等を形成する際には、例えば、特許文献１〜特許文献３に示されるようなインダクタやコンデンサを用いることが考えられる。しかしながら、特許文献１や特許文献２に示されるようなスパイラルインダクタおよびコンデンサを組み合わせて各種フィルタ回路等を構成すると、その回路面積が増大し、配線の引き回しに伴い例えば１０層程度の配線基板が必要とされる場合もあるため、小型化又は低コスト化が困難となる。また、特許文献３の技術を用いると、ある程度の小型化又は低コスト化を実現可能となるが、インダクタが２層分しか形成されないため、インダクタンスが不足し、実用上、比較的高い周波数に対応したフィルタにしか適用できない恐れがある。更に、特許文献３の構成は、表面から投影して見ると、インダクタの隣に容量が形成されたものとなっているため、回路面積の増大が懸念される。
一方、高周波モジュールの小型化・高密度化を進めていった場合の他の問題として、多層配線基板を介したリターンパスの問題が考えられる。例えば、パワーアンプ回路の出力信号が多層配線基板上のリターンパスを介して入力側に帰還すると発振現象等が生じてしまう。この発振現象は、不必要な帯域にノイズを乗せ、他の帯域の送受信信号を妨害するため誤動作の原因となり、また電波法上の問題にもなる。高周波モジュールの小型化・高密度化を図るためには、このリターンパスの問題を解決することが重要である。
更に、このようなリターンパスと共に、次のようなリークパスの問題も生じ得る。例えば、前記非特許文献１に記載されたような電力増幅器モジュールに集積化された方向性結合器を使用することによって、電力増幅器により生成された進行波信号からの結合電圧と負荷により反射された反射波信号からの結合電圧とのベクトル和の検出電圧を検出することができる。一方、方向性結合器をＲＦ電力増幅器と伴にＲＦモジュールに集積化するだけではなく、前記非特許文献２のようにＲＦ電力増幅器の出力整合回路、高調波除去フィルタ、アンテナスイッチも集積化することにより、前述したように携帯電話端末の更なる小型化を可能とする高機能ＲＦモジュールの開発が期待されている。
本発明者等は、本発明に先立ってＧＳＭ８５０、ＧＳＭ９００、ＤＣＳ１８００、ＰＣＳ１９００のマルチバンドの送信を可能とする携帯電話に搭載されるＲＦモジュールとの開発に従事した。
図１８は、本発明に先立った開発の期間中に本発明者等によって検討されたＲＦモジュールの回路構成を示す図である。ＲＦモジュールは、ＲＦ電力増幅器ＨＰＡと、最終段の出力整合回路１２ｃと、高調波除去フィルタ（ＬＰＦ）１４と、方向性結合器（ＣＰＬ）１３と、アンテナスイッチ（ＡＮＴ＿ＳＷ）１５とを含んでいる。アンテナスイッチ１５は、ＲＦモジュール外部で、携帯電話のアンテナ（ＡＮＴ）１６に接続される。
ＲＦ電力増幅器ＨＰＡはモノリシック半導体集積回路のチップに構成され、初段増幅器１０ａ、初段バイアス回路１０ｂ、第１段間整合回路１０ｃ、次段増幅器１１ａ、次段バイアス回路１１ｂ、第２段間整合回路１１ｃ、最終段増幅器１２ａ、最終段バイアス回路１２ｂ、利得制御ユニット１７を含む。
初段増幅器１０ａの初段ＲＦ入力端子にはＲＦ増幅信号ＲＦｉｎが供給され、初段増幅器１０ａの初段ＲＦ増幅出力信号は第１段間整合回路１０ｃを介して次段増幅器１１ａの次段ＲＦ入力端子に供給される。次段増幅器１１ａの次段ＲＦ増幅出力信号は、第２段間整合回路１１ｃを介して最終段増幅器１２ａの最終段ＲＦ入力端子に供給される。
利得制御ユニット１７には、ＲＦアナログ信号処理半導体集積回路を経由してベースバンド信号処理ユニットからの利得制御信号Ｖｒａｍｐと方向性結合器（ＣＰＬ）１３からの検出電圧Ｖｃｐｌとが供給される。尚、利得制御信号Ｖｒａｍｐのレベルは基地局と携帯電話との距離に比例するものであり、ＲＦ電力増幅器ＨＰＡからアンテナ（ＡＮＴ）１６に供給されるＲＦ送信信号ＲＦｏｕｔのレベルが利得制御信号Ｖｒａｍｐのレベルにより制御されることができる。利得制御ユニット１７は、利得制御信号Ｖｒａｍｐのレベルに方向性結合器（ＣＰＬ）１３からの検出電圧Ｖｃｐｌのレベルが追従するように、ＲＦ電力増幅器ＨＰＡの利得を制御することによりＡＰＣ（自動電力制御）動作を行う。このＡＰＣは、利得制御ユニット１７により制御された初段バイアス回路１０ｂ、次段バイアス回路１１ｂ、最終段バイアス回路１２ｂによる初段増幅器１０ａ、初段増幅器１０ａ、最終段増幅器１２ａの利得制御により実行される。
ＲＦ電力増幅器ＨＰＡの最終段増幅器１２ａの最終段ＲＦ増幅出力信号は、モノリシック半導体集積回路のチップ外部の最終段の出力整合回路１２ｃを介して高調波除去フィルタ（ＬＰＦ）１４のＲＦ信号入力端子に供給される。高調波除去フィルタ（ＬＰＦ）１４はＲＦ信号入力端子に供給されるＲＦ信号の基本周波数成分を極めて小さな減衰率でＲＦ信号出力端子に伝達するが、２倍高調波、３倍高調波、４倍高調波等の高調波成分は大きな減衰率で減衰する。高調波除去フィルタ（ＬＰＦ）１４のＲＦ信号出力端子のＲＦ信号は方向性結合器（ＣＰＬ）１３の主線路を経由してアンテナスイッチ（ＡＮＴ＿ＳＷ）１５の一端に供給され、アンテナスイッチ（ＡＮＴ＿ＳＷ）１５の他端はアンテナ（ＡＮＴ）１６の一端に接続される。方向性結合器（ＣＰＬ）１３の副線路の一端と他端とは、終端抵抗Ｒｔと利得制御ユニット１７の検出電圧入力端子とにそれぞれ接続される。
しかしながら、本発明に先立った本発明者等による検討により、図１８に示すＲＦモジュールの高調波特性が設計目標を満足しないことが明らかとなった。ＲＦモジュールは高調波特性が設計目標を満足しないと、携帯電話から送信されるＲＦ送信信号に含まれる高レベルの高調波成分が隣接チャンネルへの妨害信号となる。このＲＦ送信信号に含まれる高調波成分のレベルは、ＡＣＰＲ（隣接チャンネル漏洩電力比）で示される。尚、ＡＣＰＲは、Adjacent Channel Leakage Power Ratioの略である。
更に、本発明者等は図１８に示すＲＦモジュールの高調波特性が設計目標を満足しない原因の解明を行ったところ、下記のような結論に到達した。それは、図１８の破線ＨＤ＿ＳＰに示すように、ＲＦ電力増幅器ＨＰＡの最終段増幅器１２ａの最終段ＲＦ増幅出力信号に含まれる高調波成分は、アンテナ１６に伝達される。破線ＨＤ＿ＳＰの信号経路は、方向性結合器（ＣＰＬ）１３の副線路と利得制御ユニット１７との間の信号配線、方向性結合器１３の副線路および主線路、アンテナスイッチ１５で構成されている。最終段増幅器１２ａと方向性結合器１３の主線路との間には、高調波成分を大きな減衰率で減衰する最終段の出力整合回路１２ｃと高調波除去フィルタ１４とが接続されている。しかし、破線ＨＤ＿ＳＰの信号経路は、最終段の出力整合回路１２ｃと高調波除去フィルタ１４とをバイパスしている。その結果、最終段増幅器１２ａの出力の高調波成分は、方向性結合器１３の副線路と利得制御ユニット１７との間の信号配線、方向性結合器１３の副線路および主線路を介してアンテナ１６に伝達されるものである。
そこで、本発明の目的の一つは、ＲＦモジュール等の電子装置の小型化又は低コスト化を実現することにある。また、本発明の他の目的の一つは、ＲＦ電力増幅器の出力の高レベルの高調波成分が方向性結合器の副線路と利得制御ユニットとの間の信号配線、方向性結合器の副線路および主線路を介してアンテナに伝達されることを回避し、ＲＦモジュールの小型化を実現することにある。なお、本発明の前記ならびにそれ以外の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
本発明の一実施の形態による共振回路は、複数配線基板を用い、第１配線層での第１配線パターンと、この第１配線層と隣接する第２配線層での第２配線パターンを少なくともインダクタンス成分を持つ形状で形成し、更に、この第１および第２配線層と異なる配線層の第３配線パターンをインダクタンス成分を持つ形状（インダクタパターン）で形成した構成となっている。そして、この第１配線パターンの一端は、入力または出力ノードとされ、他端は前述したインダクタパターンの一端にビアホール導体によって接続される。一方、第２配線パターンの一端は、出力または入力ノードとされ、他端は前述したインダクタパターンの他端にビアホール導体によって接続される。
このように、互いに隣接する第１配線パターンと第２配線パターンの一方に入力または出力ノードを設置し、他方に出力または入力ノードを設置することで、隣接していない配線層に設置した場合と比べて入力ノードと出力ノード間の容量値を増加させることが可能となる。したがって、小面積で十分な容量値を確保できるため、小型な又は低コストな並列共振回路を実現でき、これを高周波モジュールのフィルタ回路等に適用することで当該モジュールの小型化又は低コスト化が実現可能となる。なお、容量値を更に増大させるためには、第１配線パターンと第２配線パターンの最大線幅をインダクタパターンの最大線幅よりも大きくするとよい。
また、本発明の一実施の形態による共振回路は、第１配線層と、前記第１配線層の下層に配置された第２配線層と、前記第２配線層の下層に配置された第３配線層と、前記第３配線層の下層に配置された第４配線層とを含んだ複数配線層基板に形成され、（１）前記第１配線層が略ループ状の線路を含むように形成され、信号を入力もしくは出力される第１ノードを一端に有する第１配線パターンと、（２）前記第２配線層が略ループ状の線路を含むように形成され、信号を入力もしくは出力される第２ノードを一端に有する第２配線パターンと、（３）前記第３配線層が板状に形成された第３配線パターンと、（４）前記第４配線層が板状に形成された第４配線パターンとを備える。
そして、前記第１配線パターンの他端と前記第２配線パターンの他端とは、第１ビアホール導体を介して電気的に接続され、前記第３配線パターンと前記第４配線パターンは、互いに対向するように形成され、前記第３配線パターンと前記第４配線パターンの一方のパターンは、第２ビアホール導体を介して前記第１ノードに電気的に接続され、前記第３配線パターンと前記第４配線パターンの他方のパターンは、第３ビアホール導体を介して前記第２ノードに電気的に接続される。さらに、前記第１配線パターン、前記第２配線パターン、前記第３配線パターン、および前記第４配線パターンは、互いに重なるように形成され、前記第３配線パターンと前記第４配線パターンとの重なり面積が、前記第２配線パターンと前記第３配線パターンとの重なり面積より大きい。
このように、互いに隣接する２つの配線層に入力ノードおよび出力ノードを形成するこ
とで、前述した内容と同様にこれらのノード間の容量値を増加させることが可能となる。
また、この入力ノードおよび出力ノードを第３および第４配線層で板状に形成された配線パターン（容量パターン）に接続することで、更に容量値を増大させることができる。これによって、小型な又は低コストな並列共振回路を実現でき、これを高周波モジュールのフィルタ回路等に適用することで当該モジュールの小型化又は低コスト化が実現可能となる。なお、更に小型化等を図るためには、第１配線パターン、第２配線パターンおよび容量パターンを上層から平面的に見た場合のそれぞれの占有領域を、いずれか一つの占有領域がその他の占有領域を包含する関係にするとよい。
また、本発明の一実施の形態によるＲＦモジュールは、ＲＦ電力増幅器（ＨＰＡ）と、出力整合回路（１２ｃ）と、方向性結合器（１３）と、高調波除去フィルタ（１４）とを含む。前記ＲＦ電力増幅器の出力増幅信号（Ｐｏｕｔ）は前記出力整合回路の入力端子に供給され、前記出力整合回路の出力端子のＲＦ信号は前記方向性結合器の主線路を介して前記高調波除去フィルタの入力端子に供給される。前記方向性結合器の副線路からの検出信号（Ｖｃｐｌ）は、前記ＲＦ電力増幅器（ＨＰＡ）の利得制御ユニット（１７）の信号入力端子に供給される。前記高調波除去フィルタの出力端子のＲＦ信号は、アンテナ（１６）に伝達可能とされている（図１９参照）。
このような構成によれば、ＲＦ電力増幅器の出力増幅信号（Ｐｏｕｔ）の高調波成分が方向性結合器（１３）の副線路と利得制御ユニット（１７）との間の信号配線、方向性結合器（１３）の副線路および主線路に伝達されたとしても、方向性結合器（１３）の主線路とアンテナ（１６）との間には高調波除去フィルタ（１４）が接続されている。従って、ＲＦ電力増幅器の出力の高レベルの高調波成分が方向性結合器の副線路と利得制御ユニットとの間の信号配線、方向性結合器の副線路および主線路を介してアンテナに伝達されることを回避することができる。
本発明の一実施の形態による電子装置および高周波モジュールを用いることで、小型化又は低コスト化が実現可能となる。
《代表的な実施の形態》
先ず、本願において開示される発明の代表的な実施の形態について概要を説明する。代表的な実施の形態についての概要説明で括弧を付して参照する図面の参照符号はそれが付された構成要素の概念に含まれるものを例示するに過ぎない。
〔１〕本発明の代表的な実施の形態に係る電子装置は、第１配線層（ＬＹ１）と、前記第１配線層の下層に配置された第２配線層（ＬＹ２）と、前記第２配線層の下層に配置された第３配線層（ＬＹ３）とを含んだ複数配線層基板で実現される。ここで、当該電子装置は、前記第１配線層内に略ループ状の線路として形成され、一端が第１ノード（Ｎｉｎ）となる第１配線パターン（ＭＳ２１）と、前記第２配線層内に略ループ状の線路として形成され、一端が第２ノード（Ｎｏｕｔ）となる第２配線パターン（ＭＳ２２）と、前記第３配線層または前記第３配線層から更に下層に渡って、単数または複数回の略ループ状の線路として形成されたインダクタパターン（ＭＳ２３およびＭＳ２４）と、前記第１配線パターンの他端と前記インダクタパターンの一端とを電気的に接続する第１ビアホール導体（ＶＨ１３ａ）と、前記第２配線パターンの他端と前記インダクタパターンの他端とを電気的に接続する第２ビアホール導体（ＶＨ２４ａ）とを備え、前記第１配線層と前記第２配線層が、互いに隣接した配線層となっている（図２参照）。
ここで、より具体的な実施の形態による電子装置は、前記複数配線層基板が更に前記第３配線層（ＬＹ３）の下層に配置された第４配線層（ＬＹ４）を含み、前記第３配線層内には、略ループ状の線路として形成され前記インダクタパターンの一部となる第３配線パターン（ＭＳ２３）が備わり、前記第４配線層内には、略ループ状の線路として形成され前記インダクタパターンの他の一部となる第４配線パターン（ＭＳ２４）が備わったものとなっている。ここで、前記第３配線パターンの一端は、前記第１ビアホール導体（ＶＨ１３ａ）によって前記第１配線パターンの他端と接続され、前記第３配線パターンの他端は、第３ビアホール導体（ＶＨ３４ａ）によって前記第４配線パターンの一端と電気的に接続され、前記第４配線パターンの他端は、前記第２ビアホール導体（ＶＨ２４ａ）によって前記第２配線パターンの他端と電気的に接続される（図２参照）。
また、より好適な実施の形態による電子装置は、前記第１配線パターン、前記第２配線パターン、および前記インダクタパターンを上層から平面的に見た場合のそれぞれの占有領域（ＡＡ２１〜ＡＡ２４）が、いずれか一つの占有領域がその他の占有領域を包含する関係となっている（図４参照）。
更に、他の好適な実施の形態による電子装置は、前記第１配線パターン（ＭＳ２１）および前記第２配線パターン（ＭＳ２２）の最大線幅が、前記インダクタパターン（ＭＳ２３およびＭＳ２４）の最大線幅よりも大きいものとなっている。
更に、他の好適な実施の形態による電子装置は、前記複数配線層基板の最下層もしくは最上層が、接地電極となっている（図３参照）。
更に、他の好適な実施の形態による電子装置は、前述したような電子装置が、帯域遮断フィルタ（ＬＰＦ＿ＨＢ、ＬＰＦ＿ＬＢ、ＡＮＴ＿ＦＩＬ、ＲＸ＿ＦＩＬ）に含まれている（図８参照）。
更に、他の好適な実施の形態による電子装置は、前述したような電子装置が前記複数配線層基板内に形成された高調波減衰用の帯域遮断フィルタ（ＬＰＦ＿ＨＢ、ＬＰＦ＿ＬＢ、ＡＮＴ＿ＦＩＬ、ＲＸ＿ＦＩＬ）に含まれ、前記複数配線層基板上には、電力増幅回路を含む第１半導体チップ（ＰＡ＿ＣＰ）とアンテナスイッチ回路（ＡＮＴ＿ＳＷ）を含む第２半導体チップとが実装され、前記帯域遮断フィルタが、前記アンテナスイッチ回路に接続されている（図１および図８参照）。
以上のように、本発明の代表的な実施の形態に係る電子装置は、複数配線基板を用い、第１配線層での第１配線パターンと、この第１配線層と隣接する第２配線層での第２配線パターンを少なくともインダクタンス成分を持つ形状で形成し、更に、この第１および第２配線層と異なる層でインダクタパターンを形成した構成となっている。そして、この第１配線パターンの一端は、入力または出力ノードとされ、他端は前述したインダクタパターンの一端にビアホール導体によって接続される。一方、第２配線パターンの一端は、出力または入力ノードとされ、他端は前述したインダクタパターンの他端にビアホール導体によって接続される。すなわち、この電子装置は、並列共振回路として機能する。
このように、互いに隣接する２つの配線層の一方に入力または出力ノードを設置し、他方に出力または入力ノードを設置することで、隣接していない配線層に設置した場合と比べて入力ノードと出力ノード間の容量値を増加させることが可能となる。したがって、小面積で十分な容量値を確保できるため、小型な又は低コストな並列共振回路を実現でき、これを高周波モジュールのフィルタ回路等に適用することで当該モジュールの小型化又は低コスト化が実現可能となる。なお、容量値を更に増大させるためには、第１配線パターンと第２配線パターンの最大線幅をインダクタパターンの最大線幅よりも大きくするとよい。また、複数配線基板の最下層もしくは最上層を接地電極とすることで、この接地電極と各配線パターン及びインダクタパターンとの距離関係に応じて並列共振回路のインダクタンス値を適宜調整可能となる。
〔２〕別の観点による実施の形態に係る電子装置は、第１配線層（ＬＹ１）と、前記第１配線層の下層に配置された第２配線層（ＬＹ２）と、前記第２配線層の下層に配置された第３配線層（ＬＹ３）と、前記第３配線層の下層に配置された第４配線層（ＬＹ４）とを含んだ複数配線層基板によって実現される。そして、当該電子装置は、前記第１配線層内に略ループ状の線路として形成され、一端が第１ノード（Ｎｉｎ）となる第１配線パターン（ＭＳ３１）と、前記第２配線層内に略ループ状の線路として形成され、一端が第２ノード（Ｎｏｕｔ）となる第２配線パターン（ＭＳ３２）と、前記第３配線層内でプレーン状に形成された第３配線パターン（ＭＳ３３）と、前記第４配線層内でプレーン状に形成された第４配線パターン（ＭＳ３４）と、前記第１配線パターンの他端と前記第２配線パターンの他端とを電気的に接続する第１ビアホール導体（ＶＨ１２ｂ）と、第２ビアホール導体および第３ビアホール導体とを備える。ここで、前記第３配線パターンと前記第４配線パターンは、互いに対向する面を含み、前記第３配線パターンと前記第４配線パターンの一方は、前記第２ビアホール導体（ＶＨ１３ｂまたはＶＨ２４ｂ）を介して前記第１ノードに電気的に接続され、前記第３配線パターンと前記第４配線パターンの他方は、前記第３ビアホール導体（ＶＨ２４ｂまたはＶＨ１３ｂ）を介して前記第２ノードに電気的に接続され、前記第１配線層（ＬＹ１）と前記第２配線層（ＬＹ２）は、互いに隣接した配線層となっている（図５参照）。
ここで、より具体的な実施の形態による電子装置は、前記第３配線パターン（ＭＳ３３）が前記第２ビアホール導体（ＶＨ１３ｂ）を介して前記第１ノード（Ｎｉｎ）に電気的に接続され、前記第４配線パターン（ＭＳ３４）が前記第３ビアホール導体（ＶＨ２４ｂ）を介して前記第２ノード（Ｎｏｕｔ）に電気的に接続されている（図５参照）。
また、より好適な実施の形態による電子装置は、前記第１〜前記第４配線パターンを上層から平面的に見た場合のそれぞれの占有領域（ＡＡ３１〜ＡＡ３４）が、いずれか一つの占有領域（ＡＡ３１またはＡＡ３２）がその他の占有領域を包含する関係となっている（図７参照）。
更に、他の好適な実施の形態による電子装置は、前記複数配線層基板の最下層が、接地電極となっている（図６参照）。
更に、他の好適な実施の形態による電子装置は、前述したような電子装置が、帯域遮断フィルタ（ＬＰＦ＿ＨＢ、ＬＰＦ＿ＬＢ、ＡＮＴ＿ＦＩＬ、ＲＸ＿ＦＩＬ）に含まれている（図８参照）。
更に、他の好適な実施の形態による電子装置は、前述したような電子装置が、前記複数配線層基板内に形成された高調波減衰用の帯域遮断フィルタ（ＬＰＦ＿ＨＢ、ＬＰＦ＿ＬＢ、ＡＮＴ＿ＦＩＬ、ＲＸ＿ＦＩＬ）に含まれ、前記複数配線層基板上には、電力増幅回路を含む第１半導体チップ（ＰＡ＿ＣＰ）と、アンテナスイッチ回路（ＡＮＴ＿ＳＷ）を含む第２半導体チップとが実装され、前記帯域遮断フィルタは、前記アンテナスイッチ回路に接続されている（図１および図８参照）。
以上のように、別の観点による実施の形態に係る電子装置は、複数配線基板を用い、第１配線層での第１配線パターンと、この第１配線層と隣接する第２配線層での第２配線パターンをインダクタンス成分を持つ形状で形成し、更にその下層となる第３配線層と第４配線層で容量パターンを形成した構成となっている。そして、この第１配線パターンの一端は、入力または出力ノードとされると共に、前述した容量パターンの一端に接続され、第２配線パターンの一端は、出力または入力ノードとされると共に、前述した容量パターンの他端に接続される。また、第１配線パターンの他端は、第２配線パターンの他端か、又はその他の層に形成したインダクタパターンを介して第２配線パターンの他端に接続される。すなわち、この電子装置は、並列共振回路として機能する。
このように、互いに隣接する２つの配線層に入力ノードおよび出力ノードを形成することで、前述した内容と同様にこれらのノード間の容量値を増加させることが可能となる。また、この入力ノードおよび出力ノードを第３および第４配線層で形成した容量パターンに接続することで、更に容量値を増大させることができる。これによって、小型な又は低コストな並列共振回路を実現でき、これを高周波モジュールのフィルタ回路等に適用することで当該モジュールの小型化又は低コスト化が実現可能となる。なお、更に小型化等を図るためには、第１配線パターン、第２配線パターンおよび容量パターンを上層から平面的に見た場合のそれぞれの占有領域を、いずれか一つの占有領域がその他の占有領域を包含する関係にするとよい。また、複数配線基板の最下層を接地電極とすることで、この接地電極と第１および第２配線パターンとの距離が長くなるため、並列共振回路のインダクタンス値を十分に確保することが可能となる。
〔３〕更に別の観点による実施の形態に係る電子装置は、第１配線層および前記第１配線層と異なる第２配線層を含んだ複数配線層基板と、前記複数配線層基板上に配置された、電力増幅回路（ＰＡ＿ＨＢ）を含んだ半導体チップと、前記第１配線層（ＬＹ２）内に形成され、前記電力増幅回路の出力と容量性結合した接地電圧用の第１配線（ＭＳ７２）と、前記第２配線層（ＬＹ３）内に形成され、前記電力増幅回路の入力と容量性結合した接地電圧用の第２配線とを有するものとなっている（図１０参照）。
ここで、より好適な実施の形態による電子装置は、前記複数配線層基板における前記半導体チップの下部に位置する領域に、それぞれの配線層がビアホール導体で電気的に接続されることで一体の接地電圧領域とみなされるサーマルビア（ＴＶ）の形成領域が備わり、前記第１配線が、前記第１配線層内で前記サーマルビアの形成領域に接続され、前記第２配線が、前記第２配線層内で前記サーマルビアの形成領域に接続されている（図１０参照）。
また、他の好適な実施の形態による電子装置は、前記第１配線および前記第２配線が、複数のビアホール導体（ＶＨｍ）を介して電気的に接続されている（図１０参照）。
更に、他の好適な実施の形態による電子装置は、前記第１配線層が、前記第２配線層の上層に配置されている（図１０参照）。
更に、他の好適な実施の形態による電子装置は、前記電力増幅回路が、複数段のトランジスタによって構成され、前記複数段のトランジスタの全ての段数が同一の半導体チップ（ＰＡ＿ＣＰ）で形成されている（図１７参照）。
以上のように、更に別の観点による電子装置は、電力増幅回路を含んだ半導体チップが実装された複数配線層基板を備え、その第１配線層内に電力増幅回路の出力と容量性結合した接地電圧用の第１配線が形成され、第２配線層内に電力増幅回路の入力と容量性結合した接地電圧用の第２配線が形成された構成となっている。これによって、電力増幅回路の出力から入力に帰還するリターン電流が低減され、電子装置（高周波モジュール）の小型化が実現可能となる。また、このリターン電流の低減によって、電力増幅回路内の各段のトランジスタを１つの半導体チップで形成した場合でも誤動作等の不具合がなくなり、高周波モジュールの小型化が実現可能となる。
〔４〕本発明の代表的な実施の形態に係るＲＦモジュールは、ＲＦ電力増幅器（ＨＰＡ）と、出力整合回路（１２ｃ）と、方向性結合器（１３）と、高調波除去フィルタ（１４）とを含む。前記ＲＦ電力増幅器の出力増幅信号（Ｐｏｕｔ）は前記出力整合回路の入力端子に供給され、前記出力整合回路の出力端子のＲＦ信号は前記方向性結合器の主線路を介して前記高調波除去フィルタの入力端子に供給される。前記方向性結合器の副線路からの検出信号（Ｖｃｐｌ）は、前記ＲＦ電力増幅器（ＨＰＡ）の利得制御ユニット（１７）の信号入力端子に供給される。前記高調波除去フィルタの出力端子のＲＦ信号は、アンテナ（１６）に伝達可能とされている（図１９参照）。
前記実施の形態によれば、ＲＦ電力増幅器の出力増幅信号（Ｐｏｕｔ）の高調波成分が方向性結合器（１３）の副線路と利得制御ユニット（１７）との間の信号配線、方向性結合器（１３）の副線路および主線路に伝達されたとしても、方向性結合器（１３）の主線路とアンテナ（１６）との間には高調波除去フィルタ（１４）が接続されている。従って、ＲＦ電力増幅器の出力の高レベルの高調波成分が方向性結合器の副線路と利得制御ユニットとの間の信号配線、方向性結合器の副線路および主線路を介してアンテナに伝達されることを回避することができる。
好適な実施の形態によるＲＦモジュールは、前記高調波除去フィルタの前記出力端子の前記ＲＦ信号が一方の端子に供給され、他方の端子のＲＦ信号が前記アンテナ（１６）に伝達可能なアンテナスイッチ（１５）を更に含む。
前記好適な実施の形態によれば、高機能ＲＦモジュールを提供することが可能となる。
好適な実施の形態によるＲＦモジュールでは、前記高調波除去フィルタの前記出力端子の前記ＲＦ信号はＤＣカットコンデンサ（Ｃｄｃ）を介して前記アンテナスイッチの前記一方の端子に供給される。
前記好適な実施の形態によれば、前記出力整合回路と前記方向性結合器と前記高調波除去フィルタとからなる信号経路の位相回転の調整が容易となり、また前記アンテナスイッチでの歪を低減することが可能となる。また、前記高調波除去フィルタの前記出力端子の前記ＤＣカットコンデンサにより、方向性結合器の方向性結合度の調整も容易にすることが可能となる。
より好適な実施の形態によるＲＦモジュールでは、前記ＲＦ電力増幅器は、多段増幅器（１０ａ、１１ａ、１２ａ）と、前記利得制御ユニットにより制御され前記多段増幅器の利得を制御するバイアス回路（１０ｂ、１１ｂ、１２ｃ）とを含む。
具体的な実施の形態によるＲＦモジュールでは、前記出力整合回路は前記ＲＦ電力増幅器の前記出力増幅信号（Ｐｏｕｔ）を生成する出力インピーダンスと前記アンテナ（１６）のインピーダンスとの差による信号反射を低減するものである。
前記具体的な実施の形態によれば、インピーダンス不整合による電力効率の低下を低減することが可能となる。
より具体的な実施の形態によるＲＦモジュールでは、前記多段増幅器と前記バイアス回路と前記利得制御ユニットとは半導体集積回路チップに形成されている。
更に具体的な実施の形態によるＲＦモジュールでは、前記方向性結合器は主線路と副線路との間に容量素子が接続されたマイクロカップラーである。
〔５〕別の観点による実施の形態に係るＲＦモジュール（１００）は、第１ＲＦ電力増幅器（ＨＰＡ１）と、第１出力整合回路（２２ｃ）と、第１方向性結合器（２３）と、第１高調波除去フィルタ（２４）と、第２ＲＦ電力増幅器（ＨＰＡ２）と、第２出力整合回路（１２ｃ）と、第２方向性結合器（１３）と、第２高調波除去フィルタ（１４）とを含む。
前記第１ＲＦ電力増幅器は第１周波数帯域ＲＦ信号（Ｒｆｉｎ＿ＬＢ）を増幅するように構成され、前記第２ＲＦ電力増幅器は前記第１周波数帯域ＲＦ信号よりも高い周波数の第２周波数帯域ＲＦ信号（Ｒｆｉｎ＿ＨＢ）を増幅するように構成されている。
前記第１ＲＦ電力増幅器の第１出力増幅信号（Ｐｏｕｔ＿ＬＢ）は前記第１出力整合回路の入力端子に供給され、前記第１出力整合回路の出力端子の第１ＲＦ信号は前記第１方向性結合器の主線路を介して前記第１高調波除去フィルタの入力端子に供給される。前記第１方向性結合器の副線路からの第１検出信号（Ｖｃｐｌ＿ＬＢ）は、前記第１ＲＦ電力増幅器のための第１利得制御ユニット（２７）の第１信号入力端子に供給される。前記第１高調波除去フィルタの出力端子の第１ＲＦ信号は、アンテナ（１６）に伝達可能とされている。
前記第２ＲＦ電力増幅器の第２出力増幅信号（Ｐｏｕｔ＿ＨＢ）は前記第２出力整合回路の入力端子に供給され、前記第２出力整合回路の出力端子の第２ＲＦ信号は前記第２方向性結合器の主線路を介して前記第２高調波除去フィルタの入力端子に供給される。前記第２方向性結合器の副線路からの第２検出信号（Ｖｃｐｌ＿ＨＢ）は、前記第２ＲＦ電力増幅器のための第２利得制御ユニット（１７）の第２信号入力端子に供給される。前記第２高調波除去フィルタの出力端子の第２ＲＦ信号は、前記アンテナに伝達可能とされている（図２０参照）。
前記実施の形態によれば、マルチバンド対応のＲＦ電力増幅器の出力の高レベルの高調波成分が方向性結合器の副線路と利得制御ユニットとの間の信号配線、方向性結合器の副線路および主線路を介してアンテナに伝達されることを回避することができる。
好適な実施の形態によるＲＦモジュールは、前記第１高調波除去フィルタの前記出力端子の前記第１ＲＦ信号がアンテナスイッチ（１５）の第１入力端子に供給され、前記第２高調波除去フィルタの前記出力端子の前記第２ＲＦ信号が前記アンテナスイッチの第２入力端子に供給される。前記アンテナスイッチの出力端子のＲＦ信号は、前記アンテナ（１６）に伝達可能である。
好適な実施の形態によるＲＦモジュールでは、前記第１高調波除去フィルタの前記出力端子の前記第１ＲＦ信号は、第１ＤＣカットコンデンサ（Ｃｄｃ）を介して前記アンテナスイッチの前記第１入力端子に供給される。前記第２高調波除去フィルタの前記出力端子の前記第２ＲＦ信号は、第２ＤＣカットコンデンサ（Ｃｄｃ）を介して前記アンテナスイッチの前記第２入力端子に供給される。
好適な実施の形態によるＲＦモジュールは、前記第１ＲＦ電力増幅器と、前記第２ＲＦ電力増幅器と、前記第１利得制御ユニットと、前記第２利得制御ユニットとは半導体集積回路チップに形成されている。
前記半導体集積回路チップは、実質的に４角形のチップの形状を有している。前記チップは、互いに対向して略平行な第１辺（Ｓｄ１）と第２辺（Ｓｄ２）とを有する。前記チップは、前記第１辺と前記第２辺とに接続され前記第１辺と前記第２辺と略直角に配置された第３辺（Ｓｄ３）と、前記第３辺に対向して前記第３辺と略平行な第４辺（Ｓｄ４）とを更に有する。
前記第１ＲＦ電力増幅器の前記第１出力増幅信号（Ｐｏｕｔ＿ＬＢ）は前記チップの前記第１辺から導出され、前記第２ＲＦ電力増幅器の前記第２出力増幅信号（Ｐｏｕｔ＿ＨＢ）は前記チップの前記第２辺から導出される。前記第１方向性結合器（２３）の前記副線路からの前記第１検出信号（Ｖｃｐｌ＿ＬＢ）は、前記チップの前記第３辺から前記第１ＲＦ電力増幅器のための前記第１利得制御ユニット（２７）の前記第１信号入力端子に導入される。前記第２方向性結合器（１３）の前記副線路からの前記第２検出信号（Ｖｃｐｌ＿ＨＢ）は、前記チップの前記第３辺から前記第２ＲＦ電力増幅器のための第２利得制御ユニット（１７）の第２信号入力端子に導入される（図２０、図２１参照）。
前記好適な実施の形態によれば、前記第１出力増幅信号の前記チップの前記第１辺の導出点と前記第１検出信号の前記チップの前記第３辺の導入点との距離を、大きくすることができる。前記第２出力増幅信号の前記チップの前記第２辺の導出点と前記第２検出信号の前記チップの前記第３辺の導入点との距離を大きくすることができる。従って、利得制御ユニットの信号入力端子に伝達される出力増幅信号の高調波成分のレベルを低減することができる。
より好適な実施の形態によるＲＦモジュールでは、前記第１出力増幅信号（Ｐｏｕｔ＿ＬＢ）の前記第１辺の導出点と前記第１検出信号（Ｖｃｐｌ＿ＬＢ）の前記第３辺の導入点との間に前記第２検出信号（Ｖｃｐｌ＿ＨＢ）の前記第３辺の導入点が配置されている。前記第２出力増幅信号（Ｐｏｕｔ＿ＨＢ）の前記第２辺の導出点と前記第２検出信号（Ｖｃｐｌ＿ＨＢ）の前記第３辺の導入点との間に前記第１検出信号（Ｖｃｐｌ＿ＬＢ）の前記第３辺の導入点が配置されている（図２０、図２１参照）。
前記より好適な実施の形態によれば、利得制御ユニットの信号入力端子に伝達される出力増幅信号の高調波成分のレベルを更に低減することができる。
他のより好適な実施の形態によるＲＦモジュールでは、前記第１出力増幅信号（Ｐｏｕｔ＿ＬＢ）の前記第１辺の導出点と前記第１検出信号（Ｖｃｐｌ＿ＬＢ）の前記第３辺の導入点との間に接地電圧（ＧＮＤ）に接続される第１接地配線（４０２）が前記第３辺に接続されている。前記第２出力増幅信号（Ｐｏｕｔ＿ＨＢ）の前記第２辺の導出点と前記第２検出信号（Ｖｃｐｌ＿ＨＢ）の前記第３辺の導入点との間に前記接地電圧（ＧＮＤ）に接続される第２接地配線（４０４）が前記第３辺に接続されている。（図２１参照）。
具体的な実施の形態によるＲＦモジュールでは、前記第１接地配線（４０２）は、前記第３辺の近傍で前記第２検出信号（Ｖｃｐｌ＿ＨＢ）の前記導入点と前記第１検出信号（Ｖｃｐｌ＿ＬＢ）の前記導入点との間に配置されている。前記第２接地配線（４０４）は、前記第３辺の近傍で前記第１検出信号（Ｖｃｐｌ＿ＬＢ）の前記導入点と前記第２検出信号（Ｖｃｐｌ＿ＨＢ）の前記導入点との間に配置されている（図２１参照）。
更に具体的な実施の形態によるＲＦモジュールでは、前記第１周波数帯域ＲＦ信号（Ｒｆｉｎ＿ＬＢ）はＧＳＭ８５０とＧＳＭ９００とのＲＦ送信信号であり、前記第２周波数帯域ＲＦ信号（Ｒｆｉｎ＿ＨＢ）はＤＣＳ１８００とＰＣＳ１９００とのＲＦ送信信号である（図２３参照）。
最も具体的な実施の形態によるＲＦモジュールでは、前記第１方向性結合器と前記第２方向性結合器とは主線路と副線路との間に容量素子が接続されたマイクロカップラーによりそれぞれ構成されている。
《実施の形態の説明》
次に、実施の形態について更に詳述する。以下の実施の形態においては便宜上その必要があるときは、複数のセクションまたは実施の形態に分割して説明するが、特に明示した場合を除き、それらは互いに無関係なものではなく、一方は他方の一部または全部の変形例、詳細、補足説明等の関係にある。また、以下の実施の形態において、要素の数等（個数、数値、量、範囲等を含む）に言及する場合、特に明示した場合および原理的に明らかに特定の数に限定される場合等を除き、その特定の数に限定されるものではなく、特定の数以上でも以下でも良い。
さらに、以下の実施の形態において、その構成要素（要素ステップ等も含む）は、特に明示した場合および原理的に明らかに必須であると考えられる場合等を除き、必ずしも必須のものではないことは言うまでもない。同様に、以下の実施の形態において、構成要素等の形状、位置関係等に言及するときは、特に明示した場合および原理的に明らかにそうでないと考えられる場合等を除き、実質的にその形状等に近似または類似するもの等を含むものとする。このことは、上記数値および範囲についても同様である。
以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一の部材には原則として同一の符号を付し、その繰り返しの説明は省略する。また、以下においては、本発明の実施の形態による電子装置の一例として、共振回路や、この共振回路を含む高周波モジュールの構成および動作などについて説明を行う。
（実施の形態１）
図１は、本発明の実施の形態１による高周波モジュールにおいて、その構成の一例を示すブロック図である。本実施の形態１の高周波モジュール（高周波電力増幅モジュール）は、例えば、携帯電話機などの移動体通信機器で用いられ、ロウバンドの周波数帯とハイバンドの周波数帯の両方に対応してものとなっている。例えば、ロウバンドには、ＧＳＭ（Global System for Mobile Communication）８５０又はＧＳＭ９００等が該当し、ハイバンドには、ＧＳＭ１８００又はＧＳＭ１９００等が該当する。ここで、ＧＳＭとは、デジタル携帯電話に使用されている無線通信方式の規格をいう。ＧＳＭには、使用する電波の周波数帯が４つあり、９００ＭＨｚ帯（８８０〜９６０ＭＨｚ）をＧＳＭ９００又は単にＧＳＭという。また、１８００ＭＨｚ帯（１７１０〜１８８０ＭＨｚ）をＧＳＭ１８００又はＤＣＳ１８００若しくはＰＣＮ、１９００ＭＨｚ帯（１８５０〜１９９０ＭＨｚ）をＧＳＭ１９００又はＤＣＳ１９００若しくはＰＣＳ（Personal Communication Services）という。なお、ＧＳＭ１９００は主に北米で使用されている。また、北米ではその他に８５０ＭＨｚ帯（８２４〜８９４ＭＨｚ）のＧＳＭ８５０を使用する場合もある。
図１に示す高周波モジュールＲＦ＿ＭＤＬは、１個の多層配線基板で実現され、多層配線基板上には、パワーアンプ回路（電力増幅回路、高周波電力増幅回路）等が形成された半導体チップＰＡ＿ＣＰと、アンテナスイッチ回路ＡＮＴ＿ＳＷが形成された半導体チップとが実装される。また、ＲＦ＿ＭＤＬには、ＳＭＤ（Surface Mount Device）部品や多層配線基板の配線パターンを用いて、出力整合回路ＭＮ＿ＬＢ，ＭＮ＿ＨＢ、カプラ回路（方向性結合器）ＣＰＬ＿ＬＢ，ＣＰＬ＿ＨＢ、および各種フィルタ回路ＬＰＦ＿ＬＢ，ＬＰＦ＿ＨＢ，ＡＮＴ＿ＦＩＬ，ＥＳＤ＿ＦＩＬ，ＲＸ＿ＦＩＬ１，ＲＸ＿ＦＩＬ２が形成される。
半導体チップＰＡ＿ＣＰは、パワーアンプ回路ＰＡ＿ＬＢ，ＰＡ＿ＨＢと、制御回路ＣＴＬを備えている。ＰＡ＿ＬＢは、図示しない変調回路等を介して外部入力端子Ｐｉｎ＿ＬＢに入力されたＧＳＭ８５０やＧＳＭ９００といったロウバンドの信号を増幅する。この増幅された信号は、出力整合回路ＭＮ＿ＬＢ、カプラ回路ＣＰＬ＿ＬＢおよびロウパスフィルタ回路ＬＰＦ＿ＬＢを順に介してアンテナスイッチ回路ＡＮＴ＿ＳＷの端子Ｐ１に伝送される。ＭＮ＿ＬＢは、例えば特性インピーダンス５０Ω等にインピーダンス整合を行う回路であり、ＣＰＬ＿ＬＢは、ＭＮ＿ＬＢを介したＰＡ＿ＬＢの出力電力値を検出し、その検出信号ＤＳ＿ＬＢをＰＡ＿ＣＰ内の制御回路ＣＴＬに出力する回路である。ロウパスフィルタ回路ＬＰＦ＿ＬＢは、ＣＰＬ＿ＬＢを介したＰＡ＿ＬＢの出力信号から、高調波信号（例えば２次高調波（２ＨＤ）および３次高調波（３ＨＤ）等）を減衰させる回路である。ＬＰＦ＿ＬＢは、特定の帯域を通過させるバンドパスフィルタ（ＢＰＦ）や特定の帯域を減衰させるバンドエリミネーションフィルタ（帯域除去フィルタ、ＢＥＦ）であってもよい。
一方、ＰＡ＿ＨＢは、図示しない変調回路等を介して外部入力端子Ｐｉｎ＿ＨＢに入力されたＧＳＭ１８００やＧＳＭ１９００といったハイバンドの信号を増幅する。この増幅された信号は、出力整合回路ＭＮ＿ＨＢ、カプラ回路ＣＰＬ＿ＨＢおよびロウパスフィルタ回路（又はＢＰＦ若しくはＢＥＦ）ＬＰＦ＿ＨＢを順に介してＡＮＴ＿ＳＷの端子Ｐ２に伝送される。ＭＮ＿ＨＢは、例えば特性インピーダンス５０Ω等にインピーダンス整合を行う回路であり、ＣＰＬ＿ＨＢは、ＭＮ＿ＨＢを介したＰＡ＿ＨＢの出力電力値を検出し、その検出信号ＤＳ＿ＨＢをＰＡ＿ＣＰ内のＣＴＬに出力する回路である。ＬＰＦ＿ＨＢは、ＣＰＬ＿ＨＢを介したＰＡ＿ＨＢの出力信号から、高調波（例えば２次高調波（２ＨＤ）および３次高調波（３ＨＤ）等）を減衰させる回路である。
半導体チップＰＡ＿ＣＰ内の制御回路ＣＴＬは、外部制御入力端子ＣＳ１に対する図示しないベースバンド回路からの制御信号や、前述した検出信号ＤＳ＿ＬＢ，ＤＳ＿ＨＢを受けて、ＰＡ＿ＬＢ，ＰＡ＿ＨＢやＡＮＴ＿ＳＷを制御する。ベースバンド回路からの制御信号には、例えば携帯電話と基地局との間の距離に基づいて生成されるＰＡ＿ＬＢ，ＰＡ＿ＨＢに対する出力電力レベルの指定信号や、送受信の処理内容に応じて生成されるＡＮＴ＿ＳＷに対するスイッチの切り替え信号などが含まれる。ＣＴＬは、この出力電力レベルの指定信号や検出信号ＤＳ＿ＬＢ，ＤＳ＿ＨＢに基づいてＰＡ＿ＬＢ，ＰＡ＿ＨＢのゲインを制御し、このスイッチの切り替え信号に基づいてＡＮＴ＿ＳＷを制御する。
ＡＮＴ＿ＳＷは、前述したＣＴＬからの制御信号に応じて、アンテナ端子Ｐ０に対して端子Ｐ１〜Ｐ４のいずれかを接続する回路である。アンテナ端子Ｐ０は、アンテナフィルタ回路ＡＮＴ＿ＦＩＬおよびＥＳＤフィルタ回路ＥＳＤ＿ＦＩＬを介して外部アンテナ端子ＡＮＴに接続され、このＡＮＴに図示しないアンテナが接続される。ＡＮＴ＿ＦＩＬは、主にＡＮＴ＿ＳＷから生じる高調波の減衰やアンテナからの受信信号に含まれる高調波の減衰などを行う。ＥＳＤ＿ＦＩＬは、主にアンテナからの受信信号に対してＥＳＤ（Electro Static Discharge）上問題となる帯域（例えば４００ＭＨｚ帯や５００ＭＨｚ帯など）の除去を行う。
また、ＡＮＴ＿ＳＷの端子Ｐ３は、受信フィルタ回路ＲＸ＿ＦＩＬ１を介して外部出力端子ＲＸ＿ＬＢに接続され、ＡＮＴ＿ＳＷの端子Ｐ４は、受信フィルタ回路ＲＸ＿ＦＩＬ２を介して外部出力端子ＲＸ＿ＨＢに接続される。ＲＸ＿ＬＢには、アンテナから受信したロウバンドの信号が伝送され、ＲＸ＿ＨＢには、アンテナから受信したハイバンドの信号が伝送され、これらの信号は、図示しない復調回路等に出力される。ＲＸ＿ＦＩＬ１は、アンテナから受信したロウバンドの信号に対して高調波の減衰を行い、ＲＸ＿ＦＩＬ２は、アンテナから受信したハイバンドの信号に対して高調波の減衰を行う。
このような複数のバンドに対応した高周波モジュールでは、１つのバンドに対応した高周波モジュールよりも大型になってしまうため、半導体チップのサイズに加えて、各種フィルタ回路などをより小面積で又は低コストで形成することが求められる。ここで、多層配線基板の小型化（薄膜化）や低コスト化を図るためには、例えば、広く用いられている４層や５層程度の積層構造を備えたセラミック基板などを用いることが望ましい。この場合、この４層や５層以内で、図１の各種フィルタ回路（ＬＰＦ＿ＬＢ，ＬＰＦ＿ＨＢ，ＡＮＴ＿ＦＩＬ，ＥＳＤ＿ＦＩＬ，ＲＸ＿ＦＩＬ１，ＲＸ＿ＦＩＬ２）や出力整合回路（ＭＮ＿ＬＢ，ＭＮ＿ＨＢ）をどれだけ小型に形成できるかが重要となる。図１の各種フィルタや出力整合回路内には、インダクタとコンデンサからなる並列共振回路が含まれる場合が多く、このような並列共振回路をＳＭＤ部品を用いずに小型で形成できれば、高周波モジュールの小型化または低コスト化に有益となる。
このような並列共振回路は、例えば、図２に示すような構成で実現可能となる。図２は、本発明の実施の形態１の共振回路において、その構成例を示すものであり、（ａ）は斜視図、（ｂ）は（ａ）の各層を示す平面図である。図２（ａ），（ｂ）に示す共振回路は、例えば、第１配線層ＬＹ１及びその下層に順に積層された第２配線層ＬＹ２〜第４配線層ＬＹ４を含む４層の多層配線基板を用いて実現される。なお、ＬＹ４の裏面は、接地電極となっている。
ＬＹ１〜ＬＹ４には、それぞれ、線路を略ループ状に約１周させた形状からなる配線パターンＭＳ２１〜ＭＳ２４が形成される。ＭＳ２１の一端は信号入力ノードＮｉｎとなり、他端は自身のループの中心部に形成されたビアホール導体ＶＨ１３ａを介してＭＳ２３に接続される。ＭＳ２３は、一端が自身のループの中心部に形成されたビアホール導体ＶＨ１３ａを介して前述したＭＳ２１に接続され、他端が自身のループの角部に形成されたビアホール導体ＶＨ３４ａを介してＭＳ２４に接続される。
ＭＳ２４は、一端が自身のループの角部に形成されたビアホール導体ＶＨ３４ａを介して前述したＭＳ２３に接続され、他端が自身のループの脇に形成されたビアホール導体ＶＨ２４ａを介してＭＳ２２に接続される。ＭＳ２２は、一端が自身のループの脇に形成されたビアホール導体ＶＨ２４ａを介して前述したＭＳ２４に接続され、他端が信号出力ノードＮｏｕｔとなる。したがって、ＮｉｎからＮｏｕｔに向けて信号を伝送した場合、各配線パターンＭＳ２１〜ＭＳ２４においては反時計回りのループで信号が伝送され、ＭＳ２１〜ＭＳ２４はインダクタとして機能することになる。なお、ＮｉｎとＮｏｕｔは逆にすることも可能である。また、ＭＳ２３およびＭＳ２４の各線路において、一部蛇行した形状を設けているのは線路長を長くし、インダクタンス値を大きくするためである。
ここで、図２の構成全体としては、等価的にインダクタ（コイル）Ｌｍ１とコンデンサ（キャパシタ、容量）Ｃｍ１からなる並列共振回路ＬＣ１として機能する。そして、この並列共振回路ＬＣ１の主要な特徴は、例えば次のような点にある。まず１点目は、配線の引き回しによって、信号入力ノードＮｉｎと信号出力ノードＮｏｕｔ間の容量成分を増加させていることである。図３（ａ）は、図２の並列共振回路ＬＣ１の簡易的な等価回路図であり、図３（ｂ）は、その比較例として、特許文献１の図８に示されるスパイラルインダクタＬｃ１の簡易的な等価回路図である。
図３（ａ）に示す並列共振回路ＬＣ１では、第１配線層ＬＹ１の信号入力ノードＮｉｎが、順に、ＬＹ１のインダクタＬ１、第３配線層ＬＹ３のインダクタＬ３、第４配線層ＬＹ４のインダクタＬ４、および第２配線層ＬＹ２のインダクタＬ２を介して信号出力ノードＮｏｕｔに接続される。Ｌ１〜Ｌ４は、それぞれ、図２の配線パターンＭＳ２１〜ＭＳ２４に対応するものである。また、ＮｉｎとＮｏｕｔの間には、ＬＹ１とＬＹ２の間の層間容量となるコンデンサＣ１が接続され、ＬＹ２とＬＹ３の間、ＬＹ３とＬＹ４の間、ＬＹ４と裏面の間にも、それぞれ、層間容量となるコンデンサＣ２、Ｃ３、Ｃ４が接続される。
一方、図３（ｂ）に示すスパイラルインダクタＬｃ１では、ＬＹ１のＮｉｎが、順に、ＬＹ１のインダクタＬ１１、ＬＹ２のインダクタＬ１２、ＬＹ３のインダクタＬ１３、およびＬＹ４のインダクタＬ１４を介してＮｏｕｔに接続される。また、ＬＹ１とＬＹ２の間、ＬＹ２とＬＹ３の間、ＬＹ３とＬＹ４の間、ＬＹ４と裏面の間には、それぞれ、層間容量となるコンデンサＣ１１、Ｃ１２、Ｃ１３、Ｃ１４が接続される。なお、図３（ａ），（ｂ）において、より厳密には、例えば図３（ａ）のＬ３とＬ４の接点Ｎ１などに、ビアホール導体に伴うインダクタや抵抗が挿入され、またこれと並列にＬＹ３とＬＹ４の層間容量に伴うコンデンサが挿入されるが、ここでは、簡易的にビアホール導体を配線で表し、これに応じてコンデンサも省略している。これは、図３（ａ），（ｂ）における他のビアホール導体の存在箇所でも同様である。
この等価回路から判るように、図３（ａ）では、ＮｉｎとＮｏｕｔを互いに隣接する層で形成することで、この間の容量結合（即ちコンデンサＣ１に対応）を効率的に行い、加えて配線を引き回すことで、ＬＹ１〜ＬＹ４の全てのインダクタンス成分がＮｉｎとＮｏｕｔ間のインダクタンス成分として寄与するように構成している。一方、図３（ｂ）では、インダクタンス成分の寄与に関しては図３（ａ）と同様であるが、ＮｉｎとＮｏｕｔ間の容量結合が複数の直列接続のコンデンサ（例えばＣ１１とＣ１３）を介して行われるため、ＮｉｎとＮｏｕｔ間の容量結合が弱くなってしまう。したがって、図３（ａ）のような配線の引き回しを用いることで、図３（ｂ）と比べてＮｉｎとＮｏｕｔ間の容量値を増加させることが可能となり、小型な又は低コストな共振回路を実現可能となる。
２点目は、ＭＳ２１とＭＳ２２の線路幅はほぼ同一であり、ＭＳ２３とＭＳ２４の線路幅もほぼ同一であるが、ＭＳ２１とＭＳ２２の最大線路幅が、ＭＳ２３とＭＳ２４の最大線路幅よりも太く形成されることである。これによって、ＭＳ２１〜ＭＳ２４に渡ってインダクタンス成分を形成できると共に、互いに層を挟んで対向するように形成されたＭＳ２１およびＭＳ２２によりＮｉｎとＮｏｕｔ間の容量値を更に増大させることが可能となる。
３点目は、ＭＳ２１とＭＳ２２をＬＹ４の裏面の接地電極から離れた層（ＬＹ１，ＬＹ２）に設置することで、ＬＹ３やＬＹ４などに形成した場合と比べて大きなインダクタンス値を実現できることである。一般に、接地面上に設けられた配線パターンのインダクタンスは、接地面により生じる影像電流の影響により小さくなるため、配線パターンの接地面からの距離を離すほど大きくできる。従って、このような構成にすることで、単位面積あたりのインダクタンス値が最大化されるため、所望のインダクタンス値を得るために必要な面積を最小にでき、共振回路を小型化できる。なお、ＭＳ２１〜ＭＳ２４各部のインダクタンス値のバランスによっては、ＭＳ２３とＭＳ２４をＬＹ４の裏面の接地電極から離れた層（ＬＹ１，ＬＹ２）に設置して、ＭＳ２３とＭＳ２４によるインダクタンス値を最大化した方が、より効果的に共振回路の共振周波数を下げる、もしくは共振周波数を変えずに面積を小型化できる場合があるため、そのような場合にはＭＳ２１〜ＭＳ２４が設置される層の順番を図２とは逆にしてやるとよい。
そして、４点目は、図２の各配線パターンＭＳ２１〜ＭＳ２４が、表面から見た場合の投影面積が小さくなるように形成されたことである。言い換えれば、ＭＳ２１〜ＭＳ２４のそれぞれの配線パターンの占有領域を表面側から投影した場合に、いずれか１つの配線パターンに対応する占有領域が、他の配線パターンに対応する占有領域を包含する関係となっている。図４は、図２の主要部を透過的に見た場合の構成例を示す斜視図である。
図４に示すように、ＭＳ２１〜ＭＳ２４の実質的な占有領域は、それぞれ、ＡＡ２１〜ＡＡ２４となる。そして、このＡＡ２１〜ＡＡ２４を表面側から投影して見た場合に、例えばＡＡ２１内にＡＡ２２〜ＡＡ２４が含有される関係となる。なお、ここでは、ＡＡ２１〜ＡＡ２４の占有領域が等しい関係になっており、Ａ２１の全てにＡＡ２２〜ＡＡ２４の全てが含有されることになる。占有領域の大きさ（すなわち投影面積）（Ａ２１×Ａ２２）は、特に限定させるものではないが、例えば１ｍｍ×１ｍｍ程度である。これによって、例えば、特許文献３（図７（ｂ）で後述）に示されるように、各配線パターンをずらして形成するような場合に比べて小面積で並列共振回路を実現できる。
なお、ここでは、前述したように多層基板のコスト低減のため４層基板での構成例を示したが、基板の層数やビアホール導体による引き回し方はその要旨を逸脱しない範囲で種々変更可能である。例えば、図２を変更して第１配線層から第４配線層、第３配線層、第２配線層の順番で配線を引き回すことも可能である。また、例えば、３層基板を用いた場合、第１配線層および第２配線層にＭＳ１等のような線路幅が太い配線パターンを形成し、第３層配線層にＭＳ３等のような線路幅が細い配線パターンを形成し、この第３配線層の配線パターンの一端を第１配線層に、他端を第２配線層に接続すればよい。
また、５層基板を用いる場合には、例えば、第１配線層および第２配線層にＭＳ１等のような線路幅が太い配線パターンを形成し、第３層配線層〜第５配線層で螺旋を描くようにＭＳ３等のような線路幅が細い配線パターンを形成し、第３配線層の線路パターンの一端を第１配線層に、第５配線層の線路パターンの一端を第２配線層に接続すればよい。さらに、多層配線基板のコストが問題なければ、６層以上の多層配線基板に対しても同様に適用可能である。
以上、本実施の形態１により、共振回路およびそれを含んだ高周波モジュールの小型化又は低コスト化が実現可能となる。
（実施の形態２）
本実施の形態２では、図１における各種フィルタ回路や出力整合回路で用いられる図２とは異なる共振回路の構成例について説明する。図５は、本発明の実施の形態２による共振回路において、その構成例を示すものであり、（ａ）は斜視図、（ｂ）は（ａ）の各層を示す平面図である。図５（ａ），（ｂ）に示す共振回路は、図２と同様に、例えば、第１配線層ＬＹ１〜第４配線層ＬＹ４を含む４層の多層配線基板を用いて実現され、ＬＹ４の裏面は、接地電極となっている。
ＬＹ１，ＬＹ２には、それぞれ、線路を略ループ状に約１周させた形状からなる配線パターンＭＳ３１，ＭＳ３２が形成される。ＬＹ３，ＬＹ４には、それぞれ、プレーン状の形状からなる配線パターン（電極パターン）ＭＳ３３，ＭＳ３４が形成される。ＭＳ３１の一端は信号入力ノードＮｉｎとなり、この信号入力ノードＮｉｎは、更に、自身のループの中心部に形成されたビアホール導体ＶＨ１３ｂを介してＭＳ３３に接続される。一方、ＭＳ３１の他端は、自身のループの角部に形成されたビアホール導体ＶＨ１２ｂを介してＭＳ３２に接続される。
ＭＳ３２は、一端が自身のループの角部に形成されたビアホール導体ＶＨ１２ｂを介して前述したＭＳ３１に接続され、他端が、信号出力ノードＮｏｕｔになると共に自身のループの他の角部に形成されたビアホール導体ＶＨ２４ｂを介してＭＳ３４に接続される。また、ＭＳ３３とＭＳ３４は、互いに層を挟んで対向するように形成されている。したがって、ＮｉｎからＮｏｕｔに向けて信号を伝送した場合、ＭＳ３１とＭＳ３２においては反時計回りのループで信号が伝送されることになり、ＭＳ３１とＭＳ３２はインダクタとして機能する。また、これに加えて、ＮｉｎとＮｏｕｔには、ＭＳ３３とＭＳ３４によって容量が形成されるため、図５の構成例は、全体として等価的にインダクタＬｍ２およびコンデンサＣｍ２からなる並列共振回路ＬＣ２として機能する。なお、ＮｉｎとＮｏｕｔは逆にすることも可能である。
図６は、図５の並列共振回路ＬＣ２の簡易的な等価回路図である。図６において、ＬＹ１のＮｉｎは、順に、ＬＹ１のインダクタＬ５、ＬＹ２のインダクタＬ６を介してＮｏｕｔに接続される。Ｌ５，Ｌ６は、それぞれ、図５の配線パターンＭＳ３１，ＭＳ３２に対応するものである。また、ＮｉｎとＮｏｕｔの間には、図５のＬＹ３のＭＳ３３とＬＹ４のＭＳ３４に対応するコンデンサＣ７が接続され、ＬＹ１とＬＹ２の間、ＬＹ２とＬＹ３の間、ＬＹ４と裏面の間には、それぞれ、層間容量となるコンデンサＣ５、Ｃ６、Ｃ８が接続される。なお、前述した図３の等価回路と同様に、ビアホール導体関連の表示は省略している。
このような構成において、本実施の形態２の共振回路の主要な特徴は、例えば次のような点にある。まず１点目は、実施の形態１と同様にＮｉｎとＮｏｕｔを互いに隣接した層で形成したことによる容量値（図６のＣ５に対応）の増大に加え、ＭＳ３３とＭＳ３４によって更に容量値（図６でＣ５と並列接続されるＣ７に対応）を増大させていることである。また、２点目、３点目も、実施の形態１で説明したように、インダクタ（ＭＳ３１およびＭＳ３２）を接地面から離れた層に設置していることや、投影面積が小さくなるように構成したことが挙げられる。
この３点目の投影面積に関し、図７を用いて説明する。図７（ａ）は、図５の主要部を透過的に見た場合の構成例を示す斜視図であり、図７（ｂ）は、その比較例となる構成を示す斜視図である。図７（ｂ）に示す比較例となる共振回路ＬＣｃ２は、前述した特許文献３の構成例を反映したものとなっている。図７（ａ）に示すように、図５におけるＭＳ３１〜ＭＳ３４の実質的な占有領域は、それぞれ、ＡＡ３１〜ＡＡ３４となる。そして、このＡＡ３１〜ＡＡ３４を表面側から投影して見た場合に、例えばＡＡ３１内にＡＡ３２〜ＡＡ３４が含有される関係となる。占有領域の大きさ（すなわち投影面積）（Ａ３１×Ａ３２）は、特に限定させるものではないが、例えば１ｍｍ×１ｍｍ程度である。
一方、比較例においては、図７（ｂ）に示すように、インダクタパターンの実質的な占有領域がＡＡ４１，ＡＡ４２となっており、コンデンサパターンの実質的な占有領域がＡＡ４３，ＡＡ４４となっている。したがって、このＡＡ４１〜ＡＡ４４を表面側から投影して見た場合に、例えばＡＡ４１内にＡＡ４３は含有されない関係となる。この場合、投影面積が増大してしまうが、図７（ａ）（図５）のような構成を用いることで、並列共振回路の小型化が実現可能となる。
ところで、図２の構成例と図５の構成例の比較として、それぞれを同一の面積および同一の層数で形成すると、図５の構成例は、図２の構成例と比較して、ＭＳ３１とＭＳ３２の２層分でインダクタンス成分を実現することになるためインダクタンス値が小さくなる。また、容量値も、ＭＳ３３とＭＳ３４がＡＡ３３とＡＡ３４による狭い投影面積内に形成されるため小さくなる。したがって、図５の構成例による共振周波数は、図２の構成例による共振周波数に比べて大きくなることから、図５の構成例は、例えば、図１のハイバンドに対応したフィルタ回路等に用いるとよい。
なお、図５の構成例においても、図２の構成例の場合と同様に、基板の層数やビアホール導体による引き回し方はその要旨を逸脱しない範囲で種々変更可能である。例えば、５層基板を用いる場合には、第１配線層→第３配線層→第２配線層の引き回しで螺旋を描くようにＭＳ３１等のような配線パターンを形成し、第４配線層と第５配線層でＭＳ３３等のようなプレーン状の配線パターンを形成する。そして、第１配線層の線路パターンの一端を第４配線層に、第２配線層の線路パターンの一端を第５配線層に接続すればよい。図５の構成例の場合、基板の層数がどのようであっても、インダクタを形成する配線パターンを、容量を形成するプレーン状の配線パターンよりも接地電極から離れた層に設置することで、単位面積あたりのインダクタンス値を最大化でき、所望のインダクタンス値を得るために必要な面積を最小にでき、共振回路を小型化できる。
以上、本実施の形態２により、共振回路およびそれを含んだ高周波モジュールの小型化又は低コスト化が実現可能となる。
（実施の形態３）
本実施の形態３では、図１の高周波モジュールに図２の並列共振回路ＬＣ１や図５の並列共振回路ＬＣ２を適用した場合の詳細な構成例について説明する。図８は、本発明の実施の形態３による高周波モジュールにおいて、その構成例を示す回路図である。図８に示す高周波モジュールでは、図１で述べたように、ロウバンド用のパワーアンプ回路ＰＡ＿ＬＢの出力が出力整合回路ＭＮ＿ＬＢ、カプラ回路ＣＰＬ＿ＬＢ、ロウパスフィルタ回路ＬＰＦ＿ＬＢおよびコンデンサＣｓ１３を介してアンテナスイッチ回路ＡＮＴ＿ＳＷに伝送される。ここで、半導体チップに形成されるＰＡ＿ＬＢの出力は、ポンディングワイヤ等を介して配線基板に形成されるＭＮ＿ＬＢに接続される。また、Ｃｓ１３は、直流カット用のコンデンサであり、例えばＳＭＤ部品によって形成される。
ＰＡ＿ＬＢは、例えば３個のパワートランジスタを従属接続にした３段構成のアンプ回路となっている。ＭＮ＿ＬＢは、例えば、伝送線路ＬＮ１〜ＬＮ３と、ＬＮ１〜ＬＮ３のそれぞれの出力と接地電圧ＧＮＤの間に設けられたコンデンサＣｓ１〜Ｃｓ３とを含む３段構成のロウパスフィルタ型の整合回路となっている。Ｃｓ１〜Ｃｓ３は、例えばＳＭＤ部品である。ＬＮ１〜ＬＮ３は、ＰＡ＿ＬＢの出力側から順に直列接続される。Ｃｓ１は、一端がＬＮ１の出力に接続され、他端がインダクタＬｉ１を介してＧＮＤに接続される。Ｃｓ２，Ｃｓ３も同様に、それぞれ、一端がＬＮ２，ＬＮ３に接続され、他端がインダクタＬｉ２，Ｌｉ３を介してＧＮＤに接続される。なお、Ｌｉ１〜Ｌｉ３は、例えば、ビアホール導体等に該当する寄生インダクタである。
ＣＰＬ＿ＬＢは、それぞれ電磁結合するように形成された主線路と副線路を含み、主線路の一端がＬＮ３の出力に接続され、他端がＬＰＦ＿ＬＢに接続される。副線路は、一端が終端抵抗（例えば５０Ω）に、他端がＰＡ＿ＬＢと同一半導体チップに形成された電力検出回路ＤＥＴ＿ＬＢにポンディングワイヤ等を介して接続される。
ＬＰＦ＿ＬＢは、前述したＣＰＬ＿ＬＢの主線路の一端とコンデンサＣｓ１３の一端と間に設けられた並列共振回路と、この並列共振回路の両端とＧＮＤの間にそれぞれ接続された２つの直列共振回路から構成される。並列共振回路は、インダクタＬｉ９およびコンデンサＣｓ９からなる。直列共振回路の一方は、前述したＣＰＬ＿ＬＢの主線路の一端から順に接続されたコンデンサＣｓ８とインダクタＬｉ８からなり、直列共振回路の他方は、前述したＣｓ１３の一端から順に接続されたコンデンサＣｓ１０とインダクタＬｉ１０からなる。Ｃｓ８〜Ｃｓ１０は、例えばＳＭＤ部品で形成され、Ｌｉ８〜Ｌｉ１０は、配線基板の内蔵回路（ビアホール導体や伝送線路）によって形成される。このＬＰＦ＿ＬＢは、ＰＡ＿ＬＢから出力されたロウバンド信号に対して、例えばその２次高調波（２ＨＤ）、３次高調波（３ＨＤ）および７次高調波（７ＨＤ）を減衰させる。
一方、このロウバンド側の構成と同様に、ハイバンド側では、ハイバンド用のパワーアンプ回路ＰＡ＿ＨＢの出力が出力整合回路ＭＮ＿ＨＢ、カプラ回路ＣＰＬ＿ＨＢ、ロウパスフィルタ回路ＬＰＦ＿ＨＢおよびコンデンサＣｓ１４を介してアンテナスイッチ回路ＡＮＴ＿ＳＷに伝送される。ここで、ＰＡ＿ＨＢの出力は、ポンディングワイヤ等を介してＭＮ＿ＨＢに接続される。また、Ｃｓ１４は、直流カット用のコンデンサであり、例えばＳＭＤ部品によって形成される。
ＰＡ＿ＨＢも、ＰＡ＿ＬＢと同様に、例えば３個のパワートランジスタを従属接続にした３段構成のアンプ回路となっている。ＭＮ＿ＨＢは、例えば、伝送線路ＬＮ４〜ＬＮ７と、ＬＮ４〜ＬＮ７のそれぞれの出力とＧＮＤの間に設けられたコンデンサＣｓ４〜Ｃｓ７とを含む４段構成のロウパスフィルタ型の整合回路となっている。Ｃｓ４〜Ｃｓ７は、例えばＳＭＤ部品である。ＬＮ４〜ＬＮ７は、ＰＡ＿ＨＢの出力側から順に直列接続される。Ｃｓ４は、一端がＬＮ４の出力に接続され、他端がインダクタＬｉ４を介してＧＮＤに接続される。Ｃｓ５，Ｃｓ６，Ｃｓ７も同様に、それぞれ、一端がＬＮ５，ＬＮ６，ＬＮ７に接続され、他端がインダクタＬｉ５，Ｌｉ６，Ｌｉ７を介してＧＮＤに接続される。Ｌｉ４〜Ｌｉ７は、例えば、ビアホール導体等に該当する寄生インダクタである。
ＣＰＬ＿ＨＢは、それぞれ電磁結合するように形成された主線路と副線路を含み、主線路の一端がＬＮ７の出力に接続され、他端がＬＰＦ＿ＨＢに接続される。副線路は、一端が終端抵抗（例えば５０Ω）に、他端がＰＡ＿ＨＢ（およびＰＡ＿ＬＢ）と同一半導体チップに形成された電力検出回路ＤＥＴ＿ＨＢにポンディングワイヤ等を介して接続される。
ＬＰＦ＿ＨＢは、前述したＣＰＬ＿ＨＢの主線路の一端とコンデンサＣｓ１４の一端と間に設けられた並列共振回路と、この並列共振回路の一端（Ｃｓ１４側）とＧＮＤの間に接続された直列共振回路から構成される。並列共振回路は、インダクタＬｉ１１およびコンデンサＣｓ１１からなる。直列共振回路は、前述したＣｓ１４の一端から順に接続されたコンデンサＣｓ１２とインダクタＬｉ１２からなる。Ｃｓ１１，Ｃｓ１２は、例えばＳＭＤ部品で形成され、Ｌｉ１１，Ｌｉ１２は、配線基板の内蔵回路によって形成される。このＬＰＦ＿ＨＢは、ＰＡ＿ＨＢから出力されたハイバンド信号に対して、例えばその２次高調波（２ＨＤ）、３次高調波（３ＨＤ）を減衰させる。
アンテナスイッチ回路ＡＮＴ＿ＳＷのアンテナ端子Ｐ０は、順に、アンテナフィルタ回路ＡＮＴ＿ＦＩＬ、ＥＳＤフィルタ回路ＥＳＤ＿ＦＩＬ、コンデンサＣｓ１６を介して外部アンテナ端子ＡＮＴに接続される。Ｃｓ１６（ここでは８．２ｐＦ）は、直流カット用のコンデンサであり、例えばＳＭＤ部品で形成される。また、ＡＮＴとＧＮＤの間には、例えばＳＭＤ部品からなるインピーダンス調整用のインダクタＬｓ（ここでは１５ｎＨ）が接続される。
ＡＮＴ＿ＦＩＬは、Ｐ０とＣｓ１６の一端との間に接続された並列共振回路と、Ｐ０とＧＮＤの間に接続されたインピーダンス調整用のコンデンサＣｓ１５を備えている。Ｃｓ１５（ここでは０．５ｐＦ）は、例えばＳＭＤ部品で形成される。一方、並列共振回路は、インダクタＬｉ１３とコンデンサＣｉ１からなり、ここに実施の形態２で示した図５の並列共振回路ＬＣ２が用いられる。この並列共振回路は、１ｍｍ×１ｍｍの回路面積で実現され、Ｌｉ１３のインダクタンス値は、例えば３．５ｎＨであり、Ｃｉ１の容量値は、例えば０．２５ｐＦである。これによって、ハイバンド信号の３次高調波（３ＨＤ）となる５．４ＧＨｚ前後の信号を減衰させる。このＡＮＴ＿ＦＩＬは、主に、ＡＮＴ＿ＳＷを介すことで生じるハイバンド信号の３ＨＤの減衰と、アンテナから受信したハイバンド信号に対する３ＨＤの減衰とを行う。
ＥＳＤ＿ＦＩＬは、Ｃｓ１６の一端からＧＮＤに向けて順に直列接続されたコンデンサＣｓ１５とインダクタＬｉ１４を備えている。Ｃｓ１５は、例えばＳＭＤ部品によって形成され、１３ｐＦの容量値を備える。Ｌｉ１４は、配線基板の内蔵回路によって形成され、１２ｎＨのインダクタンス値を備える。ＥＳＤ＿ＦＩＬは、主に、アンテナからの受信信号に対してＥＳＤ対策上問題となる４００ＭＨｚ前後の信号を減衰させる。
ＡＮＴ＿ＳＷの端子Ｐ３は、順に、直流カット用のコンデンサＣｓ１７と受信フィルタ回路ＲＸ＿ＦＩＬ１を介して外部出力端子ＲＸ＿ＬＢに接続される。Ｃｓ１７（ここでは７．４ｐＦ）は、例えばＳＭＤ部品で形成される。
ＲＸ＿ＦＩＬ１は、Ｃｓ１７の一端とＲＸ＿ＬＢの間に接続され、インダクタＬｉ１５とコンデンサＣｉ２からなる並列共振回路を備えている。ここで、この並列共振回路に、実施の形態１で示した図２の並列共振回路ＬＣ１が用いられる。この並列共振回路は、１ｍｍ×１ｍｍの回路面積で実現され、Ｌｉ１５のインダクタンス値は、例えば５．６ｎＨであり、Ｃｉ２の容量値は、例えば０．６ｐＦである。これによって、ロウバンド信号の３次高調波（３ＨＤ）となる２．７ＧＨｚ前後の信号を減衰させる。すなわち、このＲＸ＿ＦＩＬ１は、アンテナから受信したロウバンド信号に対する３ＨＤの減衰を行う。
ＡＮＴ＿ＳＷの端子Ｐ４は、順に、受信フィルタ回路ＲＸ＿ＦＩＬ２と直流カット用のコンデンサＣｓ１９を介して外部出力端子ＲＸ＿ＨＢに接続される。Ｃｓ１９（ここでは８ｐＦ）は、例えばＳＭＤ部品で形成される。ＲＸ＿ＦＩＬ２は、Ｐ４からＧＮＤに向けて順に直列接続されたコンデンサＣｓ１８とインダクタＬｉ１６を備えている。Ｃｓ１８は、例えばＳＭＤ部品によって形成され、１０ｐＦの容量値を備える。Ｌｉ１６は、配線基板の内蔵回路によって形成され、９ｎＨのインダクタンス値を備える。ＲＸ＿ＦＩＬ２は、ここではＡＮＴ＿ＦＩＬによってハイバンド信号の３ＨＤを減衰させているため、ＲＸ＿ＦＩＬ１と異なりＥＳＤ対策用のフィルタ回路を備えている。このＲＸ＿ＦＩＬ２は、ＥＳＤ対策上問題となる４００ＭＨｚ前後の信号を減衰させる。
以上のように、図８の高周波モジュールでは、ロウバンド信号およびハイバンド信号に対する３次高調波（３ＨＤ）の減衰用として、図２および図５に示したような、ＳＭＤ部品を用いずに且つ小面積で実現可能で並列共振回路ＬＣ１，ＬＣ２を用いている。これによって、高周波モジュールの小型化又は低コスト化が実現可能となる。なお、ここでは、ハイバンド信号に対応して図５の構造を用い、ロウバンド信号に対応して、図５の構造よりも低い共振周波数を実現可能な図２の構造を用いているが、必要とされる回路定数を実現できる限り、特にこの組み合わせに限定されるものではない。
また、ここでは、図２および図５の並列共振回路ＬＣ１，ＬＣ２を、３次高調波（３ＨＤ）の減衰用として用いているが、勿論、２次高調波（２ＨＤ）の減衰用やそれ以外のｎ（ｎ≧４）次高調波の減衰用として用いることもできる。すなわち、例えば図８の回路例では、ＬＰＦ＿ＬＢやＬＰＦ＿ＨＢなどに適用することも可能である。本実施の形態３において３次高調波（３ＨＤ）の減衰用のみに適用しているのは、３ＨＤ減衰用のフィルタ回路が配線基板の製造ばらつきに伴う特性変動に対して十分なマージンを備えているからである。つまり、実際上、配線基板の製造ばらつきが生じた場合に、その影響をＳＭＤ部品のパラメータによって補正するような場合があるが、その必要性が低いためである。
また、図８におけるインダクタＬｉ１５およびコンデンサＣｉ２に該当する図２の並列共振回路ＬＣ１は、前述したように図３（ａ）の等価回路で表すことができる。この場合の各回路素子のパラメータ値を算出したところ、Ｌ１、Ｌ２、Ｌ３、Ｌ４は、それぞれ、概算値として０．８ｎＨ、０．８ｎＨ、２．０ｎＨ、２．０ｎＨ程度を備える。また、Ｃ１、Ｃ２、Ｃ３、Ｃ４は、それぞれ、概算値として０．４ｐＦ、０．１ｐＦ、０．１ｐＦ、０．１ｐＦ程度を備える。ここから判るように、図２のＭＳ２１とＭＳ２２により、十分なインダクタンス成分（Ｌ１，Ｌ２）と、十分な容量成分（Ｃ１）を実現できる。
一方、図８におけるインダクタＬｉ１３およびコンデンサＣｉ１に該当する図５の並列共振回路ＬＣ２は、前述したように図６の等価回路で表すことができる。この場合の各回路素子のパラメータ値を算出したところ、Ｌ５、Ｌ６は、それぞれ、概算値として１．７ｎＨ、１．７ｎＨ程度を備える。また、Ｃ５、Ｃ６、Ｃ７、Ｃ８は、それぞれ、概算値として０．０５ｐＦ、０．０５ｐＦ、０．１５ｐＦ、０．１５ｐＦ程度を備える。
このように、図５の並列共振回路ＬＣ２は、図２の並列共振回路ＬＣ１と比較すると、インダクタンス値および容量値が小さくなるが、高調波を減衰させるのに十分な定数を実現できる。また、前述した等価回路から判るように、図５のＬＣ２は、図２のＬＣ１と比べて構成要素となるパラメータ（回路素子）の数が少ないため、前述した配線基板等のばらつきに対する影響が少なくなることが考えられる。
以上、本実施の形態３により、共振回路およびそれを含んだ高周波モジュールの小型化又は低コスト化が実現可能となる。
（実施の形態４）
本実施の形態４では、図１の高周波モジュールを小型化した際に生じる恐れがあるリターンパスの問題を解決する方式を示す。まず、リターンパスの問題について図９を用いて説明する。図９は、本発明の前提として検討した高周波モジュールにおいて、そのパワーアンプ回路周りの構成例を示す回路図である。
図９に示す高周波モジュールＲＦ＿ＭＤＬｃ１は、実施の形態３で示した図８の回路例の中から、ハイバンド信号用のパワーアンプ回路ＰＡ＿ＨＢとその出力整合回路ＭＮ＿ＨＢの部分を抽出したものである。以降、図８と重複する部分に関しての説明は省略する。図９の高周波モジュールＲＦ＿ＭＤＬｃ１は、その配線基板の構造として、通常、ＰＡ＿ＨＢが形成される半導体チップの直下の各配線層（ＬＹ２〜ＬＹ４）に接地電極パターンが形成され、この各接地電極パターンや裏面の接地電極がそれぞれビアホール導体で接続されることで、最も安定した接地電圧ＧＮＤの領域が形成される。この領域は、一般的にサーマルビアＴＶの形成領域と呼ばれる。
一方、例えば、ＰＡ＿ＨＢの出力に接続された出力整合回路ＭＮ＿ＨＢｃ１では、ＰＡ＿ＨＢの出力電力がコンデンサＣｓ４〜Ｃｓ７（特にＣｓ４）とインダクタＬｉ４〜Ｌｉ７（特にＬｉ４）を介してＬＹ３の接地電極パターンに流れ込む。なお、この接地電極パターンはＬＹ３でサーマルビアＴＶの形成領域に接続され、さらにビアホール導体を介して裏面の接地電極にも接続される。また、Ｃｓ４〜Ｃｓ７は、例えば、第１配線層ＬＹ１にＳＭＤ部品として実装され、Ｌｉ４〜Ｌｉ７は、このＬＹ１とＬＹ３を接続するビアホール導体に該当する。
ところで、図８の回路例には図示していないが、ＰＡ＿ＨＢに含まれる、それぞれ従属接続された３段のパワートランジスタの各出力ノードには、例えば図９に示すようなバイアス回路ＢＣが接続されている。ＢＣでは、一般的に、バイアス電圧Ｖｃｃがチョークコイルなどと呼ばれる高周波遮断用のインダクタを介してパワートランジスタの各出力（すなわち次段への入力）に供給されると共に、このＶｃｃと接地電圧ＧＮＤの間にデカップリングコンデンサなどと呼ばれる高周波的な接地用のコンデンサが設けられる。図９において、このチョークコイルが、伝送線路ＬＮ６１〜ＬＮ６５やインダクタＬｓ２に該当し、デカップリングコンデンサが、コンデンサＣｄ１〜Ｃｄ３に該当する。
ここで、Ｃｄ１〜Ｃｄ３は、例えば、ＬＹ１にＳＭＤ部品として実装され、その一端がＶｃｃに接続され、他端がＬＹ１とＬＹ３の間を接続するビアホール導体（インダクタ）ＶＨ１〜ＶＨ３を介してＬＹ３の接地電極パターンに接続される。したがって、図９の矢印で示すように、ＰＡ＿ＨＢの出力電流が容量性結合（Ｃｓ４〜Ｃｓ７（特にＣｓ４））を介してＬＹ３の接地電極パターンに流れ込み、更に、この接地電極パターンから、容量性結合（Ｃｄ１〜Ｃｄ３）を介してパワートランジスタの入力に帰還される経路が形成される。この経路はリターンパスＲＰと呼ばれる。
なお、図９の回路例では、バイアス回路ＢＣを介したリターンパスＲＰを示したが、その他にも、図示はしないが、例えば、パワートランジスタの各段の間に挿入された整合回路を介したリターンパスなども存在する。すなわち、例えば、１段目のパワートランジスタの出力を一旦ボンディングワイヤで配線基板上に引き出し、配線基板上でインピーダンス整合を行った後、再びボンディングワイヤを介して２段目のパワートランジスタの入力に戻すような場合もあり、このような場合における配線基板上の整合回路もリターンパスとなり得る。リターンパスは、前述したように発振現象などを引き起こし、誤動作等の原因となる。ただし、図９において、例えば、出力整合回路ＭＮ＿ＨＢｃ１とバイアス回路ＢＣ等の距離を十分に確保できればこのような問題は低減されるが、逆に小型化が困難となる。
そこで、小型化を図ると共にリターンパスの問題を解決するためには、例えば図１０のような構成を用いるとよい。図１０は、本発明の実施の形態４による高周波モジュールにおいて、そのパワーアンプ回路周りの構成例を示す回路図である。図１０に示す高周波モジュールＲＦ＿ＭＤＬａは、図９の構成例と比較して、ＬＹ２でインダクタ（ビアホール導体）Ｌｉ４，Ｌｉ５とサーマルビアＴＶの形成領域を接続する配線パターンＭＳ７２が加わり、更に、このＭＳ７２とＬＹ３の接地電極パターンとを接続する複数のビアホール導体（インダクタ）ＶＨｍが加わったことが特徴となっている。なお、ＭＳ７２には、ライン状の配線パターンを用いている。
このような構成によると、ＴＶの形成領域に対応するＧＮＤを基準として、ビアホール導体Ｌｉ４，Ｌｉ５とＭＳ７２との接点電位ＶＡが、Ｌｉ４，Ｌｉ５とＬＹ３の接地電極パターンとの接点電位ＶＢよりも高くなるため、ＬＹ２でＭＳ７２からＴＶに向かう方向に多くの電流が流れることになる。この際に、バイアス回路ＢＣはＬＹ３の接地電極パターンに接続されているため、このＬＹ２に流れる電流が直接的に流れることはない。また、ビアホール導体Ｌｉ４，Ｌｉ５を介してＬＹ３の接地電極パターンにも若干電流が流れるが、この電流も、ＬＹ３の接地電極パターンがＭＳ７２と複数のＶＨｍによって接続されているため、ＴＶの形成領域の方向に向けて流れ易くなる。このようなことから、ＬＹ３の接地電極パターンに接続されたバイアス回路ＢＣ側には電流が殆ど流れず、リターンパスの問題を解決可能となる。さらに、ＭＳ７２とＬＹ３の接地電極パターンとを複数のＶＨｍで接続することで、ＭＳ７２のインダクタンス成分の影響を低減し、出力整合回路ＭＮの特性にズレが生じるような事態を防止することも可能となる。
図１１は、本発明の実施の形態４による高周波モジュールにおいて、そのパワーアンプ回路周りの配線基板の構成例を示すものであり、（ａ）は比較対象として図９の構成に対応するレイアウト図、（ｂ）は図１０の構成に対応するレイアウト図である。図１２は、本発明の実施の形態４による高周波モジュールにおいて、図１０の構成に対応する配線基板の構成例を示すものであり、（ａ）は配線基板全体を透過的に見た場合の斜視図、（ｂ）はそのパワーアンプ回路周りを拡大した斜視図、（ｃ）は（ｂ）から第１配線層を省略した斜視図である。
図１１（ａ），（ｂ）においては、第１配線層ＬＹ１、第２配線層ＬＹ２および第３配線層ＬＹ３に対応するレイアウトパターンの一部がそれぞれ示されている。図１１（ａ）に示すように、出力整合回路ＭＮとバイアス回路ＢＣは、ほぼ同様の位置に配置される。図９の構成（比較例）では、図１１（ａ）に示すように、ＬＹ２でＭＮからサーマルビアＴＶの形成領域に接続する配線パターンはなく、ＬＹ３の接地電極パターンにおいて、ビアホール導体を介したＭＮのＧＮＤとビアホール導体を介したＢＣのＧＮＤとがそれぞれ接続されている。一方、図１０の構成（本実施の形態）では、図１１（ｂ）および図１２（ａ）〜（ｃ）に示すように、ＬＹ２において、ＭＮからＴＶの形成領域に接続される配線パターンＭＳ７２が設けられ、このＭＳ７２は、複数のビアホール導体ＶＨｍを介してＬＹ３の接地電極パターンにも接続されている。
図１３は、図９の構成（比較例）と図１０の構成でリターンゲイン値を評価した結果であり、（ａ）は図９の構成の結果を示すグラフ、（ｂ）は図１０の構成の結果を示すグラフである。図１３に示すように、図９の高周波モジュールＲＦ＿ＭＤＬｃ１では、１．５ＧＨｚ前後で１５ｄＢ程度のリターンゲインがあり、これによって発振現象が生じてしまう。一方、図１０の高周波モジュールＲＦ＿ＭＤＬａでは、広い帯域（０〜４ＧＨｚ）に渡って０ｄＢを超えるリターンゲインがなく、発振現象が生じない。
図１４〜図１６は、図９の構成（比較例）と図１０の構成で電流密度の解析を行った結果であり、図１４は、第１配線層ＬＹ１での解析結果、図１５は、第２配線層ＬＹ２での解析結果、図１６は、第３配線層ＬＹ３での解析結果を示すものである。なお、図１４〜図１６では、３段目のパワーアンプ回路ＰＡから電力が出力された場合で、１段目（１ｓｔ）のパワートランジスタ（Ｔｒ）の入力に向けたリターン電流と、２段目（２ｎｄ）のＴｒの入力に向けたリターン電流と、３段目（３ｒｄ）のＴｒの入力に向けたリターン電流とをそれぞれ個別に解析している。
まず、図１４に示すＬＹ１の解析結果において、左側には比較例となる図９の高周波モジュールＲＦ＿ＭＤＬｃ１の結果が示されており、右側には本実施の形態となる図１０の高周波モジュールＲＦ＿ＭＤＬａの結果が示されている。この図から判るように、図１０の高周波モジュールＲＦ＿ＭＤＬａでは、図９の高周波モジュールＲＦ＿ＭＤＬｃ１に比べて、特に１ｓｔ Ｔｒへのリターン電流と３ｒｄ Ｔｒへのリターン電流が大きく低減されている。次に、図１５に示すＬＹ２の解析結果において、図１０の高周波モジュールＲＦ＿ＭＤＬａでは、前述した配線パターンＭＳ７２を介してＴＶの形成領域側に向けて多くの電流が流れていることが判る。なお、図９の高周波モジュールＲＦ＿ＭＤＬｃ１では、このような配線パターンを備えていないため、図１５に該当する結果は存在しない。
最後に、図１６に示すＬＹ３の解析結果において、左側には比較例となる図９の高周波モジュールＲＦ＿ＭＤＬｃ１の結果が示されており、右側には本実施の形態となる図１０の高周波モジュールＲＦ＿ＭＤＬａの結果が示されている。この図から判るように、図１０の高周波モジュールＲＦ＿ＭＤＬａでは、図９の高周波モジュールＲＦ＿ＭＤＬｃ１に比べて、特に１ｓｔ Ｔｒへのリターン電流と３ｒｄ Ｔｒへのリターン電流が大きく低減されている。以上のことから、図１０の高周波モジュールＲＦ＿ＭＤＬａを用いることで入力に向けたリターン電流を大幅に低減可能であることが判る。
図１７は、図１０の構成例の好適な適用例について説明するための概略図であり、（ａ）、（ｂ）はそれぞれ異なる構成例を示すものである。例えば、図１７（ｂ）の高周波モジュールＲＦ＿ＭＤＬｃ２に示すように、パワーアンプ回路を構成する３段構成のパワートランジスタ（Ｔｒ）に対して３段目（最終段）を別の半導体チップで形成および実装するような場合がある。すなわち、ロウバンドおよびハイバンドに対応する１段目と２段目のＴｒを１つの半導体チップＰＡ＿ＣＰｃ１で形成し、ロウバンドに対応する３段目のＴｒを別の半導体チップＰＡ＿ＣＰｃ２で形成し、ハイバンドに対応する３段目のＴｒを更に別の半導体チップＰＡ＿ＣＰｃ３で形成する場合である。
この場合、この３つの半導体チップＰＡ＿ＣＰｃ１〜ＰＡ＿ＣＰｃ３がそれぞれＲＦ＿ＭＤＬｃ２上に実装される。そうすると、３段目のＴｒの出力から１段目または２段目のＴｒの入力までの距離が離れるため、前述したようなリターンパスの問題を容易に回避可能となる。しかしながら、このような構成では、高周波モジュールＲＦ＿ＭＤＬｃ２が大型化し、コストも増大するなどの弊害がある。
そこで、小型化又は低コスト化を図るためには、図１７（ａ）の高周波モジュールＲＦ＿ＭＤＬのように、３段のＴｒを１つの半導体チップＰＡ＿ＣＰで形成することが望ましい。ただし、そうすると、３段目のＴｒの出力から１段目または２段目のＴｒの入力までの距離が短くなり、リターンパスの問題がより顕在化してくる。このような場合に、図１０の構成例を用いると、リターンパスの問題が解決でき、高周波モジュールの小型化又は低コスト化が実現可能となる。
以上、本実施の形態４により、リターンパスの問題が抑制され、これによって高周波モジュールの小型化又は低コスト化が実現可能となる。
（実施の形態５）
＜ＲＦモジュール＞
図１９は、本発明の実施の形態５によるＲＦモジュールの回路構成を示す図である。図１９のＲＦモジュールが図１８のＲＦモジュールと基本的に相違するのは、出力整合回路１２ｃと方向性結合器（ＣＰＬ）１３と高調波除去フィルタ（ＬＰＦ）１４との接続順序である。
従って、本発明の実施の形態５の図１９のＲＦモジュールによれば、次のような利点を有する。すなわち、図１９でＲＦ電力増幅器ＨＰＡの出力増幅信号Ｐｏｕｔの高調波成分が、方向性結合器１３の副線路と利得制御ユニット１７との間の信号配線、方向性結合器１３の副線路および主線路に伝達されたと仮定する。そうと仮定しても、方向性結合器１３の主線路とアンテナ１６との間には高調波除去フィルタ１４が接続されている。従って、ＲＦ電力増幅器ＨＰＡの出力の高レベルの高調波成分が方向性結合器１３の副線路と利得制御ユニット１７との間の信号配線、方向性結合器１３の副線路および主線路を介してアンテナ１６に伝達されることを回避することができる。
図１９のＲＦモジュールは、ＲＦ電力増幅器ＨＰＡと、最終段の出力整合回路１２ｃと、方向性結合器（ＣＰＬ）１３と、高調波除去フィルタ（ＬＰＦ）１４と、アンテナスイッチ（ＡＮＴ＿ＳＷ）１５とを含んでいる。アンテナスイッチ１５は、ＲＦモジュール外部で、携帯電話のアンテナ（ＡＮＴ）１６に接続される。
＜ＲＦモジュール内のモノリシック半導体集積回路＞
ＲＦ電力増幅器ＨＰＡはモノリシック半導体集積回路のチップに構成され、初段増幅器１０ａ、初段バイアス回路１０ｂ、第１段間整合回路１０ｃ、次段増幅器１１ａ、次段バイアス回路１１ｂ、第２段間整合回路１１ｃ、最終段増幅器１２ａ、最終段バイアス回路１２ｂ、利得制御ユニット１７を含む。初段増幅器１０ａの初段ＲＦ入力端子にはＲＦ増幅信号ＲＦｉｎが供給され、初段増幅器１０ａの初段ＲＦ増幅出力信号は第１段間整合回路１０ｃを介して次段増幅器１１ａの次段ＲＦ入力端子に供給される。次段増幅器１１ａの次段ＲＦ増幅出力信号は、第２段間整合回路１１ｃを介して最終段増幅器１２ａの最終段ＲＦ入力端子に供給される。
モノリシック半導体集積回路のシリコンチップには、初段増幅器１０ａ、次段増幅器１１ａ、最終段増幅器１２ａを構成するＬＤ（Lateral Diffused）構造ＭＯＳのパワーＭＯＳＦＥＴが形成されている。第１段間整合回路１０ｃは、初段増幅器１０ａの比較的高い出力インピーダンスと次段増幅器１１ａの比較的低い出力インピーダンスとの差による信号反射を低減する。第２段間整合回路１１ｃは、次段増幅器１１ａの比較的低い出力インピーダンスと最終段増幅器１２ａの更に低い出力インピーダンスとの差による信号反射を低減する。第１段間整合回路１０ｃと第２段間整合回路１１ｃとは、シリコンチップ上に形成されたスパイラルインダクタやＭＩＭ（金属・絶縁膜・金属）積層容量等のオンチップ受動素子により構成されている。
＜ＲＦモジュール内のディスクリート素子＞
ＲＦ電力増幅器ＨＰＡの最終段増幅器１２ａの最終段ＲＦ増幅出力信号Ｐｏｕｔは、モノリシック半導体集積回路のチップ外部の最終段の出力整合回路１２ｃを介して方向性結合器（ＣＰＬ）１３の主線路の一端に接続されている。出力整合回路１２ｃは最終段増幅器１２ａの極めて低い出力インピーダンス（数Ω程度）と方向性結合器１３、アンテナ１６の比較的高い入力インピーダンス（５０Ω程度）との差による信号反射を低減する。出力整合回路１２ｃは、ＲＦモジュールの多層配線基板に形成されたマイクロ波伝送線ＴＲＬ１、ＴＲＬ２、ＴＲＬ３、容量Ｃ１、Ｃ２、Ｃ３、インダクタＬ１、Ｌ２、Ｌ３等のディスクリート受動素子により構成されている。方向性結合器（ＣＰＬ）１３の主線路と副線路とは、ＲＦモジュールの多層配線基板に形成された多層配線により構成されている。
方向性結合器（ＣＰＬ）１３の主線路の他端のＲＦ信号は、高調波除去フィルタ（ＬＰＦ）１４のＲＦ信号入力端子に供給される。高調波除去フィルタ（ＬＰＦ）１４はＲＦ信号入力端子に供給されるＲＦ信号の基本周波数成分を極めて小さな減衰率でＲＦ信号出力端子に伝達するが、２倍高調波、３倍高調波、４倍高調波等の高調波成分は大きな減衰率で減衰する。従って、高調波除去フィルタ１４は、ロウパスフィルタ（ＬＰＦ）として動作する。高調波除去フィルタ１４のインダクタＬ５と容量Ｃ５の並列接続の並列共振周波数ｆ５は２倍高調波と略等しく設定されている。並列共振周波数ｆ５でのインダクタＬ５と容量Ｃ５の並列接続の高いインピーダンスにより、２倍高調波は大きな減衰率で減衰される。高調波除去フィルタ１４のインダクタＬ４と容量Ｃ４の直列接続の直列共振周波数ｆ４は３倍高調波と略等しく設定されている。並列共振周波数ｆ４でのインダクタＬ４と容量Ｃ４の直列接続の低いインピーダンスにより、３倍高調波は大きな減衰率で減衰される。高調波除去フィルタ１４のインダクタＬ６と容量Ｃ６の直列接続の直列共振周波数ｆ６は４倍高調波と略等しく設定されている。並列共振周波数ｆ６でのインダクタＬ６と容量Ｃ６の直列接続の低いインピーダンスにより、４倍高調波は大きな減衰率で減衰される。
高調波除去フィルタ１４のＲＦ信号出力端子のＲＦ信号はアンテナスイッチ１５の一端に供給され、アンテナスイッチ１５の他端はアンテナ１６の一端に接続される。高調波除去フィルタ１４の出力端子のＲＦ信号はＤＣカットコンデンサＣｄｃを介してアンテナスイッチ１５の一方の端子に供給される。ＲＦ電力増幅器ＨＰＡの最終段増幅器１２ａの最終段ＲＦ増幅出力信号Ｐｏｕｔは、ＲＦ信号成分と伴にＤＣ電圧成分も含む。高調波除去フィルタ１４のＤＣカットコンデンサＣｄｃは、最終段ＲＦ増幅出力信号ＰｏｕｔのＤＣ電圧成分がアンテナスイッチ１５とアンテナ１６とに伝達されるのを回避する。高調波除去フィルタ１４の出力端子とアンテナスイッチ１５との間に配置されたＤＣカットコンデンサＣｄｃにより、出力整合回路１２ｃと方向性結合器１３と高調波除去フィルタ１４とからなる信号経路の位相回転の調整が容易となり、アンテナスイッチ１５での歪も低減されることが、本発明者等の検討により明らかとされた。
また、方向性結合器１３の副線路の一端と他端とは、終端抵抗ＲｔとＲＦ電力増幅器ＨＰＡの利得制御ユニット１７の検出電圧入力端子とにそれぞれ接続される。利得制御ユニット１７には、ＲＦアナログ信号処理半導体集積回路を経由してベースバンド信号処理ユニットからの利得制御信号Ｖｒａｍｐと方向性結合器１３からの検出電圧Ｖｃｐｌとが供給される。尚、利得制御信号Ｖｒａｍｐのレベルは基地局と携帯電話との距離に比例するものであり、ＲＦ電力増幅器ＨＰＡからアンテナ１６に供給されるＲＦ送信信号ＲＦｏｕｔのレベルが利得制御信号Ｖｒａｍｐのレベルにより制御されることができる。利得制御ユニット１７は、利得制御信号Ｖｒａｍｐのレベルに方向性結合器１３からの検出電圧Ｖｃｐｌのレベルが追従するように、ＲＦ電力増幅器ＨＰＡの利得を制御することによりＡＰＣ動作を行う。このＡＰＣは、利得制御ユニット１７により制御された初段バイアス回路１０ｂ、次段バイアス回路１１ｂ、最終段バイアス回路１２ｂによる初段増幅器１０ａ、初段増幅器１０ａ、最終段増幅器１２ａの利得制御により実行される。
（実施の形態６）
＜マルチバンドの送信を可能とするＲＦモジュール＞
図２０は、本発明の実施の形態６によるＲＦモジュールの回路構成を示す図である。このＲＦモジュールは、ＧＳＭ８５０、ＧＳＭ９００、ＤＣＳ１８００、ＰＣＳ１９００のマルチバンドの送信を可能とするものである。そのため第１周波数帯域ＲＦ信号Ｒｆｉｎ＿ＬＢが第１ＲＦ電力増幅器ＨＰＡ１により増幅され、第２周波数帯域ＲＦ信号Ｒｆｉｎ＿ＨＢが第２ＲＦ電力増幅器ＨＰＡ２により増幅される。第１周波数帯域ＲＦ信号Ｒｆｉｎ＿ＬＢはＧＳＭ８５０とＧＳＭ９００とのＲＦ送信信号であり、第２周波数帯域ＲＦ信号Ｒｆｉｎ＿ＨＢはＤＣＳ１８００とＰＣＳ１９００とのＲＦ送信信号である。
尚、ＧＳＭ８５０のＲＦ送信信号の周波数は８２４ＭＨｚ〜８４９ＭＨｚであり、ＧＳＭ９００のＲＦ送信信号の周波数は８８０ＭＨｚ〜９１５ＭＨｚである。尚、ＤＣＳ１８００のＲＦ送信信号の周波数は１７１０ＭＨｚ〜１７８０ＭＨｚであり、ＰＣＳ１９００のＲＦ送信信号の周波数は１８５０ＭＨｚ〜１９１０ＭＨｚである。
図２０のＲＦモジュール１００では、第１ＲＦ電力増幅器ＨＰＡ１と第２ＲＦ電力増幅器ＨＰＡ２とは半導体集積回路チップＩＣ＿Ｃｈｉｐの上に形成されている。チップＩＣ＿Ｃｈｉｐの周辺のＲＦモジュール１００の配線基板には、第１出力整合回路２２ｃ、第１方向性結合器２３、第１高調波除去フィルタ２４、第２出力整合回路１２ｃ、第２方向性結合器１３、第２高調波除去フィルタ１４、アンテナスイッチ１５が形成されている。
チップＩＣ＿Ｃｈｉｐは、実質的に４角形のチップの形状を有している。チップＩＣ＿Ｃｈｉｐは、互いに対向して略平行な第１辺Ｓｄ１と第２辺Ｓｄ２とを有する。チップＩＣ＿Ｃｈｉｐは、第１辺Ｓｄ１と第２辺Ｓｄ２とに接続され第１辺Ｓｄ１と第２辺Ｓｄ２と略直角に配置された第３辺Ｓｄ３と、第３辺Ｓｄ３に対向して第３辺Ｓｄ３と略平行な第４辺Ｓｄ４とを更に有する。
第１ＲＦ電力増幅器ＨＰＡ１の第１出力増幅信号Ｐｏｕｔ＿ＬＢはチップＩＣ＿Ｃｈｉｐの第１辺Ｓｄ１から導出され、第２ＲＦ電力増幅器ＨＰＡ２の第２出力増幅信号Ｐｏｕｔ＿ＨＢはチップＩＣ＿Ｃｈｉｐの第２辺Ｓｄ２から導出される。
第１方向性結合器２３の副線路からの第１検出信号Ｖｃｐｌ＿ＬＢは、チップＩＣ＿Ｃｈｉｐの第３辺Ｓｄ３から第１ＲＦ電力増幅器ＨＰＡ１のための第１利得制御ユニット２７の第１信号入力端子に導入される。第２方向性結合器１３の副線路からの第２検出信号Ｖｃｐｌ＿ＨＢは、チップＩＣ＿Ｃｈｉｐの第３辺Ｓｄ３から第２ＲＦ電力増幅器のための第２利得制御ユニット１７の第２信号入力端子に導入される。
第１出力増幅信号Ｐｏｕｔ＿ＬＢのチップＩＣ＿Ｃｈｉｐの第１辺Ｓｄ１の導出点と第１検出信号Ｖｃｐｌ＿ＬＢのチップＩＣ＿Ｃｈｉｐの第３辺Ｓｄ３の導入点との距離を、大きくすることができる。第２出力増幅信号Ｐｏｕｔ＿ＨＢのチップＩＣ＿Ｃｈｉｐの第２辺Ｓｄ２の導出点と第２検出信号Ｖｃｐｌ＿ＨＢのチップＩＣ＿Ｃｈｉｐの第３辺Ｓｄ３の導入点との距離を、大きくすることができる。従って、利得制御ユニット２７、１７の信号入力端子Ｖｃｐｌ＿ＬＢ、Ｖｃｐｌ＿ＨＢに伝達される出力増幅信号Ｐｏｕｔ＿ＬＢ、Ｐｏｕｔ＿ＨＢの高調波成分のレベルを低減することができる。
更に、図２０に示すように、第１出力増幅信号Ｐｏｕｔ＿ＬＢの第１辺Ｓｄ１の導出点と第１検出信号Ｖｃｐｌ＿ＬＢの第３辺Ｓｄ３の導入点との間に第２検出信号Ｖｃｐｌ＿ＨＢの第３辺Ｓｄ３の導入点が配置されている。同様に、第２出力増幅信号Ｐｏｕｔ＿ＨＢの第２辺Ｓｄ２の導出点と第２検出信号Ｖｃｐｌ＿ＨＢの第３辺Ｓｄ３の導入点との間に第１検出信号Ｖｃｐｌ＿ＬＢの第３辺Ｓｄ３の導入点が配置されている。従って、利得制御ユニット２７、１７の信号入力端子Ｖｃｐｌ＿ＬＢ、Ｖｃｐｌ＿ＨＢに伝達される出力増幅信号Ｐｏｕｔ＿ＬＢ、Ｐｏｕｔ＿ＨＢの高調波成分のレベルを更に低減することができる。
＜チップ周辺のＲＦモジュールの配線＞
図２１は、図２０のＲＦモジュール１００のチップＩＣ＿Ｃｈｉｐの周辺の配線の様子を示す図である。図２１（Ａ）はその様子を示す平面図であり、図２１（Ｂ）はその様子を示す斜視図である。
図２１（Ａ）に示すように、第１出力増幅信号Ｐｏｕｔ＿ＬＢの第１辺Ｓｄ１の導出点と第１検出信号Ｖｃｐｌ＿ＬＢの第３辺Ｓｄ３の導入点との間に接地電圧ＧＮＤに接続された第１接地ボンディングワイヤー線４０２が第３辺Ｓｄ３に接続されている。第１辺Ｓｄ１の第１出力増幅信号Ｐｏｕｔ＿ＬＢの導出点から第１利得制御ユニット２７の第１検出信号Ｖｃｐｌ＿ＬＢの導入点に接続されたボンディングワイヤー線４０１へ、破線に示す第１出力増幅信号Ｐｏｕｔ＿ＬＢの高調波結合信号パスＨＤ＿ＬＢ＿ＳＰが存在している。第１接地ボンディングワイヤー線４０２は、結合信号パスＨＤ＿ＬＢ＿ＳＰを介した第１出力増幅信号Ｐｏｕｔ＿ＬＢの導出点から第１検出信号Ｖｃｐｌ＿ＬＢの導入点への信号クロストークを有効に低減することができる。また、第２出力増幅信号Ｐｏｕｔ＿ＨＢの第２辺Ｓｄ２の導出点と第２検出信号Ｖｃｐｌ＿ＨＢの第３辺Ｓｄ３の導入点との間に接地電圧ＧＮＤに接続された第２接地ボンディングワイヤー線４０４が第３辺Ｓｄ３に接続されている。第２辺Ｓｄ２の第２出力増幅信号Ｐｏｕｔ＿ＨＢの導出点から第２利得制御ユニット１７の第２検出信号Ｖｃｐｌ＿ＨＢの導入点に接続されたボンディングワイヤー線４０５へ、破線に示す第２出力増幅信号Ｐｏｕｔ＿ＨＢの高調波結合信号パスＨＤ＿ＨＢ＿ＳＰが存在している。第２接地ボンディングワイヤー線４０４は、結合信号パスＨＤ＿ＨＢ＿ＳＰを介した第２出力増幅信号Ｐｏｕｔ＿ＨＢの導出点から第２検出信号Ｖｃｐｌ＿ＨＢの導入点への信号クロストークを有効に低減することができる。
尚、図２１（Ａ）において、チップＩＣ＿Ｃｈｉｐの第３辺Ｓｄ３の左側の６個の正方形は、ボンディングワイヤー線４００…４０６に接続されるチップＩＣ＿Ｃｈｉｐ上のボンディングパッドを示している。また、チップＩＣ＿Ｃｈｉｐの第３辺Ｓｄ３の右側の６個の長方形は、ボンディングワイヤー線４００…４０６に接続されるＲＦモジュール１００の配線基板表面の配線領域を示している。
図２１（Ｂ）の斜視図は、第２接地ボンディングワイヤー線４０４が第２辺Ｓｄ２の第２出力増幅信号Ｐｏｕｔ＿ＨＢの導出点から第３辺Ｓｄ３の第２検出信号Ｖｃｐｌ＿ＨＢの導入点への結合信号パスＨＤ＿ＨＢ＿ＳＰを介した信号クロストークを有効に低減することを立体的に示している。ボンディングワイヤー線４００…４０６は、チップＩＣ＿Ｃｈｉｐの４辺の周辺で比較的高くて長い配線距離を持っている。第１利得制御ユニット２７の第１検出信号Ｖｃｐｌ＿ＬＢの導入点に接続されたボンディングワイヤー線４０１の左右の接地ボンディングワイヤー線４００、４０２は、有害な信号クロストークを有効に低減する。同様に、第２利得制御ユニット１７の第２検出信号Ｖｃｐｌ＿ＨＢの導入点に接続されたボンディングワイヤー線４０５の左右の接地ボンディングワイヤー線４０４、４０６も、有害な信号クロストークを有効に低減する。
（実施の形態７）
＜マルチバンドの送信を可能とする具体的なＲＦモジュール＞
図２２は、本発明の実施の形態７による具体的なＲＦモジュールの回路構成を示す図である。図２２に示した具体的なＲＦモジュールが図２０に示したＲＦモジュールと基本的に相違するのは、アンテナスイッチ１５である。
図２２に示した具体的なＲＦモジュールでは、アンテナスイッチ１５はＧＳＭ８５０、ＧＳＭ９００、ＤＣＳ１８００、ＰＣＳ１９００のマルチバンドのＴＤＭＡ（時分割マルチプルアクセス）方式の送信スロットと受信スロットとを切り換える機能を実行する。すなわち、アンテナスイッチ１５は、送信スロットでは、第１ＲＦ送信信号Ｔｘ＿ＬＢと第２ＲＦ送信信号Ｔｘ＿ＬＨのいずれかを選択してアンテナ１６に供給する。第１ＲＦ送信信号Ｔｘ＿ＬＢは第１ＲＦ電力増幅器ＨＰＡ１の第１出力増幅信号Ｐｏｕｔ＿ＬＢに基づくＧＳＭ８５０、ＧＳＭ９００のＲＦ送信信号であり、第２ＲＦ送信信号Ｔｘ＿ＬＨは第２ＲＦ電力増幅器ＨＰＡ２の第２出力増幅信号Ｐｏｕｔ＿ＨＢに基づくＤＣＳ１８００、ＰＣＳ１９００のＲＦ送信信号である。
また、アンテナスイッチ１５は、受信スロットでは、アンテナ１６で受信されたＲＦ受信信号を、第１ＲＦ受信信号端子Ｒｘ＿ＬＢと第２ＲＦ受信信号端子Ｒｘ＿ＬＨの選択された信号端子に伝達する。第１ＲＦ受信信号端子Ｒｘ＿ＬＢのＲＦ受信信号はＧＳＭ８５０、ＧＳＭ９００のＲＦ受信信号であり、第２ＲＦ受信信号端子Ｒｘ＿ＬＨのＲＦ受信信号はＤＣＳ１８００、ＰＣＳ１９００のＲＦ受信信号である。
尚、図２２に示した具体的なＲＦモジュールで、アンテナスイッチ１５の共通入出力端子には、ロウパスフィルタＬＰＦ＿ＡＮＴとトラップフィルタＴｒａｐ１２と容量Ｃ１３とインダクタＬ１３とが接続されている。ロウパスフィルタＬＰＦ＿ＡＮＴは、ＤＣＳ１８００、ＰＣＳ１９００のハイバンドの３倍高調波を減衰するように、容量Ｃ１０、Ｃ１１、インダクタＬ１１により構成されている。トラップフィルタＴｒａｐ１２は、ＲＦ信号中の比較的低い周波数から直流付近までの外部サージ電圧を吸収するように、容量Ｃ１２、インダクタＬ１２により構成されている。
アンテナスイッチ１５と第１ＲＦ受信信号端子Ｒｘ＿ＬＢとの間には、ロウパスフィルタＬＰＦ＿Ｒｘ＿ＬＢが接続されている。ロウパスフィルタＬＰＦ＿Ｒｘ＿ＬＢは、ＧＳＭ８５０、ＧＳＭ９００のローバンドの３倍高調波を減衰するように、容量Ｃ２０、Ｃ２１、Ｃ２２、インダクタＬ２１により構成されている。
アンテナスイッチ１５と第２ＲＦ受信信号端子Ｒｘ＿ＨＢとの間には、トラップフィルタＴｒａｐ３１が接続されている。トラップフィルタＴｒａｐ３１は、ＲＦ信号中の比較的低い周波数から直流付近までの外部サージ電圧を吸収するように、容量Ｃ３１、インダクタＬ３１により構成されている。
＜携帯電話＞
図２３は、図２２に示したＲＦモジュール（１００）と高周波アナログ信号処理半導体集積回路（ＲＦ＿ＩＣ）とベースバンド信号処理ＬＳＩ（ＢＢ＿ＬＳＩ）とを搭載した携帯電話の構成を示すブロック図である。
同図に示されたＲＦモジュール（ＲＦ＿ＭＬ）１００は、アンテナスイッチ１５、半導体チップＩＣ＿Ｃｈｉｐ、第１出力整合回路２２ｃ、第１方向性結合器２３、第１高調波除去フィルタ２４、第２出力整合回路１２ｃ、第２方向性結合器１３、第２高調波除去フィルタ１４を含む。アンテナスイッチ１５はアンテナスイッチマイクロウェーブモノリシック半導体集積回路（ＡＮＴ＿ＳＷ）１５により構成され、半導体チップＩＣ＿ＣｈｉｐはＲＦ電力増幅器ＨＰＡ１、ＨＰＡ２を含んでいる。
携帯電話の送受信用アンテナＡＮＴ１６には、ＲＦモジュール（ＲＦ＿ＭＬ）１００のアンテナスイッチＭＭＩＣ（ＡＮＴ＿ＳＷ）１５の共通の入出力端子Ｉ／Ｏが接続されている。ベースバンド信号処理ＬＳＩ（ＢＢ＿ＬＳＩ）からの制御信号Ｂ．Ｂ＿Ｃｎｔは、高周波アナログ信号処理半導体集積回路（ＲＦ＿ＩＣ）（以下ＲＦＩＣ）を経由してＲＦモジュール（ＲＦ＿ＭＬ）１００に供給される。送受信用アンテナ１６から共通の入出力端子Ｉ／Ｏへの高周波信号の流れは携帯電話の受信動作ＲＸとなり、共通の入出力端子Ｉ／Ｏから送受信用アンテナ１６への高周波信号の流れは携帯電話の送信動作ＴＸとなる。
ＲＦＩＣ（ＲＦ＿ＩＣ）は、ベースバンド信号処理ＬＳＩ（ＢＢ＿ＬＳＩ）からの送信ベースバンド信号Ｔｘ＿ＢＢＳの高周波送信信号への周波数アップコンバージョンを行う。また、ＲＦＩＣ（ＲＦ＿ＩＣ）は、逆に送受信用アンテナＡＮＴで受信された高周波受信信号の受信ベースバンド信号Ｒｘ＿ＢＢＳへの周波数ダウンコンバージョンを行う。受信ベースバンド信号Ｒｘ＿ＢＢは、ベースバンド信号処理ＬＳＩ（ＢＢ＿ＬＳＩ）に供給される。
ＲＦモジュール（ＲＦ＿ＭＬ）１００のアンテナスイッチＭＭＩＣ（ＡＮＴ＿ＳＷ）１５は共通の入出力端子Ｉ／Ｏと送信端子Ｔｘ１、Ｔｘ２、受信端子Ｒｘ１、Ｒｘ２のいずれかの端子の間で信号経路を確立して、受信動作ＲＸと送信動作ＴＸとのいずれかを行う。このアンテナスイッチＭＭＩＣ（ＡＮＴ＿ＳＷ）１５は受信動作ＲＸと送信動作ＴＸとのいずれかのために確立した信号経路以外の信号経路のインピーダンスを極めて高い値に設定することで、必要なアイソレーションが得られるものである。
尚、ベースバンド信号処理ＬＳＩ（ＢＢ＿ＬＳＩ）は図示されていない外部不揮発性メモリと図示されていないアプリケーションプロセッサとに接続されている。アプリケーションプロセッサは、図示されていない液晶表示装置と図示されていないキー入力装置とに接続され、汎用プログラムやゲームを含む種々のアプリケーションプログラムを実行することができる。携帯電話等のモバイル機器のブートプログラム（起動イニシャライズプログラム）、オペレーティングシステムプログラム（ＯＳ）、ベースバンド信号処理ＬＳＩの内部のディジタルシグナルプロセッサ（ＤＳＰ）によるＧＳＭ方式等の受信ベースバンド信号に関する位相復調と送信ベースバンド信号に関する位相変調のためのプログラム、種々のアプリケーションプログラムは、外部不揮発性メモリに格納されることができる。
ベースバンド信号処理ＬＳＩ（ＢＢ＿ＬＳＩ）からの送信ベースバンド信号Ｔｘ＿ＢＢＳがＧＳＭ８５０またはＧＳＭ９００の送信周波数バンドに周波数アップコンバージョンされるべき場合を想定する。尚、ＧＳＭ８５０のＲＦ送信信号の周波数は８２４ＭＨｚ〜８４９ＭＨｚであり、ＧＳＭ９００のＲＦ送信信号の周波数は８８０ＭＨｚ〜９１５ＭＨｚである。この場合には、ＲＦＩＣの送信信号処理ユニットＴｘ＿ＳＰＵは送信ベースバンド信号Ｔｘ＿ＢＢＳからこの送信周波数バンドへの周波数アップコンバージョンを行って、高周波送信信号ＲＦ＿Ｔｘ１が生成される。この送信周波数バンドの高周波送信信号ＲＦ＿Ｔｘ１は、ＲＦモジュールＲＦ＿ＭＬのＲＦ高出力電力増幅器ＨＰＡ１で電力増幅され、ロウパスフィルタ１２ｃを経由してアンテナスイッチＭＭＩＣ（ＡＮＴ＿ＳＷ）１５の送信端子Ｔｘ１に供給される。送信端子Ｔｘ１に供給されたＧＳＭ８５０またはＧＳＭ９００の高周波送信信号ＲＦ＿Ｔｘ１は、共通の入出力端子Ｉ／Ｏを介して送受信用アンテナ（ＡＮＴ）１６から送信されることができる。
送受信用アンテナ（ＡＮＴ）１６で受信されたＧＳＭ８５０またはＧＳＭ９００の高周波受信信号ＲＦ＿Ｒｘ１は、アンテナスイッチＭＭＩＣ（ＡＮＴ＿ＳＷ）１５の共通の入出力端子Ｉ／Ｏに供給される。尚、ＧＳＭ８５０のＲＦ受信信号の周波数は８６９ＭＨｚ〜８９４ＭＨｚであり、ＧＳＭ９００のＲＦ受信信号の周波数は９２５ＭＨｚ〜９６０ＭＨｚである。アンテナスイッチ１５の受信端子Ｒｘ１から得られるこの受信周波数バンドの高周波受信信号ＲＦ＿Ｒｘ１は表面弾性波フィルタＳＡＷ１を介してＲＦＩＣの低雑音増幅器ＬＮＡ１で増幅され、その後、受信信号処理ユニットＲｘ＿ＳＰＵに供給される。受信信号処理ユニットＲｘ＿ＳＰＵでは、ＧＳＭの高周波受信信号ＧＳＭ＿Ｒｘから受信ベースバンド信号Ｒｘ＿ＢＢＳへの周波数ダウンコンバージョンが行われる。
ＧＳＭ８５０またはＧＳＭ９００の送受信モードでは、アンテナスイッチ１５は制御信号Ｂ．Ｂ＿Ｃｎｔに応答して共通の入出力端子Ｉ／Ｏと送信端子Ｔｘ１との接続による高周波送信信号ＲＦ＿Ｔｘ１の送信と共通の入出力端子Ｉ／Ｏとの受信端子Ｒｘ１との接続による高周波受信信号ＲＦ＿Ｒｘ１の受信とを時分割で行う。
ベースバンド信号処理ＬＳＩ（ＢＢ＿ＬＳＩ）からの送信ベースバンド信号Ｔｘ＿ＢＢＳがＤＣＳ１８００またはＰＣＳ１９００の送信周波数バンドに周波数アップコンバージョンされるべき場合を想定する。尚、ＤＣＳ１８００のＲＦ送信信号の周波数は１７１０ＭＨｚ〜１７８０ＭＨｚであり、ＰＣＳ１９００のＲＦ送信信号の周波数は１８５０ＭＨｚ〜１９１０ＭＨｚである。この場合には、ＲＦＩＣの送信信号処理ユニットＴｘ＿ＳＰＵは送信ベースバンド信号Ｔｘ＿ＢＢＳをこの送信周波数バンドへの周波数アップコンバージョンを行って、この送信周波数バンドの高周波送信信号ＲＦ＿Ｔｘ２が生成される。この送信周波数バンドの高周波送信信号ＲＦ＿Ｔｘ２は、ＲＦモジュール１００のＲＦ高出力電力増幅器ＨＰＡ２で電力増幅され、ロウパスフィルタ２２ｃを経由してアンテナ１５の送信端子Ｔｘ２に供給される。送信端子Ｔｘ２に供給されたＤＣＳ１８００またはＰＣＳ１９００の高周波送信信号ＲＦ＿Ｔｘ２は、共通の入出力端子Ｉ／Ｏを介して送受信用アンテナ（ＡＮＴ）１６から送信されることができる。
送受信用アンテナ（ＡＮＴ）１６で受信されたＤＣＳ１８００またはＰＣＳ１９００の高周波受信信号ＲＦ＿Ｒｘ２は、アンテナスイッチ１５の共通の入出力端子Ｉ／Ｏに供給される。尚、ＤＣＳ１８００のＲＦ受信信号の周波数は１８０５ＭＨｚ〜１８０ＭＨｚであり、ＰＣＳ１９００のＲＦ受信信号の周波数は１９３０ＭＨｚ〜１９９０ＭＨｚである。アンテナスイッチ１５の受信端子Ｒｘ２から得られるＤＣＳ１８００またはＰＣＳ１９００の高周波受信信号ＲＦ＿Ｒｘ２は表面弾性波フィルタＳＡＷ２を介してＲＦＩＣの低雑音増幅器ＬＮＡ２で増幅され、その後、受信信号処理ユニットＲｘ＿ＳＰＵに供給される。受信信号処理ユニットＲｘ＿ＳＰＵでは、ＤＣＳ１８００またはＰＣＳ１９００の高周波受信信号ＲＦ＿Ｒｘ２から受信ベースバンド信号Ｒｘ＿ＢＢＳへの周波数ダウンコンバージョンが行われる。
ＤＣＳ１８００またはＰＣＳ１９００の送受信モードでは、アンテナスイッチ１５は制御信号Ｂ．Ｂ＿Ｃｎｔに応答して共通の入出力端子Ｉ／Ｏと送信端子Ｔｘ２との接続による高周波送信信号ＲＦ＿Ｔｘ２の送信と共通の入出力端子Ｉ／Ｏとの受信端子Ｒｘ２との接続による高周波受信信号ＲＦ＿Ｒｘ２の受信とを時分割で行う。
＜アンテナスイッチＭＭＩＣ＞
図２４は、図２２に示したＲＦモジュールのアンテナスイッチ１５を構成するアンテナスイッチマイクロウェーブモノリシック半導体集積回路（ＭＭＩＣ）３００を示す回路図である。
図２４に示したアンテナスイッチＭＭＩＣ（３００）は共通の入出力端子Ｉ／Ｏ（３０１）と送信端子Ｔｘ１（３０６）、Ｔｘ２（３０７）、受信端子Ｒｘ１（３０８）、Ｒｘ２（３０９）、Ｒｘ３（３０８´）、Ｒｘ４（３０９´）のいずれかの端子の間で信号経路を確立して、受信動作ＲＸと送信動作ＴＸとのいずれかを行う。このアンテナスイッチＭＭＩＣ（３００）は受信動作ＲＸと送信動作ＴＸとのいずれかのために確立した信号経路以外の信号経路のインピーダンスを極めて高い値に設定することで、必要なアイソレーションを得るものである。アンテナスイッチの分野では、共通の入出力端子Ｉ／Ｏ（３０１）はシングルポール（Single Pole）と呼ばれる。また、送信端子Ｔｘ１（３０６）、Ｔｘ２（３０７）、受信端子Ｒｘ１（３０８）、Ｒｘ２（３０９）、Ｒｘ３（３０８´）、Ｒｘ４（３０９´）の合計６個の端子は６スロー（６ throw）と呼ばれる。従って、図２３のアンテナスイッチＭＭＩＣ（３００）は、シングルポール６スロー（ＳＰ６Ｔ； Single Pole ６ throw）型のスイッチである。
アンテナスイッチＭＭＩＣ（３００）は、６個の高周波スイッチ３０２、３０３、３０４、３０５、３０４´、３０５´を含む。
第１送信スイッチ３０２は共通の入出力端子Ｉ／Ｏ（３０１）と第１送信端子Ｔｘ１（３０６）との間を接続することにより、第１送信端子Ｔｘ１（３０６）から共通の入出力端子Ｉ／Ｏ（３０１）への第１送信信号の経路を確立する。第２送信スイッチ３０３は共通の入出力端子Ｉ／Ｏ（３０１）と第２送信端子Ｔｘ２（３０７）との間を接続することにより、第２送信端子Ｔｘ２（３０７）から共通の入出力端子Ｉ／Ｏ（３０１）への第２送信信号の経路を確立する。
第１受信スイッチ３０４は共通の入出力端子Ｉ／Ｏ（３０１）と第１受信端子Ｒｘ１（３０８）との間を接続することにより、共通の入出力端子Ｉ／Ｏ（３０１）から第１受信端子Ｒｘ１（３０８）への第１受信信号の経路を確立する。第２受信スイッチ３０５は共通の入出力端子Ｉ／Ｏ（３０１）と第２受信端子Ｒｘ２（３０９）との間を接続することにより、共通の入出力端子Ｉ／Ｏ（３０１）から第２受信端子Ｒｘ２（３０９）への第２受信信号の経路を確立する。第３受信スイッチ３０４´は共通の入出力端子Ｉ／Ｏ（３０１）と第３受信端子Ｒｘ１（３０８´）との間を接続することにより、共通の入出力端子Ｉ／Ｏ（３０１）から第３受信端子Ｒｘ１（３０８´）への第３受信信号の経路を確立する。第４受信スイッチ３０５´は共通の入出力端子Ｉ／Ｏ（３０１）と第４受信端子Ｒｘ２（３０９´）との間を接続することにより、共通の入出力端子Ｉ／Ｏ（３０１）から第４受信端子Ｒｘ２（３０９´）への第４受信信号の経路を確立する。
また、図２４ではＳＰ６Ｔ型スイッチであるアンテナスイッチでは、第１受信スイッチ３０４と第３受信スイッチ３０４´とを並列接続しており、第２受信スイッチ３０５と第４受信スイッチ３０５´とを並列接続しているので、ＳＰ６Ｔ型スイッチは実質的にＳＰ４Ｔ型スイッチとなる。スイッチの並列接続により、受信モードでの信号損失を低減することが可能となる。
尚、６個の高周波スイッチ３０２、３０３、３０４、３０５、３０４´、３０５´を構成する高周波スイッチＱｔｘ１、Ｑｔｘ２、Ｑｒｘ１、Ｑｒｘ２、Ｑｒｘ３、Ｑｒｘ４としては、低いオン抵抗を持つヘテロ接合構造のＨＥＭＴ（High Electron Mobility Transistor）が使用されている。
更に、第１送信スイッチ３０２は第１ＤＣブースト回路ＤＣ＿ＢＣ１を含み、第２送信スイッチ３０３は第２ＤＣブースト回路ＤＣ＿ＢＣ１を含んでいる。
第１送信スイッチ３０２の第１ＤＣブースト回路ＤＣ＿ＢＣ１は第１ＲＦ電力増幅器ＨＰＡ１から送信端子Ｔｘ１（３０６）に供給される高レベルの第１ＲＦ送信信号に応答して、第１送信制御端子３１０に供給される略３ボルトＤＣ制御電圧を昇圧する。昇圧により第１ＤＣブースト回路ＤＣ＿ＢＣ１から生成された略５ボルトの高レベルの昇圧出力電圧が、第１送信スイッチ３０２のＦＥＴＱｔｘ１のゲートに供給される。
その結果、第１送信スイッチ３０２のＦＥＴＱｔｘ１のオン抵抗Ｒｏｎを著しく低減することができ、送信動作時のＲＦ送信信号の信号損失を低減することが可能となる。また、略５ボルトの高レベルの昇圧出力電圧によって、共通の入出力端子Ｉ／Ｏ（３０１）の電圧も、略４ボルトの高レベルとなる。他のスイッチ３０３、３０４、３０５、３０４´、３０５´のＦＥＴＱｔｘ２、Ｑｒｘ１、Ｑｒｘ２、Ｑｒｘ３、Ｑｒｘ４のゲートは、略ゼロボルトの低電圧とされている。これらのＦＥＴＱｔｘ２、Ｑｒｘ１、Ｑｒｘ２、Ｑｒｘ３、Ｑｒｘ４のゲート・ソース間容量は極めて小さな値となり、アンテナスイッチＭＭＩＣ（３００）の高調波歪を著しく低減することが可能となる。
第２送信スイッチ３０３の第２ＤＣブースト回路ＤＣ＿ＢＣ２は第２ＲＦ電力増幅器ＨＰＡ２から送信端子Ｔｘ２（３０７）に供給される高レベルの第２ＲＦ送信信号に応答して、第２送信制御端子３１１に供給される略３ボルトＤＣ制御電圧を昇圧する。昇圧により第２ＤＣブースト回路ＤＣ＿ＢＣ２から生成された略５ボルトの高レベルの昇圧出力電圧が、第２送信スイッチ３０３のＦＥＴＱｔｘ２のゲートに供給される。
その結果、第２送信スイッチ３０３のＦＥＴＱｔｘ２のオン抵抗Ｒｏｎを著しく低減することができ、送信動作時のＲＦ送信信号の信号損失を低減することが可能となる。また、略５ボルトの高レベルの昇圧出力電圧によって、共通の入出力端子Ｉ／Ｏ（３０１）の電圧も、略４ボルトの高レベルとなる。他のスイッチ３０２、３０４、３０５、３０４´、３０５´のＦＥＴＱｔｘ１、Ｑｒｘ１、Ｑｒｘ２、Ｑｒｘ３、Ｑｒｘ４のゲートは、略ゼロボルトの低電圧とされている。これらのＦＥＴＱｔｘ１、Ｑｒｘ１、Ｑｒｘ２、Ｑｒｘ３、Ｑｒｘ４のゲート・ソース間容量は極めて小さな値となり、アンテナスイッチＭＭＩＣ（３００）の高調波歪を著しく低減することが可能となる。
以上本発明者によってなされた発明を実施の形態に基づいて具体的に説明したが、本発明はそれに限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能であることは言うまでもない。
例えば、第１、第２ＲＦ電力増幅器ＨＰＡ１、ＨＰＡ２の初段増幅器１０ａ、２０ａ、次段増幅器１１ａ、２１ａ、最終段増幅器１２ａ、２２ａを構成するパワートランジスタはＬＤ構造のシリコンパワーＭＯＳＦＥＴに限定されるものではない。このパワートランジスタを、ＧａＡｓやＩｎＰ等の化合物半導体のＭＥＳＦＥＴやＨＥＭＴのＮチャンネルの電界効果トランジスタに置換することもでき、さらにはＧａＡｓ、ＩｎＧａＡｓやシリコン・ゲルマニュームを用いたＮＰＮ型ＨＢＴ（ヘテロバイポーラトランジスタ）に置換することもできる。
また、出力整合回路１２ｃ、２２ｃのマイクロ波伝送線ＴＲＬ１、ＴＲＬ２、ＴＲＬ３、容量Ｃ１、Ｃ２、Ｃ３、インダクタＬ１、Ｌ２、Ｌ３等は、ＲＦモジュール内のディスクリート素子に限定されるものではない。これらの部品は、ＧａＡｓ半導体基板、ガラス絶縁基板、低温焼成セラミック絶縁基板、エポキシ絶縁基板等の上に集積化されることができる。すなわち、容量やインダクタを絶縁基板等の上に集積化した集積受動デバイス（Integrated Passive Device）を、利用することができる。
また、図２４のアンテナスイッチＭＭＩＣ（３００）の高周波スイッチで、ＦＥＴＱｔｘ１、Ｑｔｘ２、Ｑｒｘ１、Ｑｒｘ２、Ｑｒｘ３、Ｑｒｘ４を、ＨＥＭＴトランジスタからＮチャンネルのデプレッション型の絶縁ゲートＭＯＳトランジスタに置換することができる。尚、この時には、共通の入出力端子Ｉ／Ｏには、略４ボルトのバイアス電圧を供給する。携帯電話のシステムが略３ボルトの単一電源電圧を使用している場合には、３ボルトの単一電源電圧を略４ボルトのバイアス電圧に昇圧するチャージポンプ回路等の昇圧回路が図２４のアンテナスイッチＭＭＩＣ（３００）の内部に含まれている。
更に、図２０や図２２のＲＦモジュール１００において、第１方向性結合器２３と第２方向性結合器１３とをそれぞれマイクロカップラーに置換することができる。マイクロカップラーとは、主線路と副線路との間に容量素子が接続されたものである。マイクロカップラーでは、容量素子を介しての主線路と副線路との間の容量結合が通常の電磁気結合に付加されるので、主線路と副線路の配線距離を通常の１／４波長（λ／４）よりも短くすることが可能となる。その結果、第１方向性結合器２３と第２方向性結合器１３とをマイクロカップラーとすることにより、図２０や図２２のＲＦモジュール１００を小型化することができる。
本発明の一実施の形態による電子装置および高周波モジュールは、特に、携帯電話機等に用いられるマルチバンド対応の高周波電力増幅モジュールに適用して有益な技術であり、これに限らず、例えば各種共振器や、又はそれを含む無線通信機器などを含めて様々な機器に対して広く適用可能である。
本発明の実施の形態１による高周波モジュールにおいて、その構成の一例を示すブロック図である。 本発明の実施の形態１による共振回路において、その構成例を示すものであり、（ａ）は斜視図、（ｂ）は（ａ）の各層を示す平面図である。 本発明の実施の形態１の共振回路を説明するものであり、（ａ）は図２の簡易的な等価回路図、（ｂ）はその比較例となる一般的なスパイラルインダクタの簡易的な等価回路図である。 図２の主要部を透過的に見た場合の構成例を示す斜視図である。 本発明の実施の形態２による共振回路において、その構成例を示すものであり、（ａ）は斜視図、（ｂ）は（ａ）の各層を示す平面図である。 図５の並列共振回路の簡易的な等価回路図である。 本発明の実施の形態２の共振回路を説明するものであり、図７（ａ）は、図５の主要部を透過的に見た場合の構成例を示す斜視図であり、図７（ｂ）は、その比較例となる構成を示す斜視図である。 本発明の実施の形態３による高周波モジュールにおいて、その構成例を示す回路図である。 本発明の前提として検討した高周波モジュールにおいて、そのパワーアンプ回路周りの構成例を示す回路図である。 本発明の実施の形態４による高周波モジュールにおいて、そのパワーアンプ回路周りの構成例を示す回路図である。 本発明の実施の形態４による高周波モジュールにおいて、そのパワーアンプ回路周りの配線基板の構成例を示すものであり、（ａ）は比較対象として図９の構成に対応するレイアウト図、（ｂ）は図１０の構成に対応するレイアウト図である。 本発明の実施の形態４による高周波モジュールにおいて、図１０の構成に対応する配線基板の構成例を示すものであり、（ａ）は配線基板全体を透過的に見た場合の斜視図、（ｂ）はそのパワーアンプ回路周りを拡大した斜視図、（ｃ）は（ｂ）から第１配線層を省略した斜視図である。 図９の構成（比較例）と図１０の構成でリターンゲイン値を評価した結果であり、（ａ）は図９の構成の結果を示すグラフ、（ｂ）は図１０の構成の結果を示すグラフである。 図９の構成（比較例）と図１０の構成で電流密度の解析を行った結果である。 図９の構成（比較例）と図１０の構成で電流密度の解析を行った結果である。 図９の構成（比較例）と図１０の構成で電流密度の解析を行った結果である。 図１０の構成例の好適な適用例について説明するための概略図であり、（ａ）、（ｂ）はそれぞれ異なる構成例を示すものである。 本発明に先立った開発の期間中に本発明者等によって検討されたＲＦモジュールの回路構成を示す図である。 本発明の実施の形態５によるＲＦモジュールの回路構成を示す図である。 本発明の実施の形態６によるＲＦモジュールの回路構成を示す図である。 図２０のＲＦモジュールのチップの周辺の配線の様子を示す図である。 本発明の実施の形態７による具体的なＲＦモジュールの回路構成を示す図である。 図２２に示したＲＦモジュールと高周波アナログ信号処理半導体集積回路とベースバンド信号処理ＬＳＩとを搭載した携帯電話の構成を示すブロック図である。 図２２に示したＲＦモジュールのアンテナスイッチを構成するアンテナスイッチマイクロウェーブモノリシック半導体集積回路を示す回路図である。
符号の説明
ＲＦ＿ＭＤＬ 高周波モジュール
ＰＡ＿ＣＰ 半導体チップ
ＰＡ パワーアンプ回路
ＣＴＬ 制御回路
ＭＮ 出力整合回路
ＣＰＬ カプラ回路
ＬＰＦ ロウパスフィルタ回路
Ｐ０ アンテナ端子
Ｐ１〜Ｐ４ 端子
ＡＮＴ＿ＳＷ アンテナスイッチ回路
ＲＸ＿ＦＩＬ 受信フィルタ回路
ＡＮＴ＿ＦＩＬ アンテナフィルタ回路
ＥＳＤ＿ＦＩＬ ＥＳＤフィルタ回路
Ｐｉｎ 外部入力端子
ＲＸ 外部出力端子
ＣＳ１ 外部制御入力端子
ＡＮＴ 外部アンテナ端子
ＬＹ 配線層
ＭＳ 配線パターン
Ｎｉｎ 信号入力ノード
Ｎｏｕｔ 信号出力ノード
ＬＣ 並列共振回路
Ｌ インダクタ
Ｃ コンデンサ
ＶＨ ビアホール導体
ＤＥＴ 検出回路
ＬＮ 伝送線路
ＴＶ サーマルビア
ＢＣ バイアス回路
ＡＡ 占有領域
ＨＰＡ ＲＦ電力増幅器
１０ａ 初段増幅器
１０ｂ 初段バイアス回路
１０ｃ 第１段間整合回路
１１ａ 次段増幅器
１１ｂ 次段バイアス回路
１１ｃ 次段間整合回路
１２ａ 最終段増幅器
１２ｂ 最終段バイアス回路
１２ｃ 出力整合回路
１３ 方向性結合器
１４ 高調波除去フィルタ
１５ アンテナスイッチ
１６ アンテナ
１７ 利得制御ユニット
ＨＰＡ１ 第１ＲＦ電力増幅器
２２ｃ 第１出力整合回路
２３ 第１方向性結合器
２４ 第１高調波除去フィルタ
２７ 第１利得制御ユニット
ＨＰＡ２ 第２ＲＦ電力増幅器
１２ｃ 第２出力整合回路
１３ 第２方向性結合器
１４ 第２高調波除去フィルタ
１７ 第２利得制御ユニット
１００ ＲＦモジュール
ＩＣ＿Ｃｈｉｐ チップ
Ｓｄ１ 第１辺
Ｓｄ２ 第２辺
Ｓｄ３ 第３辺
Ｓｄ４ 第４辺
３００ アンテナスイッチＭＭＩＣ

Claims (35)

  1. 第１配線層と、前記第１配線層の下層に配置された第２配線層と、前記第２配線層の下層に配置された第３配線層とを含んだ複数配線層基板に形成され、
    前記第１配線層が一定幅以上の線幅の略ループ状の線路を含むように形成され、信号を入力もしくは出力される第１ノードを一端に有する第１配線パターンと、
    前記第２配線層が前記一定幅以上の線幅の略ループ状の線路を含むように形成され、信号を出力もしくは入力される第２ノードを一端に有する第２配線パターンと、
    前記第３配線層が前記一定幅より狭い線幅の略ループ状の線路を含むように形成された、もしくは前記第３配線層とさらに下層の配線層に渡って前記一定幅より狭い線幅の複数の略ループ状の線路を含むように形成された第３配線パターンと、
    前記第１配線パターンの他端と前記第３配線パターンの一端とを電気的に接続する第１ビアホール導体と、
    前記第２配線パターンの他端と前記第３配線パターンの他端とを電気的に接続する第２ビアホール導体とを備え、
    前記第１配線パターン、前記第２配線パターン、および前記第３配線パターンは、互いに重なるように形成され、前記第１配線パターンと前記第２配線パターンとの重なり面積が、前記第２配線パターンと前記第３配線パターンとの重なり面積より大きいことを特徴とする電子装置。
  2. 請求項１記載の電子装置において、
    前記第１配線パターンの前記一端、前記第２配線パターンの前記一端および前記第３配線パターンの前記他端は、それぞれ配線パターンの外周部に設けられ、
    前記第１配線パターンの前記他端、および前記第３配線パターンの前記一端は、それぞれ配線パターンのループ内部に設けられたことを特徴とする電子装置。
  3. 請求項１記載の電子装置において、
    前記複数配線層基板は、前記第３配線パターン下に下層配線層、もしくは前記第１配線層上に上層配線層を有し、
    前記下層配線層もしくは前記上層配線層が接地電位に接続される接地電極となっていることを特徴とする電子装置。
  4. 請求項１記載の電子装置において、
    前記複数配線層基板は、更に、前記第３配線層の下層に配置された第４配線層を含み、
    前記第３配線パターンは、前記第３配線層で形成された略ループ状の第１線路と前記第４配線層で形成された略ループ状の第２線路を含み、
    前記第１線路の一端は、前記第３配線パターンの一端であり、
    前記第２線路の他端は、前記第３配線パターンの他端であり、
    前記第１線路の他端は、第３ビアホール導体によって前記第２線路の一端と電気的に接続されることを特徴とする電子装置。
  5. 請求項１〜４のいずれか１項に記載の電子装置において、
    前記電子装置は、共振回路を構成し、
    前記第１配線パターンと前記第２配線パターンとで構成される容量素子を含み、
    前記第３配線パターンで構成されるインダクタを含む電子装置。
  6. 第１配線層と、前記第１配線層の下層に配置された第２配線層と、前記第２配線層の下層に配置された第３配線層とを含んだ複数配線層基板に形成され、
    前記第１配線層が一定幅以上の線幅の略ループ状の線路を含むように形成され、信号を入力もしくは出力される第１ノードを一端に有する第１配線パターンと、
    前記第２配線層が前記一定幅以上の線幅の略ループ状の線路を含むように形成され、信号を出力もしくは入力される第２ノードを一端に有する第２配線パターンと、
    前記第３配線層が前記一定幅より狭い線幅の略ループ状の線路を含むように形成された、もしくは前記第３配線層とさらに下層の配線層に渡って前記一定幅より狭い線幅の複数の略ループ状の線路を含むように形成された第３配線パターンと、
    前記第１配線パターンの他端と前記第３配線パターンの一端とを電気的に接続する第１ビアホール導体と、
    前記第２配線パターンの他端と前記第３配線パターンの他端とを電気的に接続する第２ビアホール導体とを備え、
    前記第１配線パターン、前記第２配線パターン、および前記第３配線パターンは、互いに重なるように形成され、前記第１配線パターンと前記第２配線パターンとの重なり面積が、前記第２配線パターンと前記第３配線パターンとの重なり面積より大きい電子装置と、
    入力された信号を増幅して出力する電力増幅回路を含み、前記複数配線層基板上に実装された第１半導体チップと、
    前記電力増幅回路の出力を受けるアンテナスイッチ回路を含み、前記複数配線層基板上に実装され、前記電子装置の前記第１ノードもしくは前記第２ノードのいずれか一方と接続された第２半導体チップとを備えるＲＦモジュール。
  7. 第１配線層と、前記第１配線層の下層に配置された第２配線層と、前記第２配線層の下層に配置された第３配線層と、前記第３配線層の下層に配置された第４配線層とを含んだ複数配線層基板に形成され、
    前記第１配線層が略ループ状の線路を含むように形成され、信号を入力もしくは出力される第１ノードを一端に有する第１配線パターンと、
    前記第２配線層が略ループ状の線路を含むように形成され、信号を入力もしくは出力される第２ノードを一端に有する第２配線パターンと、
    前記第３配線層が板状に形成された第３配線パターンと、
    前記第４配線層が板状に形成された第４配線パターンとを備え、
    前記第１配線パターンの他端と前記第２配線パターンの他端とは、第１ビアホール導体を介して電気的に接続され、
    前記第３配線パターンと前記第４配線パターンは、互いに対向するように配置され、
    前記第３配線パターンと前記第４配線パターンの一方のパターンは、第２ビアホール導体を介して前記第１ノードに電気的に接続され、
    前記第３配線パターンと前記第４配線パターンの他方のパターンは、第３ビアホール導体を介して前記第２ノードに電気的に接続され、
    前記第１配線パターン、前記第２配線パターン、前記第３配線パターン、および前記第４配線パターンは、互いに重なるように形成され、前記第３配線パターンと前記第４配線パターンとの重なり面積が、前記第２配線パターンと前記第３配線パターンとの重なり面積より大きいことを特徴とする電子装置。
  8. 請求項７記載の電子装置において、
    前記第３配線パターンおよび前記第４配線パターンは、前記第１配線パターンもしくは前記第２配線パターンの外周より内側に配置されていることを特徴とする電子装置。
  9. 請求項７記載の電子装置において、
    前記複数配線層基板は、前記第４配線層下に第５配線層、もしくは第１配線層上に第６配線層を有し、
    前記第５配線層もしくは前記第６配線層が接地電位に接続される接地電極となっていることを特徴とする電子装置。
  10. 請求項７記載の電子装置において、
    前記第３配線パターンは、前記第２ビアホール導体を介して前記第１ノードに電気的に接続され、
    前記第４配線パターンは、前記第３ビアホール導体を介して前記第２ノードに電気的に接続されることを特徴とする電子装置。
  11. 請求項１０記載の電子装置において、
    前記第１配線パターンの前記一端および前記他端と、前記第２配線パターンの前記一端および前記他端と、前記第１ビアホール導体と、前記第３ビアホール導体とが、前記第３配線パターンの外周より外側に設けられたことを特徴とする電子装置。
  12. 請求項７〜１１のいずれか１項に記載の電子装置において、
    前記電子装置は、共振回路を構成し、
    前記第１配線パターンと前記第２配線パターンで構成されるインダクタを含み、
    前記第３配線パターンと前記第４配線パターンとで構成される容量素子を含む電子装置。
  13. 第１配線層と、前記第１配線層の下層に配置された第２配線層と、前記第２配線層の下層に配置された第３配線層と、前記第３配線層の下層に配置された第４配線層とを含んだ複数配線層基板に形成され、
    前記第１配線層が略ループ状の線路を含むように形成され、信号を入力もしくは出力される第１ノードを一端に有する第１配線パターンと、
    前記第２配線層が略ループ状の線路を含むように形成され、信号を入力もしくは出力される第２ノードを一端に有する第２配線パターンと、
    前記第３配線層が板状に形成された第３配線パターンと、
    前記第４配線層が板状に形成された第４配線パターンとを備え、
    前記第１配線パターンの他端と前記第２配線パターンの他端とは、第１ビアホール導体を介して電気的に接続され、
    前記第３配線パターンと前記第４配線パターンは、互いに対向するように配置され、
    前記第３配線パターンと前記第４配線パターンの一方のパターンは、第２ビアホール導体を介して前記第１ノードに電気的に接続され、
    前記第３配線パターンと前記第４配線パターンの他方のパターンは、第３ビアホール導体を介して前記第２ノードに電気的に接続され、
    前記第１配線パターン、前記第２配線パターン、前記第３配線パターン、および前記第４配線パターンは、互いに重なるように形成され、前記第３配線パターンと前記第４配線パターンとの重なり面積が、前記第２配線パターンと前記第３配線パターンとの重なり面積より大きい電子装置と、
    入力された信号を増幅して出力する電力増幅回路を含み、前記複数配線層基板上に実装された第１半導体チップと、
    前記電力増幅回路の出力を受けるアンテナスイッチ回路を含み、前記複数配線層基板上に実装され、前記電子装置の前記第１ノードもしくは前記第２ノードのいずれか一方と接続された第２半導体チップとを備えるＲＦモジュール。
  14. 第１配線層と、前記第１配線層の下層に配置された第２配線層と、前記第２配線層の下層に配置された第３配線層と、前記第３配線層の下層に配置された第４配線層とを含んだ複数配線層基板に形成され、
    前記第１配線層に形成され、信号を入力もしくは出力される第１ノードを一端に有する配線パターン１と、前記第２配線層に形成され、信号を出力もしくは入力される第２ノードを一端に有する配線パターン２と、前記第３配線層、もしくは前記第３配線層とさらに下層の配線層に渡って形成される配線パターン３とを備える第１共振回路と、
    前記第１配線層に形成され、信号を入力もしくは出力される第３ノードを一端に有する配線パターン４と、前記第２配線層に形成され、信号を出力もしくは入力される第４ノードを一端に有する配線パターン５と、前記第３配線層に形成される配線パターン６と、前記第４配線層に形成される配線パターン７とを備える第２共振回路と、
    入力された信号を増幅して出力する電力増幅回路を含み、前記複数配線層基板上に実装された第１半導体チップと、
    前記電力増幅回路の出力を受けるアンテナスイッチ回路を含み、前記複数配線層基板上に実装され、前記第１共振回路の前記第１ノードもしくは前記第２ノードのいずれか一方、および前記第２共振回路の前記第３ノードもしくは前記第４ノードのいずれか一方と接続された第２半導体チップとを備え、
    前記第１共振回路の前記配線パターン１と前記配線パターン２で形成される容量の容量値が、前記第２共振回路の前記配線パターン６と前記配線パターン７で形成される容量の容量値より大きく、
    前記第１共振回路には、第１周波数の信号が入力され、前記第２共振回路には、前記第１周波数よりも高い周波数の第２周波数の信号が入力されることを特徴とするＲＦモジュール。
  15. 請求項１４記載のＲＦモジュールにおいて、
    前記配線パターン１および前記配線パターン２と、前記配線パターン６および前記配線パターン７は、互いに重なるように形成され、
    前記第１共振回路の前記配線パターン１と前記配線パターン２との重なり面積が、前記第２共振回路の前記配線パターン６と前記配線パターン７との重なり面積より大きいことを特徴とするＲＦモジュール。
  16. 第１配線層と、前記第１配線層の下層に配置された第２配線層と、前記第２配線層の下層に配置された第３配線層と、前記第３配線層の下層に配置された第４配線層とを含んだ複数配線層基板に形成され、
    前記第１配線層に形成され、信号を入力もしくは出力される第１ノードを一端に有する配線パターン１と、前記第２配線層に形成され、信号を出力もしくは入力される第２ノードを一端に有する配線パターン２と、前記第３配線層、もしくは前記第３配線層とさらに下層の配線層に渡って形成される配線パターン３とを備え、
    前記配線パターン１の他端は、前記配線パターン３の一端と電気的に接続され、
    前記配線パターン３の他端は、前記配線パターン２の他端と電気的に接続される第１共振回路と、
    前記第１配線層に形成され、信号を入力もしくは出力される第３ノードを一端に有する配線パターン４と、前記第２配線層に形成され、信号を出力もしくは入力される第４ノードを一端に有する配線パターン５と、前記第３配線層に板状に形成される配線パターン６と、前記第４配線層に板状に形成される配線パターン７とを備え、
    前記配線パターン４の他端は、前記配線パターン５の他端と電気的に接続され、
    前記配線パターン６は、前記配線パターン４の一端の前記第３ノードと電気的に接続され、
    前記配線パターン７は、前記配線パターン５の一端の前記第４ノードと電気的に接続される第２共振回路と、
    入力された信号を増幅して出力する電力増幅回路を含み、前記複数配線層基板上に実装された第１半導体チップと、
    前記電力増幅回路の出力を受けるアンテナスイッチ回路を含み、前記複数配線層基板上に実装され、前記第１共振回路の前記第１ノードもしくは前記第２ノードのいずれか一方、および前記第２共振回路の前記第３ノードもしくは前記第４ノードのいずれか一方と接続された第２半導体チップとを備え、
    前記第１共振回路の前記配線パターン１と前記配線パターン２で形成される容量の容量値が、前記第２共振回路の前記配線パターン６と前記配線パターン７で形成される容量の容量値よりも大きく、
    前記第１共振回路には、第１周波数の信号が入力され、前記第２共振回路には、前記第１周波数よりも高い周波数の第２周波数の信号が入力されることを特徴とするＲＦモジュール。
  17. 請求項１６記載のＲＦモジュールにおいて、
    前記配線パターン１および前記配線パターン２と、前記配線パターン６および前記配線パターン７は、互いに重なるように形成され、
    前記第１共振回路の前記配線パターン１と前記配線パターン２との重なり面積が、前記第２共振回路の前記配線パターン６と前記配線パターン７との重なり面積より大きいことを特徴とするＲＦモジュール。
  18. 第１配線層を含んだ複数配線層基板に形成される共振回路において、
    配線層が略ループ状の線路を含むように形成された配線パターンを含み、
    前記配線パターンは、蛇行するように形成されていることを特徴とする電子装置。
  19. ＲＦ電力増幅器と、出力整合回路と、方向性結合器と、高調波除去フィルタとを含み、
    前記ＲＦ電力増幅器の出力増幅信号は、前記出力整合回路の入力端子に供給され、
    前記出力整合回路の出力端子のＲＦ信号は、前記方向性結合器の主線路を介して前記高調波除去フィルタの入力端子に供給され、
    前記方向性結合器の副線路からの検出信号は、前記ＲＦ電力増幅器の利得制御ユニットの信号入力端子に供給され、
    前記高調波除去フィルタの出力端子のＲＦ信号は、アンテナに伝達可能とされているＲＦモジュール。
  20. 請求項１９記載のＲＦモジュールにおいて、
    前記高調波除去フィルタの前記出力端子の前記ＲＦ信号が一方の端子に供給され、他方の端子のＲＦ信号が前記アンテナに伝達可能なアンテナスイッチを更に含むことを特徴とするＲＦモジュール。
  21. 請求項２０記載のＲＦモジュールにおいて、
    前記高調波除去フィルタの前記出力端子の前記ＲＦ信号は、ＤＣカットコンデンサを介して前記アンテナスイッチの前記一方の端子に供給されることを特徴とするＲＦモジュール。
  22. 請求項１９記載のＲＦモジュールにおいて、
    前記ＲＦ電力増幅器は、多段増幅器と、前記利得制御ユニットにより制御され前記多段増幅器の利得を制御するバイアス回路とを含むことを特徴とするＲＦモジュール。
  23. 請求項１９記載のＲＦモジュールにおいて、
    前記出力整合回路は、前記ＲＦ電力増幅器の前記出力増幅信号を生成する出力インピーダンスと前記アンテナのインピーダンスとの差による信号反射を低減するものであることを特徴とするＲＦモジュール。
  24. 請求項２２記載のＲＦモジュールにおいて、
    前記多段増幅器と前記バイアス回路と前記利得制御ユニットとは半導体集積回路チップに形成されていることを特徴とするＲＦモジュール。
  25. 請求項１９記載のＲＦモジュールにおいて、
    前記方向性結合器は、主線路と副線路との間に容量素子が接続されたマイクロカップラーであることを特徴とするＲＦモジュール。
  26. 第１ＲＦ電力増幅器と、第１出力整合回路と、第１方向性結合器と、第１高調波除去フィルタと、第２ＲＦ電力増幅器と、第２出力整合回路と、第２方向性結合器と、第２高調波除去フィルタとを含み、
    前記第１ＲＦ電力増幅器は、第１周波数帯域ＲＦ信号を増幅するように構成され、前記第２ＲＦ電力増幅器は、前記第１周波数帯域ＲＦ信号よりも高い周波数の第２周波数帯域ＲＦ信号を増幅するように構成され、
    前記第１ＲＦ電力増幅器の第１出力増幅信号は、前記第１出力整合回路の入力端子に供給され、前記第１出力整合回路の出力端子の第１ＲＦ信号は、前記第１方向性結合器の主線路を介して前記第１高調波除去フィルタの入力端子に供給され、前記第１方向性結合器の副線路からの第１検出信号は、前記第１ＲＦ電力増幅器のための第１利得制御ユニットの第１信号入力端子に供給され、前記第１高調波除去フィルタの出力端子の第１ＲＦ信号は、アンテナに伝達可能とされ、
    前記第２ＲＦ電力増幅器の第２出力増幅信号は、前記第２出力整合回路の入力端子に供給され、前記第２出力整合回路の出力端子の第２ＲＦ信号は、前記第２方向性結合器の主線路を介して前記第２高調波除去フィルタの入力端子に供給され、前記第２方向性結合器の副線路からの第２検出信号は、前記第２ＲＦ電力増幅器のための第２利得制御ユニットの第２信号入力端子に供給され、前記第２高調波除去フィルタの出力端子の第２ＲＦ信号は、前記アンテナに伝達可能とされているＲＦモジュール。
  27. 請求項２６記載のＲＦモジュールにおいて、
    前記第１高調波除去フィルタの前記出力端子の前記第１ＲＦ信号がアンテナスイッチの第１入力端子に供給され、前記第２高調波除去フィルタの前記出力端子の前記第２ＲＦ信号が前記アンテナスイッチの第２入力端子に供給され、前記アンテナスイッチの出力端子のＲＦ信号は、前記アンテナに伝達可能であることを特徴とするＲＦモジュール。
  28. 請求項２７記載のＲＦモジュールにおいて、
    前記第１高調波除去フィルタの前記出力端子の前記第１ＲＦ信号は、第１ＤＣカットコンデンサを介して前記アンテナスイッチの前記第１入力端子に供給され、前記第２高調波除去フィルタの前記出力端子の前記第２ＲＦ信号は、第２ＤＣカットコンデンサを介して前記アンテナスイッチの前記第２入力端子に供給されることを特徴とするＲＦモジュール。
  29. 請求項２６記載のＲＦモジュールにおいて、
    前記第１ＲＦ電力増幅器と、前記第２ＲＦ電力増幅器と、前記第１利得制御ユニットと、前記第２利得制御ユニットとは半導体集積回路チップに形成され、
    前記半導体集積回路チップは、実質的に４角形のチップの形状を有しており、
    前記チップは、互いに対向して略平行な第１辺と第２辺と、前記第１辺と前記第２辺とに接続され前記第１辺と前記第２辺と略直角に配置された第３辺と、前記第３辺に対向して前記第３辺と略平行な第４辺とを有するものであり、
    前記第１ＲＦ電力増幅器の前記第１出力増幅信号は、前記チップの前記第１辺から導出され、前記第２ＲＦ電力増幅器の前記第２出力増幅信号は、前記チップの前記第２辺から導出され、
    前記第１方向性結合器の前記副線路からの前記第１検出信号は、前記チップの前記第３辺から前記第１ＲＦ電力増幅器のための前記第１利得制御ユニットの前記第１信号入力端子に導入され、前記第２方向性結合器の前記副線路からの前記第２検出信号は、前記チップの前記第３辺から前記第２ＲＦ電力増幅器のための前記第２利得制御ユニットの前記第２信号入力端子に導入されることを特徴とするＲＦモジュール。
  30. 請求項２９記載のＲＦモジュールにおいて、
    前記第１出力増幅信号の前記第１辺の導出点と前記第１検出信号の前記第３辺の導入点との間に前記第２検出信号の前記第３辺の導入点が配置され、前記第２出力増幅信号の前記第２辺の導出点と前記第２検出信号の前記第３辺の導入点との間に前記第１検出信号の前記第３辺の導入点が配置されていることを特徴とするＲＦモジュール。
  31. 請求項２９記載のＲＦモジュールにおいて、
    前記第１出力増幅信号の前記第１辺の導出点と前記第１検出信号の前記第３辺の導入点との間に接地電圧に接続される第１接地配線が前記第３辺に接続され、前記第２出力増幅信号の前記第２辺の導出点と前記第２検出信号の前記第３辺の導入点との間に前記接地電圧に接続される第２接地配線が前記第３辺に接続されていることを特徴とするＲＦモジュール。
  32. 請求項３０記載のＲＦモジュールにおいて、
    前記第１出力増幅信号の前記第１辺の導出点と前記第１検出信号の前記第３辺の導入点との間に接地電圧に接続される第１接地配線が前記第３辺に接続され、前記第２出力増幅信号の前記第２辺の導出点と前記第２検出信号の前記第３辺の導入点との間に前記接地電圧に接続される第２接地配線が前記第３辺に接続されていることを特徴とするＲＦモジュール
  33. 請求項３２記載のＲＦモジュールにおいて、
    前記第１接地配線は前記第３辺の近傍で前記第２検出信号の前記導入点と前記第１検出信号の前記導入点との間に配置され、前記第２接地配線は前記第３辺の近傍で前記第１検出信号の前記導入点と前記第２検出信号の前記導入点との間に配置されていることを特徴とするＲＦモジュール
  34. 請求項２８記載のＲＦモジュールにおいて、
    前記第１周波数帯域ＲＦ信号はＧＳＭ８５０とＧＳＭ９００とのＲＦ送信信号であり、前記第２周波数帯域ＲＦ信号はＤＣＳ１８００とＰＣＳ１９００とのＲＦ送信信号であることを特徴とするＲＦモジュール。
  35. 請求項２８記載のＲＦモジュールにおいて、
    前記第１方向性結合器と前記第２方向性結合器とは主線路と副線路との間に容量素子が接続されたマイクロカップラーによりそれぞれ構成されていることを特徴とするＲＦモジュール。
JP2007295938A 2006-12-08 2007-11-14 電子装置およびｒｆモジュール Pending JP2008211764A (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2007295938A JP2008211764A (ja) 2006-12-08 2007-11-14 電子装置およびｒｆモジュール
TW96146578A TW200835042A (en) 2006-12-08 2007-12-06 Electronic device and RF module
US11/951,600 US20080136559A1 (en) 2006-12-08 2007-12-06 Electronic device and rf module
EP07254736A EP1956615A3 (en) 2006-12-08 2007-12-07 Electronic device and RF module
KR20070127147A KR20080053231A (ko) 2006-12-08 2007-12-07 전자 장치 및 ｒｆ 모듈

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2006331358 2006-12-08
JP2007022606 2007-02-01
JP2007295938A JP2008211764A (ja) 2006-12-08 2007-11-14 電子装置およびｒｆモジュール

Publications (1)

Publication Number Publication Date
JP2008211764A true JP2008211764A (ja) 2008-09-11

Family

ID=39787664

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007295938A Pending JP2008211764A (ja) 2006-12-08 2007-11-14 電子装置およびｒｆモジュール

Country Status (3)

Country Link
JP (1) JP2008211764A (ja)
KR (1) KR20080053231A (ja)
TW (1) TW200835042A (ja)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011061355A (ja) * 2009-09-08 2011-03-24 Nec Corp 多帯域対応高周波電力モニタ回路
WO2014061448A1 (ja) * 2012-10-17 2014-04-24 株式会社村田製作所 高周波モジュール
JP2016042697A (ja) * 2014-08-13 2016-03-31 スカイワークス ソリューションズ, インコーポレイテッドSkyworks Solutions, Inc. フロントエンドモジュール、無線周波数装置、およびフロントエンドモジュールを作製するための方法
US20160149551A1 (en) * 2014-11-20 2016-05-26 Murata Manufacturing Co., Ltd. Electronic component
WO2018216447A1 (ja) * 2017-05-23 2018-11-29 京セラ株式会社 移動体、回路モジュール、無線通信モジュール、および不要輻射対策方法
JP2019186926A (ja) * 2018-04-13 2019-10-24 エヌエックスピー ユーエスエイ インコーポレイテッドＮＸＰ ＵＳＡ，Ｉｎｃ． 組み合わせローパス・ハイパス段間回路を備えたハイブリッド電力増幅器回路またはシステムおよびその動作方法
JPWO2021192125A1 (ja) * 2020-03-26 2021-09-30
WO2021215041A1 (ja) * 2020-04-24 2021-10-28 株式会社村田製作所 パワーアンプモジュール及び通信装置
WO2022118763A1 (ja) * 2020-12-02 2022-06-09 株式会社村田製作所 高周波モジュール及び通信装置

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102217515B1 (ko) * 2019-05-20 2021-02-19 한화시스템 주식회사 고출력 전력 증폭기 및 그 제어 방법
KR102300989B1 (ko) * 2019-05-20 2021-09-10 한화시스템 주식회사 고출력 전력 증폭 모듈의 출력 전력 측정 방법

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011061355A (ja) * 2009-09-08 2011-03-24 Nec Corp 多帯域対応高周波電力モニタ回路
WO2014061448A1 (ja) * 2012-10-17 2014-04-24 株式会社村田製作所 高周波モジュール
US9337797B2 (en) 2012-10-17 2016-05-10 Murata Manufacturing Co., Ltd. High frequency module
JP2016042697A (ja) * 2014-08-13 2016-03-31 スカイワークス ソリューションズ, インコーポレイテッドSkyworks Solutions, Inc. フロントエンドモジュール、無線周波数装置、およびフロントエンドモジュールを作製するための方法
US9948264B2 (en) * 2014-11-20 2018-04-17 Murata Manufacturing Co., Ltd. Electronic component
JP2016100719A (ja) * 2014-11-20 2016-05-30 株式会社村田製作所 電子部品
US20160149551A1 (en) * 2014-11-20 2016-05-26 Murata Manufacturing Co., Ltd. Electronic component
WO2018216447A1 (ja) * 2017-05-23 2018-11-29 京セラ株式会社 移動体、回路モジュール、無線通信モジュール、および不要輻射対策方法
JP2019186926A (ja) * 2018-04-13 2019-10-24 エヌエックスピー ユーエスエイ インコーポレイテッドＮＸＰ ＵＳＡ，Ｉｎｃ． 組み合わせローパス・ハイパス段間回路を備えたハイブリッド電力増幅器回路またはシステムおよびその動作方法
JPWO2021192125A1 (ja) * 2020-03-26 2021-09-30
JP7214039B2 (ja) 2020-03-26 2023-01-27 三菱電機株式会社 高周波フィルタ
WO2021215041A1 (ja) * 2020-04-24 2021-10-28 株式会社村田製作所 パワーアンプモジュール及び通信装置
WO2022118763A1 (ja) * 2020-12-02 2022-06-09 株式会社村田製作所 高周波モジュール及び通信装置

Also Published As

Publication number Publication date
KR20080053231A (ko) 2008-06-12
TW200835042A (en) 2008-08-16

Similar Documents

Publication Publication Date Title
EP1956615A2 (en) Electronic device and RF module
JP2008211764A (ja) 電子装置およびｒｆモジュール
US8130055B2 (en) High-frequency device and high-frequency circuit used therein
US7577404B2 (en) High-frequency device, high-frequency module and communications device comprising them
US11757478B2 (en) Radio frequency module and communication device
EP2131492B1 (en) Rf amplification device
US7454178B2 (en) Low-loss transmitter module
JPWO2017077852A1 (ja) 分波装置及びその設計方法
US20060245382A1 (en) High-frequency switching module and its control method
US20070268073A1 (en) Electronic device
CN101197461A (zh) 电子装置以及rf模块
KR102499032B1 (ko) 고주파 모듈 및 통신 장치
KR102496904B1 (ko) 고주파 모듈 및 통신 장치
KR20210034490A (ko) 고주파 모듈 및 통신 장치
US11984920B2 (en) Radio-frequency module and communication device
JP3874285B2 (ja) 高周波部品及び高周波モジュール並びにこれらを用いた通信機
JP2006121736A (ja) 高周波部品及び高周波モジュール並びにこれらを用いた通信機
JP2004135316A (ja) 高周波部品及び高周波モジュール並びにこれらを用いた通信機
JP5807541B2 (ja) 高周波電力増幅器モジュール
JP3909701B2 (ja) 高周波部品及び高周波モジュール並びにこれらを用いた通信機
CN114614853B (zh) 高频模块和通信装置
KR20080018759A (ko) 윈칩형 ｒｆ집적모듈
JP2007043451A (ja) 高周波電力増幅用電子部品
JP2004112160A (ja) 高周波回路
JP2006121727A (ja) 高周波回路

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20100528