CN110011628A - 混合功率放大器电路或系统及其操作方法 - Google Patents

混合功率放大器电路或系统及其操作方法 Download PDF

Info

Publication number
CN110011628A
CN110011628A CN201910297815.3A CN201910297815A CN110011628A CN 110011628 A CN110011628 A CN 110011628A CN 201910297815 A CN201910297815 A CN 201910297815A CN 110011628 A CN110011628 A CN 110011628A
Authority
CN
China
Prior art keywords
circuit
signal
final stage
power amplifier
combined power
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201910297815.3A
Other languages
English (en)
Other versions
CN110011628B (zh
Inventor
拉马努詹·斯瑞尼地埃姆巴
图沙尔·夏尔马
约瑟夫·斯陶丁格
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NXP USA Inc
Original Assignee
NXP USA Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NXP USA Inc filed Critical NXP USA Inc
Publication of CN110011628A publication Critical patent/CN110011628A/zh
Application granted granted Critical
Publication of CN110011628B publication Critical patent/CN110011628B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/02—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation
    • H03F1/0205—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers
    • H03F1/0288—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers using a main and one or several auxiliary peaking amplifiers whereby the load is connected to the main amplifier using an impedance inverter, e.g. Doherty amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/56—Modifications of input or output impedances, not otherwise provided for
    • H03F1/565—Modifications of input or output impedances, not otherwise provided for using inductive elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/56—Modifications of input or output impedances, not otherwise provided for
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/189—High-frequency amplifiers, e.g. radio frequency amplifiers
    • H03F3/19—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/189—High-frequency amplifiers, e.g. radio frequency amplifiers
    • H03F3/19—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
    • H03F3/195—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only in integrated circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/21—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
    • H03F3/213—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only in integrated circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/24—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers of transmitter output stages
    • H03F3/245—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers of transmitter output stages with semiconductor devices only
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/68—Combinations of amplifiers, e.g. multi-channel amplifiers for stereophonics
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0237—High frequency adaptations
    • H05K1/0243—Printed circuits associated with mounted high frequency components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6644—Packaging aspects of high-frequency amplifiers
    • H01L2223/665—Bias feed arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6644—Packaging aspects of high-frequency amplifiers
    • H01L2223/6655—Matching arrangements, e.g. arrangement of inductive and capacitive components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/1033—Gallium nitride [GaN]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13064—High Electron Mobility Transistor [HEMT, HFET [heterostructure FET], MODFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/141—Analog devices
    • H01L2924/142—HF devices
    • H01L2924/1421—RF devices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/165—A filter circuit coupled to the input of an amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/222—A circuit being added at the input of an amplifier to adapt the input impedance of the amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/318—A matching circuit being used as coupling element between two amplifying stages
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/451—Indexing scheme relating to amplifiers the amplifier being a radio frequency amplifier
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/1006—Non-printed filter
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10166—Transistor

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Amplifiers (AREA)

Abstract

本文中公开了混合功率放大器电路、模块或系统及其操作方法。在一个示例实施例中，混合功率放大器电路包括初级放大装置、末级放大装置和至少间接地耦合所述初级放大装置和所述末级放大装置的中间电路系统。所述中间电路系统包括低通电路和高通电路，并且所述混合功率放大器电路被配置成在基频下放大第一信号分量。至少部分地由于所述中间电路系统，第二信号分量的相位在谐波频率下偏移，所述谐波频率是所述基频的倍数。

Description

混合功率放大器电路或系统及其操作方法
技术领域
本公开涉及电路和系统及其操作方法，并且更具体地涉及电路或系统充当如Doherty功率放大器等功率放大器的此类电路、系统和方法。
背景技术
高效功率放大器(PA)设计正日益成为无线通信系统的组成部分。蜂窝基站市场正缓慢地转向基于氮化镓(GaN)的RF产品，预期所述产品适用于第五代(5G)通信。在严格的大规模多输入多输出(MIMO)5G要求的背景下，改进如增益、输出功率、线性度和DC-RF转换效率等末级PA性能特性现在仍然是研究人员关注的焦点。
通常，GaN装置通过仔细优化栅极和漏极I-V(电流-电压)波形来实现其高效率。GaN PA设计通常在GaN PA所采用的GaN装置的栅极或漏极节点处呈现二次谐波频率(或“2f0”)短路终止(或在其它情况下为非短路终止)。然而，由于装置外在寄生效应，这种终止方式可能产生阻碍实现最佳PA性能的瓶颈。而且，装置技术的工艺变化可能导致零件间的变化，这可能在最佳谐波终止方面产生可变性。因此，对于工业应用，期望能够实现可调谐性以充分利用PA性能并最大化生产环境中的产率。
因此，至少出于这些原因，如果可以开发可以实现与上述问题中的任何一个或多个或一个或多个其它问题相关的改进的一个或多个经改进的电路、系统或方法以及具体地一个或多个经改进的PA电路、PA系统或PA方法，则将是有利的。
发明内容
根据本发明的第一方面，提供一种混合功率放大器电路，包括：
初级放大装置；
末级放大装置；以及
中间电路系统，其至少间接地耦合所述初级放大装置和所述末级放大装置，
其中所述中间电路系统包括低通电路和高通电路，
其中所述混合功率放大器电路被配置成在基频下放大第一信号分量，并且
其中至少部分地由于所述中间电路系统，第二信号分量的相位在谐波频率下偏移，所述谐波频率是所述基频的倍数。
在一个或多个实施例中，所述初级放大装置为基于硅的晶体管装置。
在一个或多个实施例中，所述基于硅的晶体管装置为LDMOS晶体管装置。
在一个或多个实施例中，所述末级放大装置为III-V晶体管装置。
在一个或多个实施例中，所述III-V晶体管装置为氮化镓(GaN)晶体管装置，并且
其中所述谐波频率是所述基频的两倍。
在一个或多个实施例中，所述中间电路系统包括与所述初级装置的输出端至少间接地耦合的输入端口，并且还包括与所述末级装置的输入端至少间接地耦合的输出端口。
在一个或多个实施例中，所述低通电路包括具有第一电感器和第一电容器的第一低通滤波器电路，其中所述高通电路包括具有第二电容器和第二电感器的第一高通滤波器电路。
在一个或多个实施例中，所述第一电感器耦合到所述输入端口，其中所述第二电容器耦合到所述输出端口，并且其中所述第一电感器和所述第二电容器串联耦合在所述输入端口与所述输出端口之间。
在一个或多个实施例中，所述第一电感器和所述第二电容器通过中间节点至少间接地耦合到彼此。
在一个或多个实施例中，所述第一电容器耦合在所述中间节点与接地端之间，并且其中所述第一电感器耦合在所述中间节点与所述接地端之间或所述输出端口与所述接地端之间。
在一个或多个实施例中，所述低通电路包括第一网络，所述第一网络具有包括所述第一低通滤波器电路的多个低通滤波器电路，并且其中所述高通电路包括第二网络，所述第二网络具有包括所述第一高通滤波器电路的多个高通滤波器电路。
在一个或多个实施例中，所述第一电感器耦合到所述输入端口，其中所述第二电容器耦合到所述输出端口，并且其中所述第一电感器和所述第二电容器串联耦合在所述输入端口与所述输出端口之间。
在一个或多个实施例中，所述初级放大装置包括硅晶体管装置，并且其中所述末级放大装置包括氮化镓(GaN)晶体管装置。
在一个或多个实施例中，所述中间电路系统另外包括另外一个电路，所述另外一个电路被配置成提供关于所述第一信号分量在所述基频下的匹配，其中所述另外一个电路至少间接地耦合在所述初级放大装置与所述中间电路系统的所述低通电路之间。
在一个或多个实施例中，所述混合功率放大器电路进一步包括至少一个另外的电路部件，所述至少一个另外的电路部件至少间接地耦合在所述中间电路系统的所述高通电路与所述末级装置的输入端之间。
根据本发明的第二方面，提供一种混合功率放大器模块，包括：
基板；
第一管芯，其至少间接地支撑在所述基板上，并且初级放大电路至少部分地形成在所述第一管芯上；
第二管芯，其至少间接地支撑在所述基板上，并且末级放大电路至少部分地形成在所述第二管芯上；以及
中间电路系统，其至少间接地支撑在所述基板上，所述中间电路系统至少间接地耦合所述初级放大装置和所述末级放大装置，
其中所述中间电路系统包括低通电路和高通电路，
其中所述混合功率放大器电路被配置成在基频下放大第一信号分量，并目.
其中至少部分地由于所述中间电路系统，第二信号分量的相位在谐波频率下偏移，所述谐波频率是所述基频的倍数。
在一个或多个实施例中，所述中间电路系统至少部分地形成在所述第一管芯上，其中所述第一管芯为硅管芯，并且其中所述第二管芯为氮化镓(GaN)管芯。
在一个或多个实施例中，所述中间电路系统另外包括另外一个电路，所述另外一个电路被配置成提供关于所述第一信号分量在所述基频下的匹配，其中所述另外一个电路至少间接地耦合在所述初级放大装置与所述中间电路系统的所述低通电路之间，并且其中所述谐波频率是所述基频的两倍。
根据本发明的第三方面，提供一种提供放大的方法，所述方法包括：
提供混合功率放大器模块，所述混合功率放大器模块具有初级放大装置、末级放大装置和至少间接地耦合所述初级放大装置和所述末级放大装置的中间电路系统，其中所述中间电路系统包括低通电路和高通电路；
在所述初级放大装置处接收RF输入信号；
通过所述初级放大装置放大所述RF信号以生成具有在基频下的第一分量和在谐波频率下的第二分量的经放大RF信号，所述谐波频率是所述基频的倍数；
通过所述中间电路系统修改所述经放大RF信号，以便为所述末级放大装置提供修改后的经放大RF信号；以及
进一步放大所述修改后的经放大RF信号以生成RF输出信号，
其中所述经放大RF信号的所述修改包括使所述经放大RF信号的所述第二分量的相位偏移。
在一个或多个实施例中，所述初级放大装置包括硅晶体管装置，其中所述末级放大装置包括氮化镓(GaN)晶体管装置，其中所述谐波频率是所述基频的两倍，其中所述硅晶体管装置和中间电路系统形成在硅管芯上，并且其中所述末级放大装置形成在GaN管芯上。
本发明的这些和其它方面将根据下文中所描述的实施例显而易见，且参考这些实施例予以阐明。
附图说明
图1是示出混合功率放大器(PA)电路的示意图；
图2是总体示出具有组合低通-高通级联拓扑的经改进的混合PA电路以及那个电路的若干操作特性的示意图；
图3是示出相对于以示意图形式示出的那个经改进的混合PA电路的其它部分可以用于图2的经改进的混合PA电路的中间电路系统中的示例低通电路和高通电路的示意图；
图4和图5分别是分别示出分别可以用在图2的经改进的混合PA电路的中间电路系统中的另一个低通电路和另一个高通电路的示意图；
图6是史密斯圆图的剖面部分，其示出了在存在图2的经改进的混合PA电路中的低通电路和高通电路如图3的那些低通电路和高通电路的示例操作效果；
图7是更详细地示出具有组合低通-高通级联拓扑的经改进的混合PA电路的示意图，所述混合PA电路是根据图2的电路的经改进的混合PA电路的例子；
图8示出了一对史密斯圆图，其示出了图7的经改进的混合PA电路的示例操作特性；
图9示出了一组四个另外的史密斯圆图和四个曲线图，所述史密斯圆图和所述曲线图另外示出了经改进的混合PA电路的示例操作特性；
图10示出了另外的史密斯圆图和一对曲线图，所述史密斯圆图和所述曲线图另外示出了经改进的混合PA电路的示例操作特性；以及
图11是RF放大器装置的例子的顶视图，所述RF放大器装置特别采用具有如上根据图2到图10中的任何一个所讨论的组合低通-高通级联拓扑的至少一个经改进的混合PA电路。
具体实施方式
近来，人们一直致力于设计用于多输入多输出(MIMO)应用的前端模块，特别致力于推动或增强PA装置的RF传输性能。尽管LDMOS(横向扩散金属氧化物半导体)装置用于驱动末级GaN装置的一种常规混合PA架构与其它设计相比提供了某些益处，但在此架构实施方面依然存在各种挑战。更具体地，此架构存在的一个此类挑战是难以产生具有级间匹配的设计，所述设计(i)在GaN输入端处呈现2f0短路并且(ii)还在具有较低电抗的LDMOS输出端处实现设计友好的负载阻抗。
参考图1，示出了具有上述架构的示例混合PA电路100。混合PA电路100包括初(或第一)级LDMOS装置102、末级GaN装置104和连接这两个装置的中间电路系统106。电路100被配置成使得初级LDMOS装置102操作以通过中间电路系统106驱动末级GaN装置104。而且，如所示出的，中间电路系统106包括第一电路部分108和第二电路部分110。第一电路部分108耦合在第一节点112与第二节点114之间，所述第一节点112是LDMOS装置102的输出端口(例如，LDMOS装置的漏极端)，所述第二节点114是GaN装置104的输入端口(例如，GaN装置的栅极端)。
更具体地，如所示出的，在本示例实施例中，第一电路部分108包括并联耦合在第一节点112与第三节点120之间的第一电感器116和第一电阻器118、耦合在第三节点120与第四节点124之间的第一电容器122、耦合在第四节点124与第五节点128之间的第二电阻器126以及耦合在第五节点126与第二节点114之间的第二电感器130。另外，第一电路部分108还包括第三电感器132和第四电感器134以及第二电容器136和第三电容器138，所述第三电感器132和所述第四电感器134中的每一个耦合到第三节点120。如所示出的，第三电感器132耦合在第三节点120与第二电容器136之间，所述第二电容器136进而耦合在第三电感器与接地(或接地端)140之间。第三电感器132与第二电容器136之间的节点137可以充当DC偏置输入端口。而且，第四电感器134耦合在第三节点120与第三电容器138之间，所述第三电容器138进而耦合在第四电感器与接地140之间。另外，第一电路部分108还包括第五电感器142和第四电容器144，其中第五电感器耦合在第四节点124与第四电容器之间，所述第四电容器进而耦合在第五电感器与接地140之间。
对于第二电路部分110，与第一电路部分108相比，第二电路部分不将第一节点112与第二节点114连接。相反，第二电路部分110包括第三电路部分146和第四电路部分148，所述第三电路部分146和所述第四电路部分148中的每一个耦合在第二节点114与接地140之间。如所示出的，第三电路部分146包括第三电阻器150、第六电感器152、第七电感器154和第五电容器156，其中第三电阻器耦合在第二节点114与第六电感器之间，第六电感器耦合在那个电阻器与第七电感器之间，第七电感器耦合在第六电感器与第五电容器之间，并且第五电容器耦合在第七电感器与接地140之间。另外，第四电路部分148包括第八电感器158和第六电容器160，其中第八电感器158耦合在第二节点114与第六电容器之间，并且第六电容器耦合在第八电感器与接地140之间。
应当理解的是，除了在LDMOS装置102与GaN装置104之间传送信号之外，第一电路部分108还用于提供具体地关于在基频(“f0”)处或附近的信号的匹配-也就是说，在基本(频率)频带下进行匹配。相比而言，(第二电路部分110的)第四电路部分148具体用于在第二节点114处提供2f0(再次，二次谐波频率)的终止，所述第二节点114再次可以是末级GaN装置104的晶体管栅极端。另外，(第二电路部分110的)第三电路部分146具体用于向第二节点114提供DC偏置，所述第二节点114是末级GaN装置(晶体管)104的栅极端，而DC偏置适用于可以充当DC偏置输入端口的节点157处。而且，第三电路部分146可以通过2f0终止辅助第四电路部分148。然而，尽管中间电路系统106以及具体地其第二电路部分110在第二节点114处提供2f0终止，但是在此方面中间电路系统106的操作可能并不理想。相反，当由第二电路部分110施加2f0终止时，这趋向于影响基本阻抗，从而导致效率降低。另外，2f0终止还影响较高Q区域中的基本负载。
另外，对于针对固定键合引线电感的电容的不同值，二次谐波源终止具有非常低的可调谐性。当实施如混合PA电路100等电路时，这可能是有问题的，因为考虑到设计者通常不能在源极处访问本征平面，输入可调谐性对于解决输入非线性可能非常重要，尤其是在GaN装置的情况下。在图1的电路100中，当第二电路部分110置于中间(级间)电路系统106中时，如箭头107所表示的从LDMOS装置102往里看向中间电路系统106(和末级GaN装置104)时在阻抗的频率上的响应具体地可能变得非常分散。另外，与未提供2f0终止的电路系统相比，如在不存在第二电路部分110的情况，中间电路系统106的阻抗Q可能高得多。
因此，如混合PA电路100等电路可能具有众多缺点中的任何一个或多个。例如，电路可能缺乏对基本匹配(或基频匹配)的抗扰度。而且，电路可以在二次谐波频率(2f0)或频带方面表现出相对低的可调谐性。另外，对于在二次谐波频率(2f0)或频带下的可变性，电路可以在基频(f0)处表现出相对高的色散。而且，由于2f0终止电路系统，电路可能表现出更高的Q以进行匹配。另外，电路可以在GaN装置输入处(例如，在栅极输入处)表现出相对高的基本阻抗色散和较低的2f0可调谐性。
本公开涵盖各种电路、系统以及操作电路或系统的方法以及具体地混合功率放大器(PA)电路、系统以及操作此类电路或系统的方法，其中电路或系统包括初级或第一级装置与由初级或第一级装置驱动的末级装置之间的组合低通-高通级联拓扑。在本文所涵盖的至少一些实施例中，组合低通-高通级联拓扑特别地可以采用具有至少一个初级或第一级装置的混合PA电路的形式，所述初级或第一级装置是与由驱动器驱动的末级装置组合的硅驱动器级(或驱动器)。另外，在一些此类实施例中，至少一个初级装置和末级装置通过中间电路系统连接，所述中间电路系统包括低通滤波器电路系统和还有高通滤波器电路系统。而且，在至少一些此类实施例中，初级装置可以设置在第一管芯上，并且末级装置可以设置在第二管芯上，其中中间电路系统的部分定位在例如第一管芯(或相反地第二管芯)上和/或集成在所述第一管芯内。
另外，例如，在本文所涵盖的一些实施例中，混合PA电路包括构成初级装置的LDMOS(横向扩散金属氧化物半导体)装置，并且还包括氮化镓(GaN)装置，所述GaN装置是被驱动的末级装置，其中LDMOS装置通过包括低通滤波器电路系统和高通滤波器电路系统的中间电路系统耦合到GaN装置。另外，在至少一些此类实施例中，低通滤波器电路系统可以涵盖单个低通滤波器区段或多个低通滤波器区段的网络，和/或高通滤波器电路系统可以涵盖单个高通滤波器区段或多个高通滤波器区段的网络。在至少一些实施例中，这种低通滤波器电路系统和高通滤波器电路系统可以充当具有前端模块或电路中的谐波阱的紧凑级间匹配网络。
在本文还涵盖的另外的实施例中，装置或中间电路系统可以采用其它形式。例如，末级装置可以是另一种III-V装置(例如，由GaN、砷化镓(GaAs)、磷化镓(GaP)、磷化铟(InP)、锑化铟(InSb)中的任一种制成的装置)。实际上，本公开旨在涵盖各种采用或基于各种GaAs、GaN、Si-LDMOS或其它半导体技术中的任何一种或各种无源滤波器网络中的任何一种的经改进的混合PA电路(或系统)设计。而且，应当理解的是，上述类型的装置旨在涵盖化合物或相关布置-例如，GaN装置旨在涵盖碳化硅装置上的GaN、硅装置上的GaN等。
另外，在本文所涵盖的至少一些实施例中，经改进的混合PA电路采用串联和并联LC谐振电路，所述串联和并联LC谐振电路充当组合低通-高通级联拓扑。此类串联和并联LC谐振电路被配置成在基频(f0)、二次谐波频率(基频的两倍，或2f0)和/或可能的其它频率(例如，基于基频的其它谐波频率，如三次谐波频率(3f0)、四次谐波频率(4f0)等)下谐振。根据实施例，谐振电路还可以使用不同形式的传输线来实施，如键合引线、集总电感器、分布式微带线或带状线、表面安装和/或MIM(金属-绝缘体-金属)电容器。通过适当地组合各种块(例如，谐振电路块)，可以单独优化更高次谐波(例如，2f0)而不显著影响基本阻抗。
借助于采用这种组合低通-高通级联拓扑，在至少一些实施例中，混合PA电路可以有利地在至少一个初级装置与末级装置之间实现级间匹配。与至少一些替代性布置相比，在至少一些实施例中具有组合低通-高通级联拓扑的这种混合PA电路可以有利地提供在末级(例如，GaN)装置的栅极端处优化2f0(二次谐波频率)相位的灵活性，这可以显著地帮助提升PA效率。而且，在至少一些此类实施例中，低通滤波电路系统和高通滤波电路系统的组合允许以不显著影响基本阻抗的方式优化2f0。然而，可以通过优化滤波器网络元件来独立地改变2f0相位，并且因此可以改变谐波终止从而优化混合PA电路的RF性能。
另外，还与至少一些替代性布置相比，在至少一些实施例中具有组合低通-高通级联拓扑的这种混合PA电路可以有利地以较低电抗维持设计友好的LDMOS负载阻抗。因此，在至少一些实施例中，具有组合低通-高通级联拓扑的这种混合PA电路不仅可以提高二次谐波调谐灵活性，而且可以在不对基本阻抗(例如，与f0、电路的基频相关联的阻抗)产生任何(或实质性)负面影响的情况下提高灵活性。实际上，在至少一些实施例中，具有组合低通-高通级联拓扑的这种混合PA电路可以提供用一系列谐波阱终止GaN装置的输入的灵活性，并且仍然维持没计友好的LDMOS负载阻抗。
参考图2，提供了高级示意性框图，其示出了根据本文所涵盖的一个示例实施例的具有组合低通-高通级联拓扑的混合功率放大器(PA)电路200。如所示出的，电路200包括初(或第一)级装置202、末级装置204和连接这两个装置的中间电路系统(或中间电路)206。假定中间电路系统206如所示出的直接或至少间接地耦合初级装置202和末级装置204，中间电路系统也可以被称为级间电路系统或级间电路。在本实施例中，末级装置204是GaN装置，并且初级装置202是硅(例如，Si-LDMOS)装置。然而，本公开还旨在涵盖其它实施例，包括例如末级装置是另一种III-V装置(例如，由GaN、GaAs、GaP、InP或InSb中的任一种制成的装置)的实施例。
如所示出的，末级装置204具体包括末级PA晶体管装置208以及输入预匹配电路系统210两者。在其它实施例中，输入预匹配电路系统可以被认为是中间电路系统206的一部分。而且，在本实施例中，初级装置202是基于硅的PA装置。如下面将进一步详细描述的，在至少一些实施例中，如由虚线框211所表示的单独的初级装置202或可能地初级装置202和中间电路系统206中的一些或所有部分(还包括可能地输入预匹配电路系统210的一个或多个部分)可以在硅管芯上实施。另外，末级装置204或至少晶体管装置208可以在另外一个管芯上实施，所述管芯例如可以是GaN(或GaAs或其它III-V材料)管芯，其中GaN管芯可以例如包括涉及硅上的GaN的管芯、涉及碳化硅上的GaN的管芯等中的任何一种。两种此类管芯(也就是说，用于单独的或可能具有中间电路系统206的一些或所有部分的初级装置202的管芯和用于末级装置204或其一个或多个部分的管芯两者)都可以单独地或与另外的电路系统一起实施作为封装装置。
另外，如下面进一步详细描述的，本实施例中的中间电路系统206包括一个或多个相位网络，所述相位网络具体包括低通电路系统212和高通电路系统214。如另外所示出的，通常如一系列箭头216、218、220、222和224所指示的，信号流通过电路200行进。更具体地，在本示例实施例中，由箭头216所表示的输入信号由初级装置202接收，所述输入信号可以是RF输入信号。在通过初级装置202发生输入信号的放大或其它处理时，初级装置提供如由箭头218所表示的修改后的输入信号以供中间电路系统206接收。如已提到的，在可能的各种不同的电路部件中，中间电路系统206包括低通电路系统212和高通电路系统214。
在由包括低通电路系统212和高通电路系统214的中间电路系统206处理由箭头218所表示的修改后的输入信号时，中间电路系统输出由箭头220所表示的经处理信号，以供末级装置204以及具体地其输入预匹配电路系统210接收。在通过输入预匹配电路系统210进一步处理由箭头220所表示的所接收的经处理输入信号时，输入预匹配电路系统进而提供由箭头222所表示的进一步处理的输入信号，以供晶体管装置208接收。晶体管装置208进而放大和/或以其它方式处理由箭头222所表示的进一步处理的输入信号，以便产生由箭头224所表示的输出信号，所述输出信号可以是RF输出信号。
中间电路系统206及其低通电路系统212和高通电路系统214可以根据实施例采用各种形式。另外参考图3，在第一实施例中，中间电路系统206以及具体地低通电路系统212和高通电路系统214的组合可以采用电路300的形式。如所示出的，电路300具体包括低通电路302和高通电路304，所述低通电路302和所述高通电路304分别与对应地低通电路系统212和高通电路系统214相对应。在此示例实施例中，低通电路302包括第一电感器306和第一电容器308，并且高通电路304包括第二电感器310和第二电容器312。另外，低通电路302的第一电感器306耦合在输入端口314与中间节点316之间，在所述中间节点316处，低通电路302耦合到高通电路304。另外，第二电容器312耦合在中间节点316与输出端318(可以被认为是场效应晶体管(FET)输入端)之间。另外，低通电路302的第一电容器308耦合在中间节点316与接地端(或接地)320之间，并且高通电路304的第二电感器也耦合在中间节点316与接地320之间。
电路300可以被配置成在范围为约800兆赫兹(MHz)到约6.0千兆赫兹(GHz)的基本操作频率(f0)下进行操作。在此类实施例中，第一电感器306的电感值介于约零(0)毫微亨(nH)到约五十(50)nH的范围内，第一电容器308的电容值介于约零(0)微微法拉(pF)到约五十(50)pF的范围内，第二电感器310的电感值介于约0nH到约50nH的范围内，并且第二电容器312的电容值介于约0pF到约50pF的范围内。在其它实施例中，电路300可以被设计成在较低或较高的基频下进行操作，并且各种电容和电感范围可以具有较低或较高的边界。无论哪种方式，低通电路302被配置成将高达比基频略高的第一截止频率(例如，高于基频的约1％到约10％)的RF信号能量传递到节点316，并将高于第一截止频率的RF信号能量分流到接地端320。另外，高通电路304被配置成将频率恰好低于比基频略低的第二截止频率(例如，低于基频的约1％到约10％)的RF信号能量分流到接地端320，并将高于第二截止频率的RF信号能量传递到节点318。
应当理解的是，图3的示意图在某些方面表示图2的电路200的进一步简化版本。而不是示出可以根据中间电路系统206的实施例呈现所有部件，电路300仅包括低通电路302和高通电路304，所述低通电路302是低通电路系统212的示例实施例(或版本)，所述高通电路304是高通电路系统214的示例实施例(或版本)。然而，应当理解的是，在其它实施例中，中间电路系统206可以包括以上和以外的另外的电路部件或代替电路300中示出的包括例如下面关于图4、图5和图7所描述的另外的部件的其它电路部件。另外，图3的示意图通过源阻抗或电阻322和负载阻抗或电阻324表示图2的初级装置202和末级装置204的存在，所述源阻抗或电阻322和负载阻抗或电阻324分别耦合在输入端314与接地320之间以及输出端318与接地320之间。应当理解的是，尽管有表示初级装置202和末级装置204的存在的这种方式，但是实际上，上述单独的或与另外的部件组合的实际(例如，硅、GaN等)晶体管装置将存在于关于电路300的这些位置处。
应当理解的是，在其它实施例中，中间电路系统206的低通电路系统212和高通电路系统214可以采用任何各种形式，并且不必限于图3所示的电路300的形式。例如，在如图4所示的一些实施例中，低通电路系统212不必限于如图3所示的单个电感器和单个电容器的组合，反而可以采用网络电路400的形式，所述网络电路400包括若干个彼此串联耦合的低通电路302。更具体地，如图4所示，网络电路400可以例如包括：包括电感器306和电容器308的低通电路302中的第一电路402、以及还包括电感器306和电容器308的低通电路302中的第二电路404。
进一步如所示出的，在图4的实施例中，网络电路400包括输入端406和中间端410，所述输入端406和所述中间端410分别与图3的输入端314和中间节点(或端)316相对应。另外，在此实施例中，低通电路302的第一电路402和低通电路302的第二电路404在另外的节点408处耦合。另外的节点408可以被认为与低通电路302的第一电路402的中间节点316相对应，并且可以被认为与低通电路302的第二电路404的输入端314相对应。尽管网络电路400被示出为包括低通电路302中的两个，但是如省略号412所示，任意数量的低通电路302可以彼此串联耦合以形成低通电路系统网络电路，而不仅仅是低通电路中的两个。在此类实施例中，低通电路302中的每个连续电路将具有输入端，所述输入端耦合到前一个低通电路的输出端口，也就是说，耦合到连接那个前一个低通电路的电容器和电感器的节点。进一步地，在此方面，应当理解的是，可以实施多个低通(和/或高通)电路以操纵滤波器带宽、通带插入损耗和斜率/滚降行为，并且在至少一些这种实施例中，与单段电路相比，电感(L)和电容(C)值然后将是不同的(假设截止频率不变)。
同样地，参考图5，应当理解的是，在替代性实施例中，可以使用其它高通电路来代替高通电路304。图5中示出了一个作为网络电路500的此类实施例。在此示例实施例中，网络电路500具体包括一对高通电路502，也就是说，高通电路502的第一电路504和高通电路502的第二电路506。另外，如所示出的，高通电路502中的每一个包括彼此串联耦合的电容器508和电感器510。电感器510中的每一个耦合在对应的电容器与接地320之间。与图3的高通电路304相比，高通电路502中的每一个的对应电感器510在充当那个对应高通电路的输出节点而非对应高通电路的输入节点的节点处耦合到对应高通电路的对应电容器508。也就是说，与在其中第二电感器310耦合到那个电容器上游的第二电容器312的高通电路304相比，在图5的实施例中，高通电路502中的每一个的电感器510耦合在对应高通电路的对应电容器508的下游。
另外，如所示出的，网络电路500包括输入端512，所述输入端512可以被理解为与图3的中间节点316相对应，也就是说，输入端512可以构成网络电路500通过其耦合到如网络电路400等低通电路系统的节点。另外，网络电路500包括输出端516，所述输出端516可以被认为与图3的输出端318相对应，并充当高通电路502的第二电路506的电容器508和电感器510彼此耦合的节点。而且，网络电路500包括另一个节点514，所述节点514充当高通电路502的第二电路506耦合到高通电路502的第一电路504的结点。更具体地，在此实施例中，考虑到电感器510相对于电容器508的下游定位，另一个节点514是连接高通电路502的第一电路504的电感器510和电容器508的节点以及高通电路502的第二电路506的输入节点。而且，如所示出的，高通电路502的第二电路506的电容器508耦合在另一个节点514与输出端516之间。
尽管网络电路500被示出为包括高通电路502中的两个，但是如省略号518所示，在其它实施例中，任意数量的此类高通电路502都可以彼此串联耦合以形成整个高通电路系统网络电路。在此类实施例中，高通电路502中的每个连续电路将耦合到前一个高通电路的输出端口，也就是说，耦合到连接那个前一个高通电路的电容器和电感器的节点。另外，在此方面，应当理解的是，可以实施多个高通(和/或低通)电路以操纵滤波器带宽、通带插入损耗和斜率/滚降行为，并且在至少一些这种实施例中，与单段电路相比，电感(L)和电容(C)值然后将是不同的(假设截止频率不变)。
尽管有关图5的描述，其中对应高通电路502的对应电感器510耦合在对应高通电路的对应电容器508的下游(与图3的高通电路304的布置相比)，但是在其它实施例中，与图2的高通电路系统214相对应的高通电路系统可以涉及网络电路，所述网络电路包括采用高通电路304的形式而非高通电路502的形式(或者可能采用高通电路的另一种形式)的多个串联连接的高通电路。而且，在替代性实施例中，与高通电路系统214相对应的网络电路系统可以采用高通电路502中的单个电路而非高通电路304的形式。另外，尽管图4的低通电路302采用与图3的低通电路302相同的形式，但是在其它实施例中，可以采用低通电路的其它形式，包括例如每个低通电路的对应电容器定位在相对于对应低通电路的对应电感器上游的实施例。
再次参考图2以及图6，示出了混合PA电路200所涵盖的电路的实施例的各种操作特性，所述混合PA电路200具有包括低通电路系统212和高通电路系统214(包括上述关于图3、图4和图5所描述的这种低通电路系统和高通电路系统的任何实施例)的中间电路系统206。首先，关于图2的混合PA电路200，应当理解的是，中间电路系统206的低通电路系统212和高通电路系统214影响在二次谐波频率(2f0)下存在的中间电路系统206的阻抗(所述二次谐波频率又是操作的基频(f0)的频率的两倍)。更具体地，如图2所示，在二次谐波频率下由于低通电路系统212和高通电路系统214产生的阻抗(Z)在分别介于第一阻抗(Z1)与第二阻抗(Z2)之间的二次谐波频率(2f0)下是可变的(例如，Z1≤Z≤Z2@2f0)。
而且，中间电路系统206以及具体地其低通电路系统212和高通电路系统214还对在末级装置204与初级装置202之间发生的相移具有特定的影响。具体地，由于低通电路系统212和高通电路系统214，由虚线226所表示的初级装置202的输出端与如由虚线228所表示的末级装置204的输入端之间的相移(φ)在基频f0下约为零(例如，在f0下，φ≈0)。然而，由于低通电路系统212和高通电路系统214的存在，这两个位置之间(即虚线228与虚线226之间)的相移(φ)在二次谐波频率(2f0)下的某些范围内是可变的，如在如所示出的介于φ1与φ2之间的范围内(例如，φ1≤φ≤φ2)。尽管这个范围可以根据实施例而变化，但在一些实施例中，相移范围可以在例如φ1＝5度并且φ2＝90度的范围内(例如，5度≤φ≤90度)。可替换地，在其它实施例中，相移范围可以在例如φ1＝5度并且φ2＝180度或甚至360度的范围内(例如，5度≤φ≤180度或5度≤φ≤360度)。但是，在其它实施例中，例如相移范围可以包括从0度到180度或甚至从0度到360度的任何相移。
因此，虽然由于低通电路系统212和高通电路系统214的存在而产生的虚线226与虚线228之间的阻抗差以及那两条线之间的相移在基频(f0)下约为零，但是在二次谐波频率(2f0)下在那些虚线226与虚线228之间可能存在通过低通电路系统和高通电路系统的存在引入的阻抗变化处的以及在二次谐波频率(2f0)下在虚线226与虚线228之间发生的相移。另外，低通电路系统212和高通电路系统214不用作阻抗变换器，并且因此在基频(f0)下的阻抗(Z)由于存在低通电路系统和高通电路系统而保持不变-例如，Z≈Z0@f0，其中Z0是虚线226和/或虚线228的界面处的特性阻抗(@f0)。
除了上述操作特性之外，图2还示出低通电路系统212和高通电路系统214的存在如何影响在虚线228处朝向中间电路系统206向回看以及在虚线226处的初级装置202处向回看的反射系数。如所示出的，在基频下的反射系数(Γ)在各自情况下为零(0)，这可能暗示例如50欧姆终止(例如，在虚线226和虚线228的位置中的每一个处向回看时Γ≈0@f0)。而且，在二次谐波频率2f0下的反射系数在各自情况下约为一(1)，这表示与参考平面处的短路或开路相对应的高反射系数(例如，在虚线226和虚线228的位置中的每一个处向回看时Γ≈1@2f0)。同时，还应当理解的是，虚线228处的反射系数(Γ)可以具有与其相关的可变相位(又例如，φ1≤φ≤φ2@2f0)。
图6进一步示出了这种操作方式，图6是示出与图2的低通电路系统212和高通电路系统214相对应的低通电路系统和高通电路系统的存在如何不需要在基频(f0)下导致阻抗或相位偏移的史密斯圆图的剖面部分600。更具体地，图6示出了图3的低通电路302和高通电路304的第一电感器306、第一电容器308、第二电感器310和第二电容器312的示例性效果，即，作为第一偏移602、第二偏移604、第三偏移606和第四偏移608。尽管存在与偏移602、604、606和608相对应的这些不同效果，但是图6另外示出，在与虚线226(以及与输入端314)相对应的初级装置的输出端处经历的总阻抗保持与在与虚线228(以及与输出端318)相对应的末级装置204的输入端处经历的阻抗相同或基本上相同。
更具体地，在此方面，提供图6以示出如图2的布置等布置如何可以在给定的基频f0下不经历阻抗变换，尽管存在如低通电路302和高通电路304等电路部件。图6首先提供了在末级装置的输入端处(例如，在导致图3中的负载阻抗324的输出端318处)的阻抗如何可以经历从此阻抗值到位置612处的第二阻抗的第一偏移的例子，所述阻抗在此例子中是史密斯圆图600上的位置610处的第一阻抗(在此例子中，阻抗RS＝RL＝3-j3欧姆)。阻抗的这种第一偏移可以被理解为存在如高通电路304等高通电路的结果，并且位置612可以被理解为与如高通电路304与低通电路302之间的中间节点316等中间节点相对应。然而，图6进一步示出，当在低通电路302和高通电路304之前的初级装置的输出端处(例如，在图3中耦合源阻抗322的输入端314处)观察时，如低通电路302等低通电路的存在可以进而使阻抗经历从位置612处的第二阻抗返回到(或基本上返回到)位置610处第一阻抗的第二偏移。因此，包括低通电路系统302和高通电路系统304的中间电路系统206的这种操作特征表示在图6的史密斯圆图上，即，此电路系统不作为阻抗变换器操作，使得Z(f0)在虚线228与虚线226之间保持不变。更具体地，史密斯圆图示出阻抗Z(f0)在虚线228处和在虚线226处观察时都是相同的，也就是说，阻抗Z(f0)在虚线228处和还有在虚线226处具有在位置610处的第一阻抗的值，在本例子中，所述第一阻抗为阻抗Rs＝RL＝3-j3Ω。
鉴于上述讨论，应当理解的是，可以改变初级装置202与末级装置204之间的中间电路系统206以及如谐波终止特性等所产生的操作特性以优化PA电路的RF性能。更具体地，对中间电路系统206的调整允许通过优化如低通(滤波器)电路系统212和高通(滤波器)电路系统214的部件等滤波器网络元件来独立地改变二次谐波频率(2f0)相位。具体地，低通电路系统和高通电路系统相对于谐波终止的二次谐波频率(2f0)在φ方面提供了灵活性(例如，φ2f0)。
在至少一些实施例中，可以通过修改中间电路系统206的特性以及具体地其定相网络部分(例如，其低通电路系统212和高通电路系统214)、通过调整中间电路系统中存在的低通电路区段和/或高通电路区段的数量来实现期望的操作特性。更具体地，在至少一些此类实施例中，实施为n区段低通(例如，1≤n≤4或更大)和m区段高通(例如，1≤m≤4或更大)结构的定相网络可能需要：(a)n或m≥2，其中n或m是电路元件或结构的数量；(b)ωLP＞ωHP；并且(c)对于LP@ωo＝-HP@ωo，1/ωLP＝ωHP。例如，如果图4的网络电路400实施为图2的混合PA电路200的中间电路系统206的低通电路系统212，并且图5的网络电路500实施为那个混合PA电路的中间电路系统206的高通电路系统214，则在这种情况下，包括网络电路400和网络电路500的整个中间电路系统将是n区段定相网络和m区段定相网络(或定相网络的组合)，其中n＝2且m＝2。还应当理解的是，关于上述讨论，符号ω可以被理解为指代等于2πf的角频率，例如，ωo可以被理解为指代基本角频率，所述基本角频率将等于2π(f0)，并且2ωo可以被理解为指代二次谐波角频率，所述二次谐波角频率将等于2π(f0))。
在这种假设的情况下，相位可变性@2ωo将如下：(i)LP@2ωo是ωLP的函数并且(ii)HP@2ωo是ωHP的函数；并且(iii)LP@2ωo≠-HP@2ωo，其允许相位@2ωo与相位@ωo无关。同时，应当理解的是，上文所表达的用于实现可变相位@2ωo的标准需要用ωLP和ωHP来缩放L(电感)和C(电容)分量。然而，通过仅用ωLP和ωHP调整C(电容)的值，可以实现具有相位@2ωo的有限范围的合理有效近似。
转到图7，提供了示意图以更详细地示出具有组合低通-高通级联拓扑的经改进的混合PA电路700的另一个例子，所述拓扑还旨在被图2的混合PA电路200所涵盖。经改进的混合PA电路700包括初级装置202、末级装置204和连接这两个装置的中间电路系统706。中间电路系统706可以被认为是图2的中间电路系统206的示例实施例，并且电路700被配置成使得初级装置202操作以通过中间电路系统706驱动末级装置204。如所示出的，中间电路系统706包括第一电路部分708、第二电路部分710和第三电路部分750。第一电路部分708耦合在第一节点712与第二节点764之间，所述第一节点712是初级装置202的输出端口(例如，充当初级装置的LDMOS装置的漏极端)，所述第二节点764是第三电路部分750的输入端口。另外，第二电路部分710耦合在第三节点766与第四节点714之间，所述第三节点766是第三电路部分750的输出端口，所述第四节点714是末级装置704的输入端口(例如，GaN装置的栅极端)。
另外，如在图7的示例实施例中所示出的，第一电路部分708包括耦合在第一节点712与第五节点720之间的第一电感器716以及耦合在第五节点720与第二节点764之间的第一电容器722。另外，第一电路部分708还包括第二电感器732和第三电感器734以及第二电容器736和第三电容器738，所述第二电感器732和所述第三电感器734中的每一个耦合到第五节点720。如所示出的，第二电感器732耦合在第五节点720与第二电容器736之间，所述第二电容器736进而耦合在第二电感器与接地(或接地端)740之间。而且，第三电感器734耦合在第五节点720与第三电容器738之间，所述第三电容器738进而耦合在第三电感器与接地740之间。进一步地，第一电路部分708另外包括第四电感器742、第四电容器744和第一电阻器746，其中第一电阻器耦合在第二节点764与第四电感器之间，其中第四电感器耦合在第一电阻器与第四电容器之间，并且其中第四电容器耦合在第四电感器与接地740之间。
另外，如图7所示出的，第二电路部分710包括第五电感器768、第五电容器770和第六电感器730。第五电感器768耦合在第四节点714与第五电容器770之间，并且第五电容器耦合在第五电感器与接地740之间。第六电感器730将第三节点766与第四节点714耦合。对于第三电路部分750，此电路部分构成相位网络区段，并且在本示例实施例中，示出为采用与图3的电路300相同或基本相同的形式。
更具体地，第三电路部分750被示出为包括低通电路752和高通电路754，所述低通电路752和所述高通电路754分别与对应地低通电路302(以及低通电路系统212)和高通电路304(以及高通电路系统214)相对应。在此示例实施例中，低通电路752包括第一电感器756和第一电容器758，并且高通电路754包括第二电感器760和第二电容器762。进一步地，低通电路752的第一电感器756耦合在第二节点764与中间节点765之间，在所述中间节点765处，低通电路752耦合到高通电路754。进一步地，第二电容器762耦合在中间节点765与第三节点766之间。另外，低通电路752的第一电容器758耦合在中间节点765与接地740之间，并且高通电路754的第二电感器760也耦合在中间节点765与接地740之间。
然而，尽管有上述全部，第三电路部分750的特性旨在是可变的，如由跨第一电感器756和第一电容器758延伸的箭头757具体指示的。虽然箭头757具体示出为跨第一电感器756和第一电容器758延伸，但因为那些部件旨在可独立变化，实际上，第二电感器760和第二电容器762也可以分别以取决于第一电容器和第一电感器的对应电容值和电感值的方式变化。也就是说，在此例子中，C高＝1/((2*π*f)*(2*π*f)*L1)并且L高＝1/((2*π*f)*(2*π*f)*C1)，其中L1是第一电感器756的电感，C1是第一电容器758的电容，C高是第二电容器762的电容，并且L高是第二电感器760的电感。还应当理解的是，在此上下文中，在至少一些实施例中，术语“可变”需要一种布置，在所述布置中，可以通过优化第一电感器756、第一电容器758、第二电感器760和第二电容器762来改变二次谐波频率(2f0)相位而不影响基频(f0)相位。在至少一些此类实施例中，这种优化不是实时发生的，但例如由于部分之间的变化仍然有助于微调PA性能。
进一步地，关于图7的实施例，应当理解的是，除了在初级装置202与第三电路部分750之间传送信号之外，第一电路部分708还起到另外的作用。更具体地，在此这方面，第一电路部分708还用于提供关于信号在基频(f0)下或附近的匹配，也就是说，在基本(频率)频带处的匹配。同样地，除了在第一电路部分708与第二电路部分710之间传送信号之外，第三电路部分750还起到另外的作用。然而，与提供关于在基频下或附近的信号的匹配的第一电路部分708不同，第三电路部分750反而用于提供关于信号在二次谐波频率(2f0)下或附近的匹配。另外，第三电路部分750的存在还使得经改进的混合PA电路700能够展示以上关于图2、图3、图4、图5和图6描述的操作特性的全部(或一个或多个)。
在至少一些实施例中，第三电路部分750可以具有与上述电路300的特性完全相同或基本相似的特性。例如，在至少一些实施例中，第三电路部分750可以被配置成在范围为约800兆赫兹(MHz)到约6.0千兆赫兹(GHz)的基本操作频率(f0)下进行操作。在此类实施例中，第一电感器756的电感值介于约零(0)毫微亨(nH)到约五十(50)nH的范围内，第一电容器758的电容值介于约零(0)微微法拉(pF)到约五十(50)pF的范围内，第二电感器760的电感值介于约0nH到约50nH的范围内，并且第二电容器762的电容值介于约0pF到约50pF的范围内。在其它实施例中，电路750可以被设计成在较低或较高的基频下进行操作，并且各种电容和电感范围可以具有较低或较高的边界。无论哪种方式，低通电路752被配置成将高达比基频略高的第一截止频率(例如，高于基频的约1％到约10％)的RF信号能量传递到中间节点765，并将高于第一截止频率的RF信号能量分流到接地端740。另外，高通电路754被配置成将频率恰好低于比基频略低的第二截止频率(例如，低于基频的约1％到约10％)的RF信号能量分流到接地端740，并将高于第二截止频率的RF信号能量传递到第三节点766。然而，尽管有上述描述，但在其它实施例中，第三电路部分750(或其一个或多个部分或一个或多个部件)可以具有一个或多个其它特性。
图8具体通过第一史密斯圆图800和第二史密斯圆图802示出了经改进的混合PA电路700的两个操作特性，所述第一史密斯圆图800和所述第二史密斯圆图802分别示出了电路700在7千兆赫(GHz)的二次谐波频率(2f0)下和在为所述二次谐波频率的一半的3.5GHz的基频(f0)下的示例操作特性。第一史密斯圆图800具体示出了如何通过采用构成电路700的相位网络区段的第三电路部分750可以实现2f0相位的灵活性。也就是说，通过调整第三电路部分750的属性(例如，通过调整低通电路区段的数量、高通电路区段的数量或那些电路区段中的任一个的电路部件的一个或多个的特性)，相位在7GHz的二次谐波频率(2f0)下可以变为由一系列位置804表示的各种值。甚至在整体反射系数保持等于一时，也可以实现此相位变化或更高的可调谐性，如由沿着第一史密斯圆图800的外周界(或周长)806的所有位置804的位置所指示的。
通过比较，第二史密斯圆图802另外示出了尽管如上所讨论的第三电路部分750的属性发生变化提供二次谐波频率终止的第三电路部分的存在和操作如何不影响中间电路系统706的阻抗(Z(f0))。也就是说，如所示出的，尽管第三电路部分750的变化导致第一史密斯圆图800中所示的相位变化，但电路系统706的阻抗(Z(f0))相对于在3.5GHz的基频(f0)(其也是上文提及的二次谐波频率(7GHz)的一半)下操作的单个位置808保持恒定。因此，在基频下实现基本抗扰度和较低色散。还应当注意的是，在图8的本例子中，允许第一史密斯圆图800中所示的相位变化的第一电感器758的电感值的变化是在1nH到15nH的范围内的变化，并且第二史密斯圆图802与电感的这种变化以及第一电容器758的电容在1pF到15pF范围内的变化一致。
转到图9和图10，混合PA电路的另外的示例特性被示出与图2的混合PA电路200的形式一致，尤其当建模为图3中示出的电路300时，并且尤其当假设源阻抗322的值为50欧姆并且负载阻抗324的值也为50欧姆时。在图9的情况下，分别提供了第一史密斯圆图900、第二史密斯圆图902、第三史密斯圆图904和第四史密斯圆图906以便示出当第一电感器306和第一电容器308分别按照对应地在基频(f0)下和在二次谐波频率(2f0)下的阻抗取不同组的电感值和电容值时电路300的四个不同实施例的示例阻抗。另外，图9还分别提供了第一传输系数(或反射系数或反射比)曲线图910、第二传输系数曲线图912、第三传输系数曲线图914和第四传输系数曲线图916，对于具有用于分别生成史密斯圆图900、902、904、906的不同电感和电容参数的电路300的不同的对应实施例中的每一个而言，所述传输系数曲线图示出了通过电路300的作为频率的函数的传输系数。
关于图9中示出的示例特性，应当认识到，这些示例特性已经通过刺激确定，假设混合PA电路200采用理想L-C元件、基频(或频带)为约2GHz并且不管Z(2f0)如何变化，Z(f0)保持恒定为50欧姆。更具体地，为了实现图9中提供的示例图和示例曲线图，对应地对于第一史密斯圆图900、第二史密斯圆图902、第三史密斯圆图904和第四史密斯圆图906而言，第一电感器306的电感值分别为2nH、2.6nH、4.0nH和6.0nH。另外，用于分别实现第一史密斯圆图900、第二史密斯圆图902、第三史密斯圆图904和第四史密斯圆图906的第一电容器308的电容值在各自情况下在0.5pF到20pF的电容范围内。如关于图7已描述的，第二电感器310的电感值可以约等于第一电容器308的电容值与2π(f)2的乘积的倒数。类似地，第二电容器312的电容值可以约等于第一电感器306的电感值与2π(f)2的乘积的倒数。
史密斯圆图900、902、904和906以及曲线图910、912、914和916具体地示出了电路300的若干操作特性(作为混合PA电路200的一个示例实施例)。首先，示出了关于四个不同实施例中的每一个，在基频(f0)下的电路300的阻抗在史密斯圆图900、902、904和906中的每一个的如由史密斯圆图中的每一个上示出的对应点907所表示的中心处。相关地，应理解的是，电路300的四个实施例中的每一个的在基频(f0)下的反射系数等于0。通过比较，关于在二次谐波频率(2f0)下的电路300的四个不同实施例的操作，无论用于第一电容器308的四个电容如何，所有四个实施例中的反射系数都等于1。这通过在史密斯圆图900、902、904和906中的每一个上示出并且大部分定位在对应史密斯圆图的对应外周边处或靠近所述对应外周边定位的对应的一系列点908示出。
对于传输系数曲线图910、912、914和916，这些曲线图分别示出了分别对应于史密斯圆图900、902、904和906的电路300的对应的四个不同实施例的作为频率的函数的反射性能和传输性能两者。更具体地，关于第一传输系数曲线图910，可以看出的是，如由第一曲线920所表示的，在小于2GHz到将近4GHz的范围内的频率下通过电路的传输系数S(2，1)(或增益)基本上为100％(在0dB处或附近达到高值)。通过比较，如由第二曲线930所示出的，除了在下降点921处在频率2GHz下或接近其的频率之外，表示回波损耗的传输系数S(1，1)跨所示出的整个0Ghz到4Ghz频率范围在0dB处或附近具有高值，在所述频率下传输系数下降到约-40dB。应当进一步理解的是，第二曲线930的部分总体上处于在对应地低于和高于下降点921的位置933处的第一频率1.8GHz与位置935处的第二频率2.2GHz之间的区域内，在所述部分中，传输系数较低。
另外，如对应地关于第二传输系数曲线图912、第三传输系统曲线图914和第四传输系数曲线图916中的每一个所示出的，对应地与史密斯圆图902、904和906相关联的电路300的其它实施例中的每一个实现了与第一传输系统曲线图910的传输系数类似的传输系数(即使不是完全相同)。也就是说，如由分别在第二传输系数曲线图912、第三传输系数曲线图914和第四传输系数曲线图916中所示出的对应的第一曲线922、924和926所分别指示的，通过与那些对应曲线图相对应的电路300的对应实施例中的每一个的传输系数S(2，1)(或增益)在小于2GHz到将近4GHz的范围内的频率下基本上为100％(在0dB处或附近具有高值)。而且，除了在对应下降点921处在频率2GHz下或接近其的频率之外，与对应于第二传输系数曲线图912、第三传输系数曲线图914和第四传输系数曲线图916的电路300的对应实施例相关联的、如分别由对应的第二曲线932、934、936所表示的传输系数S(1，1)或回波损耗较高。应当进一步理解的是，对应的第二曲线932、934和936的对应部分总体上处于在低于对应下降点921的对应位置933处的第一频率1.8GHz与高于对应下降点921的对应位置935处的第二频率2.2GHz之间的对应区域内，在所述对应部分中，对应传输系数S(1，1)较低。
另外参照图10，分别通过另外的史密斯圆图1000以及第一另外的曲线图1002和第二另外的曲线图1004提供了关于电路300的另外的示例实施例的另外的示例操作特性信息。这个示例具体地假定第一电感器306具有电感值0.49nH，并且第一电容器308具有电容值0.5pF。而且，如关于图7和图9已经描述的，在此示例实施例中，第二电感器310的电感值可以约等于第一电容器308的电容值与2π(f)2的乘积的倒数，并且第二电容器312的电容值可以约等于第一电感器306的电感值与2π(f)2的乘积的倒数。应当理解的是，通过假定电感器的Q为约40从而产生约0.4dB的带内损耗的刺激产生史密斯圆图1000和曲线图1002、1004中示出的操作特性/结果。
史密斯圆图1000以及曲线图1002和1004两者示出电路300在从0(或约100MHz)到约5Ghz的范围内的较大频率下操作的变化，其中2GHz是所关注的基频(或频带)(f0)。史密斯圆图1000示出电路300的阻抗如何在此范围内通过曲线1006变化。更具体地，史密斯圆图1000示出，在2GHz的基频下，电路300具有对应于第一位置1008的第一阻抗值，在此示例中所述第一阻抗值为46.314到j1.222。而且，史密斯圆图1000示出，电路300具有在那个基频下等于0.04/-160.932的传输系数S(2，2)。另外，史密斯圆图1000另外示出，在4GHz的二次谐波频率下，电路300具有对应于第二位置1010的第二阻抗值2.417到j0.282，并且传输系数S(2，2)等于0.908/-179.352。
对于曲线图1002和1004，这些示出电路300的实施例的示例传输系数性能，所述传输系数性能是史密斯圆图1000的主题。更具体地，曲线图1002包括传输曲线1012，所述传输曲线1012示出，在小于2GHz到将近4GHz的范围内的频率下、至少在1.8GHz位置1014与2.2GHz位置1016之间，通过电路300的传输水平(也就是说，传输系数S(2，1))基本上为100％(具有在0dB处或附近的高值)。另外，除了在如由曲线图1004中提供的第二曲线1018所示出的下降点1020处频率2GHz下或接近其的频率之外，跨如由曲线图1002和1004示出的0到5GHz频率范围的大部分，传输系数S(2，2)较高(例如，主要在0dB水平下)。传输系数S(2，2)下降尤其在对应于低于和高于下降点1020的2GHz频率的1.8Ghz频率和2.2GHz频率的位置1014与位置1016之间较强。
关于上文图2到图10所描述的经改进的混合PA电路可以在各种较大电路中实施和/或以各种方式实施和/或以各种角色操作，这取决于实施例。现在另外参照图11，应当理解的是，例如，经改进的混合PA电路中的两个(或更多个)如上文关于图2到图10所描述的那些电路中的任一个(例如，混合PA电路200)可以实施为封装装置内的Doherty功率放大器的主放大器或峰值放大器。在这种实施例中，另外例如两个不同的经改进混合PA电路可以分别提供两个平行放大路径，这两个平行放大路径独立地放大RF输入信号以产生单独的经放大RF输出信号。另外，尽管图11具体地涉及双路Doherty功率放大器，但是在其它实施例中，多于两个放大路径(例如，三个、四个或一些其它数量的路径)可以通过实施多于两个经改进的混合PA电路提供。而且，在一些实施例中，多个放大路径可以电耦合在一起作为多路放大器系统的一部分。
更具体地，图11是RF放大器装置1100的示例的顶视图，所述RF放大器装置1100包括具有主放大路径和峰值放大路径的Doherty功率放大器。RF放大器装置1100将可替代地在下文被称为“Doherty功率放大器模块”。根据示例实施例，在Doherty功率放大器模块1100中，主放大路径包括硅驱动器级IC管芯1110和GaN末级IC管芯1180，并且峰值放大路径还包括硅驱动器级IC管芯1111和GaN末级IC管芯1181。如下文进一步详细描述的，硅驱动器级IC管芯1110不仅用作对应于图2的初级装置202的初级装置，而且可以用作或提供包括如上文所描述的低通过滤器电路和高通过滤器电路的中间电路系统，如中间电路系统206。
Doherty功率放大器模块1100还包括呈多层PCB 1106形式的基板，所述基板包括至少一个介电层(例如，由FR-4、陶瓷或其它PCB介电材料形成的介电层)和两个或更多个导电层。在此示例实施例中，PCB1106的顶表面上的导电层为图案化导电层。由顶部图案化导电层的部分形成的各种导电特征(例如，导电焊盘和导电迹线)可以用作管芯1110、1111、1180、1181和其它离散部件的附接点，并且还可以在管芯1110、1111、1180、1181与其它离散部件之间提供电连接性。另一个导电层可以用作接地参考平面。在一些实施例中，一个或多个另外的图案化导电层可以在管芯1110、1111、1180、1181、离散部件与接地参考平面之间提供导电连接。
而且，在本实施例中，底部导电层用于提供外部可触及的导电着陆焊盘，其中用图11中的虚线框指示一些示例着陆焊盘1101、1109、1158、1159的位置。这些着陆焊盘(除其它项之外，未示出)使Doherty功率放大器模块1100能够表面安装到提供到RF系统的其它部分的电连接性的单独基板(未示出)中。虽然模板1100被描绘为接地栅格阵列(LGA)模块，但是模块1100可替代地可以被封装为引脚栅格阵列模块、QFN模块或另一种类型的封装体。此外，在一些实施例中，管芯1110、1111、1180、1181可以被容纳在一个或多个离散装置封装体中，所述离散装置封装体中的每一个包括导电凸缘，管芯连同耦合到包括Doherty放大器电路的其它部分的PCB上的导电迹线的输入和输出引线一起安装在所述导电凸缘上。
Doherty功率放大器模块1100包括功率分路器1102、包括彼此级联耦合的硅驱动器级IC管芯1110和GaN末级IC管芯1180的二级主放大器和包括彼此级联耦合的硅驱动器级IC管芯1111和GaN末级IC管芯1181的二级峰值放大器、以及各种相移和阻抗匹配元件和组合器。在PCB 1106的底表面处暴露的导电着陆焊盘1101用作模块1100的RF信号输入端。通过一个或多个导电结构(例如，过孔、迹线和/或引线键合)，着陆焊盘1101电耦合到功率分路器1102的输入。耦合到PCB 1106的安装表面的功率分路器1102可以包括一个或多个离散管芯和/或部件，尽管图11中示出为单个部件。功率分路器1102包括输入端和两个输出端。输入端通过一个或多个导电结构(例如，过孔、迹线和/或引线键合)电耦合到着陆焊盘1101以接收输入RF信号。功率分路器1102的输出端通过一个或多个导电结构(例如，过孔、迹线和/或引线键合)对应地电耦合到对应地主放大器和峰值放大器的输入端1120和1121。
功率分路器1102被配置成将通过着陆焊盘1101接收的输入RF信号的功率分成第一RF信号和第二RF信号，所述第一RF信号和所述第二RF信号在功率分路器1102的输出端处产生。此外，功率分路器1102可以包括一个或多个相移元件，所述一个或多个相移元件被配置成在输出端处提供的RF信号之间赋予约90度相位差。在功率分路器1102的输出处产生的第一RF信号和第二RF信号可以具有相等或不相等的功率。功率分路器的第一输出电耦合到主放大器路径(例如，电耦合到主放大器)，并且功率分路器的第二输出电耦合到峰值放大器路径(例如，电耦合到峰值放大器)。在所示出的实施例中，在第二功率分路器输出处产生的RF信号相对于在第一功率分路器输出处产生的RF信号延迟约90度。换言之，提供给峰值放大器路径的RF信号相对于提供给主放大器路径的RF信号延迟约90度。
由功率分路器1102产生的第一RF信号通过主放大器路径放大，所述主放大器路径包括硅驱动器级IC管芯1110、GaN末级IC管芯1180和相移元件1103。由功率分路器1102产生的第二RF信号通过峰值放大器路径放大，所述峰值放大器路径包括硅驱动器级IC管芯1111和GaN末级IC管芯1181。主放大器路径的硅驱动器级IC管芯1110和GaN末级IC管芯1180以级联布置在硅驱动器级IC管芯1110的输入端1120(对应于主放大器输入)与GaN末级IC管芯1180的输出端1192(对应于主放大器输出)之间电耦合在一起。
硅驱动器级IC管芯1110包括多个集成电路。在本示例实施例中，管芯1110的集成电路系统包括输入端1120、输出端1122、输入阻抗匹配电路1130、硅功率晶体管1140、级间阻抗匹配电路1150的集成部分、偏置电压控制电路1160、谐波控制电路1170的集成部分。输入阻抗匹配电路1130和级间阻抗匹配电路1150中的一个或两个可以被认为是对应于或涵盖如上文所描述的中间电路系统206，包括低通电路系统212和其高通电路系统214。尽管未详细示出，应当理解的是，硅驱动器级IC管芯1110内的各种电路和部件视情况彼此电耦合以实现对应于图2的初级装置202和中间电路系统206的布置。
功率分配器1102的第一输出通过各种导电迹线、电路系统和引线键合或其它类型的电连接电耦合到硅驱动器级IC管芯1110的输入端1120。着陆焊盘(或偏置地)1158通过另外的导电结构、引线键合(或其它类型的电连接)和端电耦合到GaN晶体管1182的相应偏置电压控制电路1160。虽然图11中未示出，但是另外的偏置地可以电耦合到硅晶体管栅极和漏极的偏置电压控制电路系统。
GaN末级IC管芯1180包括多个集成电路。在本示例实施例中，管芯1180的集成电路系统包括输入端1190、输出端1192和GaN功率晶体管1182。虽然未详细示出，应当理解的是，GaN末级IC管芯1180内的各种电路和部件视情况配置和电耦合在一起以实现对应于图2的末级装置204的布置，其中GaN功率晶体管1182具体地构成末级PA晶体管装置208的示例实施例。
硅驱动器级IC管芯1110的输出端1122通过引线键合阵列1174或另一种类型的电连接电耦合到GaN末级IC管芯1180的输入端1190。输入端1190电耦合到GaN功率晶体管1182的栅极。GaN功率晶体管1182的栅极也通过一个或多个引线键合1178或另一种类型的电连接电耦合到硅驱动器级IC管芯1110中的谐波控制电路1170的集成部分。
经放大第一RF信号在GaN末级IC管芯1180的输出端1192处产生。根据本实施例，输出端1192电耦合(例如，通过引线键合1179或另一种类型的电连接)到相移元件1103。而且，根据本实施例，相移元件1103具有靠近GaN末级IC管芯1180的输出端1192的第一端部和靠近GaN末级IC管芯1181的输出端1193的第二端部。例如，相移元件1103可以用在其第一端部与第二端部之间延伸的λ(lambda)/4(λ/4)传输线(例如，具有90度电长度的微带传输线)实施。随着信号从相移元件的第一端部行进到相移元件的第二端部，相移元件1103可以将约90度相对相移赋予经放大第一RF信号。
如上文所提及的，由功率分路器1102产生的第二RF信号通过峰值放大器路径放大，所述峰值放大器路径包括硅驱动器级IC管芯1111和GaN末级IC管芯1181。峰值放大器路径的硅驱动器级IC管芯1111和GaN末级IC管芯1181以级联布置在硅驱动器级IC管芯1111的输入端1121(对应于峰值放大器输入)与GaN末级IC管芯1181的输出端1193(对应于峰值放大器输出)之间电耦合在一起。硅驱动器级IC管芯1111包括多个集成电路。在本示例实施例中，管芯1111的集成电路系统包括输入端1121、输出端1123、输入阻抗匹配电路1131、硅功率晶体管1141、级间阻抗匹配电路1151的集成部分、偏置电压控制电路1161、谐波控制电路1171的集成部分。输入阻抗匹配电路1131和级间阻抗匹配电路1151中的一个或两个可以被认为是对应于如上文所描述的中间电路系统206，包括低通电路系统212和其高通电路系统214。尽管未详细示出，应当理解的是，硅驱动器级IC管芯1111内的各种电路和部件视情况可以被配置和电耦合到彼此以实现对应于图2的初级装置202和中间电路系统206的布置。
功率分配器1102的第二输出通过各种导电迹线、电路系统和引线键合或另一种类型的电连接电耦合到硅驱动器级IC管芯1111的输入端1121。着陆焊盘(或偏置地)1159通过另外的导电结构、引线键合(或另一种类型的电连接)和端电耦合到GaN晶体管1183的相应偏置电压控制电路1161。虽然图11中未示出，但是另外的着陆焊盘(或偏置地)可以电耦合到硅晶体管栅极和漏极的偏置电压控制电路系统。
GaN末级IC管芯1181包括多个集成电路。在实施例中，管芯1181的集成电路系统包括输入端1191、输出端1193和GaN功率晶体管1183。虽然未详细示出，应当理解的是，GaN末级IC管芯1181内的各种电路和部件视情况可以被配置和电耦合在一起以实现对应于图2的末级装置204的布置，其中GaN功率晶体管1183具体地构成末级PA晶体管装置208的示例实施例。
硅驱动器级IC管芯1111的输出端1123通过引线键合阵列1175或另一种类型的电连接电耦合到GaN末级IC管芯1181的输入端1191。输入端1191电耦合到GaN功率晶体管1183的栅极。GaN功率晶体管1183的栅极也通过一个或多个引线键合1177或另一种类型的电连接电耦合到硅驱动器级IC管芯1111中的谐波控制电路1171的集成部分。
通过级联耦合峰值放大器管芯1111、1181的信号路径在从RF输入端1121延伸到RF输出端1193的方向上，所述方向由箭头1113指示。另外，通过级联耦合主放大器管芯1110、1180的信号路径在从硅驱动器级IC管芯输入端1120延伸到GaN末级IC管芯输出端1192的方向上，所述方向由箭头1117指示，所述箭头1117被示出为垂直于箭头1113。因此，如可以在图11中看到的，通过级联耦合峰值放大器管芯1111、1181和级联耦合主放大器管芯1110、1180的信号路径在显著不同的方向上延伸，并且更具体地，信号路径在图11的实施例中是正交的。以另一种方式陈述，通过管芯1111、1181的RF信号路径与通过管芯1110、1180的RF信号路径正交。虽然管芯1110、1111、1180、1181可以被定位成相对靠近在一起，但是其正交朝向可以显著减少通过主放大器路径和峰值放大器路径承载和通过所述主放大器路径和所述峰值放大器路径放大的信号之间的耦合。
经放大第二RF信号通过RF输出端1193处的GaN末级IC管芯1181产生。根据本示例实施例，RF输出端1193电耦合(例如，通过引线键合1104或另一种类型的电连接)到相移元件1103的第二端部。相应地，由GaN末级IC管芯1180产生的经放大第一RF信号被传送到RF输出端1193，并且输出端1193用作经放大第一RF信号和经放大第二RF信号的相加节点1105。当单独赋予在第一RF信号和第二RF信号上的各种相移基本上相等时，经放大第一RF信号和经放大第二RF信号的相位基本上组合在相加节点1105处。
RF输出端1193(以及因此相加节点1105)电耦合(例如，通过引线键合1107或另一种类型的电连接)到输出网络1108，所述输出网络1108用于将恰当负载阻抗呈现给主放大器管芯1180和峰值放大器管芯1181中的每一个。另外，如所示出的，输出网络1108可以包括解耦电容器。虽然图11中未示出，但是输出网络1108还可以包括用于提供所期望的阻抗匹配的各种导电迹线、另外的离散部件和/或集成部件(例如，电容器、电感器和/或电阻器)。输出网络1108通过PCB 1106电耦合到暴露在PCB 1106的底表面处的导电着陆焊盘1109。着陆焊盘1109用作Doherty功率放大器模块1100的RF输出节点。
尽管有上述描述，但是应当理解的是，本公开不旨在将范围限于上文描述的实施例，而是旨在涵盖经改进的混合功率放大器电路或模块的各种另外的实施例以及包括或利用这种经改进混合功率放大器电路或模块的电路、模块、系统或装置。除了其它方面之外，虽然若干上述混合功率放大器电路或模块采用初级装置和末级装置(例如，硅晶体管装置和GaN晶体管装置)的组合，但是本公开旨在涵盖存在装置的多于两个级别的另外的实施例，包括例如存在全部(并联或串联)耦合到末级装置的多个初级装置的实施例。
另外，虽然在上文中采用术语初级装置和末级装置以指代在混合放大电路或模块中提供相继放大水平(并且可以通过不同类型的半导体材料形成)的相继放大装置，但是这些术语的使用是为了方便并且不旨在限制本公开的范围。例如，本公开还旨在涵盖混合放大电路或模块的实施例，在所述实施例中，对应的混合放大电路或模块的RF输入端与RF(经放大)输出端之间存在串联或连续的多于两个放大装置，并且其中第一装置是硅放大装置，第二装置是氮化镓(GaN)或其它III-V型材料放大装置，并且第三装置是由硅、GaN或其它III-V型或半导体材料制成的另一个放大装置。在这种实施例中，虽然鉴于那个术语在上文如何使用，第二(GaN)装置可能被认为是末级装置，考虑到第三装置的存在，第二装置还可以被认为是中间或下一级装置。
而且，应该理解的是，本公开不旨在涵盖混合放大电路或模块的操作的方法(例如，通过放大的方法)、或包括或采用这种混合放大电路或模块的电路、模块、系统或装置以及制造(或形成或组装)这种电路、模块、系统或装置中的任一个的方法。例如，本公开旨在涵盖放大方法，所述放大方法涉及向混合功率放大器电路或模块提供上述特征中的任一个并且然后使所述电路或模块执行多种操作步骤中的任一个。在一些这种实施例中，这种操作步骤可以包括：在初级放大装置处接收RF输入信号；通过所述初级放大装置放大所述RF输入信号以生成具有在基频下的第一分量和在谐波频率下的第二分量的经放大RF信号，所述谐波频率是所述基频的倍数。所述操作步骤还可以包括：通过所述中间电路系统修改所述经放大RF信号以便为所述末级放大装置提供修改后的经放大RF信号；以及进一步放大所述修改后的经放大RF信号以生成RF输出信号，其中所述经放大RF信号的所述修改包括使所述经放大RF信号的所述第二分量的相位偏移。
相应地，在本文所涵盖的至少一些实施例中，本公开涉及一种混合功率放大器电路，所述混合功率放大器电路包括初级放大装置、末级放大装置和至少间接地耦合所述初级放大装置和所述末级放大装置的中间电路系统。所述中间电路系统包括低通电路和高通电路，并且所述混合功率放大器电路被配置成在基频下放大第一信号分量。至少部分地由于所述中间电路系统，第二信号分量的相位在谐波频率下偏移，所述谐波频率是所述基频的倍数。
而且，在本文所涵盖的至少一些实施例中，本公开涉及一种混合功率放大器模块。所述混合功率放大器模块包括基板和第一管芯，所述第一管芯至少间接地支撑在所述基板上，并且初级放大电路至少部分地形成在所述第一管芯上。另外，所述混合功率放大器模块还包括第二管芯，所述第二管芯至少间接地支撑在所述基板上，并且末级放大电路至少部分地形成在所述第二管芯上。另外，所述混合功率放大器模块另外包括中间电路系统，所述中间电路系统至少间接地支撑在所述基板上，所述中间电路系统至少间接地耦合所述初级放大装置和所述末级放大装置。所述中间电路系统包括低通电路和高通电路，并且所述混合功率放大器电路被配置成在基频下放大第一信号分量。至少部分地由于所述中间电路系统，第二信号分量的相位在谐波频率下偏移，所述谐波频率是所述基频的倍数。
而且，在本文所涵盖的至少一些实施例中，本公开涉及一种提供放大的方法。所述方法包括提供混合功率放大器模块，所述混合功率放大器模块具有初级放大装置、末级放大装置和至少间接地耦合所述初级放大装置和所述末级放大装置的中间电路系统，其中所述中间电路系统包括低通电路和高通电路。另外，所述方法包括：在所述初级放大装置处接收RF输入信号；以及通过所述初级放大装置放大所述RF信号以生成具有在基频下的第一分量和在谐波频率下的第二分量的经放大RF信号，所述谐波频率是所述基频的倍数。另外，所述方法包括：通过所述中间电路系统修改所述经放大RF信号以便为所述末级放大装置提供修改后的经放大RF信号；以及进一步放大所述修改后的经放大RF信号以生成RF输出信号，其中所述经放大RF信号的所述修改包括使所述经放大RF信号的所述第二分量的相位偏移。另外，在至少一些这种实施例中，所述初级放大装置包括硅晶体管装置，所述末级放大装置包括氮化镓(GaN)晶体管装置，所述谐波频率是所述基频的两倍，所述硅晶体管装置和所述中间电路系统形成在硅管芯上，并且所述末级放大装置形成在GaN管芯上。
根据上述讨论应当理解的是，如本文所涵盖的包括但不限于上文所讨论的那些的经改进混合PA电路可以根据实施例提供多种优点中的任何一个或多个。在本文所涵盖的至少一些实施例中，经改进混合PA电路是可配置的以便被设置成向在操作的二次谐波频率(2f0)下的任何相位角提供接近1.0的|Г|，并且可以简化输入匹配网络的实施。因此，本文所涵盖的至少一些实施例使设定2f0的相位的更高灵活度成为可能。
另外，在至少一些实施例中，经改进混合PA电路可以在二次谐波频率(2f0)电路与在基频(f0)下的匹配电路之间提供抗干扰性。另外，在至少一些实施例中，由于f0电路，经改进混合PA电路可以在不在基频(f0)下添加任何(或任何实质)色散的情况下进行操作。另外，在至少一些实施例中，由于2f0终止，经改进混合PA电路可能对匹配的Q没有影响。另外，在至少一些实施例中，经改进混合PA电路可以提供优化二次谐波频率(2f0)相位的更多灵活性，而不影响在末级(例如，GaN)装置的输入端处呈现的基本阻抗。
虽然上文已结合特定设备描述了本发明的原理，但应清楚理解的是，这一描述仅通过举例的方式作出，并且不作为对本发明的范围的限制。确切地，本发明不旨在限于在此包含的实施例和图示说明，而是包括那些实施例(包括实施例的一部分)的修改形式以及不同实施例的要素的组合，如在以下权利要求的范围内所达到的。

Claims (10)

1.一种混合功率放大器电路，其特征在于，包括：
初级放大装置；
末级放大装置；以及
中间电路系统，其至少间接地耦合所述初级放大装置和所述末级放大装置，
其中所述中间电路系统包括低通电路和高通电路，
其中所述混合功率放大器电路被配置成在基频下放大第一信号分量，并且
其中至少部分地由于所述中间电路系统，第二信号分量的相位在谐波频率下偏移，所述谐波频率是所述基频的倍数。
2.根据权利要求1所述的混合功率放大器电路，其特征在于，所述初级放大装置为基于硅的晶体管装置。
3.根据权利要求2所述的混合功率放大器电路，其特征在于，所述基于硅的晶体管装置为LDMOS晶体管装置。
4.根据权利要求1所述的混合功率放大器电路，其特征在于，所述末级放大装置为III-V晶体管装置。
5.根据权利要求4所述的混合功率放大器电路，其特征在于，所述III-V晶体管装置为氮化镓(GaN)晶体管装置，并且
其中所述谐波频率是所述基频的两倍。
6.根据权利要求1所述的混合功率放大器电路，其特征在于，所述中间电路系统包括与所述初级装置的输出端至少间接地耦合的输入端口，并且还包括与所述末级装置的输入端至少间接地耦合的输出端口。
7.根据权利要求6所述的混合功率放大器电路，其特征在于，所述低通电路包括具有第一电感器和第一电容器的第一低通滤波器电路，其中所述高通电路包括具有第二电容器和第二电感器的第一高通滤波器电路。
8.根据权利要求7所述的混合功率放大器电路，其特征在于，所述第一电感器耦合到所述输入端口，其中所述第二电容器耦合到所述输出端口，并且其中所述第一电感器和所述第二电容器串联耦合在所述输入端口与所述输出端口之间。
9.一种混合功率放大器模块，其特征在于，包括：
基板；
第一管芯，其至少间接地支撑在所述基板上，并且初级放大电路至少部分地形成在所述第一管芯上；
第二管芯，其至少间接地支撑在所述基板上，并且末级放大电路至少部分地形成在所述第二管芯上；以及
中间电路系统，其至少间接地支撑在所述基板上，所述中间电路系统至少间接地耦合所述初级放大装置和所述末级放大装置，
其中所述中间电路系统包括低通电路和高通电路，
其中所述混合功率放大器电路被配置成在基频下放大第一信号分量，并且
其中至少部分地由于所述中间电路系统，第二信号分量的相位在谐波频率下偏移，所述谐波频率是所述基频的倍数。
10.一种提供放大的方法，其特征在于，所述方法包括：
提供混合功率放大器模块，所述混合功率放大器模块具有初级放大装置、末级放大装置和至少间接地耦合所述初级放大装置和所述末级放大装置的中间电路系统，其中所述中间电路系统包括低通电路和高通电路；
在所述初级放大装置处接收RF输入信号；
通过所述初级放大装置放大所述RF信号以生成具有在基频下的第一分量和在谐波频率下的第二分量的经放大RF信号，所述谐波频率是所述基频的倍数；
通过所述中间电路系统修改所述经放大RF信号，以便为所述末级放大装置提供修改后的经放大RF信号；以及
进一步放大所述修改后的经放大RF信号以生成RF输出信号，
其中所述经放大RF信号的所述修改包括使所述经放大RF信号的所述第二分量的相位偏移。
CN201910297815.3A 2018-04-13 2019-04-12 混合功率放大器电路或系统及其操作方法 Active CN110011628B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/952,889 US10530306B2 (en) 2018-04-13 2018-04-13 Hybrid power amplifier circuit or system with combination low-pass and high-pass interstage circuitry and method of operating same
US15/952,889 2018-04-13

Publications (2)

Publication Number Publication Date
CN110011628A true CN110011628A (zh) 2019-07-12
CN110011628B CN110011628B (zh) 2023-06-27

Family

ID=65903989

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910297815.3A Active CN110011628B (zh) 2018-04-13 2019-04-12 混合功率放大器电路或系统及其操作方法

Country Status (5)

Country Link
US (1) US10530306B2 (zh)
EP (1) EP3553948A1 (zh)
JP (1) JP6760668B2 (zh)
CN (1) CN110011628B (zh)
TW (1) TWI822757B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023206195A1 (zh) * 2022-04-28 2023-11-02 苏州华太电子技术股份有限公司 用于信号放大的封装结构及信号放大器

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111801842B (zh) * 2018-03-07 2022-03-22 住友电工光电子器件创新株式会社 半导体装置
US11533028B2 (en) * 2018-04-17 2022-12-20 Telefonaktiebolaget Lm Ericsson (Publ) Radio frequency power amplifier with harmonic control circuit as well as method for manufacturing the same
WO2021084291A1 (en) * 2019-10-29 2021-05-06 Macom Technology Solutions Holdings, Inc. Efficiency improvements for multi-stage power amplifiers
TW202141805A (zh) * 2020-04-17 2021-11-01 瑞典商斯莫勒科技公司 具有分層堆疊的金屬-絕緣體-金屬(mim)能量儲存裝置及製造方法
JP7154461B2 (ja) * 2020-06-08 2022-10-17 三菱電機株式会社 増幅回路
CN111613863A (zh) * 2020-06-23 2020-09-01 中国电子科技集团公司第九研究所 带状线谐振器结构及由谐振器结构组成的磁调谐陷波器
CN116192068A (zh) * 2021-11-29 2023-05-30 青岛海尔电冰箱有限公司 功率放大器及具有该功率放大器的加热装置

Citations (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5379294A (en) * 1990-03-30 1995-01-03 Oki Electric Industry Co., Ltd. Multipurpose analog front-end circuit
CN1346538A (zh) * 2000-02-08 2002-04-24 三菱电机株式会社 多级放大器
JP2005101893A (ja) * 2003-09-25 2005-04-14 Ube Ind Ltd 電力増幅器モジュール
US7202734B1 (en) * 1999-07-06 2007-04-10 Frederick Herbert Raab Electronically tuned power amplifier
US20070146077A1 (en) * 2005-12-22 2007-06-28 Shingo Matsuda Radio frequency power amplifier
US20070252651A1 (en) * 2006-04-28 2007-11-01 Huai Gao Power Amplifier With A Output Matching Network
TW200835042A (en) * 2006-12-08 2008-08-16 Renesas Tech Corp Electronic device and RF module
CN101507113A (zh) * 2006-08-21 2009-08-12 贺利实公司 使用高通和低通滤波器区段的宽带阻抗匹配电路
US20100033241A1 (en) * 2006-11-30 2010-02-11 Mitsubishi Electric Corporation High frequency amplifier
JP2012186735A (ja) * 2011-03-07 2012-09-27 Mitsubishi Electric Corp 多段増幅器
CN104467775A (zh) * 2013-09-20 2015-03-25 富士通株式会社 共源共栅晶体管和控制共源共栅晶体管的方法
US20150216035A1 (en) * 2013-03-27 2015-07-30 Panasonic Intellectual Property Management Co., Ltd. Semiconductor device
CN105281689A (zh) * 2014-05-28 2016-01-27 安华高科技通用Ip(新加坡)公司 包括异质结双极晶体管(hbt)及互补金属氧化物半导体(cmos)装置的混合功率放大器
CN106537769A (zh) * 2014-05-13 2017-03-22 天工方案公司 与线性和高效宽带功率放大器有关的系统和方法
CN107508558A (zh) * 2016-06-14 2017-12-22 株式会社村田制作所 功率放大电路

Family Cites Families (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE69921475T2 (de) * 1999-03-11 2006-02-02 Mitsubishi Denki K.K. Funkendgerät
CN1311625C (zh) * 2001-02-22 2007-04-18 新泻精密株式会社 Fet频带放大器
US6864742B2 (en) 2001-06-08 2005-03-08 Northrop Grumman Corporation Application of the doherty amplifier as a predistortion circuit for linearizing microwave amplifiers
DE10131676A1 (de) * 2001-06-29 2003-01-16 Infineon Technologies Ag Empfängeranordnung mit Wechselstrom-Kopplung
JP3805258B2 (ja) * 2002-01-29 2006-08-02 松下電器産業株式会社 ダイレクトコンバージョン受信機
DE10219362B4 (de) * 2002-04-30 2009-12-31 Advanced Micro Devices, Inc., Sunnyvale Automatische Verstärkungssteuerung für einen Direktumsetzer und Verfahren zum Steuern der Verstärkung eines Basisbandsignals in einem derartigen Empfänger
US20040224649A1 (en) * 2003-02-05 2004-11-11 Khosro Shamsaifar Electronically tunable power amplifier tuner
WO2005112282A1 (ja) * 2004-05-14 2005-11-24 Nec Corporation 信号処理装置
US7193473B2 (en) 2005-03-24 2007-03-20 Cree, Inc. High power Doherty amplifier using multi-stage modules
US7362170B2 (en) 2005-12-01 2008-04-22 Andrew Corporation High gain, high efficiency power amplifier
US8017978B2 (en) 2006-03-10 2011-09-13 International Rectifier Corporation Hybrid semiconductor device
US20080122542A1 (en) 2006-11-27 2008-05-29 Gregory Bowles Enhanced amplifier with auxiliary path bias modulation
CN102185563B (zh) 2011-04-29 2016-03-02 中兴通讯股份有限公司 一种Doherty功放装置
CN102761310B (zh) 2011-04-29 2015-06-10 中兴通讯股份有限公司 一种多合体功率放大器及其实现方法
US8515366B2 (en) * 2011-07-07 2013-08-20 Provigent Ltd. Accurate transmit power measurement
EP2618481A1 (en) 2012-01-19 2013-07-24 Nxp B.V. Power amplifier circuit and control method
US8803615B2 (en) 2012-01-23 2014-08-12 Qualcomm Incorporated Impedance matching circuit with tunable notch filters for power amplifier
WO2013188712A1 (en) 2012-06-14 2013-12-19 Skyworks Solutions, Inc. Power amplifier modules including related systems, devices, and methods
US9602063B2 (en) 2013-03-12 2017-03-21 Peregrine Semiconductor Corporation Variable impedance match and variable harmonic terminations for different modes and frequency bands
CA2852383C (en) * 2013-04-04 2015-07-28 Charles William Tremlett Nicholls Electronically tunable filter
US8952758B2 (en) 2013-04-23 2015-02-10 Freescale Semiconductor, Inc. Amplifier using nonlinear drivers
CN104980114B (zh) * 2014-04-10 2020-09-15 香港城市大学 用于通信系统的功率放大器电路
US9438184B2 (en) 2014-06-27 2016-09-06 Freescale Semiconductor, Inc. Integrated passive device assemblies for RF amplifiers, and methods of manufacture thereof
US9531328B2 (en) 2014-12-16 2016-12-27 Nxp Usa, Inc. Amplifiers with a short phase path, packaged RF devices for use therein, and methods of manufacture thereof
US9614517B2 (en) 2015-07-10 2017-04-04 Texas Instruments Incorporated Adaptive slew rate control for switching power devices
US10084448B2 (en) 2016-06-08 2018-09-25 Eridan Communications, Inc. Driver interface methods and apparatus for switch-mode power converters, switch-mode power amplifiers, and other switch-based circuits
US10033337B2 (en) * 2016-08-09 2018-07-24 Qualcomm Incorporated Multi-stage bandpass low-noise amplifier
JP6834093B2 (ja) * 2016-10-04 2021-02-24 サムソン エレクトロ−メカニックス カンパニーリミテッド． 高周波電力増幅器及び無線通信装置

Patent Citations (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5379294A (en) * 1990-03-30 1995-01-03 Oki Electric Industry Co., Ltd. Multipurpose analog front-end circuit
US7202734B1 (en) * 1999-07-06 2007-04-10 Frederick Herbert Raab Electronically tuned power amplifier
CN1346538A (zh) * 2000-02-08 2002-04-24 三菱电机株式会社 多级放大器
US6812794B1 (en) * 2000-02-08 2004-11-02 Mitsubishi Denki Kabushiki Kaisha Multistage amplifier
JP2005101893A (ja) * 2003-09-25 2005-04-14 Ube Ind Ltd 電力増幅器モジュール
US20070146077A1 (en) * 2005-12-22 2007-06-28 Shingo Matsuda Radio frequency power amplifier
US20070252651A1 (en) * 2006-04-28 2007-11-01 Huai Gao Power Amplifier With A Output Matching Network
CN101507113A (zh) * 2006-08-21 2009-08-12 贺利实公司 使用高通和低通滤波器区段的宽带阻抗匹配电路
US20100033241A1 (en) * 2006-11-30 2010-02-11 Mitsubishi Electric Corporation High frequency amplifier
TW200835042A (en) * 2006-12-08 2008-08-16 Renesas Tech Corp Electronic device and RF module
JP2012186735A (ja) * 2011-03-07 2012-09-27 Mitsubishi Electric Corp 多段増幅器
US20150216035A1 (en) * 2013-03-27 2015-07-30 Panasonic Intellectual Property Management Co., Ltd. Semiconductor device
CN104467775A (zh) * 2013-09-20 2015-03-25 富士通株式会社 共源共栅晶体管和控制共源共栅晶体管的方法
CN106537769A (zh) * 2014-05-13 2017-03-22 天工方案公司 与线性和高效宽带功率放大器有关的系统和方法
CN105281689A (zh) * 2014-05-28 2016-01-27 安华高科技通用Ip(新加坡)公司 包括异质结双极晶体管(hbt)及互补金属氧化物半导体(cmos)装置的混合功率放大器
CN107508558A (zh) * 2016-06-14 2017-12-22 株式会社村田制作所 功率放大电路

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023206195A1 (zh) * 2022-04-28 2023-11-02 苏州华太电子技术股份有限公司 用于信号放大的封装结构及信号放大器

Also Published As

Publication number Publication date
CN110011628B (zh) 2023-06-27
TW202005267A (zh) 2020-01-16
US10530306B2 (en) 2020-01-07
EP3553948A1 (en) 2019-10-16
JP6760668B2 (ja) 2020-09-23
US20190319587A1 (en) 2019-10-17
JP2019186926A (ja) 2019-10-24
TWI822757B (zh) 2023-11-21

Similar Documents

Publication Publication Date Title
CN110011628A (zh) 混合功率放大器电路或系统及其操作方法
US11277100B2 (en) Multiple-stage power amplifiers implemented with multiple semiconductor technologies
US10742178B2 (en) Broadband power transistor devices and amplifiers and methods of manufacture thereof
CN102480272B (zh) 射频放大器
US10250197B1 (en) Multiple-stage power amplifiers implemented with multiple semiconductor technologies
US11463055B2 (en) Amplifiers and manufacture method thereof
US10742174B2 (en) Broadband power transistor devices and amplifiers with input-side harmonic termination circuits and methods of manufacture
CN106533374A (zh) 一种多频gsm射频功率放大器
EP3817224B1 (en) Rf amplifiers with input-side fractional harmonic resonator circuits
CN109714011A (zh) 一种应用在第五代移动通信28GHz的GaAs射频功率放大器
US11705872B2 (en) Broadband power transistor devices and amplifiers with output T-match and harmonic termination circuits and methods of manufacture thereof
CN107644852A (zh) 用于rf功率放大器封装件的集成无源器件
EP4113831A1 (en) Multiple-stage doherty power amplifiers implemented with multiple semiconductor technologies
US20230079916A1 (en) T-match topology with baseband termination
Somesanu et al. A highly compact, 16.8 dBm Pgat Ka-band power amplifier in 250 nm SiGe: C BiCMOS
CN218734210U (zh) 一种氮化镓宽带有源输入匹配网络
US12003220B2 (en) Hybrid RF integrated circuit device
CN115603675A (zh) 一种氮化镓宽带有源输入匹配网络
CN117424564A (zh) 基于电容自谐振特性进行谐波阻抗匹配的毫米波功放芯片
Bar et al. Full-duplex receiver and PA integration with BAW devices

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant