TW202141805A - 具有分層堆疊的金屬-絕緣體-金屬(mim)能量儲存裝置及製造方法 - Google Patents

具有分層堆疊的金屬-絕緣體-金屬(mim)能量儲存裝置及製造方法 Download PDF

Info

Publication number
TW202141805A
TW202141805A TW110112140A TW110112140A TW202141805A TW 202141805 A TW202141805 A TW 202141805A TW 110112140 A TW110112140 A TW 110112140A TW 110112140 A TW110112140 A TW 110112140A TW 202141805 A TW202141805 A TW 202141805A
Authority
TW
Taiwan
Prior art keywords
mim
layer
energy storage
storage device
conductive
Prior art date
Application number
TW110112140A
Other languages
English (en)
Inventor
Ｍ 沙斐克 卡拜耳
安德斯 傑漢森
卡爾 倫達爾
薩黎曼 穆罕默德 阿米恩
維克多 馬克納斯
文森 德斯馬瑞斯
奧拉 帝伏曼
理查 安德森
瑪麗亞 比隆德
Original Assignee
瑞典商斯莫勒科技公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 瑞典商斯莫勒科技公司 filed Critical 瑞典商斯莫勒科技公司
Publication of TW202141805A publication Critical patent/TW202141805A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G9/00—Electrolytic capacitors, rectifiers, detectors, switching devices, light-sensitive or temperature-sensitive devices; Processes of their manufacture
    • H01G9/004—Details
    • H01G9/04—Electrodes or formation of dielectric layers thereon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/005—Electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/33—Thin- or thick-film capacitors 
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G9/00—Electrolytic capacitors, rectifiers, detectors, switching devices, light-sensitive or temperature-sensitive devices; Processes of their manufacture
    • H01G9/004—Details
    • H01G9/07—Dielectric layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G9/00—Electrolytic capacitors, rectifiers, detectors, switching devices, light-sensitive or temperature-sensitive devices; Processes of their manufacture
    • H01G9/15—Solid electrolytic capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
    • H01L23/5223—Capacitor integral with wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
    • H01L28/91—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions made by depositing layers, e.g. by depositing alternating conductive and insulating layers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0665—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure
    • H01L29/0669—Nanowires or nanotubes
    • H01L29/0676—Nanowires or nanotubes oriented perpendicular or at an angle to a substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10015—Non-printed capacitor

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Nanotechnology (AREA)
  • Chemical & Material Sciences (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Materials Engineering (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Ceramic Capacitors (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)

Abstract

本發明提供一種MIM能量儲存裝置，其包含：一底部電極；複數個導電豎直奈米結構；一底部導電控制層，其保形地塗佈該複數個導電豎直奈米結構中之每一奈米結構；及導電控制層與電極層交替的一分層堆疊，其保形地塗佈該底部導電控制層，該分層堆疊至少包括在該分層堆疊之一底部處的一第一奇數電極層、在該第一奇數電極層正上方之一第一奇數導電控制層及在該第一奇數導電控制層正上方之一第一偶數電極層。該分層堆疊中之每一偶數電極層導電連接至該底部電極；且該分層堆疊中之每一奇數電極層導電連接至該分層堆疊中之任何其他奇數電極層。

Description

具有分層堆疊的金屬-絕緣體-金屬(MIM)能量儲存裝置及製造方法
本發明係關於金屬-絕緣體-金屬（metal-insulator-metal；MIM）靜電及/或電化學能量儲存裝置，包括電容器及電池，且係關於製造此類金屬-絕緣體-金屬（MIM）能量儲存裝置之方法。
電子裝置之小型化數十年來已經成為了趨勢，此使得吾人能夠見證具有許多功能性之不同種類之機件。在很大程度上，此進展係藉由使用於邏輯應用之電晶體、電阻器及電容器小型化且將其整合至矽上而實現。相比之下，電路板層級處之被動組件（電阻器、電容器及電感器）僅在大小及密度方面實現了漸進式進步。因此，被動組件佔據電子系統之愈來愈大的面積及質量分率，且成為以較低系統成本進一步使許多電子系統小型化之主要障礙。當前智慧型手機典型地使用多於1000個離散電容器組件。電動汽車之電路板可利用大約10000個此類離散電容器組件且趨勢為利用更多。對此等大量電容器之需要主要由以下需求來驅動：解決關於經由封裝方案（PCB/SLP/SoC/SiP）將功率自能量源（電池/電源電）驅動一直至功能性矽晶片/晶粒及晶片上積體電路之功率管理系統的問題。在此類機件之整合之不同階段均存在待解決之不同功率管理問題。
矽電路之小型化使吾人能夠達成每單位面積之更多功能。此類成就有一定代價且使晶粒之功率管理系統達到極端。現今之矽晶片受到由來自電晶體之漏電流、互連柵格中之高頻反射、沿著電力柵格之寄生開關雜訊等誘發的功率雜訊的嚴重影響。此類功率雜訊可引起電路之電壓波動及阻抗失配且可導致閘延遲及邏輯誤差、抖動等且可為災難性的。如何解決此類晶片上功率管理解決方案為一個廣闊的研究領域。解決此類問題之一種方式為使用與電路整合之金屬絕緣體金屬（MIM）解耦電容器。然而，解決晶粒內部之問題的此類整合方案受到將解耦電容器整合於晶粒表面上之閒置空間（晶粒上可用之昂貴的實際面積空間）限制。據報導，閒置空間正在減少，且在現今之一代每個晶粒中，僅為晶片上解耦電容器分配約10%。
因此，需要增加規定2D區域內之此類解耦電容器之電容密度。在A . M .Saleem等人之「Integrated on-chip solid state capacitor based on vertically aligned carbon nanofibers, grown using a CMOS temperature compatible process」（固態電子學，第139卷，第75期（2018年1月））中及在EP2074641中提議及展現了一些解決方案。先前技術已展示相對於傳統MIM電容器之電容值的改善。然而，所展現裝置易於受到來自存在於接觸點上之場氧化物或來自在裝置區域外部隨機生長之奈米結構的寄生電容的影響，從而使無意且不受控制的寄生效應（電容性/電阻性/電感性）存在於裝置中，此可能對電路實施方式造成有害影響。預期需要大量設計及處理改善步驟（例如，CMP平坦化處理、場氧化物移除等）來使此類裝置擺脫寄生效應，此本質上減少了此類技術概念對實際實施方式之益處。
自另一視角（PCB/SLP板層級），在大多數狀況下提供電力之電源供應軌條（例如，±2.5 V、±12 V或3.3 V等）典型地由線性電源或開關模式電源技術產生。儘管該等軌條在饋接至電子電路之電力柵格之前具有整流及濾波或調節階段兩者，但其仍可具有漣波電壓雜訊。因此，在機板上典型地發現大量電容器，且電容器之數量及值隨著IC之開關頻率上升而變得更高。此外，隨著IC之電源供應要求正朝向較低操作電壓進展，電源供應要求及雜訊容限變得愈來愈嚴格。另外，隨著如不同IC/異質整合之SoC/SiP、FOWLP/FIWLP/Chiplet晶圓級封裝之系統級封裝的進步，功率管理正變為主要問題。由於不良電源供應調節、PCB電源互連件之長度/形狀、導線寄生效應、IC之開關頻率及EMI效應等，電壓位準中可出現雜訊。對於此類複雜整合式封裝，需要較接近於不同IC之電容器以達成較佳效能。
用以製造此類離散組件之現今的工業標準MLCC/TSC/LICC電容器技術面臨挑戰：滿足對低於100 μm且較佳低於20 μm之較低高度（Z高度）的日益增長之需求。此需求係由於以下事實：由於凸塊互連件高度及間距/間隔之減小，整合於封裝SoC/SiP封裝中之IC需要低於70 μm之電容器高度，以容納於SoC/SiP封裝解決方案之間。
為了避開此問題，US20170012029展現在晶粒之背側處容納MIM電容器組態的具體實例。然而，此方案需要為CMOS相容的且必須在待組裝之每個晶粒上進行。由於此類MIM結構在不同技術節點中之適應複雜度及與此實施方式相關聯之成本，此可能會引起對此類技術概念之限制。此基本上可能會實質上增加每一晶粒之成本且可消除封裝級處所需的每一功能之成本效益。
MLCC為全球使用之最主要類型之離散電容器組件。每年在任何給定系統/機件中會使用數以萬億的此類離散組件。在此等組件之小型化方面已取得一定進展且商業上可發現之最薄組件由太陽誘電公司（Taiyo Yuden）要求為110 μm。三星（Samsung）機電系統已引入LICC之概念以甚至進一步減小厚度且達到較低有效串聯電感（Effective Series Inductance；ESL）。爾必達（Ipdia）（目前為Murata之部分）已引入TSC離散電容器組件，其薄至80 μm，且電容值超過900 nF/mm2 。然而，由於所涉及材料（原始金屬/介電粒子）、處理方案（燒結/矽蝕刻）以及原材料及處理成本，MLCC、LICC及TSC很難在Z維度（高度）上進一步下降。MLCC製程需要徹底理解對電容器製造中使用之包括銅、鎳、銀、金、鉭、鈦酸鋇、氧化鋁等之原材料的限制。亦已知，陶瓷2類MLCC在溫度變化、所施加電壓下會受到負面影響，且隨時間（老化）導致電容值顯著降級到低於供應商最初規定的電容值。此降低可不利地影響與系統（例如，電動汽車）之安全性相關的任何子系統。
基於彼等既定技術之此等組件的進一步小型化因此可能不如之前一樣具有成本競爭力。尤其具有挑戰的係滿足在2D空間及3D空間兩者中均足夠小的需求使得離散電容器組件可裝配於覆晶凸塊互連件之間而不損害成本。
離散電容器組件需要以萬億計地生產以滿足工業需求，且CMOS相容技術僅為成本過高的，無法用於生產關於MLCC或LICC或TSC之離散組件。
因此，顯而易見，在整合式電容器與需要創新解決方案之離散電容器組件之間存在較大差距。上述情況適用於其他類型之能量儲存裝置。
根據本發明之第一態樣，因此提供一種金屬-絕緣體-金屬（MIM）能量儲存裝置，其包含：複數個導電豎直奈米結構，其各自從奈米結構之第一末端延伸至奈米結構之第二末端；底部導電控制層，其保形地塗佈複數個導電豎直奈米結構中之每一奈米結構；及包含交替之導電控制層與電極層的分層堆疊，其保形地塗佈底部導電控制層，該分層堆疊至少包括：在該分層堆疊之底部處的第一奇數電極層、在第一奇數電極層正上方之第一奇數導電控制層及在第一奇數導電控制層正上方之第一偶數電極層，其中：該分層堆疊中之每一偶數電極層導電連接至奈米結構；且該分層堆疊中之每一奇數電極層導電連接至該分層堆疊中之任何其他奇數電極層。
該MIM能量儲存裝置可包含底部電極，且複數個導電豎直奈米結構中之每一奈米結構的第一末端可與底部電極導電接觸。該分層堆疊中之每一偶數電極層可接著導電連接至底部電極。
「豎直」奈米結構應理解為垂直於底部電極所配置之奈米結構。
在本申請案之上下文中，術語「保形地塗佈」應理解為意謂將材料層沈積於表面上，如此使得材料層之厚度變得實質上相同，而無關於表面之定向。用於實現此類所謂的保形層或膜的各種沈積方法對於所屬技術領域中具有通常知識者為熟知的。可能合適的沈積方法之顯著實例為各種氣相沈積方法，諸如CVD、ALD及PVD。
導電奈米結構可由導電材料形成，或其可由電絕緣材料形成且較佳保形地塗佈有導電材料，諸如金屬。在後一狀況下，奈米結構之第一末端可藉助於奈米結構之第一末端處的導電材料與底部電極導電接觸。替代地，覆蓋非導電奈米結構之導電材料可充當MIM能量儲存裝置之底部電極。
底部導電控制層可至少保形地塗佈每一奈米結構，且可因此另外保形地塗佈在奈米結構之間的底部電極之部分。
分層堆疊可有利地包含複數個保形塗佈層。舉例而言，分層堆疊中之所有層可為保形塗佈層。然而，在具體實例中，分層堆疊中之最頂部電極層可能並非保形塗佈層。
本發明係基於以下認識：以奈米結構為基礎之MIM能量儲存裝置的每單位表面積之能量儲存容量可藉由下述來顯著地增加：在底部保形導電控制層之頂部上設置具有電極層與導電控制層交替的分層堆疊及將裝置中之電極層選擇性地互連以達成並聯耦接之能量儲存電路。此方法可提供顯著增加之能量儲存容量。
根據各種具體實例，MIM能量儲存裝置可進一步包含平行於底部電極之頂部電極；且分層堆疊中之最頂部奇數電極層可導電連接至頂部電極。頂部電極可包括實質上平坦的頂部電極表面，而頂部電極之底部可為平坦的或結構化的，此取決於MIM能量儲存裝置之組態。
對於各種應用，此可為並聯耦接之能量儲存電路提供外部連接之有利且便利的方式。在具體實例中，可能需要較少製程步驟及/或可使用較粗略導體圖案，此可提供改善之生產良率，且因此亦提供較低生產成本。
有利地，分層堆疊中之最頂部奇數電極層可在複數個連接位置處導電連接至頂部電極，該複數個連接位置各自沿著穿過複數個導電豎直奈米結構中之奈米結構中之各別者的第一末端及第二末端之直線。此組態提供相對簡單且可靠的連接組態，其亦為緊密的。
導電奈米結構可有利地為碳奈米纖維（carbon nanofiber；CNF）。替代地，導電奈米結構可為碳奈米管（carbon nanotube；CNT）或碳化物衍生之碳奈米結構或石墨烯壁。此外，在具體實例中，奈米結構可為例如由銅、鋁、銀、矽化物製成之奈米線，或具有導電性質之其他類型之奈米線。
然而，CNF之使用可尤其有利於根據本發明之具體實例的能量儲存裝置。CNT已知能夠提供比CNF高的導電性。然而，用以形成導電CNT之製程亦傾向於導致形成一定比例之半導電CNT，且此比例可能為未知的或可精確控制的。另一方面，CNF具有金屬（電）性質，其提供改善之再現性。此外，可使CNF之表面積顯著大於具有相同總體尺寸（直徑及高度）之CNT的表面積，此提供更多電荷累積位點，且藉此提供更高的電荷載運能力，此又針對MIM能量儲存裝置中之相同數目及總體尺寸之奈米結構提供更高的能量儲存能力。
在具體實例中，碳奈米纖維可至少部分地由非晶碳形成。此導致每表面積更高數目個碳原子數，從而產生更多電荷累積位點，此又針對MIM能量儲存裝置中之相同數目及總體尺寸之奈米結構提供更高的能量儲存能力。
在具體實例中，碳奈米纖維可為分支碳奈米纖維。此可導致可接取表面積之進一步增加，從而產生更多電荷累積位點，此又針對MIM能量儲存裝置中之相同數目及總體尺寸之奈米結構提供更高的電荷儲存能力。
此外，根據具體實例，複數個CNF中之每一CNF可具有波紋（corrugated）表面結構，此亦增加電荷累積位點之數目（每個CNF）。
為了充分受益於使用具有波紋表面結構或分支奈米纖維結構之CNF，將底部導電控制層及分層堆疊中之不同層（可能排除最頂部奇數電極層）中的每一者沈積為能夠再現CNF之極精細波紋的極薄保形膜可為尤其有利的。
根據各種具體實例，導電豎直奈米結構可為生長的奈米結構。使用生長的奈米結構允許對奈米結構之性質進行廣泛的定製。舉例而言，生長條件可經選擇以達成給出每一奈米結構之大表面積的形態，此又可增加MIM能量儲存裝置之能量儲存能力。
根據具體實例，MIM能量儲存裝置可提供靜電或電化學能量或其組合之儲存。
根據具體實例，一或多種導電控制材料可為固體介電質，且MIM能量儲存裝置可為奈米結構多層電容器裝置。
根據其他具體實例，一或多種導電控制材料可為電解質，且MIM能量儲存裝置可為奈米結構多層電池組裝置。
「固體介電質」應理解為在室溫下呈固態之介電材料。因此，此措辭排除了在室溫下為液體之任何材料。
「固體電解質」應理解為在室溫下呈固態或溶膠-凝膠狀態之電解質材料。
固體介電質可有利地為所謂的高k介電質。高k介電質材料之實例包括例如HfOx、TiOx、TaOx或其他熟知的高k介電質。替代地，介電質可以聚合物為基礎，例如聚丙烯、聚苯乙烯、聚(對二甲苯)、聚對二甲苯基等。亦可使用其他熟知的介電材料，諸如Al2 Ox 、SiOx或SiNx等。本發明涵蓋在需要時使用至少一個介電材料層。亦設想多於一種介電材料或多層不同的介電層來控制有效介電性質或電場性質。
在奈米結構電化學儲存裝置或電池中，導電控制材料主要涉及離子以作為存在於導電控制材料中之能量儲存機制之部分，諸如藉由提供能量儲存，該能量儲存係藉由允許經由導電控制材料輸送離子來進行。合適的電解質可為固體或半固體電解質，且可為固體晶體、陶瓷、石榴石或聚合物或凝膠之所選形式以充當電解質，例如鈦酸鍶、氧化釔穩定氧化鋯、PMMA、KOH、氮氧化鋰磷、以Li為基礎之複合物等。電解質層可包括聚合物電解質。聚合物電解質可包括聚合物基質、添加劑及鹽。
導電控制電解質材料可使用CVD、熱製程、旋塗或噴塗或工業中所使用之任何其他合適方法來沈積。
根據本發明之具體實例，導電控制材料可包含呈分層組態之固體介電質及電解質。在此類具體實例中，MIM能量儲存裝置可被視為在電容器類型（靜電）能量儲存裝置與電池類型（電化學）能量儲存裝置之間的混合式能量儲存裝置。此組態可提供比純電容器裝置還高的能量密度及功率密度，及比純電池裝置還快的充電。
本發明涵蓋使用任何基板，例如Si、玻璃、SiC、不鏽鋼、例如Al/Cu/Ag等箔片之金屬箔或用於工業中之任何其他合適的基板。該基板可呈現實質上扁平的表面或可為非扁平的。
本發明涵蓋按照能量儲存組件之設計及效能需要而使用任何金屬或金屬合金或摻雜矽或金屬氧化物，例如LiCoO2等。舉例而言，金屬層可包括過渡金屬氧化物、鋰與過渡金屬之複合氧化物、或其混合物。過渡金屬氧化物可包括氧化鋰鈷、氧化鋰錳或氧化釩。金屬接觸層可包括選自由以下各者組成的群組之一者：Li、氮氧化矽錫、Cu及其組合。
本發明亦涵蓋將基板用作底部電極或包括於底部電極中。本發明係基於以下認識：具成本效益且極緊密（特定而言，薄）的離散金屬-絕緣體-金屬（MIM）能量儲存組件可使用包含豎直生長之複數個導電奈米結構的MIM配置來實現。經由本發明之具體實例，可實現輪廓高度低於100 μm之被動能量儲存組件，且其可為當前現有MLCC/TSC組件之競爭性替代例。減小之組件高度可允許對電路板上之可用空間的更高效利用。舉例而言，根據本發明之具體實例的極薄離散MIM電容器或電池組件可配置於積體電路（integrated circuit；IC）封裝之底側上，此提供較緊密的電路佈局以及在IC與電容器之間的較短導體距離。至少此等情況中之後一情況提供減小之寄生電容及電感，此又提供IC之改善效能。
然而，本發明並不排除在輪廓高度不受約束時製造具有100 μm輪廓高度（其可適合用於其他工業應用中）之較厚組件的可能性。
本發明之具體實例可滿足以下要求：（a）每單位面積/體積之極高靜電或電化學電容值；（b）在2D及Z方向上之低輪廓；（c）表面安裝相容且適合於2D、2.5D及3D封裝/組裝/嵌入技術；（d）易於設計外觀尺寸；（e）抵抗溫度及所施加電壓之穩定且穩固的效能；（f）每平方之低等效串聯電感（equivalent series inductance；ESL）；（g）在無電容降級情況下之較長壽命或經增強生命週期；及（h）具成本效益。
根據本發明之各種具體實例，分層堆疊中之最頂部電極層可完全填充複數個導電奈米結構中之在鄰近奈米結構之間的空間，自第一末端朝向第二末端至少填充奈米結構之在第一末端與第二末端之間的一半。此組態可增加MIM能量儲存裝置之穩固性及可靠性，此又提供更穩固且可靠的能量儲存裝置。特定而言，MIM能量儲存裝置中之奈米結構的機械穩定性可增加。此外，可減小在奈米結構之間出現空隙之可能性，此對於能量儲存組件之可靠性且尤其就溫度循環等而言可為有益的。
在具體實例中，分層堆疊中之最頂部電極層可完全填充複數個導電奈米結構中之在鄰近奈米結構之間的空間，一直填充至奈米結構之第二末端，此甚至可進一步改善能量儲存裝置之穩固性及可靠性。
此外，根據本發明之第一態樣之具體實例的MIM能量儲存裝置可有利地包括於電子裝置中，該電子裝置進一步包含印刷電路板（printed circuit board；PCB）；及PCB上之積體電路（IC）。離散MIM能量儲存裝置可經由PCB上之導體圖案以連接至IC。替代地，離散MIM能量儲存裝置可連接至IC封裝。電路板無需必定為習知PCB，而是可為可撓性印刷電路（flexible printed circuit；FPC）或類基板PCB（substrate-like PCB；SLP）。
另外，根據本發明之第一態樣之具體實例的MIM能量儲存裝置可有利地包括於電子裝置中，該電子裝置進一步包含：第一電路元件，其電及機械連接至MIM能量儲存裝置之重佈層之第一側上的第一複數個襯墊；及第二電路元件，其電及機械連接至MIM能量儲存裝置之重佈層之第二側上的第二複數個襯墊。在此等具體實例中，MIM能量儲存裝置另外充當在第一電路元件與第二電路元件之間的插入件。第一電路元件及第二電路元件中之每一者或任一者可為電子裝置之任何電性部分，包括例如積體電路、封裝電子組件或如PCB FR-4基板之電路板。
根據本發明之第二態樣，提供一種製造金屬-絕緣體-金屬（MIM）能量儲存裝置之方法，其包含以下步驟：提供具有底部電極之基板；在底部電極上設置複數個導電奈米結構，如此使得複數個導電奈米結構中之每一奈米結構實質上自底部電極豎直地延伸且該奈米結構之第一末端與底部電極導電接觸；在設置於底部電極上之複數個導電奈米結構中的每一奈米結構上塗覆保形底部導電控制層；及在底部導電控制層上形成導電控制層與電極層交替的分層堆疊，其保形地塗佈底部導電控制層，該分層堆疊至少包括：在該分層堆疊之底部處的第一奇數電極層、在第一奇數電極層正上方之第一奇數導電控制層，及在第一奇數導電控制層正上方之第一偶數電極層，其中形成該分層堆疊，如此使得該分層堆疊中之每一偶數電極層導電連接至底部電極，且該分層堆疊中之每一奇數電極層導電連接至該分層堆疊中之任何其他奇數電極層。
本發明之此第二態樣的其他具體實例及經由本發明之此第二態樣獲得的效應在很大程度上類似於上文針對本發明之第一態樣所描述的彼等者。
總體而言，本發明因此係關於一種MIM能量儲存裝置，其包含：底部電極；複數個導電豎直奈米結構；底部導電控制層，其保形地塗佈複數個導電豎直奈米結構中之每一奈米結構；及導電控制層與電極層交替的分層堆疊，其保形地塗佈底部導電控制層，該分層堆疊至少包括：在該分層堆疊之底部處的第一奇數電極層、在第一奇數電極層正上方之第一奇數導電控制層及在第一奇數導電控制層正上方之第一偶數電極層。該分層堆疊中之每一偶數電極層導電連接至底部電極；且該分層堆疊中之每一奇數電極層導電連接至該分層堆疊中之任何其他奇數電極層。
根據態樣，本發明亦係關於一種金屬-絕緣體-金屬（MIM）能量儲存裝置，其包含： 一第一電極層； 複數個導電奈米結構，其設置於該第一電極層上； 一第一導電控制材料層，其保形地塗佈該複數個導電奈米結構中之每一奈米結構，及保持該第一電極層未被該等導電奈米結構覆蓋； 一第二電極層，其保形地塗佈該第一導電控制層； 一第二導電控制層，其保形地塗佈該第二電極層；及 一第三電極層，其保形地塗佈該第二導電控制層， 其中該第一電極層及該第三電極層導電連接至彼此。
該MIM能量儲存裝置可進一步包含： 一第三導電控制層，其保形地塗佈該第三電極層；及 一第四電極層，其保形地塗佈該第三導電控制層， 其中該第二電極層及該第四電極層導電連接至彼此。
該MIM能量儲存裝置可包含於一離散金屬-絕緣體-金屬（MIM）能量儲存組件中，其進一步包含： 一第一連接結構，其用於該能量儲存組件之外部電連接； 一第二連接結構，其用於該能量儲存組件之外部電連接；及 一電絕緣囊封材料，其至少部分地嵌入有MIM配置， 其中該第一電極層及該第三電極層導電連接至該第一連接結構，且該第二電極層導電連接至該第二連接結構。
本發明亦係關於一種金屬-絕緣體-金屬（MIM）能量儲存裝置，其包含： 一第一電極層； 複數個導電豎直奈米結構，其各自從與該第一電極層導電接觸之一第一末端延伸至一第二末端；及 導電控制層與電極層交替的一分層堆疊，其保形地塗佈該複數個導電奈米結構中之每一奈米結構，及保持該第一電極層未被該等導電奈米結構覆蓋， 其中： 該分層堆疊中在該複數個導電奈米結構正上方之一層為一第一導電控制層； 該分層堆疊中在該第一導電控制層正上方之一層為一第二電極層； 該分層堆疊中在該第二電極層正上方之一層為一第二導電控制層； 該分層堆疊中在該第二導電控制層正上方之一層為一第三電極層；且 該第一電極層及該第三電極層導電連接至彼此。
該分層堆疊中在該第三電極層正上方之一層可為一第三導電控制層； 該分層堆疊中在該第三導電控制層正上方之一層可為一第四電極層；且 該第二電極層及該第四電極層可導電連接至彼此。
該分層堆疊可包含奇數個電極層； 自該分層堆疊之一底部開始的偶數個電極層導電連接至該第一電極層；且 自該分層堆疊之一底部開始的奇數個電極層導電連接至該分層堆疊之頂部處的一最頂部電極層。
該MIM能量儲存裝置可進一步包含平行於該第一電極層之一實質上平面的頂部電極；且 該分層堆疊之頂部處的該最頂部電極層可導電連接至該頂部電極。
該分層堆疊之頂部處的最頂部電極層可在複數個連接位置處導電連接至頂部電極，該複數個連接位置各自沿著自複數個導電豎直奈米結構中之奈米結構中之各別者的第一末端延行至第二末端的直線之連續部分。
此外，本發明係關於一種離散金屬-絕緣體-金屬（MIM）能量儲存組件，其包含： 一MIM配置，其包含： 一第一電極層； 複數個導電奈米結構，其自該第一電極層生長； 一第一導電控制材料層，其保形地塗佈該複數個導電奈米結構中之每一奈米結構，及保持該第一電極層未被該等導電奈米結構覆蓋； 一第二電極層，其保形地塗佈該第一導電控制層； 一第二導電控制層，其保形地塗佈該第二電極層；及 一第三電極層，其保形地塗佈該第二導電控制層； 一第一連接結構，其用於該能量儲存組件之外部電連接； 一第二連接結構，其用於該能量儲存組件之外部電連接；及 一電絕緣囊封材料，其至少部分地嵌入有MIM配置， 其中該第一電極層及該第三電極層導電連接至該第一連接結構，且該第二電極層導電連接至該第二連接結構。
圖1示意性地說明根據本發明之具體實例的電子裝置，其在此處呈行動電話1的形式。在圖1中之簡化及示意性說明圖中，如大多數電子裝置，指示行動電話包含電路板3，其填充有封裝積體電路（IC）5及包括能量儲存組件（此處呈電容器7的形式）之被動組件。
在圖2（其為使用當前可用於合理且具成本效益之大規模生產之技術的電路板3之例示性說明）中，存在安裝於印刷電路板（PCB）9上之大量電容器7。目前使用之電容器7常常為所謂的多層陶瓷電容器（multilayer ceramic capacitor；MLCC），其具有約0.4 mm之最小封裝高度。
為了提供甚至更緊密的電子裝置，在甚至更高的處理速度下，期望減小由解耦及臨時能量儲存所需之電容器7所佔據的空間且減小在IC 5與服務彼IC 5之電容器7之間的距離。
此可使用根據本發明之具體實例的MIM能量儲存裝置（在此狀況下為離散MIM電容器組件）來實現，此係因為相比具有相同電容及佔據面積之習知MLCC，此類MIM電容器組件可具有顯著較小的封裝高度。
圖3為用根據本發明之實例具體實例的MIM電容器組件11來替換圖2中之電路板上的習知電容器組件之可能含義的示意性說明圖。如自圖3顯而易見，根據本發明之具體實例的MIM電容器組件11之減小的封裝高度允許將IC電容器11置於封裝5下方而處於IC封裝5之連接球12之間。顯然，電容器11之此配置實現較小PCB 9，且因此實現更緊密的電子裝置1。明顯地，亦提供在IC 5中之主動電路系統與電容器11之間的較短距離。
圖4A為呈離散MIM能量儲存組件（諸如，離散電容器組件）之形式的根據本發明之第一實例具體實例的MIM能量儲存裝置11之部分開放的立體示意性說明圖，其包含：MIM配置13、第一連接結構（在圖4A中不可見）、第二連接結構（在圖4A中不可見）及至少部分地嵌入有MIM配置13以至少部分地形成能量儲存組件11之外邊界表面的介電囊封材料。
圖4B為沿著圖4A中之線A-A'截取之截面的圖4A中之MIM能量儲存裝置11的示意性橫截面圖。在圖4B中可見，MIM能量儲存裝置之此具體實例包含MIM能量儲存裝置層21、連接結構層23、及配置於MIM能量儲存裝置層21與連接結構層23之間的重佈層25。MIM能量儲存裝置層21包含底部電極27、複數個導電豎直奈米結構29（此等結構中僅一者在圖4B中由參考編號指示以避免使圖式雜亂）、底部導電控制層31及分層堆疊33，該分層堆疊包含交替之導電控制層與電極層，該分層堆疊保形地塗佈底部導電控制層31。下文將參看圖5A至圖5B及其他說明來更詳細地描述MIM能量儲存裝置層21之實例組態。
連接結構層23包含上文參看圖4A所提及之用於MIM能量儲存裝置11之外部電連接的第一連接結構15及第二連接結構17。如圖4B中示意性地指示，第一連接結構15導電連接至底部電極27，且第二連接結構17導電連接至分層堆疊33中之選定電極層。特定而言，第二連接結構17導電連接至分層堆疊33中之每一奇數電極層。此在下文在參看圖5A至圖5B及其他說明來更詳細地解釋分層堆疊33之組態時將變得更清楚。
重佈層25經組態以將MIM能量儲存裝置層21之底部電極27與連接結構層23之第一連接結構15導電連接，且將MIM能量儲存裝置層21之分層堆疊33中的至少一個奇數電極層與連接結構層23之第二連接結構17導電連接。
如圖4B中示意性地展示，電絕緣囊封材料19嵌入有第一連接結構15及第二連接結構17，同時保持第一連接結構15及第二連接結構17未被覆蓋。MIM能量儲存裝置11之外邊界表面由電絕緣囊封材料19以及第一連接結構15及第二連接結構17來形成。
圖5A為圖4A至圖4B中之MIM能量儲存裝置11的第一實例組態之放大說明圖。如圖5A中示意性地展示，導電豎直奈米結構29中之每一者自與底部電極27導電接觸之第一末端35延伸至頂部末端37。如圖5A之放大部分中最佳地所見，底部導電控制層31保形地塗佈奈米結構29。在圖5A之實例組態中，底部導電控制層31另外保形地塗佈底部電極27中未被奈米結構29覆蓋的部分。
繼續參看圖5A之放大部分，導電控制層與電極層交替的分層堆疊33塗佈底部導電控制層31，且至少包括在分層堆疊33之底部處的第一奇數（第一）電極層39、在第一奇數電極層39正上方之第一奇數（第一）導電控制層41、及在第一奇數導電控制層41正上方之第一偶數（第二）電極層43。在圖5A之實例組態中，分層堆疊33另外包括第一偶數（第二）導電控制層45及第二奇數（第三）電極層47。儘管圖5A中未展示，但分層堆疊33中之每一偶數電極層（第二電極層43）導電連接至底部電極27，且分層堆疊33中之每一奇數電極層（第一電極層39及第三電極層47）導電連接至分層堆疊中之任何其他奇數電極層（至彼此）。
在其中MIM能量儲存裝置11為電容器之具體實例中，每一導電控制層由固體介電質製成。
在圖5A之實例組態中，最頂部電極層（在此狀況下為第三電極層47）完全填充在鄰近奈米結構29之間的空間，超過在奈米結構29之第一末端35與第二末端37之間的一半。在圖5A之例示性組態中，最頂部電極層47完全填充在鄰近奈米結構29之間的空間，自第一末端35一直至第二末端37且超過第二末端。
儘管圖5A中未展示，但應理解，分層堆疊中之任何層可由子層來形成。特定而言，最頂部電極層47可包含保形地塗佈正下方之導電控制層45的第一子層，及填充在奈米結構29之間的空間的第二子層。
此外，根據本發明記載內容，在圖中未展示之例如作為金屬擴散障壁的額外子層可便利地存在。
現將參看圖5B來描述MIM能量儲存裝置11之第二實例組態。圖5B中之MIM能量儲存裝置11與上文參看圖5A所描述之能量儲存裝置的不同之處主要在於：奈米結構29及分層堆疊33嵌入於可例如使用旋塗、噴塗或浸塗等來塗覆之介電材料49中。
應理解，圖5A至圖5B中之MIM能量儲存裝置11之組態可自所展示之電容器組態修改為能量儲存/電池組態。在此類組態中，導電控制層並非由固體介電質而是由電解質，較佳由固體電解質，來製成。亦設想具有固體介電質與電解質層之組合的裝置。
圖6A為呈組合插入件及能量儲存裝置之形式的根據本發明之第二實例具體實例的MIM能量儲存裝置11之立體示意性說明圖。在圖6A中，MIM能量儲存裝置經說明為包含於根據本發明之具體實例的電子裝置51中，該電子裝置包含：第一電路元件，此處呈第一積體電路（IC）53之形式；第二電路元件，此處呈第二IC 55之形式；及MIM能量儲存裝置11，其以電及機械方式互連第一IC 53及第二IC 55。
如圖6A中示意性地展示，MIM能量儲存裝置（插入件）11包含第一MIM配置13a及第二MIM配置13b。儘管在圖6A中未由參考編號指示（但在圖6B中由參考編號指示），但第一MIM配置13a及第二MIM配置13b係配置於MIM能量儲存裝置層中，且插入件11進一步包含第一連接結構層及第二連接結構層，以及用於將MIM能量儲存裝置層中之各種結構耦接至連接結構層中之連接結構的重佈層。插入件11包含在插入件11之第一側59上的第一複數個襯墊57及在插入件11之第二側61上的第二複數個襯墊（在圖6A中不可見）。第一複數個襯墊57中之襯墊經配置及組態以用於電及機械連接至第一IC 53之對應襯墊，且第二複數個襯墊中之襯墊經配置及組態以用於電及機械連接至第二IC 55之對應襯墊63。如圖6B中較佳地所見，插入件11另外包含複數個通孔，其各自穿過插入件11（至少穿過插入件11之重佈層）以將第一複數個襯墊57中之各別襯墊與第二複數個襯墊中之各別襯墊導電連接。
在圖6A之實例中，第一IC 53藉由插入件11以耦接至第二IC 55，且第一IC 53及第二IC 55兩者連接至插入件11之第一MIM配置13a及第二MIM配置13b。由此，插入件11可例如藉由自第二IC 55提供之電能來充電，且放電至第一IC 53。因此，插入件11可充當第一IC 53及/或第二IC 55之電荷儲集器。
應注意，圖6A中所展示之導體圖案以外的許多其他導體圖案為可能的，且可取決於特定應用而為有利的。舉例而言，出於電力柵格及信號路由目的，可存在額外導體圖案。
圖6B為沿著圖6A中之線B-B'截取之截面的圖6A中之MIM能量儲存裝置11的示意性部分橫截面圖。如圖6B中可見，上文所提及之第一連接結構層23a及第二連接結構層23b經由第一重佈層25a及第二重佈層25b以導電連接至MIM能量儲存裝置層21。在插入件11之第一側59上，第一襯墊57a及第二襯墊57b在圖6B中之橫截面圖中為可見，且在插入件11之第二側61上，單個襯墊65為可見。如圖6B中示意性地指示，插入件11之第一側59上的第一襯墊57a經由第一通孔67a以導電連接至MIM能量儲存裝置層21之底部電極27。插入件11之第一側59上的第二襯墊57b經由第二通孔67b以導電連接至MIM能量儲存裝置層21之頂部電極69。插入件11之第一側59上的第一襯墊57a另外經由第一連接結構層23a中之導線71以及第三通孔67c以導電連接至插入件之第二側61上的襯墊65。
圖7A及圖7B為圖6A至圖6B中之MIM能量儲存裝置11中的MIM能量儲存層21之不同組態的部分橫截面圖。應注意，圖7A及圖7B中之組態可用於參看圖4A及圖4B所描述之MIM能量儲存裝置11，且上文參看圖5A及圖5B所描述之組態可用於圖6A及圖6B中之MIM能量儲存裝置11。
首先轉向圖7A，導電豎直奈米結構29在此處自以週期性組態而預圖案化於底部電極27上之催化劑層73來生長。舉例而言，奈米結構29可為使用本身已知的尖端生長而自催化劑層73生長之導電碳奈米結構，諸如碳奈米纖維，使得每一奈米結構29包括在奈米結構29之第二末端37處的催化劑材料。
如上文參看圖5A及圖5B所描述，底部導電控制層31保形地塗佈奈米結構29及底部電極27中未被奈米結構29覆蓋的部分。
導電控制層與電極層交替的分層堆疊33塗佈底部導電控制層31，且至少包括在分層堆疊33之底部處的第一奇數（第一）電極層39、在第一奇數電極層39正上方之第一奇數（第一）導電控制層41及在第一奇數導電控制層41正上方之第一偶數（第二）電極層43。在圖7A之實例組態中，分層堆疊33另外包括第一偶數（第二）導電控制層45及第二奇數（第三）電極層47。在圖7A之實例組態中，第三電極層47為分層堆疊33中之最頂部奇數電極層，且如圖7A中可見，此第三電極層47在複數個連接位置75處導電連接至頂部電極69（此等位置中僅一者在圖7A中由參考編號指示以避免使圖式雜亂），該等連接位置各自沿著穿過各別奈米結構29之第一末端35及第二末端37的直線77。
分層堆疊33中之每一偶數電極層（第二電極層43）導電連接至底部電極27，且分層堆疊33中之每一奇數電極層（第一電極層39及第三電極層47）導電連接至分層堆疊中之任何其他奇數電極層（至彼此），且因此亦連接至頂部電極69。在圖7A之實例組態中，第二電極層43及底部電極27藉由第一互連件79以連接在一起，且第一電極層39及第三電極層47藉由第二互連件81以連接在一起。在圖7A之第一實例組態中，在奈米結構29之間的空間由介電材料83填充。當形成圖7A中之MIM能量儲存裝置層21時，分層堆疊33可由介電材料83覆蓋，過量介電材料可接著在平坦化製程中移除，直至使分層堆疊33之最頂部電極層47曝露。此後，可沈積頂部電極69。
在圖7B之第二實例組態中，在奈米結構之間的空間替代地由最頂部電極層47填充，該最頂部電極層接著經平坦化以形成頂部電極69。
圖8為示意性地說明用於製造根據本發明之具體實例之MIM能量儲存裝置11的根據本發明之實例具體實例的方法之流程圖。
在第一步驟100中，提供基板。可例如為玻璃、矽、SiC、陶瓷或聚合物基板之基板具有設置於其上的上文所提及之底部電極27。在基板與底部電極27之間，可存在所謂的犧牲層。
在後續步驟101中，提供複數個導電奈米結構29，如此使得每一奈米結構29實質上自底部電極27豎直地延伸且奈米結構29之第一末端35與底部電極27導電接觸。有利地，奈米結構29可使用本身已知的用於生長豎直奈米結構之技術而自底部電極27生長。
此後，在步驟102中，可藉由底部導電控制層31來保形地塗佈豎直奈米結構29及底部電極27中未被奈米結構29覆蓋的部分。可使用適合於製造保形層之任何已知方法，諸如經由氣相沈積、熱製程、原子層沈積（atomic layer deposition；ALD）等，來沈積底部導電控制層31以及MIM能量儲存裝置11中之額外保形層。有利地，底部導電控制層31可在奈米結構29上方以原子均勻性均勻地塗佈。
在下一步驟103中，將包含交替之導電控制層與電極層的分層堆疊33形成於底部導電控制層31上，該分層堆疊保形地塗佈底部導電控制層。分層堆疊至少包括：在分層堆疊33之底部處的第一奇數電極層39、在第一奇數電極層39正上方之第一奇數導電控制層41及在第一奇數導電控制層41正上方之第一偶數電極層43。形成分層堆疊33，如此使得該分層堆疊中之每一偶數電極層導電連接至底部電極，且該分層堆疊中之每一奇數電極層導電連接至該分層堆疊中之任何其他奇數電極層。
在可選步驟104中，可例如藉由在犧牲層存在於基板上時選擇性地移除此層來移除基板。替代地，可例如經由化學或機械拋光而使基板薄化。
在額外可選步驟105中，可使用本身已知的方法及材料來形成諸如一或多個重佈層及一或多個連接結構層之一個或若干層。
所屬技術領域中具有通常知識者認識到本發明決不限於上文所描述之較佳具體實例。相反，隨附申請專利範圍之範圍內的許多修改及變化係可能的。
在申請專利範圍中，詞「包含」不排除其他元件或步驟且不定冠詞「一（a或an）」不排除複數個。單個處理器或其他單元可滿足申請專利範圍中所敍述的若干項目之功能。在相互不同之附屬技術方案中敍述某些措施的純粹實情並不指示不能有利地使用此等措施之組合。申請專利範圍中之任何參考符號皆不應視為限制範圍。
1:行動電話/電子裝置 3:電路板 5:封裝積體電路/IC封裝 7:電容器 9:印刷電路板（PCB） 11:MIM電容器組件/電容器/MIM能量儲存裝置/能量儲存組件插入件 12:連接球 13:MIM配置 13a:第一MIM配置 13b:第二MIM配置 15:第一連接結構 17:第二連接結構 19:電絕緣囊封材料 21:MIM能量儲存裝置層 23:連接結構層 23a:第一連接結構層 23b:第二連接結構層 25:重佈層 25a:第一重佈層 25b:第二重佈層 27:底部電極 29:（導電豎直）奈米結構 31:底部導電控制層 33:分層堆疊 35:第一末端 37:頂部末端/第二末端 39:第一奇數（第一）電極層 41:第一奇數（第一）導電控制層 43:第一偶數（第二）電極層 45:第一偶數（第二）導電控制層 47:第二奇數（第三）電極層/最頂部電極層 49:介電材料 51:電子裝置 53:第一積體電路（IC） 55:第二IC 57:襯墊 57a:第一襯墊 57b:第二襯墊 59:第一側 61:第二側 63:襯墊 65:襯墊 67a:第一通孔 67b:第二通孔 67c:第三通孔 69:頂部電極 71:導線 73:催化劑層 75:連接位置 77:直線 79:第一互連件 81:第二互連件 83:介電材料
現將參看展示本發明之實例具體實例的隨附圖式更詳細地描述本發明之此等及其他態樣，其中： [圖1]示意性地說明呈示意性行動電話之形式的根據本發明之具體實例的MIM能量儲存裝置之應用； [圖2]示意性地說明根據先前技術之電路板的實例，其可表示當前電子裝置中之典型電路板； [圖3]示意性地說明用根據本發明之實例具體實例的能量儲存裝置替換圖2中之電路板上的習知能量儲存組件之可能含義； [圖4A]為呈諸如離散電容器組件之離散MIM能量儲存組件之形式的根據本發明之第一實例具體實例的MIM能量儲存裝置之部分開放的立體示意性說明圖； [圖4B]為圖4A中之MIM能量儲存裝置的示意性橫截面圖； [圖5A]為圖4A至圖4B中MIM能量儲存裝置的第一實例組態之放大說明圖； [圖5B]為圖4A至圖4B中MIM能量儲存裝置的第二實例組態之放大說明圖； [圖6A]為呈組合插入件及能量儲存裝置之形式的根據本發明之第二實例具體實例的MIM能量儲存裝置之立體示意性說明圖； [圖6B]為圖6A中之MIM能量儲存裝置的示意性橫截面圖； [圖7A]為圖6A至圖6B中MIM能量儲存裝置的第一實例組態之放大說明圖； [圖7B]為圖6A至圖6B中MIM能量儲存裝置的第二實例組態之放大說明圖；及 [圖8]為說明根據本發明之具體實例的方法之實例具體實例的流程圖。
21:MIM能量儲存裝置層
27:底部電極
29:(導電豎直)奈米結構
31:底部導電控制層
33:分層堆疊
35:第一末端
37:頂部末端/第二末端
39:第一奇數(第一)電極層
41:第一奇數(第一)導電控制層
43:第一偶數(第二)電極層
45:第一偶數(第二)導電控制層
47:第二奇數(第三)電極層/最頂部電極層
69:頂部電極
73:催化劑層
75:連接位置
77:直線
79:第一互連件
81:第二互連件
83:介電材料

Claims (34)

  1. 一種金屬-絕緣體-金屬（MIM）能量儲存裝置，其包含： 複數個導電豎直奈米結構，其各自從奈米結構之第一末端延伸至該奈米結構之第二末端； 底部導電控制層，其保形地塗佈該複數個導電豎直奈米結構中之每一奈米結構；及 分層堆疊，包含交替之導電控制層與電極層，其保形地塗佈該底部導電控制層，該分層堆疊至少包括在該分層堆疊之底部處的第一奇數電極層、在該第一奇數電極層正上方之第一奇數導電控制層及在該第一奇數導電控制層正上方之第一偶數電極層， 其中： 該分層堆疊中之每一偶數電極層導電連接至該些奈米結構；且 該分層堆疊中之每一奇數電極層導電連接至該分層堆疊中之任何其他奇數電極層。
  2. 如請求項1之MIM能量儲存裝置，其中： 該MIM能量儲存裝置進一步包含頂部電極；且 該分層堆疊中之最頂部奇數電極層導電連接至該頂部電極。
  3. 如請求項2之MIM能量儲存裝置，其中該分層堆疊中之該最頂部奇數電極層在複數個連接位置處導電連接至該頂部電極，該複數個連接位置各自沿著穿過該複數個導電豎直奈米結構中之該些奈米結構之各別者的該第一末端及該第二末端之直線。
  4. 如請求項1至3中任一項之MIM能量儲存裝置，其中該複數個導電豎直奈米結構中之該些導電豎直奈米結構為碳奈米纖維。
  5. 如請求項4之MIM能量儲存裝置，其中該些碳奈米纖維至少部分地由非晶碳形成。
  6. 如請求項4之MIM能量儲存裝置，其中該些碳奈米纖維中之每一者具有波紋表面結構及/或為分支奈米纖維。
  7. 如請求項1至3中任一項之MIM能量儲存裝置，其中該複數個導電豎直奈米結構中之該些奈米結構自底部電極生長。
  8. 如請求項7之MIM能量儲存裝置，其進一步包含在該底部電極與該複數個導電豎直奈米結構中之每一奈米結構之該第一末端之間的催化劑層。
  9. 如請求項8之MIM能量儲存裝置，其中該催化劑層為經預圖案化之催化劑層。
  10. 如請求項9之MIM能量儲存裝置，其中該催化劑層以週期性組態來預圖案化。
  11. 如請求項8之MIM能量儲存裝置，其中該複數個導電豎直奈米結構中之每一奈米結構包括在該些奈米結構之該第二末端處的催化劑材料。
  12. 如請求項1至3中任一項之MIM能量儲存裝置，其中該複數個導電豎直奈米結構中之該些奈米結構的表面密度為至少1000/mm2 。
  13. 如請求項1至3中任一項之MIM能量儲存裝置，其進一步包含支撐該些奈米結構之基板。
  14. 如請求項13之MIM能量儲存裝置，其中該基板為非導電的。
  15. 如請求項1至3中任一項之MIM能量儲存裝置，其中每一導電控制層由固體介電材料製成。
  16. 如請求項1至3中任一項之MIM能量儲存裝置，其中每一導電控制層為電解質。
  17. 如請求項1至3中任一項之MIM能量儲存裝置，其中每一導電控制層包含固體介電質子層及電解質子層。
  18. 如請求項1至3中任一項之MIM能量儲存裝置，其進一步包含： 第一連接結構，其用於該MIM能量儲存裝置之外部電連接；及 第二連接結構，其用於該MIM能量儲存裝置之外部電連接；其中： 該些奈米結構及該分層堆疊中之每一偶數電極層導電連接至該第一連接結構；且 該分層堆疊中之每一奇數電極層導電連接至該第二連接結構。
  19. 如請求項18之MIM能量儲存裝置，其中該MIM能量儲存裝置包含： MIM能量儲存裝置層，其包括該複數個導電豎直奈米結構、該底部導電控制層及該分層堆疊； 連接結構層，其包括該第一連接結構及該第二連接結構；及 重佈層，其配置於該MIM能量儲存裝置層與該連接結構層之間，該重佈層經組態以將該MIM能量儲存裝置層之該些奈米結構與該連接結構層之該第一連接結構導電連接，且將該MIM能量儲存裝置層之該分層堆疊中的至少一個奇數電極層與該連接結構層之該第二連接結構導電連接。
  20. 如請求項19之MIM能量儲存裝置，其中該重佈層包含： 第一重佈子層，其具有第一導體圖案層，該第一導體圖案層包括導電連接至該MIM能量儲存裝置層之該些奈米結構的第一襯墊及導電連接至該MIM能量儲存裝置層之該分層堆疊中之至少一個奇數電極層的第二襯墊；及 第二重佈子層，其具有第二導體圖案層，該第二導體圖案層包括將該第一重佈子層之該第一襯墊與該連接結構層之該第一連接結構導電連接的第一導線及將該第一重佈子層之該第二襯墊與該連接結構層之該第二連接結構導電連接的第二導線。
  21. 如請求項19之MIM能量儲存裝置，其中該重佈層進一步包含穿過該重佈層以將該重佈層之第一側與該重佈層之第二側導電連接的至少一個通孔。
  22. 如請求項21之MIM能量儲存裝置，其中該重佈層包含： 第一複數個襯墊，其在該重佈層之該第一側上； 第二複數個襯墊，其在該重佈層之該第二側上；及 複數個通孔，該複數個通孔中之每一通孔穿過該重佈層以將該第一複數個襯墊中之各別襯墊與該第二複數個襯墊中之各別襯墊導電連接。
  23. 如請求項18之MIM能量儲存裝置，其進一步包含電絕緣囊封材料，該電絕緣囊封材料至少部分地嵌入有該MIM能量儲存裝置，同時保持該第一連接結構及該第二連接結構未被該電絕緣囊封材料覆蓋。
  24. 如請求項23之MIM能量儲存裝置，其中該電絕緣囊封材料至少部分地形成該MIM能量儲存裝置之外邊界表面。
  25. 如請求項18之MIM能量儲存裝置，其中該第一連接結構及該第二連接結構中之每一者至少部分地形成該MIM能量儲存裝置之外邊界表面。
  26. 一種電子裝置，其包含： 印刷電路板（PCB）； 一積體電路（IC），其在該PCB上；及 如請求項18至25中任一項之MIM能量儲存裝置，其連接至該IC。
  27. 一種電子裝置，其包含： 如請求項22之MIM能量儲存裝置； 第一電路元件，其電及機械連接至該MIM能量儲存裝置之該重佈層之該第一側上的該第一複數個襯墊；及 第二電路元件，其電及機械連接至該MIM能量儲存裝置之該重佈層之該第二側上的該第二複數個襯墊。
  28. 如請求項26或27之電子裝置，其中該電子裝置為以下各者中之一者：行動電話；娛樂單元；導航裝置；通信裝置；固定位置資料單元；行動位置資料單元；全球定位系統（global positioning system；GPS）裝置；智慧型手錶；可穿戴式計算裝置；平板電腦；伺服器；電腦；攜帶型電腦；行動計算裝置；電池充電器；USB裝置；桌上型電腦；個人數位助理（personal digital assistant；PDA）；監視器；電腦監視器；電視；調諧器；無線電；衛星無線電；音樂播放器；數位音樂播放器；攜帶型音樂播放器；數位視訊播放器；汽車；電動載具；載具組件；航空電子系統；無人機；及多旋翼飛行器。
  29. 一種製造金屬-絕緣體-金屬（MIM）能量儲存裝置之方法，其包含以下步驟： 提供具有底部電極之基板； 在該底部電極上設置複數個導電奈米結構，如此使得該複數個導電奈米結構中之每一奈米結構實質上自該底部電極豎直地延伸且該奈米結構之第一末端與該底部電極導電接觸； 在設置於該底部電極上之該複數個導電奈米結構中之每一奈米結構上塗覆保形底部導電控制層；及 在該底部導電控制層上形成導電控制層與電極層交替的分層堆疊，其保形地塗佈該底部導電控制層，該分層堆疊至少包括在該分層堆疊之底部處的第一奇數電極層、在該第一奇數電極層正上方之第一奇數導電控制層及在該第一奇數導電控制層正上方之第一偶數電極層， 其中形成該分層堆疊，如此使得該分層堆疊中之每一偶數電極層導電連接至該底部電極，且該分層堆疊中之每一奇數電極層導電連接至該分層堆疊中之任何其他奇數電極層。
  30. 如請求項29之方法，其進一步包含以下步驟： 形成用於該MIM能量儲存裝置之外部電連接的第一連接結構； 形成用於該MIM能量儲存裝置之外部電連接的第二連接結構；及 將該MIM能量儲存裝置至少部分地嵌入於一電絕緣囊封材料中，如此使得該第一連接結構及該第二連接結構未被該電絕緣囊封材料所覆蓋。
  31. 如請求項29或30之方法，其進一步包含以下步驟： 在形成該分層堆疊之步驟之後移除該基板。
  32. 如請求項29至31中任一項之方法，其中以晶圓之形式來提供該基板。
  33. 如請求項29至31中任一項之方法，其中以面板之形式來提供該基板。
  34. 如請求項29至31中任一項之方法，其中以膜之形式將該基板設置於輥上。
TW110112140A 2020-04-17 2021-04-01 具有分層堆疊的金屬-絕緣體-金屬(mim)能量儲存裝置及製造方法 TW202141805A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
SE2050444-5 2020-04-17
SE2050444 2020-04-17

Publications (1)

Publication Number Publication Date
TW202141805A true TW202141805A (zh) 2021-11-01

Family

ID=78085113

Family Applications (1)

Application Number Title Priority Date Filing Date
TW110112140A TW202141805A (zh) 2020-04-17 2021-04-01 具有分層堆疊的金屬-絕緣體-金屬(mim)能量儲存裝置及製造方法

Country Status (7)

Country Link
US (1) US20230147809A1 (zh)
EP (1) EP4136664A4 (zh)
JP (1) JP2023521718A (zh)
KR (1) KR20230002353A (zh)
CN (1) CN115428107A (zh)
TW (1) TW202141805A (zh)
WO (1) WO2021211038A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11563079B2 (en) * 2020-01-08 2023-01-24 Taiwan Semiconductor Manufacturing Company Ltd. Metal insulator metal (MIM) structure and manufacturing method thereof

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7317221B2 (en) * 2003-12-04 2008-01-08 Taiwan Semiconductor Manufacturing Co., Ltd. High density MIM capacitor structure and fabrication process
US8424177B2 (en) * 2006-10-04 2013-04-23 Stmicroelectronics (Crolles 2) Sas MIM capacitor with enhanced capacitance
JP5091242B2 (ja) * 2006-10-04 2012-12-05 エヌエックスピー ビー ヴィ Ｍｉｍキャパシタ
WO2013089711A1 (en) * 2011-12-14 2013-06-20 Intel Corporation Metal-insulator-metal (mim) capacitor with insulator stack having a plurality of metal oxide layers
FR3012664B1 (fr) * 2013-10-29 2016-01-01 Ipdia Structure a capacite amelioree
KR102085789B1 (ko) * 2016-02-29 2020-03-06 스몰텍 에이비 인터포저 디바이스 및 인터포저 디바이스 제조방법
US11037737B2 (en) * 2017-06-27 2021-06-15 Uchicago Argonne, Llc Energy storage technology with extreme high energy density capability
TWI766072B (zh) * 2017-08-29 2022-06-01 瑞典商斯莫勒科技公司 能量存儲中介層裝置、電子裝置和製造方法

Also Published As

Publication number Publication date
EP4136664A4 (en) 2024-05-29
US20230147809A1 (en) 2023-05-11
KR20230002353A (ko) 2023-01-05
CN115428107A (zh) 2022-12-02
EP4136664A1 (en) 2023-02-22
JP2023521718A (ja) 2023-05-25
WO2021211038A1 (en) 2021-10-21

Similar Documents

Publication Publication Date Title
US11901281B2 (en) Bonded structures with integrated passive component
TWI832909B (zh) 離散金屬-絕緣體-金屬(mim)能量儲存構件及製造方法
EP1358675B1 (en) Electronic assembly comprising substrate with embedded capacitors and methods of manufacture
US8619407B2 (en) Multilayered ceramic capacitor
TW200915937A (en) Capacitor-embedded substrate and method of manufacturing the same
US10403434B2 (en) Capacitor component
US20230075019A1 (en) Electronic system with power distribution network including capacitor coupled to component pads
TW202141805A (zh) 具有分層堆疊的金屬-絕緣體-金屬(mim)能量儲存裝置及製造方法
US20220005777A1 (en) Semiconductor assembly with discrete energy storage component
US20230275044A1 (en) Electronic component package with integrated component and redistribution layer stack
CN117577449B (zh) 一种三维结构电容器及其制备方法