CN115428107A - 具有分层堆叠的金属-绝缘体-金属(mim)能量存储装置和制造方法 - Google Patents

具有分层堆叠的金属-绝缘体-金属(mim)能量存储装置和制造方法 Download PDF

Info

Publication number
CN115428107A
CN115428107A CN202180027427.9A CN202180027427A CN115428107A CN 115428107 A CN115428107 A CN 115428107A CN 202180027427 A CN202180027427 A CN 202180027427A CN 115428107 A CN115428107 A CN 115428107A
Authority
CN
China
Prior art keywords
mim
energy storage
layer
storage device
layered stack
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202180027427.9A
Other languages
English (en)
Other versions
CN115428107B (zh
Inventor
M·沙菲克·卡比尔
文森特·德马里斯
安德斯·约翰逊
奥拉·特维曼
卡尔·伦达尔
里卡德·安德森
穆罕默德·阿明·萨利姆
玛丽亚·比隆德
维克多·马克纳斯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Smoltek AB
Original Assignee
Smoltek AB
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Smoltek AB filed Critical Smoltek AB
Publication of CN115428107A publication Critical patent/CN115428107A/zh
Application granted granted Critical
Publication of CN115428107B publication Critical patent/CN115428107B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G9/00—Electrolytic capacitors, rectifiers, detectors, switching devices, light-sensitive or temperature-sensitive devices; Processes of their manufacture
    • H01G9/004—Details
    • H01G9/04—Electrodes or formation of dielectric layers thereon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/005—Electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/33—Thin- or thick-film capacitors 
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G9/00—Electrolytic capacitors, rectifiers, detectors, switching devices, light-sensitive or temperature-sensitive devices; Processes of their manufacture
    • H01G9/004—Details
    • H01G9/07—Dielectric layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G9/00—Electrolytic capacitors, rectifiers, detectors, switching devices, light-sensitive or temperature-sensitive devices; Processes of their manufacture
    • H01G9/15—Solid electrolytic capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
    • H01L23/5223—Capacitor integral with wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
    • H01L28/91—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions made by depositing layers, e.g. by depositing alternating conductive and insulating layers
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0665—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure
    • H01L29/0669—Nanowires or nanotubes
    • H01L29/0676—Nanowires or nanotubes oriented perpendicular or at an angle to a substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10015—Non-printed capacitor

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Nanotechnology (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Ceramic Capacitors (AREA)

Abstract

一种MIM能量存储装置，该MIM能量存储装置包括底部电极；多个导电垂直纳米结构；保形地涂覆多个导电垂直纳米结构中的每个纳米结构的底部传导控制层；以及传导控制层和电极层交替的分层堆叠，该分层堆叠保形地涂覆底部传导控制层，该分层堆叠至少包括在分层堆叠的底部处的第一奇数编号的电极层，直接在第一奇数编号的电极层上的第一奇数编号的传导控制层，以及直接在第一奇数编号的传导控制层上的第一偶数编号的电极层。分层堆叠中的每个偶数编号的电极层导电地连接至底部电极；以及分层堆叠中的每个奇数编号的电极层导电地连接至分层堆叠中的任何其他奇数编号的电极层。

Description

具有分层堆叠的金属-绝缘体-金属(MIM)能量存储装置和制 造方法
技术领域
本发明涉及金属-绝缘体-金属(MIM)静电和/或电化学能量存储装置，包括电容器和电池，并且涉及制造这样的金属-绝缘体-金属(MIM)能量存储装置的方法。
背景技术
电子设备的小型化已经成为数十年来的趋势，这使得我们能够看到具有许多功能的不同种类的小配件。在很大程度上，这种发展是通过将用于逻辑应用的晶体管、电阻器和电容器小型化并且集成到硅上来实现的。通过比较，电路板级的无源部件(电阻器、电容器和电感器)仅在尺寸和密度方面取得了渐进式的进步。因此，无源部件在电子系统中占据日益增大的面积和质量分数，并且是以较低系统成本使许多电子系统进一步小型化的主要障碍。目前的智能电话通常使用超过1000个分立电容器部件。电动汽车的电路板使用约10000个这样的分立电容器部件，并且趋势在上升。需要如此大数目的电容器的驱动源主要在于解决以下问题的需要：电源管理系统通过包装方案(PCB/SLP/SoC/SiP)将电力从能量源(电池/主电源)一直驱动到功能硅芯片/管芯以及驱动到芯片上集成电路。在这样的小配件的集成的不同阶段要解决不同的电源管理问题。
硅电路的小型化使我们能够在每单位面积实现更多的功能。这些成果是有代价的，并且已将管芯的电源管理系统发挥到了极致。当今的硅芯片经受由来自晶体管的漏电流、互连网格中的高频反射、沿电网的寄生开关噪声等引起的功率噪声的严重影响。这样的功率噪声可能引起电路的电压波动和阻抗失配，并且可能产生门延迟和逻辑误差、抖动等，并且可能是灾难性的。关于如何解决这样的片上电源管理解决方案是一个广阔的研究领域。解决这样的问题的方法之一是使用与电路集成的金属绝缘体金属(MIM)去耦电容器。然而，解决管芯内的问题的这样的集成方案受到在管芯表面上集成去耦电容器的空白空间(管芯上可用的昂贵的有效空间)的限制。据报道，空白空间正在减小，并且在当今一代的每个管芯中针对片上去耦电容器分配了仅约10％。
因此，需要增加在规定的2D区域内这样的去耦电容器的电容密度。在A.M.Saleem等人的Solid State Electronics,第139卷75页(2018年1月)的“Integrated on-chipsolid state capacitor based on vertically aligned carbon nanofibers,grownusing a CMOS temperature compatible process”和EP2074641中提出并且证明了一些解决方案。现有技术已经示出了相对于传统MIM电容器的电容值的改进。然而，所展示的设备易于受到来自接触点上存在的场氧化物的寄生电容的影响，或来自在设备区域外部随机生长的纳米结构的寄生电容的影响，从而导致设备中存在无意且不受控制的寄生效应(电容性/电阻性/电感性)，这可能对电路实现方式造成不利影响。预期需要许多设计和处理改进步骤(例如CMP平坦化处理、场氧化物去除等)来使这种设备无寄生现象，这本质上减少了实际实现方式的这样的技术概念的益处。
从另一点——PCB/SLP板级——来看，在大多数情况下提供电力的电源轨(例如，±2.5V、±12V或3.3V等)通常通过线性电源或开关模式电源技术产生。尽管电力在馈送到电子电路的电网之前都具有整流和滤波或调节阶段，但它们仍然可能具有纹波噪声。因此，通常在板上发现许多电容器，并且随着IC的开关频率升高，电容器的数量和值变得更高。此外，随着IC的供电需求向较低的工作电压发展，供电需求和噪声容限变得越来越严格。另外，随着系统级包装(如不同IC/异构集成的SoC/SiP、FOWLP/FIWLP/Chiplet晶片级包装)的进步，电力管理正成为主要问题。由于不良的电源调节、PCB电力互连的长度/形状、导线寄生、IC的开关频率和EMI效应等，在电压电平中可能出现噪声。对于这种复杂的集成包装，需要更靠近不同IC的电容器以获得更好的性能。
用于制造这样的分立部件的当今工业标准MLCC/TSC/LICC电容器技术面临的挑战是符合对于要小于100μm并且优选地低于20μm的较低高度(Z高度)的不断增长的需求。该需求是由于以下事实：由于凸块互连高度和间距/间隔的减小，集成在包装SoC/SiP包装中的IC要求电容器的高度小于70μm才能容纳在SoC/SiP包装解决方案之间。
为了避免这个问题，US20170012029说明了在管芯背侧处容纳MIM电容器配置的实施方式。然而，这种方案需要是CMOS兼容的，并且必须在要组装的每个管芯上完成。由于这种MIM结构在不同技术节点中的适应复杂性以及与这种实现方式相关联的成本，这可能带来这样的技术构思的限制。这可能实质上增加每个管芯的实质成本，并且可能会牺牲包装级别所需的每个功能的成本优势。
MLCC是世界上使用的最显著类型的分立电容器部件。在任何给定的系统/小配件中，每年使用数万亿这样的分立部件。在这些部件的小型化方面已经有一些进展，并且太阳诱电(Taiyo Yuden)声称在市场上可以发现的最薄是110μm。三星(Samsung)的机电系统已经引入了LICC的概念以更进一步减小厚度并且达到较低的ESL(有效串联电感)。Ipdia(现在是Murata的一部分)已经引入了TSC分立电容器部件，该TSC分立电容器部件薄至80μm，具有超过900nF/mm2的电容值。然而，MLCC、LICC和TSC由于所涉及的材料(原料金属/电介质粒子、加工方案(烧结/硅蚀刻)以及原材料和加工的成本而倾向于在Z维度(高度)上进一步下降。MLCC工艺需要对电容器制造中使用的原材料(包括铜、镍、银、金、钽、钛酸钡、氧化铝等)的限制有全面的理解。还已知的是，陶瓷2类MLCC在温度变化、施加的电压下受到负面的影响，并且随时间(老化)导致电容值相对于供应商最初规定的电容值显著退化。这种退化会对与系统(例如，电动汽车)的安全性相关的任何子系统产生不利影响。
因此，基于这些已建立的技术的这些部件的进一步小型化可能不如以前那样具有成本竞争力。特别具有挑战性的是，与2D和3D空间中足够小的需要匹配，使得在不降低成本的情况下分立电容器部件可以装配在倒装芯片凸块互连之间。
需要生产数万亿个分立电容器部件以满足工业需求，而对于生产关于MLCC或LICC或TSC的分立部件来说，CMOS兼容技术成本太高而无法开发。
发明内容
因此，明显的是，在集成电容器部件和分立电容器部件之间存在需要创新解决方案的大的差距。这同样适用于其他类型的能量存储装置。
根据本发明的第一方面，因此提供了金属-绝缘体-金属(MIM)能量存储装置，该能量存储装置包括：多个导电垂直纳米结构，每个导电垂直纳米结构从纳米结构的第一端延伸至纳米结构的第二端；底部传导控制层，该底部传导控制层保形地涂覆多个导电垂直纳米结构中的每个纳米结构；以及包括交替的传导控制层和电极层的分层堆叠，该分层堆叠保形地涂覆底部传导控制层，该分层堆叠至少包括在分层堆叠的底部处的第一奇数编号的电极层，直接在第一奇数编号的电极层上的第一奇数编号的传导控制层，以及直接在第一奇数编号的传导控制层上的第一偶数编号的电极层，其中：分层堆叠中的每个偶数编号的电极层导电地连接至纳米结构；以及分层堆叠中的每个奇数编号的电极层导电地连接至分层堆叠中的任何其他奇数编号的电极层。
MIM能量存储装置可以包括底部电极，并且多个导电垂直纳米结构中的每个纳米结构的第一端可以与底部电极导电接触。然后分层堆叠中的每个偶数编号的电极层可以导电地连接至底部电极。
“垂直”纳米结构应当被理解成垂直于底部电极布置的纳米结构。
在本申请的上下文中，术语“保形地涂覆”应被理解为意指以下述方式在表面上沉积材料层，该方式使得该材料层的厚度基本上变得相同而与表面的取向无关。用于实现这样的所谓的保形层或膜的各种沉积方法是本领域技术人员公知的。可能适合的沉积方法的典型示例是各种气相沉积方法，例如CVD、ALD和PVD。
导电纳米结构可以由导电材料形成，或者它可以由电绝缘材料形成并且优选地使用导电材料(诸如金属)保形地涂覆导电纳米结构。在后一种情况下，纳米结构的第一端可以通过纳米结构第一端处的导电材料与底部电极导电接触。可替选地，涂覆非导电纳米结构的导电材料可以充当MIM能量存储装置的底部电极。
底部传导控制层可以至少保形地涂覆每个纳米结构，并且因此可以另外保形地涂覆在纳米结构之间的底部电极的部分。
分层堆叠可以有利地包括多个保形涂覆层。例如，分层堆叠中的所有层都可以是保形涂覆层。然而，在实施方式中，分层堆叠中的最顶部电极层可以不是保形涂覆层。
本发明基于以下认识：可以通过在底部保形传导控制层的顶部上提供具有交替的电极层和传导控制层的分层堆叠来显著增加基于纳米结构的MIM能量存储装置的每单位表面面积的能量存储容量，以及选择性地将装置中的电极层互连以实现并联耦接的能量存储电路。这个方法可以提供显著增加的能量存储容量。
根据各种实施方式，MIM能量存储装置还可以包括与底部电极平行的顶部电极；并且分层堆叠中的最顶部奇数编号的电极层可以导电地连接至顶部电极。顶部电极可以包括基本上平坦的顶部电极表面，然而取决于MIM能量存储装置的配置，顶部电极的底部可以是平坦的或结构化的。
对于各种应用，这可以是提供并联耦接能量存储电路的外部连接的有利且方便的方式。在实施方式中，可以需要更少的过程步骤以及/或者可以使用更粗糙的导体图案，这可以提供改进的产品收得率，并且因此还提供较低的生产成本。
有利地，分层堆叠中的最顶部奇数编号的电极层可以在多个连接位置处导电地连接至顶部电极，每个连接位置沿着穿过多个导电垂直纳米结构中的纳米结构的一个相应纳米结构的第一端和第二端的直线。这种配置提供了相对简单且可靠的连接配置，这种配置也是紧凑的。
传导纳米结构可以有利地是碳纳米纤维(CNF)。可替选地，传导纳米结构可以是碳纳米管(CNT)或碳化物衍生的碳纳米结构或石墨烯壁。此外，在实施方式中，纳米结构可以是纳米线，例如由铜、铝、银、硅化物或具有导电性质的其他类型的纳米线。
然而，CNF的使用对于根据本发明的实施方式的能量存储装置可以是特别有利的。已知CNT能够提供比CNF高的电导率。然而，形成导电CNT的工艺也倾向于使得形成一定比例的半导电CNT，并且该比例可能是未知的或无法精确控制的。另一方面，CNF具有金属(电)性质，这提供改进的再现性。此外，可以使CNF的表面积远大于具有相同总体尺寸(直径和高度)的CNT的表面积，这提供了更多的电荷积累位点，并且由此提供了更高的电荷承载能力，进而针对MIM能量存储装置中的相同数目和总体尺寸的纳米结构产生较高的存能量存储力。
在实施方式中，碳纳米纤维可以至少部分地由无定形碳形成。这在每表面积产生较高数目的碳原子，从而产生更多的电荷积累位点，这进而针对MIM能量存储装置中的相同数目和总体尺寸的纳米结构产生较高的能量存储能力。
在实施方式中，碳纳米纤维可以是分支碳纳米纤维。这可以使得可接近表面积的进一步增加，产生更多的电荷累积位点，这进而针对MIM能量存储装置中的相同数目和总体尺寸的纳米结构产生较高的电荷存能量存储力。
此外，根据实施方式，多个CNF中的每个CNF可以具有波纹状表面结构，这同样增加了(每个CNF的)电荷累积位点的数目。
为了充分受益于使用具有波纹表面结构或分支纳米纤维结构的CNF，可以特别有利的是将底部传导控制层以及分层堆叠中的不同层中的每一个(可能不包括最顶部的奇数编号的电极)沉积为能够再现CNF的极细波纹的非常薄的保形膜。
根据各种实施方式，导电垂直纳米结构可以是生长的纳米结构。生长的纳米结构的使用允许对纳米结构的性质广泛地调整。例如，可以选择生长条件以实现给出每个纳米结构大表面积的形态，这进而可以增加MIM能量存储装置的能量存储能力。
根据实施方式，MIM能量存储装置可以提供静电或电化学能量或其组合的存储。
根据实施方式，一种或多种传导控制材料可以是固体电介质，并且MIM能量存储装置可以是纳米结构多层电容器装置。
根据其他实施方式，一种或多种传导控制材料可以是电解质，并且MIM能量存储装置可以是纳米结构多层电池装置。
“固体电介质”应当被理解为在室温下处于固态的电介质材料。因此，该词不包括在室温下为液体的任何材料。
“固体电解质”应当被理解为在室温下处于固态或溶胶-凝胶状态的电解质材料。
固体电介质可以有利地是所谓的高k电介质。高k电介质材料的示例包括例如HfOx、TiOx、TaOx和其他公知的高k电介质。替选地，电介质可以是基于聚合物(例如聚丙烯、聚苯乙烯、聚(对苯二甲)、聚对二甲苯等)的。也可以使用其他公知的电介质材料，例如Al2Ox、SiOx或SiNx等。本发明构想在需要时使用至少一个电介质材料层。还设想一种以上的电介质材料或多层不同的电介质层来控制有效电介质性质或电场性质。
在纳米结构电化学存储装置或电池中，传导控制材料主要涉及作为在传导控制材料中存在的能量存储机制的一部分的离子，例如通过允许离子传输穿过传导控制材料来提供能量存储。合适的电解质可以是固体或半固体电解质，并且可以选择固体晶体、陶瓷、石榴石或聚合物或凝胶的形式作为电解质，例如钛酸锶、氧化钇稳定的氧化锆、PMMA、KOH、氮氧化磷锂、锂基复合材料等。电解质层可以包括聚合物电解质。聚合物电解质可以包括聚合物基质、添加剂和盐。
可以使用CVD、热处理或旋涂或喷涂或工业中使用的任何其他合适的方法来沉积传导控制电解质材料。
根据本发明的实施方式，传导控制材料可以包括呈层状构造的电解质和固体电介质。在这样的实施方式中，MIM能量存储装置可以被视为是电容器型(静电)能量存储设备与电池型(电化学)能量存储设备之间的混合。这种配置可以提供比纯电容器装置更高的能量密度和功率密度，以及比纯电池装置更快的充电。
本发明构想使用任何衬底，例如Si、玻璃、SiC、不锈钢、金属箔(例如Al/Cu/Ag等箔)或工业中使用的任何其他合适的衬底。衬底可以呈现基本上平坦的表面或者可以是不平坦的。
本发明构想根据能量存储部件的设计和性能需要使用任何金属或金属合金或掺杂的硅或金属氧化物，例如LiCoO2等。例如，金属层可以包括过渡金属氧化物、锂和过渡金属的复合氧化物、或它们的混合物。过渡金属氧化物可以包括锂钴氧化物、锂锰氧化物或钒氧化物。金属接触层可以包括选自Li、氮氧化硅锡、Cu及其组合组成的组中的一个。
本发明还构想将衬底用作底部电极或包括在底部电极中。本发明基于以下认识：可以使用包括多个垂直生长的传导纳米结构的金属-绝缘体-金属(MIM)布置特别是薄的MIM能量存储部件来实现成本有效且极其紧凑。通过本发明的实施方式，可以实现具有低于100μm的轮廓高度的无源能量存储部件，并且这些无源能量存储部件可以是当前现有MLCC/TSC部件的有竞争力的替选。减小的部件高度可以允许更有效地利用电路板上的可用空间。例如，根据本发明实施方式的非常薄的分立MIM电容器或电池部件可以被布置在集成电路(IC)包装的底侧上，这提供了更紧凑的电路布局以及IC与电容器之间的较短的导体距离。IC与电容器之间的较短的导体距离至少提供了减小的寄生电容和电感，这又提供了IC的改进的性能。
然而，本发明不排除制造具有大于100μm的轮廓高度的厚度部件的可能性，该轮廓高度可以适合于在轮廓高度不受限制的其他工业应用中使用。
本发明的实施方式可以满足以下要求：(a)每单位面积/体积非常高的静电或电化学电容值，(b)在2D和Z方向上的低轮廓，(c)兼容并且适合于2D、2.5D和3D的包装/组装/嵌入技术的表面安装，(d)易于设计形状因数，(e)在温度和施加电压下稳定且鲁棒的性能，(f)每平方的低等效串联电感(ESL)，(g)较长的寿命或增强的寿命周期而没有电容退化，以及(h)具有成本效益。
根据本发明的各种实施方式，在分层堆叠中的最顶部电极层可以完全地填充多个传导纳米结构中的相邻纳米结构之间的从第一端朝向第二端的空间，该空间至少为纳米结构的第一端与第二端之间的一半。这种配置可以增加MIM能量存储装置的鲁棒性和可靠性，这进而提供了更鲁棒且可靠的能量存储部件。特别地，可以增加MIM能量存储装置中的纳米结构的机械稳定性。此外，可以减少纳米结构之间可能出现的空隙，这可以有益于能量存储部件的可靠性，尤其在温度循环等方面。
在实施方式中，在分层堆叠中的最顶部电极层可以完全地填充多个传导纳米结构中的相邻纳米结构之间的空间，一直到纳米结构的第二端，这可以更进一步改善能量存储装置的鲁棒性和可靠性。
此外，根据本发明的第一方面的实施方式的MIM能量存储装置可以有利地被包括在电子设备中，该电子设备还包括：印刷电路板(PCB)；和PCB上的集成电路(IC)。分立MIM能量存储装置可以经由PCB上的导体图案连接至IC。可替选地，分立MIM能量存储装置可以连接至IC包装。电路板不必一定是常规的PCB，而可以是柔性印刷电路(FPC)或SLP(类衬底PCB)。
此外，根据本发明第一方面的实施方式的MIM能量存储装置可以有利地被包括在电子设备中，该电子设备还包括第一电路元件，该第一电路元件电且机械连接至MIM能量存储装置的再分布层的第一侧上的第一多个焊盘；和第二电路元件，该第二电路元件电且机械连接至MIM能量存储装置的再分布层的第二侧上的第二多个焊盘。在这些实施方式中，MIM能量存储装置另外充当第一电路元件和第二电路元件之间的中介层。第一电路元件和第二电路元件中的每一个或任一者可以是电子设备的任何电气部分，包括例如集成电路、封装的电子部件或类似PCB FR-4衬底的电路板。
根据本发明的第二方面，提供了制造金属-绝缘体-金属(MIM)能量存储装置的方法，该方法包括以下步骤：提供具有底部电极的衬底；通过以下方式在底部电极上设置多个导电纳米结构：多个导电纳米结构中的每个纳米结构从底部电极基本上垂直地延伸并且纳米结构的第一端与底部电极导电接触，在设置于底部电极上的多个导电纳米结构中的每个纳米结构上施加保形底部传导控制层；以及在底部传导控制层上形成传导控制层和电极层交替的分层堆叠，该分层堆叠保形地涂覆底部传导控制层，该分层堆叠至少包括在分层堆叠的底部处的第一奇数编号的电极层、直接在第一奇数编号的电极层上的第一奇数编号的传导控制层、以及直接在第一奇数编号的传导控制层上的第一偶数编号的电极层，其中，通过以下方式形成分层堆叠：分层堆叠中的每个偶数编号的电极层导电地连接至底部电极以及分层堆叠中的每个奇数编号的电极层导电地连接至分层堆叠中的任何其他奇数编号的电极层。
本发明的该第二方面的其他实施方式以及通过本发明的该第二方面获得的效果在很大程度上类似于以上针对本发明的第一方面所描述的实施方式和效果。
总之，因此本发明涉及MIM能量存储装置，该MIM能量存储装置包括底部电极；多个导电垂直纳米结构；底部传导控制层，该底部传导控制层保形地涂覆多个导电垂直纳米结构中的每个纳米结构；以及传导控制层和电极层交替的分层堆叠，该分层堆叠保形地涂覆底部传导控制层，该分层堆叠至少包括在分层堆叠的底部处的第一奇数编号的电极层，直接在第一奇数编号的电极层上的第一奇数编号的传导控制层，以及直接在第一奇数编号的传导控制层上的第一偶数编号的电极层。分层堆叠中的每个偶数编号的电极层导电地连接至底部电极；以及分层堆叠中的每个奇数编号的电极层导电地连接至分层堆叠中的任何其他奇数编号的电极层。
根据方面，本发明还涉及金属-绝缘体-金属(MIM)能量存储装置，该能量存储装置包括：
第一电极层；
在第一电极层上设置的多个传导纳米结构；
保形地涂覆多个传导纳米结构中的每个纳米结构的第一传导控制材料层，以及未被传导纳米结构覆盖的第一电极层；
保形地涂覆第一传导控制层的第二电极层；
保形地涂覆第二电极层的第二传导控制层；以及
保形地涂覆第二传导控制层的第三电极层，
其中，第一电极层和第三电极层彼此导电地连接。
MIM能量存储装置还可以包括：
保形地涂覆第三电极层的第三传导控制层；以及
保形地涂覆第三传导控制层的第四电极层，
其中，第二电极层和第四电极层彼此导电地连接。
MIM能量存储装置可以被包括在分立金属-绝缘体-金属(MIM)能量存储部件中，该能量存储部件还包括：
用于能量存储部件的外部电连接的第一连接结构；
用于能量存储部件的外部电连接的第二连接结构；以及
将MIM布置至少部分地嵌入的电绝缘封装材料，
其中，第一电极层和第三电极层导电地连接至第一连接结构以及第二电极层导电地连接至第二连接结构。
本发明还涉及金属-绝缘体-金属(MIM)能量存储装置，该能量存储装置包括：
第一电极层；
多个导电垂直纳米结构，每个导电垂直纳米结构从与第一电极层导电接触的第一端延伸至第二端；以及
传导控制层和电极层交替的分层堆叠，该分层堆叠保形地涂覆多个传导纳米结构中的每个纳米结构以及未被传导纳米结构覆盖的第一电极层，
其中，
直接在多个传导纳米结构上的分层堆叠中的层是第一传导控制层；
直接在第一传导控制层上的分层堆叠中的层是第二电极层；
直接在第二电极层上的分层堆叠中的层是第二传导控制层；
直接在第二传导控制层上的分层堆叠中的层是第三电极层；以及
第一电极层和第三电极层彼此导电地连接。
直接在第三电极层上的分层堆叠中的层可以是第三传导控制层；
直接在第三传导控制层上的分层堆叠中的层可以是第四电极层；以及
第二电极层和第四电极层可以彼此导电地连接。
分层堆叠可以包括奇数个电极层；
从分层堆叠的底部开始的偶数编号的电极层导电地连接至第一电极层；以及
从分层堆叠的底部开始的奇数编号的电极层导电地连接至分层堆叠的顶部处的最顶部电极层。
MIM能量存储装置还可以包括平行于第一电极层的基本上平的顶部电极；以及
在分层堆叠的顶部处的最顶部电极层可以导电地连接至顶部电极。
在分层堆叠的顶部处的最顶部电极层可以在多个连接位置处导电地连接至顶部电极，每个连接位置沿着从多个导电垂直纳米结构中的纳米结构的一个相应纳米结构的第一端延伸至第二端的线的延长线。
此外，本发明涉及分立金属-绝缘体-金属(MIM)能量存储部件，该能量存储部件包括：
MIM布置，该MIM布置包括：
第一电极层；
从第一电极层生长的多个传导纳米结构；
第一传导控制材料层，该第一传导控制材料层保形地涂覆多个传导纳米结构中的每个纳米结构以及未被传导纳米结构覆盖的第一电极层；
保形地涂覆第一传导控制层的第二电极层；
保形地涂覆第二电极层的第二传导控制层；以及
保形地涂覆第二传导控制层的第三电极层；
用于能量存储部件的外部电连接的第一连接结构；
用于能量存储部件的外部电连接的第二连接结构；以及
将MIM布置至少部分地嵌入的电绝缘封装材料，
其中，第一电极层和第三电极层导电地连接至第一连接结构，以及第二电极层导电地连接至第二连接结构。
附图说明
现在将参照示出本发明的示例实施方式的附图更详细地描述本发明的这些方面和其他方面，在附图中：
图1以示意性移动电话的形式示意性地示出了根据本发明的实施方式的MIM能量存储装置的应用；
图2示意性地示出了根据现有技术的电路板的示例，其可以代表当前电子设备中的典型电路板；
图3示意性地示出了使用根据本发明的示例实施方式的能量存储装置来替换图2中的电路板上的常规能量存储部件的可能影响；
图4A是根据本发明的第一示例实施方式的形式为分立MIM能量存储部件(诸如分立电容器部件)的MIM能量存储装置的部分打开透视示意图示；
图4B是图4A中的MIM能量存储装置的示意截面图；
图5A是图4A至图4B中的MIM能量存储装置的第一示例配置的放大图示；
图5B是图4A至图4B中的MIM能量存储装置的第二示例配置的放大图示；
图6A是根据本发明的第二示例实施方式的形式为组合的中介层和能量存储装置的MIM能量存储装置的透视示意图示；
图6B是图6A的MIM能量存储装置的示意截面图；
图7A是图6A至图6B中的MIM能量存储装置的第一示例配置的放大图示；
图7B是图6A至图6B中的MIM能量存储装置的第二示例配置的放大图示；以及
图8是示出根据本发明的实施方式的方法的示例实施方式的流程图。
具体实施方式
图1示意性地示出了根据本发明的实施方式的电子设备，此处为移动电话1的形式。在图1的简化和示意性图示中，指示移动电话像大多数电子设备一样包括电路板3，电路板3配备有包装的集成电路5和无源部件，无源部件包括能量存储部件，此处为电容器7的形式。
图2是使用当前可用于合理且有成本效益的大规模生产的技术的电路板3的示例性图示，在图2中，存在安装在印刷电路板(PCB)9上的许多电容器7。目前使用的电容器7通常是所谓的多层陶瓷电容器(MLCC)，其最小包装高度约为0.4mm。
为了以甚至更高的处理速度提供甚至更紧凑的电子设备，期望减小由去耦和临时能量存储所需的电容器7所占用的空间，并且减小IC 5与服务该IC 5的电容器7之间的距离。
上述电子设备可以使用根据本发明的实施方式的MIM能量存储装置来实现，分立MIM能量存储部件在这种情况下为分立MIM电容器部件，因为与具有相同电容和占用空间的常规MLCC相比，这样的MIM电容器部件可以通过显著较小的包装高度来制造。
图3是使用根据本发明的示例实施方式的MIM电容器部件11替换图2中的电路板上的常规电容器部件的可能影响的示意图示。从图3可以明显看出，根据本发明的实施方式的MIM电容器部件11的减小的包装高度允许将电容器11在IC包装5的连接球12之间置于IC包装5下方。明显地，电容器11的这种布置使得能够实现较小的PCB 9，并且因此使得能够实现更紧凑的电子设备1。也明确地提供了IC 5中的有源电路与电容器11之间的较短距离。
图4A是根据本发明的第一示例实施方式的形式为分立MIM能量存储部件(诸如分立电容器部件)的MIM能量存储装置11的部分打开透视示意图示，该MIM能量存储装置11包括MIM布置13，第一连接结构(在图4A中不可见)、第二连接结构(在图4A中不可见)以及电介质封装材料，该电介质封装材料至少部分地将MIM布置13嵌入以至少部分地形成能量存储部件11的外边界表面。
图4B是沿图4A中的线A-A'截取的部分的图4A中的MIM能量存储装置11的示意性截面图。在图4B中，可以看出MIM能量存储装置的该实施方式包括MIM能量存储装置层21、连接结构层23以及在MIM能量存储装置层21和连接结构层23之间布置的再分布层25。MIM能量存储装置层21包括底部电极27、多个导电垂直纳米结构29(在图4B中多个导电垂直纳米结构中的一个仅由附图标记指示以避免使附图混乱)、底部传导控制层31，以及包括交替传导控制层和电极层的分层堆叠33，该分层堆叠33保形地涂覆底部传导控制层31。参照图5A至图5B和其他图示，下面将更详细地描述MIM能量存储装置层21的示例配置。
连接结构层23包括上面参照图4A的第一连接结构15和第二连接结构17，该连接结构层23用于MIM能量存储装置11的外部电连接。如图4B中示意性地指示，第一连接结构15导电地连接至底部电极27，以及第二连接结构17导电地连接至分层堆叠33中选择的电极层。特别地，第二连接结构17导电地连接至分层堆叠33中的每个奇数编号的电极层。当参照图5A至图5B和其他图示更详细地说明分层堆叠33的配置时，这将在下面变得更清楚。
再分布层25被配置成将MIM能量存储装置层21的底部电极27与连接结构层23的第一连接结构15导电地连接，以及将MIM能量存储装置层21的分层堆叠33中的至少一个奇数编号的电极层与连接结构层23的第二连接结构17导电地连接。
如图4B中示意性示出，电绝缘封装材料19将第一连接结构15和第二连接结构17嵌入，并且使第一连接结构15和第二连接结构17未被覆盖。MIM能量存储装置11的外边界表面由封装材料19和第一连接结构15以及第二连接结构17形成。
图5A是图4A至图4B中的MIM能量存储装置11的第一示例配置的放大图示。如图5A中示意性示出，导电垂直纳米结构29中的每一个从与底部电极27导电接触的第一端35延伸至顶端37。如在图5A的放大部分中最佳地看出，底部传导控制层31保形地涂覆纳米结构29。在图5A的示例配置中，底部传导控制层31另外保形地涂覆底部电极27的未被纳米结构29覆盖的部分。
继续参照图5A的放大部分，传导控制层和电极层交替的分层堆叠33涂覆底部传导控制层31并且该分层堆叠33至少包括在分层堆叠33的底部处的第一奇数(第一)电极层39、直接在第一奇数编号的电极层39上的第一奇数编号(第一)传导控制层41，以及直接在第一奇数编号的传导控制层41上的第一偶数编号的(第二)电极层43。在图5A的示例配置中，分层堆叠33另外包括第一偶数编号的(第二)传导控制层45和第二奇数编号(第三)电极层47。虽然在图5A中未示出，但分层堆叠33中的每个偶数编号的电极层(第二电极层43)导电地连接至底部电极27，并且分层堆叠33中的每个奇数编号的电极层(第一电极层39和第三电极层47)(彼此)导电地连接至分层堆叠中的任何其他奇数编号的电极层。
在MIM能量存储装置11为电容器的实施方式中，每个传导控制层由固体电介质制成。
在图5A的示例配置中，最顶部电极层(在这种情况下，第三电极层47)完全填充相邻纳米结构29之间的多于纳米结构29的第一端35和纳米结构29的第二端37之间一半的空间。在图5A中的示例性配置中，最顶部电极层47完全填充相邻纳米结构29之间的空间，从第一端35一直到第二端37，以及更高。
尽管在图5A中未示出，但应当理解分层堆叠中的任何层都可以由子层形成。特别地，最顶部电极层47可以包括保形地涂覆直接位于传导控制层45下方的第一子层，以及填充纳米结构29之间的空间的第二子层。
此外，根据本发明公开内容，可以方便地存在例如图中未示出的作为金属扩散屏障的附加子层。
现在将参照图5B描述MIM能量存储装置11的第二示例配置。图5B中的MIM能量存储装置11与以上参照图5A描述的MIM能量存储装置11主要不同之处在于纳米结构29和分层堆叠33被嵌入电介质材料49中，可以例如使用旋涂、喷涂或浸渍等来施加电介质材料49。
应当理解，图5A至图5B中的MIM能量存储装置11配置可以从所示的电容器配置修改成能量存储/电池配置。在这样的配置中，传导控制层不是由固体电介质制成，而是由电解质制成，优选地是固体电解质。还设想了具有固体电介质层和电解质层组合的装置。
图6A是根据本发明的第二示例实施方式的形式为组合的中介层和能量存储装置的MIM能量存储装置11的透视示意图示。在图6A中，MIM能量存储装置被示出为包括在根据本发明的实施方式的电子设备51中，该电子设备51包括第一电路元件，此处该第一电路元件为第一集成电路(IC)53的形式，第二电路元件，此处该第二电路元件为第二IC 55的形式，以及MIM能量存储装置11，该MIM能量存储装置11将第一IC 53和第二IC 55电且机械地互连。
如图6A中示意性所示，MIM能量存储装置(中介层)11包括第一MIM布置13a和第二MIM布置13b。尽管在图6A中(但在图6B中)没有由附图标记指示，但第一MIM布置13a和第二MIM布置13b被布置在MIM能量存储装置层中，并且中介层11还包括第一连接结构层和第二连接结构层，以及用于将MIM能量存储装置层中的各种结构耦接至连接结构层中的连接结构的再分布层。中介层11包括在中介层11的第一侧59上的第一多个焊盘57和在中介层11的第二侧61上的第二多个焊盘(在图6A中不可见)。第一多个焊盘57中的焊盘被布置成并被配置成用于电和机械连接至第一IC 53的相对应的焊盘，以及第二多个焊盘中的焊盘被布置成并被配置成用于电和机械连接至第二IC 55的相对应焊盘63。在图6B中更好地看出，中介层11另外包括多个通孔，每个通孔都穿过中介层11(至少中介层11的再分布层)以将第一多个焊盘57中的相应焊盘与第二多个焊盘中的相应焊盘导电地连接。
在图6A的示例中，第一IC 53由中介层11耦接至第二IC 55，并且第一IC 53和第二IC 55二者都连接至中介层11的MIM布置13a至13b。因此，例如可以通过从第二IC 55提供的电能给中介层11充电，并且放电到第一IC 53。因此，中介层11可以充当第一IC 53和/或第二IC 55的电荷库。
应当注意，根据特定应用，除了图6A中所示的导体图案的许多其他导体图案是可能的并且可能是有利的。例如，对于电网和信号路由目的，可能存在额外的导体图案。
图6B是沿图6A中的线B-B'截取的图6A中的MIM能量存储装置11的部分的截面示意图。如在图6B中所看出，经由第一再分布层25a和第二再分布层25b将上述第一连接结构层23a和第二连接结构层23b导电地连接至MIM能量存储装置层21。在中介层11的第一侧59上，第一焊盘57a和第二焊盘57b在图6B的截面图中可见，并且在中介层11的第二侧61上，单个焊盘65可见。如图6B中示意性地指示，通过第一通孔67a将中介层11的第一侧59上的第一焊盘57a导电地连接至MIM能量存储装置层21的底部电极27。通过第二通孔67b将中介层11的第一侧59上的第二焊盘57b导电地连接至MIM能量存储装置层21的顶部电极69。通过第一连接结构层23a中的导体迹线71和第三通孔67c将中介层11的第一侧59上的第一焊盘57a另外导电地连接至中介层的第二侧61上的焊盘65。
图7A和图7B是图6A至图6B中的MIM能量存储装置11中的MIM能量存储层21的不同配置的局部截面图。应当注意，图7A和图7B中的配置可以用于参照图4A和图4B描述的MIM能量存储装置11，并且应当注意，可以将上面参照图5A和图5B描述的配置用于图6A和图6B中的MIM能量存储装置11。
首先转向图7A，此处，导电垂直纳米结构29从以周期性配置在底部电极27上预图案化的催化剂层73生长。纳米结构29可以例如是传导碳纳米结构，诸如，使用本身已知的尖端生长从催化剂层73生长的碳纳米纤维，使得每个纳米结构29包括纳米结构29的第二端37处的催化剂材料。
如上文参照图5A和图5B所述，底部传导控制层31保形地涂覆纳米结构29和底部电极27的未被纳米结构29覆盖的部分。
传导控制层和电极层交替的分层堆叠33涂覆底部传导控制层31并且分层堆叠33至少包括在分层堆叠33的底部处的第一奇数编号的(第一)电极层39、直接在第一奇数编号的电极层39上的第一奇数编号的(第一)传导控制层41，以及直接在第一奇数编号的传导控制层41上的第一偶数编号的(第二)电极层43。在图7A的示例配置中，分层堆叠33另外包括第一偶数编号的(第二)传导控制层45和第二奇数编号的(第三)电极层47。在图7A的示例配置中，第三电极层47是分层堆叠33中的最顶部奇数编号的电极层，并且如在图7A中可以看出，该电极层47在多个连接位置75(连接位置中的一个仅在图7A中由附图标记指示以避免使附图混乱)处导电地连接至顶部电极69，每个连接位置沿着穿过相应纳米结构29的第一端35和第二端37的直线77。
分层堆叠33中的每个偶数编号的电极层(第二电极层43)导电地连接至底部电极27，以及在分层堆叠33中的每个奇数编号的电极层(第一电极层39和第三电极层47)(彼此)导电地连接至分层堆叠中任何其他奇数编号的电极层，因此分层堆叠33中的每个奇数编号的电极层(第一电极层39和第三电极层47)也导电地连接至顶部电极69。在图7A的示例配置中，通过第一互连79将第二电极层43和底部电极27连接在一起，并且通过第二互连81将第一电极层39和第三电极层47连接在一起。在图7A的第一示例配置中，纳米结构29之间的空间由电介质材料83填充。当形成图7A中的MIM能量存储装置层21时，分层堆叠33可以被电介质材料83覆盖，然后可以在平坦化过程中去除多余的电介质材料，直到露出分层堆叠33的最顶部电极层47。此后，可以沉积顶部电极69。
在图7B的第二示例配置中，而是，使用最顶部电极层47填充纳米结构之间的空间，然后将该空间平面化以形成顶部电极69。
图8是示意性示出根据本发明的示例实施方式的用于制造根据本发明的实施方式的MIM能量存储装置11的方法的流程图。
在第一步骤100中，提供衬底。衬底具有在其上设置的上述底部电极27，该衬底可以例如是玻璃、硅、SiC、陶瓷或聚合物衬底。在衬底和底部电极27之间，可以存在所谓的牺牲层。
在随后的步骤101中，通过以下方式设置多个导电纳米结构29：每个纳米结构29从底部电极27基本上垂直地延伸并且纳米结构29的第一端35与底部电极27导电接触。有利地，使用本身已知的用于生长垂直纳米结构的技术，纳米结构29可以从底部电极27生长。
此后，在步骤102中，可以通过底部传导控制层31保形地涂覆垂直纳米结构29和底部电极27的未被纳米结构29覆盖的部分。使用适合于制造保形层的任何已知方法(诸如例如可以经由气相沉积、热处理、原子层沉积(ALD)等)来沉积底部传导控制层31以及MIM能量存储装置11中的附加保形层。有利地，可以在纳米结构29上以原子均匀性均匀地涂覆底部传导控制层31。
在接下来的步骤103中，在底部传导控制层31上形成包括交替的传导控制层和电极层的分层堆叠33，该分层堆叠33保形地涂覆底部传导控制层。分层堆叠包括在分层堆叠33的底部处的至少一个第一奇数编号的电极层39，直接在第一奇数编号的电极层39上的第一奇数编号的传导控制层41，以及直接在第一奇数编号的传导控制层41上的第一偶数编号的电极层43。通过以下方式形成分层堆叠33：分层堆叠中的每个偶数编号的电极层导电地连接至底部电极以及分层堆叠中的每个奇数编号的电极层导电地连接至分层堆叠中的任何其他奇数编号的电极层。
在可选步骤104中，例如当在衬底上存在牺牲层时可以通过选择性地去除牺牲层来去除衬底，可替选地，例如可以通过化学或机械抛光使衬底变薄。
在附加的可选步骤105中，可以使用本身已知的方法和材料形成一个或几个层，诸如一个或更多个再分布层和一个或更多个连接结构层。
本领域技术人员认识到，本发明绝不限于上述优选实施方式。相反，在所附权利要求的范围内，许多修改和变型是可能的。
在权利要求中，词语“包括”不排除其他元件或步骤，并且不定冠词“一(a)”或“一个(an)”不排除多个。单个处理器或其他单元可以实现权利要求中陈述的若干项目的功能。在相互不同的从属权利要求中陈述某些措施的单一事实并不指示不能有利地使用这些措施的组合。权利要求中的任何附图标记不应被解释为限制范围。

Claims (34)

1.一种金属-绝缘体-金属(MIM)能量存储装置，包括：
多个导电垂直纳米结构，每个导电垂直纳米结构从所述纳米结构的第一端延伸至所述纳米结构的第二端；
底部传导控制层，所述底部传导控制层保形地涂覆所述多个导电垂直纳米结构中的每个纳米结构；以及
分层堆叠，所述分层堆叠包括交替的传导控制层和电极层，所述分层堆叠保形地涂覆所述底部传导控制层，所述分层堆叠至少包括在所述分层堆叠的底部处的第一奇数编号的电极层，直接在所述第一奇数编号的电极层上的第一奇数编号的传导控制层，以及直接在所述第一奇数编号的传导控制层上的第一偶数编号的电极层，
其中：
所述分层堆叠中的每个偶数编号的电极层导电地连接至所述纳米结构；以及
所述分层堆叠中的每个奇数编号的电极层导电地连接至所述分层堆叠中的任何其他奇数编号的电极层。
2.根据权利要求1所述的MIM能量存储装置，其中：
所述MIM能量存储装置还包括顶部电极；以及
所述分层堆叠中的最顶部奇数编号的电极层导电地连接至所述顶部电极。
3.根据权利要求2所述的MIM能量存储装置，其中，所述分层堆叠中的最顶部奇数编号的电极层在多个连接位置处导电地连接至所述顶部电极，每个连接位置沿着穿过所述多个导电垂直纳米结构中的纳米结构的相应一个纳米结构的第一端和第二端的直线。
4.根据前述权利要求中任一项所述的MIM能量存储装置，其中，所述多个导电垂直纳米结构中的导电垂直纳米结构是碳纳米纤维。
5.根据权利要求4所述的MIM能量存储装置，其中，所述碳纳米纤维至少部分地由无定形碳形成。
6.根据权利要求4或5所述的MIM能量存储装置，其中，所述碳纳米纤维中的每一个具有波纹表面结构以及/或者是分支纳米纤维。
7.根据前述权利要求中任一项所述的MIM能量存储装置，其中，所述多个导电垂直纳米结构中的纳米结构从底部电极生长。
8.根据权利要求7所述的MIM能量存储装置，还包括在所述底部电极和所述多个导电垂直纳米结构中的每个纳米结构的第一端之间的催化剂层。
9.根据权利要求8所述的MIM能量存储装置，其中，所述催化剂层是预图案化的催化剂层。
10.根据权利要求9所述的MIM能量存储装置，其中，所述催化剂层以周期性配置被预图案化。
11.根据权利要求8至10中任一项所述的MIM能量存储装置，其中，所述多个导电垂直纳米结构中的每个纳米结构包括在所述纳米结构的第二端处的催化剂材料。
12.根据前述权利要求中任一项所述的MIM能量存储装置，其中，所述多个导电垂直纳米结构中的纳米结构的表面密度至少为1000/mm2。
13.根据前述权利要求中任一项所述的MIM能量存储装置，还包括支承所述纳米结构的衬底。
14.根据权利要求13所述的MIM能量存储装置，其中，所述衬底是不导电的。
15.根据前述权利要求中任一项所述的MIM能量存储装置，其中，每个传导控制层由固体电介质材料制成。
16.根据权利要求1至14中任一项所述的MIM能量存储装置，其中，每个传导控制层为电解质。
17.根据权利要求1至14中任一项所述的MIM能量存储装置，其中，每个传导控制层包括固体电介质子层和电解质子层。
18.根据前述权利要求中任一项所述的MIM能量存储装置，还包括：
用于所述MIM能量存储装置的外部电连接的第一连接结构；以及
用于所述MIM能量存储装置的外部电连接的第二连接结构，其中：
所述纳米结构以及所述分层堆叠中的每个偶数编号的电极层导电地连接至所述第一连接结构；以及
所述分层堆叠中的每个奇数编号的电极层导电地连接至所述第二连接结构。
19.根据权利要求18所述的MIM能量存储装置，其中，所述MIM能量存储装置包括：
MIM能量存储装置层，所述MIM能量存储装置层包括所述多个导电垂直纳米结构、所述底部传导控制层以及所述分层堆叠；
包括所述第一连接结构和所述第二连接结构的连接结构层；以及
在所述MIM能量存储装置层和所述连接结构层之间布置的再分布层，所述再分布层被配置成将所述MIM能量存储装置层的纳米结构与所述连接结构层的所述第一连接结构导电地连接，以及将所述MIM能量存储装置层的分层堆叠中的至少一个奇数编号的电极层与所述连接结构层的所述第二连接结构导电地连接。
20.根据权利要求19所述的MIM能量存储装置，其中，所述再分布层包括：
具有第一导体图案层的第一再分布子层，所述第一导体图案层包括导电地连接至所述MIM能量存储装置层的纳米结构的第一焊盘，以及导电地连接至所述MIM能量存储层的分层堆叠中的至少一个奇数编号的电极的第二焊盘；以及
具有第二导体图案层的第二再分布子层，所述第二导体图案层包括将所述第一重分布子层的第一焊盘与所述连接结构层的第一连接结构导电地连接的第一导体迹线，以及将所述第一重分布子层的第二焊盘与所述连接结构层的第二连接结构导电地连接的第二导体迹线。
21.根据权利要求19或20所述的MIM能量存储装置，其中，所述再分布层还包括至少一个通孔，所述通孔穿过所述再分布层以将所述再分布层的第一侧与所述再分布层的第二侧导电地连接。
22.根据权利要求21所述的MIM能量存储装置，其中，所述再分布层包括：
在所述再分布层的第一侧上的第一多个焊盘；
在所述再分布层的第二侧上的第二多个焊盘；以及
多个通孔，所述多个通孔中的每个通孔穿过所述再分布层以将所述第一多个焊盘中的相应焊盘与所述第二多个焊盘中的相应焊盘导电地连接。
23.根据权利要求18至22中任一项所述的MIM能量存储装置，还包括电绝缘封装材料，所述电绝缘封装材料将所述MIM能量存储装置至少部分地嵌入，并且使所述第一连接结构和所述第二连接结构未被所述封装材料覆盖。
24.根据权利要求23所述的MIM能量存储装置，其中，所述电绝缘封装材料至少部分地形成所述MIM能量存储装置的外边界表面。
25.根据权利要求18至24中任一项所述的MIM能量存储装置，其中，所述第一连接结构和所述第二连接结构中的每一个至少部分地形成所述MIM能量存储装置的外边界表面。
26.一种电子设备，包括：
印刷电路板(PCB)；
所述PCB上的集成电路(IC)；以及
连接至所述IC的根据权利要求18至25中任一项所述的MIM能量存储装置。
27.一种电子设备，包括：
根据权利要求22所述的MIM能量存储装置；
第一电路元件，所述第一电路元件电且机械连接至所述MIM能量存储装置的再分布层的第一侧上的第一多个焊盘；以及
第二电路元件，所述第二电路元件电且机械连接至所述MIM能量存储装置的再分布层的第二侧上的第二多个焊盘。
28.根据权利要求26或27所述的电子设备，其中，所述电子设备是移动电话、娱乐单元、导航装置；通讯装置、固定位置数据单元、移动位置数据单元、全球定位系统(GPS)装置、智能手表、可穿戴计算设备、平板电脑、服务器、计算机、便携式计算机、移动计算设备、电池充电器、USB设备、台式计算机、个人数字助理(PDA)、显示器、计算机显示器、电视、调谐器、收音机、卫星收音机、音乐播放器、数字音乐播放器、便携式音乐播放器、数字视频播放器、汽车、电动车、车辆部件、航空电子系统、无人机、以及多轴直升机之一。
29.一种制造金属-绝缘体-金属(MIM)能量存储装置的方法，所述方法包括以下步骤：
提供具有底部电极的衬底；
通过以下方式在所述底部电极上设置多个导电纳米结构：所述多个导电纳米结构中的每个纳米结构从所述底部电极基本上垂直地延伸，并且所述纳米结构的第一端与所述底部电极导电接触；
在设置于所述底部电极上的所述多个导电纳米结构中的每个纳米结构上施加保形底部传导控制层；以及
在所述底部传导控制层上形成交替传导控制层和电极层的分层堆叠，所述分层堆叠保形地涂覆所述底部传导控制层，所述分层堆叠至少包括在所述分层堆叠的底部处的第一奇数编号的电极层，直接在所述第一奇数编号的电极层上的第一奇数编号的传导控制层，以及直接在所述第一奇数编号的传导控制层上的第一偶数编号的电极层，
其中，通过以下方式形成所述分层堆叠：所述分层堆叠中的每个偶数编号的电极层导电地连接至所述底部电极，以及所述分层堆叠中的每个奇数编号的电极层导电地连接至所述分层堆叠中的任何其他奇数编号的电极层。
30.根据权利要求29所述的方法，还包括以下步骤：
形成用于所述MIM能量存储装置的外部电连接的第一连接结构；
形成用于所述MIM能量存储装置的外部电连接的第二连接结构；以及
通过以下方式至少部分地将所述MIM能量存储装置嵌入电绝缘封装材料中：所述第一连接结构和所述第二连接结构不被所述电绝缘封装材料覆盖。
31.根据权利要求29或30所述的方法，还包括以下步骤：
在形成分层堆叠的步骤之后去除衬底。
32.根据权利要求29至31中任一项所述的方法，其中，以晶片的形式提供所述衬底。
33.根据权利要求29至31中任一项所述的方法，其中，以面板的形式提供所述衬底。
34.根据权利要求29至31中任一项所述的方法，其中，以在卷上膜的形式提供所述衬底。
CN202180027427.9A 2020-04-17 2021-04-13 具有分层堆叠的金属-绝缘体-金属(mim)能量存储装置和制造方法 Active CN115428107B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
SE2050444 2020-04-17
SE2050444-5 2020-04-17
PCT/SE2021/050335 WO2021211038A1 (en) 2020-04-17 2021-04-13 Metal-insulator-metal (mim) energy storage device with layered stack and manufacturing method

Publications (2)

Publication Number Publication Date
CN115428107A true CN115428107A (zh) 2022-12-02
CN115428107B CN115428107B (zh) 2024-06-07

Family

ID=78085113

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202180027427.9A Active CN115428107B (zh) 2020-04-17 2021-04-13 具有分层堆叠的金属-绝缘体-金属(mim)能量存储装置和制造方法

Country Status (7)

Country Link
US (1) US20230147809A1 (zh)
EP (1) EP4136664A4 (zh)
JP (1) JP2023521718A (zh)
KR (1) KR20230002353A (zh)
CN (1) CN115428107B (zh)
TW (1) TW202141805A (zh)
WO (1) WO2021211038A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11563079B2 (en) * 2020-01-08 2023-01-24 Taiwan Semiconductor Manufacturing Company Ltd. Metal insulator metal (MIM) structure and manufacturing method thereof

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050121744A1 (en) * 2003-12-04 2005-06-09 Taiwan Semiconductor Manufacturing Co., Ltd. High density MIM capacitor structure and fabrication process
US20110080686A1 (en) * 2006-10-04 2011-04-07 Stmicroelectronics (Crolles 2) Sas Mim capacitor
CN104115270A (zh) * 2011-12-14 2014-10-22 英特尔公司 具有包含多个金属氧化物层的绝缘体堆叠体的金属-绝缘体-金属(mim)电容器
CN105706234A (zh) * 2013-10-29 2016-06-22 Ipdia公司 具有改进型电容器的结构
WO2017151040A1 (en) * 2016-02-29 2017-09-08 Smoltek Ab Interposer with a nanostructure energy storage device

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10344814B3 (de) * 2003-09-26 2005-07-14 Infineon Technologies Ag Speichervorrichtung zur Speicherung elektrischer Ladung und Verfahren zu deren Herstellung
WO2007027169A2 (en) * 2005-08-30 2007-03-08 University Of South Florida Method of manufacturing silicon topological capacitors
EP1949418A2 (en) * 2005-11-08 2008-07-30 Nxp B.V. Integrated capacitor arrangement for ultrahigh capacitance values
WO2008040706A1 (en) * 2006-10-04 2008-04-10 Nxp B.V. Mim capacitor
US7645669B2 (en) * 2007-02-16 2010-01-12 Sharp Laboratories Of America, Inc. Nanotip capacitor
JP5330376B2 (ja) * 2007-05-10 2013-10-30 アイピーディーアイエイ 集積装置及びその製造方法、並びに、システム・イン・パッケージ
US8420476B2 (en) * 2010-05-27 2013-04-16 International Business Machines Corporation Integrated circuit with finFETs and MIM fin capacitor
US8860107B2 (en) * 2010-06-03 2014-10-14 International Business Machines Corporation FinFET-compatible metal-insulator-metal capacitor
US8368146B2 (en) * 2010-06-15 2013-02-05 International Business Machines Corporation FinFET devices
US8742541B2 (en) * 2010-12-09 2014-06-03 Tessera, Inc. High density three-dimensional integrated capacitors
US8298944B1 (en) * 2011-06-01 2012-10-30 Texas Instruments Incorporated Warpage control for die with protruding TSV tips during thermo-compressive bonding
EP2828870A4 (en) * 2012-03-22 2016-03-30 California Inst Of Techn MICRO AND NANOSCALIC CAPACITORS FOR THE FORMATION OF AN ARRAY OF CONDUCTIVE ELEMENTS WITH EXTENDED BODIES
US8610281B1 (en) * 2012-10-02 2013-12-17 Global Foundries Inc. Double-sided semiconductor structure using through-silicon vias
US8815661B1 (en) * 2013-02-15 2014-08-26 International Business Machines Corporation MIM capacitor in FinFET structure
US9412806B2 (en) * 2014-06-13 2016-08-09 Invensas Corporation Making multilayer 3D capacitors using arrays of upstanding rods or ridges
KR102164796B1 (ko) * 2014-08-28 2020-10-14 삼성전자주식회사 나노구조 반도체 발광소자
US9755013B2 (en) * 2015-04-22 2017-09-05 Globalfoundries Inc. High density capacitor structure and method
KR20180058757A (ko) * 2015-09-23 2018-06-01 난양 테크놀러지컬 유니버시티 반도체 장치 및 반도체 장치 형성 방법
US10388572B2 (en) * 2017-03-06 2019-08-20 International Business Machines Corporation Integrating metal-insulator-metal capacitors with fabrication of vertical field effect transistors
KR101963285B1 (ko) * 2017-04-26 2019-03-28 삼성전기주식회사 커패시터 및 이를 포함하는 실장기판
US11037737B2 (en) * 2017-06-27 2021-06-15 Uchicago Argonne, Llc Energy storage technology with extreme high energy density capability
TWI766072B (zh) * 2017-08-29 2022-06-01 瑞典商斯莫勒科技公司 能量存儲中介層裝置、電子裝置和製造方法
US10530306B2 (en) * 2018-04-13 2020-01-07 Nxp Usa, Inc. Hybrid power amplifier circuit or system with combination low-pass and high-pass interstage circuitry and method of operating same
JP7160594B2 (ja) * 2018-08-09 2022-10-25 太陽誘電株式会社 キャパシタ
US11107901B2 (en) * 2019-04-03 2021-08-31 Sandisk Technologies Llc Charge storage memory device including ferroelectric layer between control gate electrode layers and methods of making the same
US11302774B2 (en) * 2019-11-18 2022-04-12 Xia Tai Xin Semiconductor (Qing Dao) Ltd. Semiconductor device and method fabricating the same

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050121744A1 (en) * 2003-12-04 2005-06-09 Taiwan Semiconductor Manufacturing Co., Ltd. High density MIM capacitor structure and fabrication process
US20110080686A1 (en) * 2006-10-04 2011-04-07 Stmicroelectronics (Crolles 2) Sas Mim capacitor
CN104115270A (zh) * 2011-12-14 2014-10-22 英特尔公司 具有包含多个金属氧化物层的绝缘体堆叠体的金属-绝缘体-金属(mim)电容器
CN105706234A (zh) * 2013-10-29 2016-06-22 Ipdia公司 具有改进型电容器的结构
WO2017151040A1 (en) * 2016-02-29 2017-09-08 Smoltek Ab Interposer with a nanostructure energy storage device

Also Published As

Publication number Publication date
TW202141805A (zh) 2021-11-01
CN115428107B (zh) 2024-06-07
EP4136664A4 (en) 2024-05-29
EP4136664A1 (en) 2023-02-22
US20230147809A1 (en) 2023-05-11
WO2021211038A1 (en) 2021-10-21
KR20230002353A (ko) 2023-01-05
JP2023521718A (ja) 2023-05-25

Similar Documents

Publication Publication Date Title
JP7430718B2 (ja) ディスクリート金属－絶縁体－金属（ｍｉｍ）エネルギー蓄積部品及びその製造方法
US6532143B2 (en) Multiple tier array capacitor
TWI264744B (en) Solid electrolytic capacitor, transmission-line device, method of producing the same, and composite electronic component using the same
US20230075019A1 (en) Electronic system with power distribution network including capacitor coupled to component pads
US20150041202A1 (en) Composite electronic component and board having the same
CN104810153A (zh) 多层陶瓷电子组件和其上安装有多层陶瓷电子组件的板
US10403434B2 (en) Capacitor component
CN115428107B (zh) 具有分层堆叠的金属-绝缘体-金属(mim)能量存储装置和制造方法
US20220005777A1 (en) Semiconductor assembly with discrete energy storage component
US12033797B2 (en) Discrete metal-insulator-metal (MIM) energy storage component and manufacturing method
US20230275044A1 (en) Electronic component package with integrated component and redistribution layer stack
CN117577449B (zh) 一种三维结构电容器及其制备方法
US20220302007A1 (en) Via plug capacitor
US20220302006A1 (en) Via plug resistor

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant