JP7160594B2 - キャパシタ - Google Patents
キャパシタ Download PDFInfo
- Publication number
- JP7160594B2 JP7160594B2 JP2018150365A JP2018150365A JP7160594B2 JP 7160594 B2 JP7160594 B2 JP 7160594B2 JP 2018150365 A JP2018150365 A JP 2018150365A JP 2018150365 A JP2018150365 A JP 2018150365A JP 7160594 B2 JP7160594 B2 JP 7160594B2
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- mim structure
- layer
- external electrode
- thickness
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000003990 capacitor Substances 0.000 title claims description 115
- 239000010410 layer Substances 0.000 claims description 163
- 239000000758 substrate Substances 0.000 claims description 55
- 239000000463 material Substances 0.000 claims description 45
- 239000011241 protective layer Substances 0.000 claims description 37
- 230000000149 penetrating effect Effects 0.000 claims description 4
- 239000010409 thin film Substances 0.000 description 74
- 238000000034 method Methods 0.000 description 18
- 238000000605 extraction Methods 0.000 description 16
- 230000004888 barrier function Effects 0.000 description 13
- 238000005530 etching Methods 0.000 description 11
- MCMNRKCIXSYSNV-UHFFFAOYSA-N Zirconium dioxide Chemical compound O=[Zr]=O MCMNRKCIXSYSNV-UHFFFAOYSA-N 0.000 description 10
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 9
- KDLHZDBZIXYQEI-UHFFFAOYSA-N Palladium Chemical compound [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 description 9
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 9
- 238000000231 atomic layer deposition Methods 0.000 description 7
- 239000010408 film Substances 0.000 description 7
- 239000010949 copper Substances 0.000 description 6
- 239000010931 gold Substances 0.000 description 6
- 239000004020 conductor Substances 0.000 description 5
- 229910052581 Si3N4 Inorganic materials 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 229910052751 metal Inorganic materials 0.000 description 4
- 239000007769 metal material Substances 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 4
- 238000004544 sputter deposition Methods 0.000 description 4
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 3
- 239000004642 Polyimide Substances 0.000 description 3
- 229910004298 SiO 2 Inorganic materials 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 3
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 3
- 239000000956 alloy Substances 0.000 description 3
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 3
- 229910052802 copper Inorganic materials 0.000 description 3
- 238000005520 cutting process Methods 0.000 description 3
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 3
- 229910052737 gold Inorganic materials 0.000 description 3
- 239000011810 insulating material Substances 0.000 description 3
- 229910052759 nickel Inorganic materials 0.000 description 3
- 229910052763 palladium Inorganic materials 0.000 description 3
- 238000007747 plating Methods 0.000 description 3
- 229910052697 platinum Inorganic materials 0.000 description 3
- 229920001721 polyimide Polymers 0.000 description 3
- 229910052814 silicon oxide Inorganic materials 0.000 description 3
- 229910052709 silver Inorganic materials 0.000 description 3
- 239000004332 silver Substances 0.000 description 3
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 2
- 229910052454 barium strontium titanate Inorganic materials 0.000 description 2
- JRPBQTZRNDNNOP-UHFFFAOYSA-N barium titanate Chemical compound [Ba+2].[Ba+2].[O-][Ti]([O-])([O-])[O-] JRPBQTZRNDNNOP-UHFFFAOYSA-N 0.000 description 2
- 229910002113 barium titanate Inorganic materials 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 239000007789 gas Substances 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 239000002994 raw material Substances 0.000 description 2
- 229910000679 solder Inorganic materials 0.000 description 2
- VEALVRVVWBQVSL-UHFFFAOYSA-N strontium titanate Chemical compound [Sr+2].[O-][Ti]([O-])=O VEALVRVVWBQVSL-UHFFFAOYSA-N 0.000 description 2
- 239000010936 titanium Substances 0.000 description 2
- 238000007740 vapor deposition Methods 0.000 description 2
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 1
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 1
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 1
- 240000007594 Oryza sativa Species 0.000 description 1
- 235000007164 Oryza sativa Nutrition 0.000 description 1
- KJTLSVCANCCWHF-UHFFFAOYSA-N Ruthenium Chemical compound [Ru] KJTLSVCANCCWHF-UHFFFAOYSA-N 0.000 description 1
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N Titan oxide Chemical compound O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 229910052593 corundum Inorganic materials 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- CJNBYAVZURUTKZ-UHFFFAOYSA-N hafnium(iv) oxide Chemical compound O=[Hf]=O CJNBYAVZURUTKZ-UHFFFAOYSA-N 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 239000011733 molybdenum Substances 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 235000009566 rice Nutrition 0.000 description 1
- 229910052707 ruthenium Inorganic materials 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
- 238000004088 simulation Methods 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
- 238000009736 wetting Methods 0.000 description 1
- 229910001845 yogo sapphire Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
- H01L28/75—Electrodes comprising two or more layers, e.g. comprising a barrier layer and a metal layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/005—Electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/005—Electrodes
- H01G4/008—Selection of materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/005—Electrodes
- H01G4/012—Form of non-self-supporting electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/018—Dielectrics
- H01G4/06—Solid dielectrics
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/228—Terminals
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/228—Terminals
- H01G4/232—Terminals electrically connecting two or more layers of a stacked or rolled capacitor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/30—Stacked capacitors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/33—Thin- or thick-film capacitors
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
- H05K1/162—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed capacitors
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/18—Printed circuits structurally associated with non-printed electric components
- H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/01—Dielectrics
- H05K2201/0137—Materials
- H05K2201/0179—Thin film deposited insulating layer, e.g. inorganic layer for printed capacitor
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10007—Types of components
- H05K2201/10015—Non-printed capacitor
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
- Semiconductor Integrated Circuits (AREA)
Description
本開示は、薄膜プロセスにより形成されたＭＩＭ構造体により容量を発生させる薄膜キャパシタに関する。本開示は、より具体的には、等価直列抵抗（ＥＳＲ）を低減可能な薄膜キャパシタに関する。
薄膜プロセスにより形成されたＭＩＭ構造体を備え、このＭＩＭ構造体により容量を発生させる薄膜キャパシタが知られている。薄膜キャパシタにおいては、小型化又は高容量化のために、単位面積あたりの発生容量を向上させることが求められている。
単位面積あたりの発生容量を向上させることが可能な薄膜キャパシタとして、トレンチキャパシタが知られている。トレンチキャパシタは、トレンチと呼ばれる凹凸構造が多数形成された基材と、その一部がトレンチに沿って延伸するように設けられたＭＩＭ構造体と、を備えている。トレンチキャパシタにおいては、基材の厚さ方向に伸びるトレンチ内にもＭＩＭ構造体が設けられるため、単位面積あたりの容量を向上させることができる。
特開２００９－１３５３１１号公報（特許文献１）で指摘されているように、トレンチキャパシタにおいては、ＭＩＭ構造体が基材の厚さ方向にも延伸していることからＭＩＭ構造体における電流経路が長くなる。その結果、トレンチキャパシタでは、等価直列抵抗（ＥＳＲ）が大きくなるという問題がある。この問題は、高容量化又は小型化のためにトレンチの高アスペクト化を進めるほど深刻化する。
この問題に対処するため、特開２００９－２９５９２５号公報（特許文献２）に記載されているトレンチキャパシタでは、ＭＩＭ構造体を構成する上部電極及び下部電極の厚さを厚くすることでＥＳＲを低減することを試みている。しかしながら、上部電極及び下部電極を厚く形成したのでは、単位面積あたりの発生容量が低下してしまう。その結果、必要な容量を得るためのキャパシタ面積が大きくなってしまう。
ＭＩＭ構造体を構成する電極層を厚肉化することなくＥＳＲを低減することが可能な薄膜キャパシタが望まれる。このような要望に関し、上記特許文献１に記載されているトレンチキャパシタでは、補助導体を設けることによりキャパシタに流れる電流経路を短縮し、それによりＥＳＲを低減することを試みている。より具体的には、上記特許文献１では、ＭＩＭ構造体の上部電極のうちトレンチを挟んで互いから離間されている部位同士、または、ＭＩＭ構造体の下部電極のうちトレンチを画定する側壁を挟んで互いから離間されている部位同士を電気的に接続する補助導体を設けることにより電流経路の短縮を試みている。
しかしながら、特許文献１に記載のキャパシタにおいて、補助導体を流れる電流は容量発生に寄与していない。容量発生に寄与している電流は、電極内をトレンチに沿ってその上端から下端まで流れている。このように、特許文献１に記載のキャパシタにおいては、容量発生部となる電極においては電流経路が短縮されていない。このため、引用文献１のキャパシタにおいてＥＳＲの低減効果には限定的なものにとどまっていると考えられる。
本開示の目的の一つは、ＥＳＲを低減可能な新規の薄膜キャパシタを提供することである。本発明のより具体的な目的の一つは、容量を発生させる電極を厚肉化することなくＥＳＲ化を低減可能な新規の薄膜キャパシタを提供することである。本開示のこれ以外の目的は、明細書全体の記載を通じて明らかにされる。
本発明の一実施形態によるキャパシタは、基材にＭＩＭ構造体が設けられている薄膜キャパシタに関する。このＭＩＭ構造体は、第１誘電体層と前記第１誘電体層の下面に設けられた第１電極層と前記第１誘電体層の上面に設けられた第２電極層と、を有してもよい。当該薄膜キャパシタは、ＭＩＭ構造体と電気的に接続される第１外部電極及び第２外部電極を備える。また、当該薄膜キャパシタは、前記ＭＩＭ構造体を覆うように設けられた保護層を備えてもよい。
一実施形態において、当該基材は、第１面と前記第１面に対向する第２面とを有し、当該基材には、前記第１面と前記第２面との間を貫通する複数の貫通孔が設けられている。
一実施形態におけるＭＩＭ構造体は、少なくともその一部が当該複数の貫通孔の内部に埋め込まれるように基材に設けられる。一実施形態におけるＭＩＭ構造体は、基材の第１面に沿って延伸する第１の部分と、当該基材の第２面に沿って延伸する第２の部分と、当該基材の複数の貫通孔の内部に前記第１の部分と前記第２の部分とを接続するように設けられた第３の部分と、を有する。
第１外部電極及び第２外部電極は互いから離間するように配置される。一実施形態において、第１外部電極及び第２電極は、前記ＭＩＭ構造体に前記第１の部分及び前記第２の部分において接続され、第２外部電極が前記ＭＩＭ構造体に前記第１の部分及び前記第２の部分において接続される。第１外部電極とＭＩＭ構造体の第１部分とが接続されている第１接続位置は、第２外部電極とＭＩＭ構造体の第１の部分とが接続されるている第２接続位置から離間している。同様に、第１外部電極とＭＩＭ構造体の第２部分とが接続されている第３接続位置は、第２外部電極とＭＩＭ構造体の第２の部分とが接続されている第４接続位置から離間している。
上記の実施形態によれば、第１外部電極からの電流は、基材の第１面側にある第１の部分と当該基材の第２面側にある第２の部分からＭＩＭ構造体に流れ込む。つまり、第１外部電極からの電流は、並列に（または二手に分かれて）ＭＩＭ構造体に流れ込み、この並列化された電流がＭＩＭ構造体内部を第２外部電極まで流れる。このように、第１外部電極からの電流は、並列化されてＭＩＭ構造体内部を流れるので、ＭＩＭ構造体におけるＥＳＲを低減することができる。つまり、上記実施形態によれば、ＭＩＭ構造体における電流経路が並列化されているのでＥＳＲが低減される。
上記実施形態によれば、ＭＩＭ構造体の第３の部分においては、貫通孔の深さ方向における両端から中心に向かって電流が流れ、この電流が当該中心付近で折り返されて当該深さ方向における中心から当該貫通孔の両端に向かって流れる。例えば、ＭＩＭ構造体の第３の部分において貫通孔の第１面側から中心に向かって流れる電流は、当該中心付近で折り返されて当該第１面側に戻ってくる。このＭＩＭ構造体の第３の部分を流れる電流の経路長は、第１面側から中心に向かって流れる電流の経路長が貫通孔の深さの半分程度であり、この中心から第１面側に戻ってくる電流の経路長も貫通孔の深さの半分程度であるから、ＭＩＭ構造体の貫通孔内にある第３の部分の一つを流れる電流の往復の経路長は、貫通孔の深さと同程度となる。従来のトレンチキャパシタにおいては、有底のトレンチ内を流れる電流の経路長は、トレンチの深さの約２倍の長さとなる。したがって、上記の実施形態によれば、基材の厚さ方向に流れる電流の経路長を、従来のトレンチキャパシタと比較して短縮することができる。
上記実施形態によれば、基材の第１面から第２面まで貫通する貫通孔にＭＩＭ構造体が埋め込まれているので、有底のトレンチにＭＩＭ構造体が埋め込まれている従来のトレンチキャパシタよりも、ＭＩＭ構造体の表面積を大きくすることができる。これにより、上記実施形態における薄膜キャパシタによれば、有底のトレンチにＭＩＭ構造体が埋め込まれている従来のトレンチキャパシタよりも単位面積あたりの容量を増加させることができる。また、上記実施形態による薄膜キャパシタによれば、ＭＩＭ構造体における誘電体層の厚さを厚くしても、有底のトレンチにＭＩＭ構造体が埋め込まれている従来のトレンチキャパシタと同程度の容量を発生させることができる。このため、上記実施形態によれば、絶縁信頼性に優れた薄膜キャパシタを実現することができる。さらに、上記実施形態によれば、該基材の厚さを薄くしても、有底のトレンチにＭＩＭ構造体が埋め込まれている従来のトレンチキャパシタと同程度の容量を発生させることができる。このため、上記実施形態によれば、低背化された薄膜キャパシタを得ることができる。
一実施形態における第１外部電極は、前記第１面に沿って延伸する第１電極部と、前記第２面に沿って延伸する第２電極部と、前記第１電極部と前記第２電極部とを接続する第１接続電極部と、を有する。一実施形態における第２外部電極は、前記第１面に沿って延伸する第３電極部と、前記第２面に沿って延伸する第４電極部と、前記第１電極部と前記第２電極部とを接続する第２接続電極部と、を有する。
一実施形態において、前記第１外部電極は、前記第１接続電極部の厚さＴ１が前記第１電極層の厚さｔ１及び前記第２電極層の厚さｔ２の少なくとも一方よりも１０倍以上厚くなるように構成される。一実施形態において、前記第２外部電極は、前記第２接続電極部の厚さＴ２が前記第１電極層の厚さｔ１及び前記第２電極層の厚さｔ２の少なくとも一方よりも１０倍以上厚くなるように構成される。
。
上記の薄膜キャパシタを回路基板に搭載する場合、第１外部電極の第１電極部又は第２電極部が当該回路基板のバンプと接合される。例えば、第２電極部が回路基板のバンプと接続される場合には、回路基板から第２電極部を介して第１外部電極に流れ込んだ電流の一部は、第１接続電極部を通って第１電極部に流れる。したがって、上記の薄膜キャパシタにおいては、第１接続電極部を通る電流経路の分だけ経路長が長くなっている。しかしながら、第１接続電極部の厚さを第１電極層の厚さｔ１及び第２電極層の厚さｔ２よりも厚くすることにより、第１接続電極部におけるＥＳＲの増加が第１外部電極から第２外部電極に至る全経路でのＥＳＲに与える影響を抑制することができる。特に、第１接続電極部の厚さを第１電極層の厚さｔ１及び／又は第２電極層の厚さｔ２の厚さよりも１０倍以上厚くすることにより、全経路でのＥＳＲへの影響を大幅に低減できる。
上記の薄膜キャパシタを回路基板に搭載する場合、第１外部電極の第１電極部又は第２電極部が当該回路基板のバンプと接合される。例えば、第２電極部が回路基板のバンプと接続される場合には、回路基板から第２電極部を介して第１外部電極に流れ込んだ電流の一部は、第１接続電極部を通って第１電極部に流れる。したがって、上記の薄膜キャパシタにおいては、第１接続電極部を通る電流経路の分だけ経路長が長くなっている。しかしながら、第１接続電極部の厚さを第１電極層の厚さｔ１及び第２電極層の厚さｔ２よりも厚くすることにより、第１接続電極部におけるＥＳＲの増加が第１外部電極から第２外部電極に至る全経路でのＥＳＲに与える影響を抑制することができる。特に、第１接続電極部の厚さを第１電極層の厚さｔ１及び／又は第２電極層の厚さｔ２の厚さよりも１０倍以上厚くすることにより、全経路でのＥＳＲへの影響を大幅に低減できる。
本発明の一実施形態は、上記のいずれかのトレンチキャパシタを備える回路基板に関する。本発明の一実施形態は、当該回路基板を備える電子機器に関する。
薄膜キャパシタと回路基板との接続に応じて、電流は、第２外部電極から第１外部電極に向かって流れることもある。第２外部電極から第１外部電極へ電流が流れる場合でも、上記の実施形態による薄膜キャパシタは、上記の作用効果を奏することができる。例えば、ＭＩＭ構造体を流れる電流の並列化や貫通孔内における電流経路の短縮という効果は、電流の流れる方向にかかわらず実現される。
本明細書の開示されている様々な実施形態によって、ＥＳＲを低減可能な薄膜キャパシタを提供することができる。
以下、適宜図面を参照し、本発明の様々な実施形態を説明する。なお、複数の図面において共通する構成要素には当該複数の図面を通じて同一の参照符号が付されている。各図面は、説明の便宜上、必ずしも正確な縮尺で記載されているとは限らない点に留意されたい。
図１及び図２を参照して、一実施形態による薄膜キャパシタ１について説明する。図１は、薄膜キャパシタ１の平面図であり、図２は、薄膜キャパシタ１をＩ－Ｉ線で切断した断面を模式的に示す断面図である。
図示のように、一実施形態による薄膜キャパシタ１は、基材１０と、基材１０に設けられたＭＩＭ構造体２０と、ＭＩＭ構造体２０を覆うように設けられた保護層４０と、を備える。ＭＩＭ構造体２０と保護層４０との間には、不図示のバリア層が設けられてもよい。保護層４０の外側には、外部電極２及び外部電極３が設けられる。外部電極２及び外部電極３は、詳しくは後述するように、ＭＩＭ構造体２０を構成する電極層と電気的に接続される。
薄膜キャパシタ１は、外部電極２及び外部電極３を回路基板に設けられたランドに接合することにより、当該回路基板に実装される。この回路基板は、様々な電子機器に搭載され得る。薄膜キャパシタ１が実装された回路基板を備える電子機器には、スマートフォン、携帯電話、タブレット端末、ゲームコンソール、及びこれら以外の薄膜キャパシタ１が実装された回路基板を備えることができる任意の電子機器が含まれる。
図１を含む各図には、互いに直交するＸ方向、Ｙ方向、及びＺ方向が示されている。本明細書においては、これらの図に示されているＸ方向、Ｙ方向、及びＺ方向を基準として薄膜キャパシタ１の構成部材の向きや配置を説明することがある。具体的には、文脈上別に解される場合を除き、薄膜キャパシタ１の「幅」方向、「長さ」方向、及び「厚さ」方向はそれぞれ、図１のＸ軸に沿う方向、Ｙ軸に沿う方向、及びＺ軸に沿う方向とする。本明細書において薄膜キャパシタ１及びその構成部材の上下方向に言及する際には、図１の上下方向を基準とする。つまり、文脈上別に解される場合を除き、Ｚ軸の正方向が薄膜キャパシタ１の上方向とされ、Ｚ軸の負方向が薄膜キャパシタ１の下方向とされる。
まず、基材１０及び当該基材１０に設けられる複数の貫通孔１１について説明する。一実施形態において、基材１０は、Ｓｉなどの絶縁材料から成る。一実施形態において、基材１０は、概ね直方体の形状に形成されており、その幅方向（Ｘ軸方向）の寸法は例えば５０μｍ～５０００μｍとされ、その長さ方向（Ｙ軸方向）の寸法は例えば５０μｍ～５０００μｍとされ、その厚さ方向（Ｚ軸方向）の寸法は例えば５μｍ～５００μｍとされる。本明細書において具体的に示される基材１０の寸法は例示に過ぎず、基材１０は任意の寸法をとることができる。
基材１０には、上面１０ａと下面１０ｂとを有している。基材１０には、この上面１０ａと下面１０ｂとの間を貫通する複数の貫通孔１１が設けられている。この複数の貫通孔１１は、上面１０ａと下面１０ｂとの間においてＺ軸方向に沿って（すなわち、上下方向に沿って）延伸している。図１に示されているように、複数の貫通孔１１の各々は、その平面視の形状が、Ｘ軸方向に沿って伸びる辺とＹ軸方向に沿って伸びる辺とで画定されるほぼ長方形となるように形成されている。図示の実施形態において、複数の貫通孔１１の各々は、平面視において、Ｘ軸方向に沿って伸びる辺がＹ軸方向に沿って伸びる辺よりも短くなるように形成されている。上面１０ａは基材１０の第１面の例であり、下面１０ｂは基材１０の第２面の例である。
一実施形態において、複数の貫通孔１１の各々は、単位面積あたりの高容量化を実現するために、高アスペクト比を有するように形成される。つまり、複数の貫通孔１１の各々は、その幅（例えば、Ｘ軸方向の辺の長さ）に対する深さの比が大きくなるように形成される。複数の貫通孔１１の各々の深さは、上面１０ａと下面１０ｂとの間の距離に等しい。複数の貫通孔１１の各々の幅（Ｘ軸方向における寸法）は例えば０．５μｍ～２μｍとされ、その長さ（Ｙ軸方向における寸法）は例えば５μｍ～２０μｍとされ、その深さ（Ｚ軸方向における寸法）は例えば１μｍ～１００μｍとされる。隣接する貫通孔１１同士の間隔は、例えば、Ｘ軸方法において０．５μｍ～２μｍとされ、Ｙ軸方法において１μｍ～１０μｍとされる。本明細書において具体的に示される貫通孔１１の寸法は例示に過ぎず、貫通孔１１は任意の寸法をとることができる。また、貫通孔１１の平面視における形状は長方形形状に限られず、貫通孔１１は任意の平面視形状を取ることができる。一実施形態において、貫通孔１１は、その深さ（Ｚ軸方向における寸法）が４０μｍであり、その幅（Ｘ軸方向における寸法）が１．０μｍであり、その長さ（Ｙ軸方向における寸法）が１９μｍとなるように構成される。
貫通孔１１は、例えばＳｉ基板の表面に貫通孔１１のパターンに対応する開口が形成されたマスクを形成した後、エッチングにより当該Ｓｉ基板をエッチングすることで形成され得る。基板１１のエッチング加工は、深掘りＲＩＥ（深掘り反応性エッチング）などの反応性イオンエッチング法により行われ得る。このエッチングによって、例えば、Ｓｉ基板の上面１０ａに相当する面から下面１０ｂに相当する面に向かって孔が掘り進められる。貫通孔１１は、エッチングにより上面１０ａに相当する面から下面１０ｂに相当する面まで基材を掘り進めることで形成されてもよい。これに代えて、貫通孔１１は、上面１０ａに対応する面から下面１０ｂに相当する面の手前までエッチングを行って有底の孔を形成し、このエッチング後に下面１０ｂに相当する面の有底の孔に対応する位置を切削することで形成されてもよい。
複数の貫通孔１１のうち隣接する貫通孔１１同士は側壁１２によって隔てられている。言い換えると、側壁１２は、基材１０の一部であり、隣接する貫通孔１１を互いから離隔させるように構成される。
続いて、ＭＩＭ構造体２０についてさらに説明する。前述のように、基材１０には、ＭＩＭ構造体２０が設けられる。ＭＩＭ構造体２０は、図示のように、貫通孔１１の各々に埋め込まれるように、基材１０に設けられている。
図示のように、ＭＩＭ構造体２０は、誘電体層と導体層とが交互に積層された積層体である。一実施形態におけるＭＩＭ構造体２０は、下部電極層２２と、当該下部電極層２２の上に設けられた誘電体層２１と、当該誘電体層２１の上に設けられた上部電極層２３と、を有する。本明細書においてＭＩＭ構造体２０における上下方向に言及する場合には、下部電極及び上部電極という慣用されている名称と整合性をとるために、Ｚ軸方向に沿う上下方向ではなく、基材１０により近い側を「下」とし、基材１０からより遠い側を「上」として説明がなされることがある。ＭＩＭ構造体２０は、２層以上のＭＩＭ層を含んでもよい。例えば、ＭＩＭ構造体２０が２層のＭＩＭ層を有する場合には、下部電極層２２、誘電体層２１、及び上部電極層２３から構成される第１層目のＭＩＭ層の上に第２層目のＭＩＭ層が形成される。例えば、第２層目のＭＩＭ層は、上部電極層２３の上に設けられた誘電体層と、この誘電体層の上に設けられた電極層と、を備えることができる。この場合、上部電極層２３は、第１層目のＭＩＭ層の上側の電極層としての機能と、第２層目のＭＩＭ層の下側の電極層としての機能を兼ねる。
ＭＩＭ構造体２０は、基材１０の上面１０ａ、下面１０ｂ、及び貫通孔１１に追従する形状を有するように構成される。一実施形態において、ＭＩＭ構造体２０は、基材１０の上面１０ａに沿って延伸する上面部２０ａと、基材１０の下面１０ｂに沿って延伸する下面部２０ｂと、貫通孔１１を画定する内壁に沿って延伸するトレンチ部２０ｃと、を有する。上面部２０ａ及び下面部２０ｂは、ＸＹ平面に沿って延伸している。トレンチ部２０ｃは、複数の貫通孔１１の各々の内部において、Ｚ軸方向に延伸している。上面部２０ａと下面部２０ｂとはトレンチ部２０ｃによって接続されている。上面部２０ａは、ＭＩＭ構造体の第１の部分の例であり、下面部２０ｂは、ＭＩＭ構造体の第２の部分の例であり、トレンチ部２０ｃは、ＭＩＭ構造体の第３の部分の例である。
誘電体層２１の材料として、ＢＳＴ（チタン酸バリウムストロンチウム）、ＢＴＯ（チタン酸バリウム）、チタン酸ストロンチウム（ＳＴＯ）、酸化シリコン（ＳｉＯ2）、窒化シリコン（ＳｉＮ）、酸窒化シリコン（ＳｉＯＮ）、ジルコニア（ＺｒＯ2）、アルミナ（Ａｌ2Ｏ3）、酸化ハフニウム（ＨｆＯ2）、酸化チタン（ＴｉＯ2）、及びこれら以外の誘電体材料を用いることができる。誘電体層２１の材料は、本明細書で明示的に説明されたものには限定されない。
誘電体層２１は、例えば、ＡＬＤ（原子層堆積）法、スパッタ法、ＣＶＤ法、又はこれら以外の公知の方法により形成される。誘電体層２１は、その膜厚が例えば１ｎｍ～５００ｎｍとなるように形成される。一実施形態において、誘電体層２１の膜厚は、３０ｎｍとされる。
下部電極層２２及び上部電極層２３の材料として、ニッケル（Ｎｉ）、銅（Ｃｕ）、パラジウム（Ｐｄ）、白金（Ｐｔ）、銀（Ａｇ）、金（Ａｕ）、ルテニウム（Ｒｕ）、タングステン（Ｗ）、モリブデン（Ｍｏ）、チタン（Ｔｉ）、導電性シリコン、もしくはこれら以外の金属材料、これらの金属元素の一または複数を含む合金材料、及び前記金属元素の化合物を用いることができる。一実施形態においては、下部電極層２２及び上部電極層２３の材料として、窒化チタン（ＴｉＮ）が用いられる。下部電極層２２及び上部電極層２３の材料は、本明細書で明示的に説明されたものには限定されない。
下部電極層２２及び上部電極層２３は、例えば、ＡＬＤ（原子層堆積）法、スパッタ法、蒸着法、めっき法、又はこれら以外の公知の方法により形成される。一実施形態において、下部電極層２２は、その膜厚ｔ１が例えば１ｎｍ～５００ｎｍとなるように形成される。一実施形態において、上部電極層２３は、その膜厚ｔ２が例えば１ｎｍ～５００ｎｍとなるように形成される。一実施形態において、下部電極層２２及び上部電極層２３の膜厚はそれぞれ３０ｎｍとされる。下部電極層２２及び上部電極層２３の膜厚は、本明細書で明示的に説明されたものには限定されない。
続いて、保護層４０について説明する。保護層４０は、外部環境からＭＩＭ構造体２０を保護するために、ＭＩＭ構造体２０及び基材１０を覆うように設けられる。保護層４０は、例えば、外部から受ける衝撃などの機械的ダメージからＭＩＭ構造体２０を保護するように設けられる。保護層４０の材料として、ポリイミド等の樹脂材料、酸化シリコン（ＳｉＯ2）、窒化シリコン（ＳｉＮ）、酸窒化シリコン（ＳｉＯＮ）、及びこれら以外の絶縁材料を用いることができる。保護層４０は、例えば、スピンコート法により感光性ポリイミドを塗布し、この塗布されたポリイミドを露光、現像、及びキュアすることにより形成される。保護層４０は、これ以外の任意の公知の方法により形成され得る。保護層４０は、その膜厚が例えば２００ｎｍ～５０００ｎｍとなるように形成される。一実施形態において、保護層４０の膜厚は３０００ｎｍとされる。保護層４０の材料及び膜厚は、本明細書で明示的に説明されたものには限定されない。
保護層４０とＭＩＭ構造体２０（又は基材１０）との間には、不図示のバリア層が設けられてもよい。バリア層は、薄膜キャパシタ１の耐候性を向上させるために、主にＭＩＭ構造体２０の上に設けられる。一実施形態において、バリア層は、保護層４０から放出される水分や大気中の水分がＭＩＭ構造体２０に到達しないように、ＭＩＭ構造体２０と保護層４０との間に設けられる。バリア層は、水素ガスバリア性に優れた薄膜であってもよい。バリア層の材料として、アルミナ（Ａｌ2Ｏ3）、酸化シリコン（ＳｉＯ2）、酸窒化シリコン（ＳｉＯＮ）、ジルコニア（ＺｒＯ2）、及びこれら以外の絶縁材料を用いることができる。バリア層は、例えば、スパッタ法、ＣＶＤ法、又はこれら以外の公知の方法により形成される。バリア層は、その膜厚が例えば５ｎｍ～５００ｎｍとなるように形成される。一実施形態において、バリア層の膜厚は５０ｎｍとされる。バリア層の材料及び膜厚は、本明細書で明示的に説明されたものには限定されない。
続いて、外部電極２及び外部電極３について説明する。外部電極２及び外部電極３は、保護層４０の外側に、Ｙ軸方向において互いから離間するように設けられる。外部電極２及び外部電極３は、保護層４０の外側に、金属材料を含む導体ペーストを塗布することにより形成される。外部電極２及び外部電極３の材料として、銅（Ｃｕ）、ニッケル（Ｎｉ）、スズ（Ｓｎ）、パラジウム（Ｐｄ）、白金（Ｐｔ）、銀（Ａｇ）、金（Ａｕ）、もしくはこれら以外の金属材料、または、これらの金属元素の一または複数を含む合金材料を用いることができる。外部電極２及び外部電極３には、必要に応じて、半田バリア層及び半田濡れ層の少なくとも一方が形成されてもよい。
外部電極２は、保護層４０の上面に基材１０の上面１０ａに沿って（つまり、ＸＹ平面に沿って）延伸するように設けられる上側電極部２ａと、保護層４０の下面に基材１０の下面１０ｂに沿って（つまり、ＸＹ平面に沿って）延伸するように設けられる下側電極部２ｂと、この上側電極部２ａと下側電極部２ｂとを接続する接続電極部２ｃと、を有する。接続電極部２ｃは、ＸＺ平面に沿って延伸するように構成される。接続電極部２ｃは、基材の上面１０ａと下面１０ｂとを接続する端面に沿って延伸するように設けられる。一実施形態において、接続電極部２ｃは、その厚さＴ１が５０００ｎｍ～１００００ｎｍとなるように形成される。上側電極部２ａ及び下側電極部２ｂも接続電極部２ｃと同程度の厚さに形成される。外部電極２は第１外部電極の例であり、上側電極部２ａは第１電極部の例であり、下側電極部２ｂは第２電極部の例である。接続電極部２ｃは、第１接続電極部の例である。
外部電極３は、保護層４０の上面に基材１０の上面１０ａに沿って（つまり、ＸＹ平面に沿って）延伸するように設けられる上側電極部３ａと、保護層４０の下面に基材１０の下面１０ｂに沿って（つまり、ＸＹ平面に沿って）延伸するように設けられる下側電極部３ｂと、この上側電極部３ａと下側電極部３ｂとを接続する接続電極部３ｃと、を有する。接続電極部３ｃは、ＸＺ平面に沿って延伸するように構成される。接続電極部３ｃは、基材の上面１０ａと下面１０ｂとを接続する端面に沿って延伸するように設けられる。一実施形態において、接続電極部３ｃは、その厚さＴ２が５０００ｎｍ～１００００ｎｍとなるように形成される。上側電極部３ａ及び下側電極部３ｂも接続電極部３ｃと同程度の厚さに形成される。外部電極３は第２外部電極の例であり、上側電極部３ａは第３電極部の例であり、下側電極部３ｂは第４電極部の例である。接続電極部３ｃは、第２接続電極部の例である。
保護層４０のうちＭＩＭ構造体２０の上側に設けられている部分のＹ軸負方向の端の近くには溝４１が設けられており、Ｙ軸正方向の端の近くには溝４２が設けられている。同様に、保護層４０のうちＭＩＭ構造体２０の下側に設けられている部分のＹ軸負方向の端の近くには溝４３が設けられており、Ｙ軸正方向の端の近くには溝４４が設けられている。溝４１～溝４４はいずれも、Ｘ軸方向に沿って延伸するとともに保護層４０をＺ軸方向に貫通するように設けられている。溝４１には引出電極２ｄが設けられ、溝４３には引出電極２ｅが設けられ、溝４２には引出電極３ｄが設けられ、溝４４には引出電極３ｅが設けられる。
引出電極２ｄは、その上端が外部電極２に接続され、その下端がＭＩＭ構造体２０の下部電極層２２に接続される。引出電極２ｅは、その上端がＭＩＭ構造体２０の下部電極層２２に接続され、その下端が外部電極２に接続される。引出電極３ｄは、その上端が外部電極３に接続され、その下端がＭＩＭ構造体２０の上部電極層２３に接続される。引出電極３ｅは、その上端がＭＩＭ構造体２０の上部電極層２３に接続され、その下端が外部電極３に接続される。この接続を実現するために、引出電極３ｄ，３ｅは、そのＸ軸方向寸法が引出電極２ｄ，２ｅのＸ軸方向寸法よりも小さくなるように構成される。
引出電極２ｄ，２ｅ，３ｄ，３ｅの材料として、銅（Ｃｕ）、ニッケル（Ｎｉ）、スズ（Ｓｎ）、パラジウム（Ｐｄ）、白金（Ｐｔ）、銀（Ａｇ）、金（Ａｕ）、もしくはこれら以外の金属材料、または、これらの金属元素の一または複数を含む合金材料を用いることができる。引出電極２ｄ，２ｅ，３ｄ，３ｅは、蒸着法、スパッタ法、めっき法、又はこれら以外の公知の方法により形成される。
外部電極２は、上面部２０ａ及び下面部２０ｂの各々においてＭＩＭ構造体２０のうち下部電極層２２と電気的に接続されている。より具体的には、外部電極２は、基材１０の上側で引出電極２ｄを介してＭＩＭ構造体２０の上面部２０ａにおける下部電極層２２と電気的に接続されており、基材１０の下側で引出電極２ｅを介してＭＩＭ構造体２０の下面部２０ｂにおける下部電極層２２と電気的に接続されている。
外部電極３は、上面部２０ａ及び下面部２０ｂの各々においてＭＩＭ構造体２０のうち上部電極層２３と電気的に接続されている。より具体的には、外部電極３は、基材１０の上側で引出電極３ｄを介してＭＩＭ構造体２０の上面部２０ａにおける上部電極層２３と電気的に接続されており、基材１０の下側で引出電極３ｅを介してＭＩＭ構造体２０の下面部２０ｂにおける上部電極層２３と電気的に接続されている。
続いて、一実施形態による薄膜キャパシタの製造方法について説明する。まず、Ｓｉ基材を準備し、この基材の上面に貫通孔のパターンに対応する開口が形成されたマスクを設ける。このマスクは、図１に示されている貫通孔１１に対応する開口パターンを有する。当該マスクに形成されている複数の開口は、平面視において概ね長方形の形状に形成される。次に、このマスクが設けられた基材にエッチングを行うことにより、当該基材に複数の貫通孔が形成される。このエッチングは、深掘りＲＩＥにより行われても良い。貫通孔は、エッチングと切削とを組み合わせて形成されてもよい。この場合、基材へのエッチングを上面から下面の手前まで行って有底の孔を形成し、このエッチング後に基材下面の有底の孔に対応する位置を切削することで貫通孔が形成される。このようにして複数の貫通孔１１が形成された基材１０が得られる。
次に、基材１０からマスクを除去した後、基材１０の表面及び貫通孔１１の内部に下部電極層２２、誘電体層２１、及び上部電極層２３を積層する。例えば、誘電体層２１はジルコニアから形成され、下部電極層２２及び上部電極層２３はＴｉＮから形成される。下部電極層２２、誘電体層２１、及び上部電極層２３は、ＡＬＤ法により形成され得る。下部電極層２２、誘電体層２１、及び上部電極層２３は、基材１０の凹凸構造に追従する形状に形成される。下部電極層２２、誘電体層２１、及び上部電極層２３は、基材１０の上面１０ａ、下面１０ｂ、及び複数の貫通孔１１の各々の内部に形成される。下部電極層２２、誘電体層２１、及び上部電極層２３は、従来のように有底のトレンチではなく貫通孔１１に積層される（貫通孔１１を画定する内壁に積層される）ため、各層の膜厚をより均一にすることができる。すなわち、ＡＬＤ法にて電極層や誘電体層を形成する場合には、原料ガスが有底のトレンチの底部へは十分に行き渡らないことがあるが、本実施形態においては、基材１０に有底のトレンチではなく貫通孔１１が形成されているため、貫通孔１１内部に偏りなく原料ガスを供給することができる。これにより、本実施形態においては、下部電極層２２、誘電体層２１、及び上部電極層２３の膜厚をより均一にすることができる。
誘電体層２２の材料はジルコニアには限られず、下部電極層２２及び上部電極層２３の材料はＴｉＮには限られない。下部電極層２２、誘電体層２１、及び上部電極層２３は、ＡＬＤ法以外の様々な公知の方法により形成されてもよい。このようにして、下部電極層２２、誘電体層２１、及び上部電極層２３が積層されたＭＩＭ構造体２０が基材１０に設けられる。
次に、ＭＩＭ構造体２０の上に保護層４０が形成される。次に、保護層４０のうちＭＩＭ構造体２０の上側に設けられている部分のＹ軸方向の両端の各々の近くに溝４１，４２がそれぞれ設けられる。また、保護層４０のうちＭＩＭ構造体２０の下側に設けられている部分のＹ軸方向の両端の各々の近くに溝４３，４４がそれぞれ設けられる。溝４１～溝４４は、例えば、エッチングにより形成される。
次に、めっき法により溝４１～４４の内部に引出電極２ｄ，２ｅ，３ｄ，３ｅがそれぞれ形成され、保護層４０の表面に外部電極２及び外部電極３が形成される。以上により、薄膜キャパシタ１が得られる。
続いて、図３ａ及び図３ｂを参照して、薄膜キャパシタ１における電流の流れを従来のトレンチキャパシタにおける電流の流れと対比して説明する。図３ａは、図２に示されている薄膜キャパシタ１の断面の一部を拡大して模式的に示す拡大断面図であり、当該薄膜キャパシタ１のＭＩＭ構造２０における電流の流れを模式的に示している。図３ｂは、基材に形成されたトレンチにＭＩＭ構造が埋め込まれた従来の典型的なトレンチキャパシタにおける電流の流れを模式的に示す模式図である。
まず、図３ｂを参照して、従来のトレンチキャパシタ３０１における電流の流れを説明する。図３ｂには、従来の典型的なトレンチキャパシタ３０１が示されている。このトレンチキャパシタ３０１は、基材３１０にトレンチ３１１が形成されており、このトレンチ３１１内にＭＩＭ構造体２２０が埋め込まれている。ＭＩＭ構造体２２０の上面にはＭＩＭ構造体２４０を覆うように保護層２４０が設けられている。ＭＩＭ構造体２２０は、下部電極層２２２と、誘電体層２２１と、上部電極層２２３と、を有する。下部電極層２２２は、正極の外部電極（不図示）に接続されており、上部電極層２２３は負極の外部電極（不図示）に接続されている。この従来のトレンチキャパシタ３０１においては、正極の外部電極から下部電極層２２２に供給された電流は、下部電極層２２２内を負極の外部電極まで流れる。具体的には、正極の外部電極から下部電極層２２２に供給された電流は、下部電極層２２２内を基材３１０の上面３１０ａに沿う向きに流れた後にトレンチ３１１の深さ方向に沿って下向きにトレンチ３１１の底部まで流れ、底部において誘電体層２２１を介して上部電極層２２３に流れこむ。このトレンチ３１１の底部で上部電極層２２３に流れ込んだ電流は、上部電極層２２３内をトレンチ３１１の深さ方向に沿って上方に流れ、次に上面３１０ａに沿って負極の外部電極へ到達する。このように、従来のトレンチキャパシタ３０１において、電流は、トレンチ３１１の内部を流れるときにトレンチ３１１の深さに相当する距離を往復すると考えられる。
次に、図３ａを参照して、一実施形態による薄膜キャパシタ１における電流の流れを説明する。薄膜キャパシタ１においては、外部電極２が上側電極部２ａ及び下側電極部２ｂを有しており、外部電極３が上側電極部３ａ及び下側電極部３ｂを有しているため、薄膜キャパシタ１は、その上面及び下面のいずれもが実装面となり得る。説明の便宜のため、以下の説明においては、薄膜キャパシタ１は、外部電極２の下側電極部２ｂ及び外部電極３の下側電極部３ｂが回路基板のランドに接続されることで、回路基板に実装されると仮定する。この場合、回路基板から外部電極２の下側電極部２ｂに供給された電流は、ＭＩＭ構造体２０の下面部２０ｂにおいて下部電極層２２に流れ込むとともに、接続電極部３ｃを通って上側電極部２ａに流れ込み、この上側電極部２ａからＭＩＭ構造体２０の上面部２０ａにおいて下部電極層２２に流れ込む。このように、外部電極２から下部電極層２２に流れ込んだ電流は、並列化されて（二手に分かれて）、その一方が下面部２０ｂにおいて下部電極層２２に流れ込み、他方が上面部２０ａにおいて下部電極層２２に流れ込む。
上面部２０ａにおいて下部電極層２２に流れ込んだ電流は、貫通孔１１内に下向きに流れ込む一方、下面部２０ｂにおいて下部電極層２２に流れ込んだ電流は、貫通孔１１内に上向きに流れ込む。このようにして上面部２０ａから貫通孔１１内に下向きに流れ込んだ電流は、貫通孔１１の深さ方向の中央付近で誘電体層２１を介して上部電極層２３に流れ込み、この上部電極層２３内を上向きに流れて上面部２０ａまで戻ってくる。同様に、下面部２０ｂから貫通孔１１内に上向きに流れ込んだ電流は、貫通孔１１の深さ方向の中央付近で誘電体層２１を介して上部電極層２３に流れ込み、この上部電極層２３内を下向きに流れて下面部２０ｂまで戻ってくる。
このように、薄膜キャパシタ１において、貫通孔１１内を流れる電流（正確には、ＭＩＭ構造体２０のうち貫通孔１１内に設けられたトレンチ部２０ｃを流れる電流）は、貫通孔１１の深さ方向の中央付近で折り返されるので、貫通孔１１内においては深さの半分に相当する距離を往復することになる。よって、薄膜キャパシタ１によれば、トレンチ３１１の深さに相当する距離を往復する従来のトレンチキャパシタ３０１と比べて、ＭＩＭ構造体を流れる電流の電流経路が短縮される。より具体的には、薄膜キャパシタ１によれば、基材１０の厚さ方向に流れる電流の電流経路が短縮される。
薄膜キャパシタ１においては、外部電極２に供給された電流は、その下側電極部２ｂから接続電極部２ｃを通って上側電極部２ａに流れるため、接続電極部２ｃの長さの分だけ電流経路が長くなる。しかし、この接続電極部２ｃの厚さＴ１は、下部電極層２２の厚さｔ１及び上部電極層２３の厚さｔ２よりも１０倍以上大きいため、接続電極部２ｃを通る電流経路は、薄膜キャパシタ１全体のＥＳＲをほとんど増加させない。
図２のように構成された薄膜キャパシタを流れる電流の電流ベクトルをシミュレーションにより確認した。その結果、貫通孔内において、上面１０ａ及び下面１０ｃから貫通孔の深さ方向の中心に向かう電流ベクトルと、これとは逆向きの中心から上面１０ａ及び下面１０ｂに向かう電流ベクトルと、が確認できた。これにより、薄膜キャパシタ１においては、貫通孔１１内に上下から流れ込んだ後に当該貫通孔１１の深さ方向の中央付近で折り返される電流の流れが生じることが確認できた。
続いて、図４を参照して、別の実施形態による薄膜キャパシタ１０１について説明する。図４は、薄膜キャパシタ１０１のＹＺ断面の一部を拡大して模式的に示す断面図である。薄膜キャパシタ１０１は、外部電極２に代えて外部電極１０２を備え、外部電極３に代えて外部電極１０３を備える点、及び、引出電極２ｄ，２ｅ，３ｄ，３ｅに代えて引出電極１０２ｄ，１０２ｅ，１０３ｂ，１０３ｃを備える点で、薄膜キャパシタ１と異なっている。
外部電極１０２は、板状の形状を有しており、基材１０の左端面に設けられている。外部電極１０２は、その上端から基材１０の内方（Ｙ軸の正方向）に延伸する引出電極１０２ｂを介して、ＭＩＭ構造体２０の上面部２０ａにおいて下部電極層２１に接続されている。また、外部電極１０２は、その下端から基材１０の内方（Ｙ軸の正方向）に延伸する引出電極１０２ｃを介して、ＭＩＭ構造体２０の下面部２０ｂにおいて下部電極層２１に接続されている。
外部電極１０３は、板状の形状を有しており、基材１０の右端面に設けられている。外部電極１０３は、その上端から基材１０の内方（Ｙ軸の負方向）に延伸する引出電極１０３ｂを介して、ＭＩＭ構造体２０の上面部２０ａにおいて上部電極層２３に接続されている。また、外部電極１０３は、その下端から基材１０の内方（Ｙ軸の負方向）に延伸する引出電極１０３ｃを介して、ＭＩＭ構造体２０の下面部２０ｂにおいて上部電極層２３に接続されている。
外部電極１０２及び外部電極１０３は、上側の保護層４０の上面及び下側の保護層４０の下面の少なくとも一方まで延伸するように構成される。これにより、薄膜キャパシタ１０１は、その上面または下面を実装面として回路基板に実装される。
以下、上記の実施形態の作用効果について説明する。上記の一実施形態によれば、第１外部電極２からの電流は、基材１０の上面１０ａ側にある第１の部分２０ａと基材１０の下面１０ｂ側にある第２の部分２０ｂからＭＩＭ構造体２０に流れ込む。つまり、第１外部電極２からの電流は、並列化されてＭＩＭ構造体２０に流れ込み、この並列化された電流がＭＩＭ構造体２０内を流れる。このように、第１外部電極２からの電流は、並列化されてＭＩＭ構造体２０内を流れて第２外部電極３に到達するので、ＭＩＭ構造体２０におけるＥＳＲを低減することができる。
上記の一実施形態によれば、ＭＩＭ構造体２０の第３の部分２０ｃにおいては、貫通孔１１の深さ方向両端から中心に向かい、当該中心付近で折り返されて中心から両端に向かう電流の流れが生じる。ＭＩＭ構造体２０の第３の部分２０ｃ内を中心に向かって流れる電流の経路長は貫通孔１１の深さの半分程度であり、折り返された後に中心から基材１０表面側に流れる電流の経路長も貫通孔１１の深さの半分程度であるから、ＭＩＭ構造体２０の第３の部分２０ｃを流れる電流の合計の経路長は、貫通孔１１の深さと同程度となる。他方、従来のトレンチキャパシタにおいては、有底のトレンチ内を流れる電流の経路長は、トレンチの深さの２倍程度の長さである。したがって、上記の実施形態によれば、基材１０の厚さ方向に流れる電流の経路長を、従来のトレンチキャパシタと比較して短縮することができる。これにより、薄膜キャパシタ１のＥＳＲを低減することができる。
上記の一実施形態によれば、基材１０の上面１０ａから下面１０ｂまで貫通する貫通孔１１にＭＩＭ構造体２０が埋め込まれているので、有底のトレンチにＭＩＭ構造体が埋め込まれている従来のトレンチキャパシタよりも、ＭＩＭ構造体２０の表面積を大きくすることができる。これにより、上記の一実施形態による薄膜キャパシタ１によれば、有底のトレンチにＭＩＭ構造体が埋め込まれている従来のトレンチキャパシタよりも単位面積あたりの容量を増加させることができる。また、上記の一実施形態による薄膜キャパシタ１によれば、ＭＩＭ構造体における誘電体層の厚さを厚くしても、有底のトレンチにＭＩＭ構造体が埋め込まれている従来のトレンチキャパシタと同程度の容量を発生させることができる。このため、上記の一実施形態によれば、絶縁信頼性に優れた薄膜キャパシタ１を得ることができる。さらに、上記の一実施形態によれば、基材１０の厚さを薄くしても、有底のトレンチにＭＩＭ構造体が埋め込まれている従来のトレンチキャパシタと同程度の容量を発生させることができる。このため、上記の一実施形態によれば、低背化された薄膜キャパシタ１を得ることができる。
。
上記の薄膜キャパシタ１を回路基板に搭載する場合、外部電極２の上側電極部２ａ又は下側電極部２ｂが当該回路基板のバンプと接合される。例えば、下側電極部２ｂが回路基板のバンプと接続される場合には、回路基板から下側電極部２ｂを介して外部電極２に流れ込んだ電流は、接続電極部２ｃを通って上側電極部２ａに流れる。したがって、薄膜キャパシタ１においては、接続電極部２ｃの長さの分だけ電流経路が長くなっている。しかしながら、接続電極部２ｃの厚さを下部電極層２２の厚さｔ１及び上部電極層２３の厚さｔ２よりも厚くすることにより、接続電極部２ｃにおけるＥＳＲの増加が薄膜キャパシタ１の全経路でのＥＳＲに与える影響を抑制することができる。特に、接続電極部２ｃの厚さを下部電極層２２の厚さｔ１及び／又は上部電極層２３の厚さｔ２の厚さよりも１０倍以上厚くすることにより、接続電極部２ｃにおける追加された電流経路が、ＭＩＭ構造体２０の全経路でのＥＳＲへ与える影響を大幅に低減できる。
上記の薄膜キャパシタ１を回路基板に搭載する場合、外部電極２の上側電極部２ａ又は下側電極部２ｂが当該回路基板のバンプと接合される。例えば、下側電極部２ｂが回路基板のバンプと接続される場合には、回路基板から下側電極部２ｂを介して外部電極２に流れ込んだ電流は、接続電極部２ｃを通って上側電極部２ａに流れる。したがって、薄膜キャパシタ１においては、接続電極部２ｃの長さの分だけ電流経路が長くなっている。しかしながら、接続電極部２ｃの厚さを下部電極層２２の厚さｔ１及び上部電極層２３の厚さｔ２よりも厚くすることにより、接続電極部２ｃにおけるＥＳＲの増加が薄膜キャパシタ１の全経路でのＥＳＲに与える影響を抑制することができる。特に、接続電極部２ｃの厚さを下部電極層２２の厚さｔ１及び／又は上部電極層２３の厚さｔ２の厚さよりも１０倍以上厚くすることにより、接続電極部２ｃにおける追加された電流経路が、ＭＩＭ構造体２０の全経路でのＥＳＲへ与える影響を大幅に低減できる。
薄膜キャパシタ１においては、外部電極２が基材１０の上面１０ａに設けられた上側電極部２ａ及び下面１０ａに設けられた下側電極部２ｂを備えており、外部電極３が基材１０の上面１０ａに設けられた上側電極部３ａ及び下面１０ａに設けられた下側電極部３ｂを備えているため、上下を逆にしても回路基板に実装することができる。このように、薄膜キャパシタ１においては、実装工程において高い自由度が得られる。
薄膜キャパシタ１０１においては、外部電極２及び外部電極３が保護層４０の上面から上方に突出しておらず、また、保護層４０の下面から下方に突出していない。このため、薄膜キャパシタ１０１は、より一層の低背化が可能となる。
本明細書で説明された各構成要素の寸法、材料、及び配置は、実施形態中で明示的に説明されたものに限定されず、この各構成要素は、本発明の範囲に含まれうる任意の寸法、材料、及び配置を有するように変形することができる。また、本明細書において明示的に説明していない構成要素を、説明した実施形態に付加することもできるし、各実施形態において説明した構成要素の一部を省略することもできる。
本明細書において、一の物体が他の物体の「上」、「上面」、「下」、又は「下面」に設けられると説明される場合には、当該一の物体は当該他の物体と直接接していても良く、別の層や膜を介して間接的に接していても良い。例えば、保護層４０がＭＩＭ構造体２０の上に設けられると説明される場合には、当該保護層４０は、ＭＩＭ構造体２０の上に直接（ＭＩＭ構造体に接するように）設けられても良いし、他の層（例えば、バリア層）を介してＭＩＭ構造体の上に間接的に設けられても良い。
１，１０１ 薄膜キャパシタ
２，３，１０２，１０３ 外部電極
１０ 基材
１１ 貫通孔
２０ ＭＩＭ構造体
４０ 保護層
２，３，１０２，１０３ 外部電極
１０ 基材
１１ 貫通孔
２０ ＭＩＭ構造体
４０ 保護層
Claims (9)
- 第１面と前記第１面に対向する第２面とを有し、前記第１面と前記第２面との間を貫通する複数の貫通孔が設けられた基材と、
前記第１面に沿って延伸する第１の部分、前記第２面に沿って延伸する第２の部分、及び、前記複数の貫通孔の内部に前記第１の部分と前記第２の部分とを接続するように設けられた第３の部分を有するＭＩＭ構造体と、
前記ＭＩＭ構造体と電気的に接続される第１外部電極と、
前記ＭＩＭ構造体と電気的に接続され、前記第１外部電極とは離間して設けられる第２外部電極と、
を備え、
前記第１外部電極及び前記第２外部電極は、前記ＭＩＭ構造体に前記第１の部分及び前記第２の部分において電気的に接続され、
前記ＭＩＭ構造体の前記第１の部分、前記第２の部分、及び前記第３の部分はいずれも、第１誘電体層と、前記第１誘電体層の下面に設けられた第１電極層と、前記第１誘電体層の上面に設けられた第２電極層と、を有し、
前記第１外部電極は、前記第１面に沿って延伸する第１電極部と、前記第２面に沿って延伸する第２電極部と、前記第１面と前記第２面とを接続する前記基材の第３面に沿って前記基材の外部において延伸し前記第１電極部と前記第２電極部とを接続する第１接続電極部と、を有し、
前記第２外部電極は、前記第１面に沿って延伸する第３電極部と、前記第２面に沿って延伸する第４電極部と、前記第１面と前記第２面とを接続し前記第３面と対向する前記基材の第４面に沿って前記基材の外部において延伸し前記第１電極部と前記第２電極部とを接続する第２接続電極部と、を有し、
前記基材の外表面の一部は、前記基材の前記第１面、前記第２面、前記第３面、及び前記第４面によって画定される、
キャパシタ。 - 前記第１外部電極及び前記第２外部電極は、前記複数の貫通孔が延伸する方向から見たときに互いと重なり合わないように配置される、
請求項１に記載のキャパシタ。 - 前記第１外部電極は、前記第１接続電極部の厚さＴ１が前記第１電極層の厚さｔ１よりも１０倍以上厚くなるように構成される、
請求項１又は２に記載のキャパシタ。 - 前記第１外部電極は、前記第１接続電極部の厚さＴ１が前記第２電極層の厚さｔ２よりも１０倍以上厚くなるように構成される、
請求項１から３のいずれか１項に記載のキャパシタ。 - 前記第２外部電極は、前記第２接続電極部の厚さＴ２が前記第１電極層の厚さｔ１よりも１０倍以上厚くなるように構成される、
請求項１から請求項４のいずれか１項に記載のキャパシタ。 - 前記第２外部電極は、前記第２接続電極部の厚さＴ２が前記第２電極層の厚さｔ２よりも１０倍以上厚くなるように構成される、
請求項１から請求項５のいずれか１項に記載のキャパシタ。 - 前記ＭＩＭ構造体を覆うように設けられた保護層をさらに備える、
請求項１から請求項６のいずれか１項に記載のキャパシタ。 - 請求項１から請求項７のいずれか１項に記載のキャパシタを備える回路基板。
- 請求項８に記載の回路基板を備える電子機器。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2018150365A JP7160594B2 (ja) | 2018-08-09 | 2018-08-09 | キャパシタ |
| US16/524,295 US11309134B2 (en) | 2018-08-09 | 2019-07-29 | Capacitor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2018150365A JP7160594B2 (ja) | 2018-08-09 | 2018-08-09 | キャパシタ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2020027821A JP2020027821A (ja) | 2020-02-20 |
| JP7160594B2 true JP7160594B2 (ja) | 2022-10-25 |
Family
ID=69406222
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2018150365A Active JP7160594B2 (ja) | 2018-08-09 | 2018-08-09 | キャパシタ |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US11309134B2 (ja) |
| JP (1) | JP7160594B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR102140173B1 (ko) * | 2018-10-25 | 2020-07-31 | 전자부품연구원 | 관통홀 구조를 갖는 캐패시터 및 그 제조방법 |
| JP7314001B2 (ja) * | 2019-09-20 | 2023-07-25 | 株式会社東芝 | コンデンサ |
| TW202141805A (zh) * | 2020-04-17 | 2021-11-01 | 瑞典商斯莫勒科技公司 | 具有分層堆疊的金屬-絕緣體-金屬(mim)能量儲存裝置及製造方法 |
| KR20230091307A (ko) * | 2021-12-16 | 2023-06-23 | 삼성전기주식회사 | 커패시터 부품 |
Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004526321A (ja) | 2001-02-22 | 2004-08-26 | トル−シ・テクノロジーズ・インコーポレイテッド | 開口に複数の導電層が形成された半導体構造体、及びその製造方法 |
| JP2004356160A (ja) | 2003-05-27 | 2004-12-16 | Dainippon Printing Co Ltd | 配線基板の製造方法 |
| JP2007081100A (ja) | 2005-09-14 | 2007-03-29 | Tdk Corp | 配線基板およびその製造方法 |
| JP2012079961A (ja) | 2010-10-04 | 2012-04-19 | Denso Corp | 半導体装置およびその製造方法 |
| JP2012089743A (ja) | 2010-10-21 | 2012-05-10 | Denso Corp | 電子装置およびその製造方法 |
| JP2012169525A (ja) | 2011-02-16 | 2012-09-06 | Denso Corp | 半導体装置 |
| JP2013153020A (ja) | 2012-01-24 | 2013-08-08 | Denso Corp | 配線基板を有する半導体装置 |
| JP2014506001A (ja) | 2010-12-09 | 2014-03-06 | テッセラ，インコーポレイテッド | 高密度３次元集積コンデンサ |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5023999B2 (ja) | 2007-11-30 | 2012-09-12 | Ｔｄｋ株式会社 | 薄膜コンデンサ及びその製造方法 |
| JP2009295925A (ja) | 2008-06-09 | 2009-12-17 | Tdk Corp | トレンチ型コンデンサ及びその製造方法 |
| US20140144681A1 (en) * | 2012-11-27 | 2014-05-29 | Qualcomm Mems Technologies, Inc. | Adhesive metal nitride on glass and related methods |
| US20160233026A1 (en) * | 2014-03-28 | 2016-08-11 | Taiyo Yuden Co., Ltd. | Capacitor |
| KR102193685B1 (ko) * | 2014-05-02 | 2020-12-21 | 삼성전자주식회사 | 수직 구조의 비휘발성 메모리 소자 |
| KR101933419B1 (ko) * | 2017-04-25 | 2018-12-28 | 삼성전기 주식회사 | 커패시터 및 그 제조 방법 |
-
2018
- 2018-08-09 JP JP2018150365A patent/JP7160594B2/ja active Active
-
2019
- 2019-07-29 US US16/524,295 patent/US11309134B2/en active Active
Patent Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004526321A (ja) | 2001-02-22 | 2004-08-26 | トル−シ・テクノロジーズ・インコーポレイテッド | 開口に複数の導電層が形成された半導体構造体、及びその製造方法 |
| JP2004356160A (ja) | 2003-05-27 | 2004-12-16 | Dainippon Printing Co Ltd | 配線基板の製造方法 |
| JP2007081100A (ja) | 2005-09-14 | 2007-03-29 | Tdk Corp | 配線基板およびその製造方法 |
| JP2012079961A (ja) | 2010-10-04 | 2012-04-19 | Denso Corp | 半導体装置およびその製造方法 |
| JP2012089743A (ja) | 2010-10-21 | 2012-05-10 | Denso Corp | 電子装置およびその製造方法 |
| JP2014506001A (ja) | 2010-12-09 | 2014-03-06 | テッセラ，インコーポレイテッド | 高密度３次元集積コンデンサ |
| JP2012169525A (ja) | 2011-02-16 | 2012-09-06 | Denso Corp | 半導体装置 |
| JP2013153020A (ja) | 2012-01-24 | 2013-08-08 | Denso Corp | 配線基板を有する半導体装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| US11309134B2 (en) | 2022-04-19 |
| US20200051749A1 (en) | 2020-02-13 |
| JP2020027821A (ja) | 2020-02-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP7160594B2 (ja) | キャパシタ | |
| CN107689299B (zh) | 薄膜陶瓷电容器 | |
| JP7427400B2 (ja) | キャパシタ | |
| JP2017513218A (ja) | コンデンサ構造 | |
| JP6380726B1 (ja) | 貫通電極基板、半導体装置及び貫通電極基板の製造方法 | |
| US9208947B2 (en) | Multilayer ceramic capacitor and board having multilayer ceramic capacitor embedded therein | |
| US10181461B1 (en) | Capacitor and board having the same | |
| CN110098054B (zh) | 电容器组件 | |
| JP6788847B2 (ja) | キャパシタ | |
| US11158456B2 (en) | Trench capacitor | |
| WO2021085573A1 (ja) | トレンチキャパシタ及びトレンチキャパシタの製造方法 | |
| JP7421880B2 (ja) | トレンチキャパシタ | |
| US10199166B2 (en) | Capacitor | |
| KR102262273B1 (ko) | 건식 식각에 의한 커패시터 및 이의 제조 방법 | |
| WO2020080291A1 (ja) | トレンチキャパシタおよびトレンチキャパシタの製造方法 | |
| WO2020170825A1 (ja) | トレンチキャパシタ及びトレンチキャパシタの製造方法 | |
| JP7197311B2 (ja) | キャパシタおよびキャパシタの製造方法 | |
| CN109791840B (zh) | 电子部件 | |
| JP2012221990A (ja) | 半導体装置及びその製造方法 | |
| CN116266500A (zh) | 电容器组件 | |
| JP2017135376A (ja) | 薄膜キャパシタ及び電子回路モジュール |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20210113 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20211126 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20211130 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20220126 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20220614 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20220707 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20220927 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20221013 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 7160594 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |