JP7421880B2 - トレンチキャパシタ - Google Patents
トレンチキャパシタ Download PDFInfo
- Publication number
- JP7421880B2 JP7421880B2 JP2019139672A JP2019139672A JP7421880B2 JP 7421880 B2 JP7421880 B2 JP 7421880B2 JP 2019139672 A JP2019139672 A JP 2019139672A JP 2019139672 A JP2019139672 A JP 2019139672A JP 7421880 B2 JP7421880 B2 JP 7421880B2
- Authority
- JP
- Japan
- Prior art keywords
- sub
- wall
- trench
- main wall
- main
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000003990 capacitor Substances 0.000 title claims description 66
- 239000000463 material Substances 0.000 claims description 48
- 239000010410 layer Substances 0.000 description 87
- 238000000034 method Methods 0.000 description 25
- 239000011241 protective layer Substances 0.000 description 20
- 239000010408 film Substances 0.000 description 14
- 230000004888 barrier function Effects 0.000 description 11
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 9
- KDLHZDBZIXYQEI-UHFFFAOYSA-N Palladium Chemical compound [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 description 9
- 238000000605 extraction Methods 0.000 description 9
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 9
- 239000010409 thin film Substances 0.000 description 9
- MCMNRKCIXSYSNV-UHFFFAOYSA-N Zirconium dioxide Chemical compound O=[Zr]=O MCMNRKCIXSYSNV-UHFFFAOYSA-N 0.000 description 8
- 238000000231 atomic layer deposition Methods 0.000 description 8
- 239000010949 copper Substances 0.000 description 6
- 239000010931 gold Substances 0.000 description 6
- 230000002787 reinforcement Effects 0.000 description 6
- 238000005229 chemical vapour deposition Methods 0.000 description 4
- 238000005530 etching Methods 0.000 description 4
- 229910052751 metal Inorganic materials 0.000 description 4
- 239000007769 metal material Substances 0.000 description 4
- 238000007747 plating Methods 0.000 description 4
- 238000004544 sputter deposition Methods 0.000 description 4
- 239000000758 substrate Substances 0.000 description 4
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 3
- 239000004642 Polyimide Substances 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 3
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 3
- 239000000956 alloy Substances 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 3
- 239000000470 constituent Substances 0.000 description 3
- 229910052802 copper Inorganic materials 0.000 description 3
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 3
- 229910052737 gold Inorganic materials 0.000 description 3
- 239000011810 insulating material Substances 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 229910052759 nickel Inorganic materials 0.000 description 3
- 229910052763 palladium Inorganic materials 0.000 description 3
- 229910052697 platinum Inorganic materials 0.000 description 3
- 229920001721 polyimide Polymers 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 229910052709 silver Inorganic materials 0.000 description 3
- 239000004332 silver Substances 0.000 description 3
- 238000007740 vapor deposition Methods 0.000 description 3
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 2
- 238000009623 Bosch process Methods 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 2
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 2
- 229910052454 barium strontium titanate Inorganic materials 0.000 description 2
- JRPBQTZRNDNNOP-UHFFFAOYSA-N barium titanate Chemical compound [Ba+2].[Ba+2].[O-][Ti]([O-])([O-])[O-] JRPBQTZRNDNNOP-UHFFFAOYSA-N 0.000 description 2
- 229910002113 barium titanate Inorganic materials 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 239000002994 raw material Substances 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 229910000679 solder Inorganic materials 0.000 description 2
- VEALVRVVWBQVSL-UHFFFAOYSA-N strontium titanate Chemical compound [Sr+2].[O-][Ti]([O-])=O VEALVRVVWBQVSL-UHFFFAOYSA-N 0.000 description 2
- 239000010936 titanium Substances 0.000 description 2
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 1
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 1
- KJTLSVCANCCWHF-UHFFFAOYSA-N Ruthenium Chemical compound [Ru] KJTLSVCANCCWHF-UHFFFAOYSA-N 0.000 description 1
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N Titan oxide Chemical compound O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- 230000000052 comparative effect Effects 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- CJNBYAVZURUTKZ-UHFFFAOYSA-N hafnium(iv) oxide Chemical compound O=[Hf]=O CJNBYAVZURUTKZ-UHFFFAOYSA-N 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 239000011733 molybdenum Substances 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 229910052707 ruthenium Inorganic materials 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/30—Stacked capacitors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/33—Thin- or thick-film capacitors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
Description
本発明は、トレンチキャパシタに関する。
キャパシタの一種として、薄膜プロセスにより形成されたＭＩＭ構造体を備え、このＭＩＭ構造体により容量を発生させる薄膜キャパシタが知られている。薄膜キャパシタにおいては、小型化又は高容量化のために、単位面積あたりの発生容量を向上させることが求められている。
単位面積あたりの発生容量を向上させることが可能な薄膜キャパシタとして、トレンチキャパシタが知られている。トレンチキャパシタは、トレンチと呼ばれる凹凸構造が多数形成された基材と、その一部がトレンチに沿って延伸するように設けられたＭＩＭ構造体と、を備えている。トレンチキャパシタにおいては、基材の厚さ方向に延びるトレンチ内にもＭＩＭ構造体が設けられるため、単位面積当たりの容量を向上させることができる。従来のトレンチキャパシタは、例えば、特許文献１及び２に開示されている。
上述のようなトレンチキャパシタの製造工程においては、トレンチを画定する壁部（すなわち、凹凸構造）を形成した後、ＣＶＤ法又はＡＬＤ法等といった成膜プロセスを用いて、壁部に沿ってＭＩＭ構造体を形成する。この際、ＭＩＭ構造体の原料をトレンチの深部まで供給する必要があるので、成膜の容易性の観点から、トレンチの開口面積を大きくすることが望ましい。しかしながら、ＭＩＭ構造体の面積を維持したままトレンチの開口面積を大きくすると壁部の寸法を小さくせざるを得ないので、壁部の機械強度が低下しやすくなる。すなわち、従来のトレンチキャパシタにおいては、ＭＩＭ構造体の成膜の容易性と壁部の機械強度とはトレードオフの関係にある。
本発明の目的の一つは、トレンチを画定する壁部の機械強度を確保しつつ、トレンチ内への成膜材料の供給を容易にすることが可能なトレンチキャパシタを提供することである。本発明のこれ以外の目的は、明細書全体の記載を通じて明らかにされる。
本発明の一実施形態に係るトレンチキャパシタは、上面、上面とは反対側の下面、及び上下方向に沿って上面から延びる複数のトレンチを画定する壁部を有する基材と、第１導電層、第２導電層、及び第１導電層と前記第２導電層とに挟まれた誘電体層を有し、壁部に沿って設けられたＭＩＭ構造体と、を備える。壁部は、上面に沿った第１方向において、トレンチが設けられたトレンチ領域の一端から他端まで延びる複数の主壁部と、第１方向と交差し上面に沿った第２方向に延びて隣り合う主壁部同士を接続する複数の副壁部と、を含み、複数の主壁部は、第１主壁部と、第１主壁部に隣り合う第２主壁部と、第２主壁部に隣り合う第３主壁部と、を含み、複数の副壁部は、第１主壁部及び第２主壁部を接続する複数の第１副壁部と、第２主壁部及び第３主壁部を接続する複数の第２副壁部と、を含み、上方から見て、第１方向における第１副壁部の位置と第２副壁部の位置とは互いにずれている。
このトレンチキャパシタの壁部は、トレンチ領域の一端から他端まで延びる複数の主壁部と、隣り合う主壁部同士を接続する複数の副壁部と、を含んでいる。このような構造により、主壁部は、複数の副壁部によって補強されている。例えば、第２主壁部は、第２方向の一方側において第１副壁部によって補強されており、第２方向の他方側において第２副壁部によって補強されている。上記のトレンチキャパシタでは、上面から見て、第１方向における第１副壁部の位置と第２副壁部の位置とは互いにずれている。このように、第１副壁部による補強位置と第２副壁部による補強位置とをずらすことにより、第２主壁部は、当該第２主壁部と第３主壁部との間に位置する一のトレンチの第１方向における両端を画定する２つの第２副壁部に加え、第１方向における当該２つの第２副壁部の間において第１副壁部によって補強される。したがって、第１方向における第１副壁部の位置と第２副壁部の位置とが同一である場合に比べ、第１方向におけるトレンチの寸法（すなわち、第１副壁部同士の間隔及び第２副壁部同士の間隔）を大きくすることができる。よって、トレンチを画定する壁部の機械強度を確保しつつ、トレンチ内への成膜材料の供給を容易にすることが可能である。
本発明の一実施形態において、複数の主壁部は、第３主壁部に隣り合う第４主壁部を含み、複数の副壁部は、第３主壁部及び第４主壁部を接続する複数の第３副壁部を含み、上方から見て、第１方向における第１副壁部の位置と第３副壁部の位置とは略同一であってもよい。この構成においても、第１方向における第１副壁部同士の間隔、第２副壁部同士の間隔、及び第３副壁部同士の間隔（すなわち、トレンチの開口面積）を大きくすることができるので、トレンチを画定する壁部の機械強度を確保しつつ、トレンチ内への成膜材料の供給を容易にすることが可能である。
本発明の一実施形態において、複数の主壁部は、第３主壁部に隣り合う第４主壁部を含み、複数の副壁部は、第３主壁部及び第４主壁部を接続する複数の第３副壁部を含み、上方から見て、第１方向における第１副壁部の位置と第３副壁部の位置とは互いにずれていてもよい。この構成においても、第１方向における第１副壁部同士の間隔、第２副壁部同士の間隔、及び第３副壁部同士の間隔（すなわち、トレンチの開口面積）を大きくすることができるので、トレンチを画定する壁部の機械強度を確保しつつ、トレンチ内への成膜材料の供給を容易にすることが可能である。
本発明の一実施形態において、上方から見て、複数のトレンチのそれぞれの形状は略同一であってもよい。
本発明の一実施形態は、上記の何れかのトレンチキャパシタを備える回路基板に関する。
本発明の一実施形態は、上記の回路基板を備える電子機器に関する。
本発明によれば、トレンチを画定する壁部の機械強度を確保しつつ、トレンチ内への成膜材料の供給を容易にすることが可能なトレンチキャパシタが提供される。
以下、適宜図面を参照し、本発明の様々な実施形態を説明する。なお、複数の図面において共通する構成要素には当該複数の図面を通じて同一の参照符号が付されている。各図面は、説明の便宜上、必ずしも正確な縮尺で記載されているとは限らない点に留意されたい。特に、後述する電極層や誘電体層は、実際には非常に薄い膜であるが、各図面においては、説明の便宜のために視認できる程度の厚さを有するように記載されている。
図１～図３を参照して、一実施形態によるトレンチキャパシタ１について説明する。これらの図に示されているトレンチキャパシタ１は、薄膜プロセスにより作製されたＭＩＭ構造体を有する薄膜キャパシタである。図１は、トレンチキャパシタ１の模式的な平面図であり、図２は、トレンチキャパシタ１をＩ－Ｉ線で切断した断面を模式的に示す断面図である。図３は、トレンチキャパシタのトレンチ部分を拡大して示す断面図である。
図示のように、一実施形態によるトレンチキャパシタ１は、基材１０と、基材１０に設けられたＭＩＭ構造体２０と、ＭＩＭ構造体２０を覆うように設けられた保護層４０と、を備える。保護層４０の外側には、外部電極２及び外部電極３が設けられる。外部電極２及び外部電極３は、詳しくは後述するように、ＭＩＭ構造体２０を構成する電極層と電気的に接続される。
トレンチキャパシタ１は、外部電極２及び外部電極３を回路基板に設けられたランドに接合することにより、当該回路基板に実装される。この回路基板は、様々な電子機器に搭載され得る。トレンチキャパシタ１が実装された回路基板を備える電子機器には、スマートフォン、携帯電話、タブレット端末、ゲームコンソール、及びこれら以外のトレンチキャパシタ１が実装された回路基板を備えることができる任意の電子機器が含まれる。
図１及び図２においては、互い直交するＸ方向、Ｙ方向、及びＺ方向が示されている。本明細書においては、これらの図に示されているＸ方向、Ｙ方向、及びＺ方向を基準としてトレンチキャパシタ１の構成部材の向きや配置を説明することがある。具体的には、文脈上別に解される場合を除き、薄膜キャパシタ１の「幅」方向、「長さ」方向、及び「厚さ」方向はそれぞれ、図１のＸ軸に沿う方向、Ｙ軸に沿う方向、及びＺ軸に沿う方向とする。本明細書においてトレンチキャパシタ１及びその構成部材の上下方向に言及する際には、文脈上別に解される場合を除き、Ｚ軸の正方向がトレンチキャパシタ１の上方向とされ、Ｚ軸の負方向がトレンチキャパシタ１の下方向とされる。
一実施形態において、基材１０は、Ｓｉ等の絶縁材料から成る。一実施形態において、基材１０は、概ね直方体の形状に形成されており、その幅方向（Ｘ軸方向）の寸法は例えば５０μｍ～５０００μｍとされ、その長さ方向（Ｙ軸方向）の寸法は例えば５０μｍ～５０００μｍとされ、その厚さ方向（Ｚ軸方向）の寸法は例えば５μｍ～５００μｍとされる。本明細書において具体的に示される基材１０の寸法は例示に過ぎず、基材１０は任意の寸法をとることができる。
基材１０は、上面１０ａと、当該上面１０ａとは反対側の下面１０ｂと、上面１０ａと下面１０ｂとを接続する側面１０ｃと、後述のトレンチ１１を画定する壁部１３とを有する。図１の実施形態において基材１０は略直方体状であり、本明細書中では、当該基材１０の上面１０ａと下面１０ｂとを接続する４つの面をまとめて側面１０ｃという。基材１０には、その上面１０ａからＺ軸方向に沿って延伸する複数のトレンチ１１が形成されている。複数のトレンチ１１の各々は、Ｚ軸方向に所定の深さを有するように形成される。本明細書においては、Ｚ軸方向をトレンチ１１の深さ方向と呼ぶことがある。図１に示されているように、複数のトレンチ１１の各々は、その平面視の形状が、Ｘ軸方向に沿って延びる辺とＹ軸方向に沿って延びる辺とで画定される略長方形となるように形成されている。図示の実施形態において、複数のトレンチ１１の各々は、平面視において、Ｘ軸方向に沿って延びる辺がＹ軸方向に沿って延びる辺よりも短くなるように形成されている。
一実施形態において、複数のトレンチ１１の各々は、単位面積あたりの高容量化を実現するために、高アスペクト比を有するように形成される。つまり、複数のトレンチ１１の各々は、その幅（例えば、Ｘ軸方向の辺の長さ）に対する深さ（Ｚ軸方向の寸法）の比が大きくなるように形成される。複数のトレンチ１１の各々の幅（Ｘ軸方向における寸法）は例えば０．１μｍ～５μｍとされ、その深さ（Ｚ軸方向における寸法）は例えば１μｍ～１００μｍとされる。本明細書において具体的に示されるトレンチ１１の寸法は例示に過ぎず、トレンチ１１は任意の寸法をとることができる。また、トレンチ１１の平面視における形状は長方形形状に限られず、トレンチ１１は任意の形状をとることができる。一実施形態において、トレンチ１１は、その深さ（Ｚ軸方向における寸法）が４０μｍであり、その幅（Ｘ軸方向における寸法）が１．０μｍとなるように構成される。
トレンチ１１は、例えばＳｉ基板の表面にトレンチ１１のパターンに対応する開口が形成されたマスクを形成した後、エッチングにより当該Ｓｉ基板をエッチングすることで形成され得る。トレンチ１１のエッチング加工は、ボッシュプロセスを用いた深掘りＲＩＥ（深掘り反応性エッチング）等の反応性イオンエッチング法により行われ得る。
複数のトレンチ１１のうち隣接するトレンチ１１同士は壁部１２によって隔てられている。言い換えると、壁部１２は、基材１０の一部であり、隣接するトレンチ１１を互いから離隔させるように構成される。壁部１２は、上面１０ａに沿った第１方向（すなわち、Ｙ軸方向）に延びる複数の主壁部１３と、第１方向と直交し上面１０ａに沿った第２方向（すなわち、Ｘ軸方向）に延びる複数の副壁部１４と、を含む。壁部１２の詳細な構成については、後述する。
続いて、ＭＩＭ構造体２０について説明する。前述のように、基材１０には、ＭＩＭ構造体２０が設けられる。図示のように、その一部がトレンチ１１の各々に埋め込まれるように、基材１０に設けられている。
ＭＩＭ構造体２０は、基材１０の上面１０ａ及びトレンチ１１に追従する形状を有するように構成される。ＭＩＭ構造体２０は、第１導電層と、第２導電層と、第１導電層と第２導電層とに挟まれた誘電体層とを有する。すなわち、ＭＩＭ構造体２０は、導電層と導体層とが交互に積層された積層体である。一実施形態におけるＭＩＭ構造体２０は、下部電極層２２（第１導電層）と、当該下部電極層２２の上に設けられた誘電体層２１と、当該誘電体層２１の上に設けられた上部電極層２３（第２導電層）と、を有する。本明細書においてＭＩＭ構造体２０における上下方向に言及する場合には、下部電極及び上部電極という慣用されている名称と整合性をとるために、Ｚ軸方向に沿う上下方向ではなく、基材１０により近い側を「下」とし、基材１０からより遠い側を「上」として説明がなされることがある。ＭＩＭ構造体２０は、２層以上のＭＩＭ層を含んでもよい。例えば、ＭＩＭ構造体２０が２層のＭＩＭ層を有する場合には、下部電極層２２、誘電体層２１、及び上部電極層２３から構成される第１層目のＭＩＭ層の上に第２層目のＭＩＭ層が形成される。例えば、第２層目のＭＩＭ層は、上部電極層２３の上に設けられた誘電体層と、この誘電体層の上に設けられた電極層と、を備えることができる。この場合、上部電極層２３は、第１層目のＭＩＭ層の上側の電極層としての機能と、第２層目のＭＩＭ層の下側の電極層としての機能を兼ねる。
誘電体層２１の材料として、ＢＳＴ（チタン酸バリウムストロンチウム）、ＢＴＯ（チタン酸バリウム）、チタン酸ストロンチウム（ＳＴＯ）、ジルコニア（ＺｒＯ2）、アルミナ（Ａｌ2Ｏ3）、酸化ハフニウム（ＨｆＯ2）、酸化チタン（ＴｉＯ2）、及びこれら以外の誘電体材料を用いることができる。誘電体層２１の材料は、本明細書で明示的に説明されたものには限定されない。
誘電体層２１は、例えば、ＡＬＤ（原子層堆積）法、スパッタ法、ＣＶＤ法、蒸着法、めっき法、又はこれら以外の公知の方法により形成される。誘電体層２１は、その膜厚が例えば１ｎｍ～５００ｎｍとなるように形成される。一実施形態において、誘電体層２１の膜厚は、３０ｎｍとされる。
下部電極２２及び上部電極２３の材料として、ニッケル（Ｎｉ）、銅（Ｃｕ）、パラジウム（Ｐｄ）、白金（Ｐｔ）、銀（Ａｇ）、金（Ａｕ）、ルテニウム（Ｒｕ）、タングステン（Ｗ）、モリブデン（Ｍｏ）、チタン（Ｔｉ）、導電性シリコン、もしくはこれら以外の金属材料、これらの金属元素の一又は複数を含む合金材料、及び前記金属元素の化合物を用いることができる。一実施形態においては、下部電極層２２及び上部電極層２３の材料として、窒化チタン（ＴｉＮ）が用いられる。下部電極層２２及び上部電極層２３の材料は、本明細書で明示的に説明されたものには限定されない。
下部電極層２２及び上部電極層２３は、例えば、ＡＬＤ（原子層堆積）法、スパッタ法、蒸着法、めっき法、又はこれら以外の公知の方法により形成される。一実施形態において、下部電極層２２は、その膜厚が例えば１ｎｍ～５００ｎｍとなるように形成される。一実施形態において、上部電極２３は、その膜厚が例えば１ｎｍ～５００ｎｍとなるように形成される。一実施形態において、下部電極層２２及び上部電極層２３の膜厚はそれぞれ３０ｎｍとされる。下部電極層２２及び上部電極層２３の膜厚はそれぞれ３０ｎｍとされる。下部電極層２２及び上部電極層２３の膜厚は、本明細書で明示的に説明されたものに限定されない。
続いて、保護層４０について説明する。保護層４０は、外部環境からＭＩＭ構造体２０を保護するために、ＭＩＭ構造体２０及び基材１０を覆うように設けられる。保護層４０は、例えば、外部から受ける衝撃等の機械的ダメージからＭＩＭ構造体２０を保護するように設けられる。保護層４０の材料として、ポリイミド等の樹脂材料、酸化シリコン（ＳｉＯ2）、窒化シリコン（ＳｉＮ）、酸窒化シリコン（ＳｉＯＮ）、及びこれら以外の絶縁材料を用いることができる。保護層４０は、例えば、スピンコート法により感光性ポリイミドを塗布し、この塗布されたポリイミドを露光、現像、及びキュアすることにより形成される。保護層４０は、その膜厚が例えば２００ｎｍ～５０００ｎｍとなるように形成される。一実施形態において、保護層４０の膜厚は３０００ｎｍとされる。保護層４０の材料及び膜厚は、本明細書で明示的に説明されたものには限定されない。
保護層４０とＭＩＭ構造体２０（又は基材１０）との間には、不図示のバリア層が設けられていてもよい。バリア層は、トレンチキャパシタ１の耐候性を向上させるために、主にＭＩＭ構造体２０の上に設けられる。一実施形態において、バリア層は、保護層４０から放出される水分や大気中の水分がＭＩＭ構造体２０に到達しないように、ＭＩＭ構造体２０と保護層４０との間に設けられる。バリア層は、水素ガスバリア性に優れた薄膜であってもよい。バリア層の材料として、アルミナ（Ａｌ2Ｏ3）、酸化シリコン（ＳｉＯ2）、酸窒化シリコン（ＳｉＯＮ）、ジルコニア（ＺｒＯ2）、及びこれら以外の絶縁材料を用いることができる。バリア層は、例えば、スパッタ法、ＣＶＤ法、又はこれら以外の公知の方法により形成される。バリア層は、その膜厚が例えば５ｎｍ～５００ｎｍとなるように形成される。一実施形態において、バリア層の膜厚は５０ｎｍとされる。バリア層の材料及び膜厚は、本明細書で明示的に説明されたものには限定されない。
続いて、外部電極２及び外部電極３について説明する。外部電極２及び外部電極３は、保護層４０の上側に、Ｙ軸方向において互いから離間するように設けられる。外部電極２及び外部電極３は、保護層４０の外側に金属材料を含む導体ペーストを塗布することにより形成される。外部電極２及び外部電極３の材料として、銅（Ｃｕ）、ニッケル（Ｎｉ）、スズ（Ｓｎ）、パラジウム（Ｐｄ）、白金（Ｐｔ）、銀（Ａｇ）、金（Ａｕ）、もしくはこれら以外の金属材料、又は、これらの金属元素の一又は複数を含む合金材料を用いることができる。外部電極２及び外部電極３には、必要に応じて、半田バリア層及び半田漏れ層の少なくとも一方が形成されてもよい。
保護層４０のＹ軸負方向の端の近くには溝４１が設けられており、Ｙ軸正方向の端の近くには溝４２が設けられている。溝４１及び溝４２はいずれも、Ｘ軸方向に沿って延伸するとともに保護層４０をＺ軸方向に貫通する用に設けられている。溝４１には引出電極２ａが設けられ、溝４２には引出電極３ａが設けられている。
引出電極２ａの上端は外部電極２に接続され、引出電極２ａの下端はＭＩＭ構造体２０の下部電極層２２に接続される。引出電極３ａの上端は外部電極３に接続され、引出電極３ａの下端はＭＩＭ構造体２０の上部電極２３に接続される。
引出電極２ａ、３ａの材料として、銅（Ｃｕ）、ニッケル（Ｎｉ）、スズ（Ｓｎ）、パラジウム（Ｐｄ）、白金（Ｐｔ）、銀（Ａｇ）、金（Ａｕ）、もしくはこれら以外の金属材料、又は、これらの金属元素の一又は複数を含む合金材料を用いることができる。引出電極２ａ、３ａは、蒸着法、スパッタ法、メッキ法、又はこれら以外の公知の方法により形成される。
次に、図４を参照して、トレンチ１１を画定する壁部１２の構成について詳細に説明する。図４は、図１のトレンチキャパシタのトレンチ領域の一部を示す拡大図である。図４に示されるように、壁部１２は、第１方向において、複数のトレンチ１１が設けられたトレンチ領域Ｒの一端から他端まで延びる複数の主壁部１３と、隣り合う主壁部１３同士を接続する複数の副壁部１４と、を含む。複数の主壁部１３は、互いに略平行に延びており、第２方向のおいて互いに略等間隔で離間して設けられている。複数の副壁部１４は、第１方向において互いに略等間隔で離間して設けられている。このように複数の主壁部１３及び複数の副壁部１４が設けられているので、上面１０ａから見た複数のトレンチ１１の形状は全て略同一となっている。１つのトレンチ１１の長さ（すなわち、第１方向における寸法）Ｌは、第１方向における副壁部１４同士の間隔に相当し、トレンチ１１の幅（すなわち、第２方向における寸法）Ｗは、隣り合う主壁部１３同士の間隔に相当する。
図示の実施形態では、主壁部１３は、少なくとも第１主壁部１３Ａと、第１主壁部１３Ａに隣り合う第２主壁部１３Ｂと、第２主壁部１３Ｂに隣り合う第３主壁部１３Ｃと、第３主壁部１３Ｃに隣り合う第４主壁部１３Ｄと、を含んでいる。副壁部１４は、少なくとも第１主壁部１３Ａ及び第２主壁部１３Ｂを接続する複数の第１副壁部１４Ａと、第２主壁部１３Ｂ及び第３主壁部１３Ｃを接続する複数の第２副壁部１４Ｂと、第３主壁部１３Ｃ及び第４主壁部１３Ｄを接続する複数の第３副壁部１４Ｃと、を含んでいる。複数の第１副壁部１４Ａ同士は、第１方向において、略等間隔で互いに離間して設けられている。同様に、複数の第２副壁部１４Ｂ同士、複数の第３副壁部１４Ｃ同士も、それぞれ略等間隔で互いに離間して設けられている。このような構造により、主壁部１３は、複数の副壁部１４によって補強されている。例えば、第２主壁部１３Ｂは、第２方向の一方側において第１副壁部１４Ａによって補強されており、第２方向の他方側において第２副壁部１４Ｂによって補強されている。上方から見て、第１方向における第１副壁部１４Ａの位置と、第２副壁部１４Ｂの位置とは互いにずれている。すなわち、第２方向において隣り合うトレンチ１１の第１方向における端部位置は、互いにずれている。第１方向における第１副壁部１４Ａの位置と第３副壁部１４Ｃの位置とは略同一である。
次に、トレンチキャパシタ１の製造方法について簡単に説明する。まず、基材１０となるウェハを準備し、トレンチ１１のパターンに対応したマスクをウェハの上面に形成する。次に、ウェハをエッチングすることにより、複数のトレンチ１１を形成する。これにより、主壁部１３及び副壁部１４を含む壁部１２が形成される。ウェハのエッチングは、例えばボッシュプロセス等を用いたドライエッチングによってなされる。
次に、ウェハからマスクを除去し、ウェハの上面及び壁部１２に沿って、複数の下部電極層２２、誘電体層２１、及び上部電極層２３を含むＭＩＭ構造体２０を形成する。これにより、ＭＩＭ構造体２０は、ウェハの上面及びトレンチ１１の内部に形成される。誘電体層２１は、例えばジルコニアから形成され、下部電極層２２及び上部電極層２３はＴｉＮから形成され得る。ＭＩＭ構造体２０に含まれる各層（すなわち、下部電極層２２、誘電体層２１、及び上部電極層２３）は、ＡＬＤ法によって形成され得る。誘電体層２２の材料はジルコニアには限られず、下部電極層２２及び上部電極層２３の材料はＴｉＮには限られない。下部電極層２２、誘電体層２１、及び上部電極層２３は、ＡＬＤ法以外の様々な公知の方法により形成されてもよい。
次に、ＭＩＭ構造体２０の上に保護層４０を形成する。このとき、保護層４０のうちＭＩＭ構造体２０の上側に設けられている部分のＹ軸方向の両端の各々の近くに、それぞれ溝を設ける。次に、めっき法などにより、溝の内部に引き出し電極２a,３aを形成すると共に、保護層４０の表面に外部電極２及び外部電極３を形成する。最後に、ウェハを個片化する。以上の工程により、複数のトレンチキャパシタ１が得られる。
次に、図４及び図５を参照して、トレンチキャパシタ１の作用効果について説明する。図５は、従来のトレンチキャパシタのトレンチ領域の一部を示す拡大図である。図５に示されるように、比較例に係るトレンチキャパシタ１００の壁部１１２は、複数の主壁部１１３と、複数の副壁部１１４とを備えている。トレンチキャパシタ１００では、第１方向における第１副壁部１１４Ａの位置と第２副壁部１１４Ｂの位置とは同一である。すなわち、第２方向において隣り合うトレンチ１１１の第１方向における端部位置は同一である。
従来のトレンチキャパシタ１００においては、トレンチ１１１を画定する壁部１１２を形成した後、ＣＶＤ法又はＡＬＤ法等といった成膜プロセスを用いて、壁部１１２に沿ってＭＩＭ構造体を形成する。このとき、ＭＩＭ構造体の原料をトレンチ１１１の深部まで供給する必要があるので、成膜の容易性の観点から、トレンチ１１１の開口面積を大きくすることが望ましい。しかしながら、ＭＩＭ構造体の面積を維持したままトレンチ１１１の開口面積を大きくしようとすると、壁部１１２の寸法を小さくさざるを得ないので、壁部１１２の強度が低下しやすくなる。このため、トレンチ１１１の長さ（すなわち、第１方向における寸法）には最大値Ｌｍａｘが存在する。長さがＬｍａｘを超えるトレンチ１１１を形成しようとすると、主壁部１１３の機械強度が弱くなり主壁部１１３が破損しやすくなる。
これに対し、本発明の一実施形態に係るトレンチキャパシタ１では、上方から見て、第１方向における第１副壁部１４Ａの位置と、第２副壁部１４Ｂの位置とは互いにずれている。このように、第１副壁部１４Ａによる補強位置と第２副壁部１４Ｂによる補強位置とをずらすことにより、第２主壁部１３Ｂは、当該第２主壁部１３Ｂと第３主壁部１３Ｃとの間に位置する一のトレンチ１１の第１方向における両端を画定する２つの第２副壁部１４Ｂに加え、第１方向における当該２つの第２副壁部１４Ｂの間において第１副壁部１４Ａによって補強される。換言すると、一のトレンチ１１を画定する主壁部１３は、第１方向における当該トレンチ１１の端部だけでなく、第１方向における当該トレンチ１１の途中部分においても副壁部１４によって補強されている。したがって、第１方向における第１副壁部１４Ａの位置と第２副壁部１４Ｂの位置とが同一である場合（すなわち、図５に示されるトレンチキャパシタ１００）に比べ、第１方向における第１副壁部１４Ａ同士の間隔及び第２副壁部１４Ｂ同士の間隔を大きくすることができる。すなわち、トレンチ１１の長さＬをＬｍａｘよりも大きくし、トレンチ１１の開口面積を大きくすることができる。したがって、トレンチ１１を画定する壁部１２の機械強度を確保しつつ、トレンチ１１内への成膜材料の供給を容易にすることが可能である。
また、トレンチキャパシタ１においては、トレンチキャパシタ１００に比べて副壁部１４の数が低減されているので、トレンチ１１の深さ方向（すなわち、Ｚ軸方向）に向かう直列の電流経路の数を減らすことができる。したがって、トレンチキャパシタ１の低ＥＳＲ化を図ることが可能である。
次に、図６を参照して、トレンチキャパシタ１の変形例について説明する。図６に示されるように、変形例に係るトレンチキャパシタ１’は、トレンチキャパシタ１と同様に、壁部１２を有しており、壁部１２は、第１方向において、複数のトレンチ１１が設けられたトレンチ領域Ｒの一端から他端まで延びる複数の主壁部１３と、隣り合う主壁部１３同士を接続する複数の副壁部１４と、を含む。複数の主壁部１３は、互いに略平行に延びており、第２方向のおいて互いに略等間隔で離間して設けられている。複数の副壁部１４は、第１方向において互いに略等間隔で離間して設けられている。変形例に係るトレンチキャパシタ１’は、第１方向における第１副壁部１４Ａの位置と第３副壁部１４Ｃの位置とが互いにずれている点で、トレンチキャパシタ１と相違している。
上記のトレンチキャパシタ１’においても、第１副壁部１４Ａによる補強位置と第２副壁部１４Ｂによる補強位置とがずれているので、トレンチキャパシタ１００に比べて第１方向における第１副壁部１４Ａ同士の間隔、第２副壁部１４Ｂ同士の間隔、及び第３副壁部１４Ｃ同士の間隔を大きくすることができる。すなわち、トレンチ１１の長さＬをＬｍａｘよりも大きくし、トレンチ１１の開口面積を大きくすることができる。したがって、トレンチを画定する壁部の機械強度を確保しつつ、トレンチ内への成膜材料の供給を容易にすることが可能である。
本明細書で説明された各構成要素の寸法、材料、及び配置は、実施形態中で明示的に説明されたものに限定されず、この各構成要素は、本発明の範囲に含まれ得る任意の寸法、材料、及び配置を有するように変形することができる。また、本明細書において明示的に説明していない構成要素を、説明した実施形態に付加することもできるし、各実施形態において説明した構成要素の一部を省略することもできる。
１…トレンチキャパシタ、１０…基材、１０ａ…上面、１１…トレンチ、１２…壁部、１３…主壁部、１３Ａ…第１主壁部、１３Ｂ…第２主壁部、１３Ｃ…第３主壁部、１３Ｄ…第４主壁部、１４…副壁部、１４Ａ…第１副壁部、１４Ｂ…第２副壁部、１４Ｃ…第３副壁部、２０…ＭＩＭ構造体、Ｒ…トレンチ領域。
Claims (6)
- 上面、前記上面とは反対側の下面、及び上下方向に沿って前記上面から延びる複数のトレンチを画定する壁部を有する基材と、
第１導電層、第２導電層、及び前記第１導電層と前記第２導電層とに挟まれた誘電体層を有し、前記壁部に沿って設けられたＭＩＭ構造体と、を備え、
前記壁部は、前記上面に沿った第１方向において、前記トレンチが設けられたトレンチ領域の一端から他端まで延びる複数の主壁部と、前記第１方向と交差し前記上面に沿った第２方向に延びて隣り合う前記主壁部同士を接続する複数の副壁部と、を含み、
前記複数の主壁部は、第１主壁部と、前記第１主壁部に隣り合う第２主壁部と、前記第２主壁部に隣り合う第３主壁部と、を含み、
前記複数の副壁部は、前記第１主壁部及び前記第２主壁部を接続する複数の第１副壁部と、前記第２主壁部及び前記第３主壁部を接続する複数の第２副壁部と、を含み、
前記複数のトレンチは、上方から見て、前記第１主壁部、前記第２主壁部、及び前記複数の第１副壁部のうち前記第１方向において隣り合う一組の第１副壁部により囲まれる領域全体において開口する第１トレンチを含み、
上方から見て、前記第１方向における前記第１副壁部の位置と前記第２副壁部の位置とは互いにずれている、トレンチキャパシタ。 - 前記複数の主壁部は、前記第３主壁部に隣り合う第４主壁部を含み、
前記複数の副壁部は、前記第３主壁部及び前記第４主壁部を接続する複数の第３副壁部を含み、
上方から見て、前記第１方向における前記第１副壁部の位置と前記第３副壁部の位置とは略同一である、請求項１に記載のトレンチキャパシタ。 - 前記複数の主壁部は、前記第３主壁部に隣り合う第４主壁部を含み、
前記複数の副壁部は、前記第３主壁部及び前記第４主壁部を接続する複数の第３副壁部を含み、
上方から見て、前記第１方向における前記第１副壁部の位置と前記第３副壁部の位置とは互いにずれている、請求項１に記載のトレンチキャパシタ。 - 上方から見て、前記複数のトレンチのそれぞれの形状は略同一である、請求項１～３の何れか一項に記載のトレンチキャパシタ。
- 請求項１～４の何れか一項に記載のトレンチキャパシタを備える、回路基板。
- 請求項５に記載の回路基板を備える、電子機器。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2019139672A JP7421880B2 (ja) | 2019-07-30 | 2019-07-30 | トレンチキャパシタ |
| PCT/JP2020/028613 WO2021020322A1 (ja) | 2019-07-30 | 2020-07-27 | トレンチキャパシタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2019139672A JP7421880B2 (ja) | 2019-07-30 | 2019-07-30 | トレンチキャパシタ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2021022692A JP2021022692A (ja) | 2021-02-18 |
| JP7421880B2 true JP7421880B2 (ja) | 2024-01-25 |
Family
ID=74229121
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2019139672A Active JP7421880B2 (ja) | 2019-07-30 | 2019-07-30 | トレンチキャパシタ |
Country Status (2)
| Country | Link |
|---|---|
| JP (1) | JP7421880B2 (ja) |
| WO (1) | WO2021020322A1 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP7317649B2 (ja) * | 2019-09-20 | 2023-07-31 | 株式会社東芝 | コンデンサ |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008251972A (ja) | 2007-03-30 | 2008-10-16 | Tdk Corp | 薄膜コンデンサ |
| JP2011121226A (ja) | 2009-12-09 | 2011-06-23 | Canon Inc | インクジェット記録装置 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6424453A (en) * | 1987-07-20 | 1989-01-26 | Fujitsu Ltd | Manufacture of semiconductor device |
-
2019
- 2019-07-30 JP JP2019139672A patent/JP7421880B2/ja active Active
-
2020
- 2020-07-27 WO PCT/JP2020/028613 patent/WO2021020322A1/ja active Application Filing
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008251972A (ja) | 2007-03-30 | 2008-10-16 | Tdk Corp | 薄膜コンデンサ |
| JP2011121226A (ja) | 2009-12-09 | 2011-06-23 | Canon Inc | インクジェット記録装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2021022692A (ja) | 2021-02-18 |
| WO2021020322A1 (ja) | 2021-02-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP7358692B2 (ja) | キャパシタ部品及びキャパシタ部品の製造方法 | |
| JP7427400B2 (ja) | キャパシタ | |
| US9208947B2 (en) | Multilayer ceramic capacitor and board having multilayer ceramic capacitor embedded therein | |
| CN112185701B (zh) | 多层陶瓷电容器 | |
| CN108807669B (zh) | 电容器和具有该电容器的板 | |
| JP7171185B2 (ja) | キャパシタ及びこれを含む実装基板 | |
| US11309134B2 (en) | Capacitor | |
| JP2022066346A (ja) | キャパシター及び実装基板 | |
| JP7421880B2 (ja) | トレンチキャパシタ | |
| US11158456B2 (en) | Trench capacitor | |
| WO2021085573A1 (ja) | トレンチキャパシタ及びトレンチキャパシタの製造方法 | |
| JP2011082301A (ja) | 配線基板、その製造方法および電子機器 | |
| JP7359595B2 (ja) | 積層セラミックコンデンサ、回路基板及び積層セラミックコンデンサの製造方法 | |
| WO2020080291A1 (ja) | トレンチキャパシタおよびトレンチキャパシタの製造方法 | |
| KR102519283B1 (ko) | 커패시터 및 그 제조방법 | |
| WO2020170825A1 (ja) | トレンチキャパシタ及びトレンチキャパシタの製造方法 | |
| JP7197311B2 (ja) | キャパシタおよびキャパシタの製造方法 | |
| CN116266500A (zh) | 电容器组件 | |
| CN117116919A (zh) | 半导体结构及其形成方法 | |
| CN114709077A (zh) | 多层陶瓷电容器以及包括其的基板 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20220629 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20230801 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20231002 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20240109 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20240115 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 7421880 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |