KR102519283B1 - 커패시터 및 그 제조방법 - Google Patents
커패시터 및 그 제조방법 Download PDFInfo
- Publication number
- KR102519283B1 KR102519283B1 KR1020210014388A KR20210014388A KR102519283B1 KR 102519283 B1 KR102519283 B1 KR 102519283B1 KR 1020210014388 A KR1020210014388 A KR 1020210014388A KR 20210014388 A KR20210014388 A KR 20210014388A KR 102519283 B1 KR102519283 B1 KR 102519283B1
- Authority
- KR
- South Korea
- Prior art keywords
- opening
- trench
- electrode
- oxide film
- anodic oxide
- Prior art date
Links
- 239000003990 capacitor Substances 0.000 title claims abstract description 62
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 30
- 239000010407 anodic oxide Substances 0.000 claims description 84
- 238000005530 etching Methods 0.000 claims description 20
- 239000011148 porous material Substances 0.000 claims description 20
- 229920002120 photoresistant polymer Polymers 0.000 claims description 19
- 239000000463 material Substances 0.000 claims description 11
- 239000011810 insulating material Substances 0.000 claims description 6
- 238000007789 sealing Methods 0.000 claims 4
- 238000000034 method Methods 0.000 description 21
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 12
- KDLHZDBZIXYQEI-UHFFFAOYSA-N Palladium Chemical compound [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 description 12
- 230000004888 barrier function Effects 0.000 description 8
- 239000010949 copper Substances 0.000 description 8
- 238000010586 diagram Methods 0.000 description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 5
- 239000003985 ceramic capacitor Substances 0.000 description 5
- 230000003647 oxidation Effects 0.000 description 5
- 238000007254 oxidation reaction Methods 0.000 description 5
- 229910052710 silicon Inorganic materials 0.000 description 5
- 239000010703 silicon Substances 0.000 description 5
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 4
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 4
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 4
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 4
- 229910045601 alloy Inorganic materials 0.000 description 4
- 239000000956 alloy Substances 0.000 description 4
- 239000010953 base metal Substances 0.000 description 4
- 229910052802 copper Inorganic materials 0.000 description 4
- 238000005137 deposition process Methods 0.000 description 4
- 229910003437 indium oxide Inorganic materials 0.000 description 4
- PJXISJQVUVHSOJ-UHFFFAOYSA-N indium(iii) oxide Chemical compound [O-2].[O-2].[O-2].[In+3].[In+3] PJXISJQVUVHSOJ-UHFFFAOYSA-N 0.000 description 4
- 229910052759 nickel Inorganic materials 0.000 description 4
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 4
- 229910052763 palladium Inorganic materials 0.000 description 4
- 229910052709 silver Inorganic materials 0.000 description 4
- 239000004332 silver Substances 0.000 description 4
- 238000000059 patterning Methods 0.000 description 3
- 239000000843 powder Substances 0.000 description 3
- 238000005245 sintering Methods 0.000 description 3
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N Titan oxide Chemical compound O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 description 2
- JRPBQTZRNDNNOP-UHFFFAOYSA-N barium titanate Chemical compound [Ba+2].[Ba+2].[O-][Ti]([O-])([O-])[O-] JRPBQTZRNDNNOP-UHFFFAOYSA-N 0.000 description 2
- 229910002113 barium titanate Inorganic materials 0.000 description 2
- 239000002131 composite material Substances 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 230000001747 exhibiting effect Effects 0.000 description 2
- CJNBYAVZURUTKZ-UHFFFAOYSA-N hafnium(iv) oxide Chemical compound O=[Hf]=O CJNBYAVZURUTKZ-UHFFFAOYSA-N 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- BPUBBGLMJRNUCC-UHFFFAOYSA-N oxygen(2-);tantalum(5+) Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Ta+5].[Ta+5] BPUBBGLMJRNUCC-UHFFFAOYSA-N 0.000 description 2
- RVTZCBVAJQQJTK-UHFFFAOYSA-N oxygen(2-);zirconium(4+) Chemical compound [O-2].[O-2].[Zr+4] RVTZCBVAJQQJTK-UHFFFAOYSA-N 0.000 description 2
- VEALVRVVWBQVSL-UHFFFAOYSA-N strontium titanate Chemical compound [Sr+2].[O-][Ti]([O-])=O VEALVRVVWBQVSL-UHFFFAOYSA-N 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- 229910001928 zirconium oxide Inorganic materials 0.000 description 2
- 229910000838 Al alloy Inorganic materials 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 238000004873 anchoring Methods 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G13/00—Apparatus specially adapted for manufacturing capacitors; Processes specially adapted for manufacturing capacitors not provided for in groups H01G4/00 - H01G11/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/005—Electrodes
- H01G4/012—Form of non-self-supporting electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/018—Dielectrics
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
본 발명은 커패시터를 구성하는 전극의 표면적을 향상시켜 정전용량이 향상된 커패시터 및 그 제조방법을 제공한다.
Description
본 발명은 커패시터 및 그 제조방법에 관한 것이다.
적층 칩 전자 부품의 하나인 적층 세라믹 커패시터(MLCC: multi-layered ceramic capacitor)는 소형이면서 고용량이 보장되고 실장이 용이하다는 장점으로 인하여 다양한 전자 장치에 사용된다. 적층 세라믹 커패시터는, 복수의 유전체층과 상기 유전체층 사이에 상이한 극성의 내부 전극이 번갈아 배치된 구조를 가진다. 최근 전자기기들이 소형화되는 경향에 따라 적층 세라믹 커패시터도 소형화되는 경향을 따르고 있으며, 이에 소형화를 위해 유전체층을 박막화하고 내부 전극의 적층 수를 높임으로써 고용량의 적층 세라믹 커패시터를 구현하고 있다.
적층 세라믹 커패시터는 복수의 유전체층과 유전체층 상에 형성된 제1,2내부 전극을 포함하며 내부 전극이 형성된 복수의 유전체층이 적층되어 형성되며 제1,2내부 전극은 하나의 유전체층을 사이에 두고 서로 대향되도록 배치된다. 그러나 이러한 커패시터는 복수의 유전체층을 소결하여 제작되므로, 소결 과정에서 유전체 분말의 소성 수축으로 인하여 커패시터 바디는 완전한 육면체 형상을 유지하지 못하게 되며, 소결 과정에서 유전체 특성이 저하되는 문제가 발생하게 된다.
한편, 실리콘 웨이퍼를 이용하여 커패시터를 제작하는 기술이 제안되고 있다. 이러한 기술은 실리콘 웨이퍼를 기판으로 이용하여 실리콘 웨이퍼에 홈을 형성한 후 홈의 표면에 제1전극, 유전체 및 제2전극을 형성함으로써 커패시터를 제작하는 기술이다. 그러나 실리콘 웨이퍼를 이용한다는 점에서 수직한 측벽을 갖는 홈 또는 홀을 형성하는 것이 어렵고 이로 인해 설계된 정전용량값과 실제 정전용량값 사이에 차이가 발생하고, 설사 인해 전극 설사 홈 또는 홀의 측벽을 수직하게 형성할 수 있다고 하더라도 비용이 증가하는 문제가 있다. 또한 정전용량의 크기는 대향 전극의 표면적에 비례하는 것인데, 실리콘 웨이퍼를 이용한다는 점에서 표면적을 더욱 향상시키는데 한계가 있다.
이에 본 발명은 상술한 종래기술의 문제점을 해결하기 위하여 안출된 것으로, 커패시터를 구성하는 전극의 표면적을 향상시켜 정전용량이 향상된 커패시터 및 그 제조방법을 제공하는 것을 그 목적으로 한다.
이러한 본 발명의 목적을 달성하기 위해, 본 발명에 따른 커패시터는, 개구부가 형성된 양극산화막; 상기 양극산화막의 상부 표면 및 상기 개구부의 측면에 형성된 제1전극; 상기 제1전극의 표면상에 형성된 유전체; 및 상기 유전체의 표면상에 형성된 제2전극;을 포함한다.
또한, 상기 개구부의 측면에 개구부의 길이방향을 따라 길게 형성되고 상기 개구부의 측면방향으로 복수개 형성된 트렌치를 포함하고, 상기 제1전극은 상기 트렌치의 표면을 따라 형성된다.
또한, 상기 트렌치는, 양극산화막 제조시 형성된 포어가 오픈되면서 형성되는 포어형 트렌치를 포함한다.
또한, 상기 트렌치는, 양극산화막 제조시 형성된 포어가 오픈되면서 형성되는 포어형 트렌치; 및 양극산화막 에칭시 형성되는 에칭형 트렌치를 포함한다.
또한, 상기 양극산화막과는 별도의 다른 재질로 형성되되, 상기 개구부의 하부에 구비되어 상기 개구부를 밀폐하는 지지층을 포함한다.
또한, 상기 제1전극, 상기 유전체 및 상기 제2전극은 상기 지지층 상에도 형성된다.
한편, 본 발명에 따른 커패시터는, 개구부가 형성된 양극산화막; 상기 양극산화막의 상부 표면 및 상기 개구부의 측면을 따라 형성된 제1전극; 상기 제1전극의 표면상에 형성된 유전체; 및 상기 유전체의 표면상에 형성된 제2전극;을 포함하는 단위 커패시터를 포함하되, 상기 단위 커패시터들이 서로 직렬연결된다.
한편, 본 발명에 따른 커패시터는, 개구부가 형성된 양극산화막; 상기 양극산화막의 상부 표면 및 상기 개구부의 측면을 따라 형성된 제1전극; 상기 제1전극의 표면상에 형성된 유전체; 및 상기 유전체의 표면상에 형성된 제2전극;을 포함하는 단위 커패시터를 포함하되, 상기 단위 커패시터들이 서로 병렬연결된다.
한편, 본 발명에 따른 커패시터는, 개구부가 형성된 양극산화막; 상기 양극산화막의 상부 표면 및 상기 개구부의 측면을 따라 형성된 제1전극; 상기 제1전극의 표면상에 형성된 유전체; 및 상기 유전체의 표면상에 형성된 제2전극;을 포함하는 단위 커패시터를 포함하되, 상기 단위 커패시터들이 서로 직렬 및 병렬연결된다.
한편, 본 발명에 따른 커패시터의 제조방법은, 개구부가 형성된 양극산화막의 상부 표면 및 상기 개구부의 측면에 제1전극을 형성하는 단계; 상기 제1전극의 표면에 유전체를 형성하는 단계; 및 상기 유전체 상에 제2전극을 형성하는 단계;를 포함한다.
본 발명은 커패시터를 구성하는 전극의 표면적을 향상시켜 정전용량이 향상된 커패시터 및 그 제조방법을 제공한다.
도 1은 본 발명의 바람직한 일 실시예에 따른 커패시터의 단면을 도시한 도면.
도 2는 본 발명의 바람직한 일 실시예에 따른 커패시터를 제작하는 이용되는 양극산화막을 도시한 도면.
도 3 내지 도 7은 본 발명의 바람직한 일 실시예에 따른 커패시터의 제조방법을 도시한 도면.
도 8 및 도 9는 본 발명의 바람직한 일 실시예에 다른 단위 커패시터들을 전기적으로 연결하는 구성을 도시한 도면.
도 10은 본 발명의 바람직한 일 실시예에 따른 커패시터의 에칭형 트렌치를 보여주기 위한 도면.
도 2는 본 발명의 바람직한 일 실시예에 따른 커패시터를 제작하는 이용되는 양극산화막을 도시한 도면.
도 3 내지 도 7은 본 발명의 바람직한 일 실시예에 따른 커패시터의 제조방법을 도시한 도면.
도 8 및 도 9는 본 발명의 바람직한 일 실시예에 다른 단위 커패시터들을 전기적으로 연결하는 구성을 도시한 도면.
도 10은 본 발명의 바람직한 일 실시예에 따른 커패시터의 에칭형 트렌치를 보여주기 위한 도면.
이하의 내용은 단지 발명의 원리를 예시한다. 그러므로 당업자는 비록 본 명세서에 명확히 설명되거나 도시되지 않았지만 발명의 원리를 구현하고 발명의 개념과 범위에 포함된 다양한 장치를 발명할 수 있는 것이다. 또한, 본 명세서에 열거된 모든 조건부 용어 및 실시 예들은 원칙적으로, 발명의 개념이 이해되도록 하기 위한 목적으로만 명백히 의도되고, 이와 같이 특별히 열거된 실시 예들 및 상태들에 제한적이지 않는 것으로 이해되어야 한다.
상술한 목적, 특징 및 장점은 첨부된 도면과 관련한 다음의 상세한 설명을 통하여 보다 분명해질 것이며, 그에 따라 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 발명의 기술적 사상을 용이하게 실시할 수 있을 것이다.
본 명세서에서 기술하는 실시 예들은 본 발명의 이상적인 예시 도인 단면도 및/또는 사시도들을 참고하여 설명될 것이다. 이러한 도면들에 도시된 막 및 영역들의 두께 등은 기술적 내용의 효과적인 설명을 위해 과장된 것이다. 제조 기술 및/또는 허용 오차 등에 의해 예시도의 형태가 변형될 수 있다. 또한 도면에 도시된 성형물의 개수는 예시적으로 일부만을 도면에 도시한 것이다. 따라서, 본 발명의 실시 예들은 도시된 특정 형태로 제한되는 것이 아니라 제조 공정에 따라 생성되는 형태의 변화도 포함하는 것이다.
본 발명의 바람직한 일 실시예에 따른 커패시터는 단위 커패시터를 포함한다. 또한 본 발명의 바람직한 일 실시예에 따른 커패시터는 적층 커패시터를 포함한다. 또한, 본 발명의 바람직한 일 실시예에 따른 커패시터는 단위 커패시터들이 여러 개 결합된 형태를 포함할 수 있다.
이하, 첨부된 도면에 기초하여 본 바람직한 일 실시예에 대해 설명한다. 도 1은 본 발명의 바람직한 일 실시예에 따른 커패시터의 단면을 도시한 도면이고, 도 2는 본 발명의 바람직한 일 실시예에 따른 커패시터를 제작하는 이용되는 양극산화막을 도시한 도면이며, 도 3 내지 도 7은 본 발명의 바람직한 일 실시예에 따른 커패시터의 제조방법을 도시한 도면이고, 도 8 및 도 9는 본 발명의 바람직한 일 실시예에 다른 단위 커패시터들을 전기적으로 연결하는 구성을 도시한 도면이며, 도 10은 본 발명의 바람직한 일 실시예에 따른 커패시터의 에칭형 트렌치를 보여주기 위한 도면이다.
도 1을 참조하면, 본 발명의 바람직한 일 실시예에 따른 커패시터(100)는 개구부(15)가 형성된 양극산화막(10); 양극산화막(10)의 상부 표면 및 개구부(15)의 측면에 형성된 제1전극(20); 제1전극(20)의 표면상에 형성된 유전체(30); 및 유전체(30)의 표면상에 형성된 제2전극(40)을 포함한다.
양극산화막(10)의 개구부(15)의 측면에는 개구부(15)의 상,하 길이 방향을 따라 길게 형성된 트렌치(19)가 개구부(15)의 측면의 좌,우 방향으로 복수개 형성된다.
트렌치(19)는 그 홈의 방향이 개구부(15)의 상,하 방향으로 길게 형성되며, 개구부(15) 측면의 좌, 우 방향으로 이격되어 복수개 형성된다.
트렌치(19)는 양극산화막(10)의 제작시 형성된 포어(P)에 의해 형성될 수 있고, 또는 포어(P)와는 별개로 양극산화막(10)을 에칭하여 개구부(15)를 형성할 때 형성될 수도 있다. 따라서 트렌치(19)는 양극산화막 제조시 형성된 포어(P)가 에칭 과정에서 오픈되면서 형성되는 포어형 트렌치와 포토레지스트의 요철 경계면에 대응하여 양극산화막(10) 에칭시 형성되는 에칭형 트렌치를 포함한다.
제1전극(20)은 트렌치(19)가 구비된 개구부(15)의 측면 표면에 형성되므로, 전극 표면적을 크게 할 수 있다는 장점을 가진다.
개구부(15)의 하부는 개구부(15)의 하부를 밀폐하는 지지층(50)이 구비되며, 지지층(50)은 양극산화막(10)과는 별도의 다른 재질로 형성된다. 제1전극(20)은 지지층(50)의 상면에도 형성된다. 제1전극(20), 유전체(30) 및 제2전극(40)은 지지층 상(50)에도 형성된다.
제1전극 및 제2전극(20,40)은 도전성 금속으로 형성되며, 은(Ag), 니켈(Ni), 구리(Cu), 주석(Sn), 산화인듐(ITO), 팔라듐(Pd) 또는 이들의 합금일 수 있으며 본 발명이 이에 한정되는 것은 아니다.
유전체(30)는 탄탈 옥사이드(Ta2O5), 알루미늄 옥사이드(Al2O3), 티타늄 옥사이드(TiO2), 지코늄 옥사이드(ZrO2), 하프늄 옥사이드(HfO2), 티탄산바륨(BaTiO3)계 또는 티탄산스트론튬(SrTiO3)계 분말 또는 이들의 복합 유전체 중 적어도 하나를 포함하며, 충분한 정전용량을 발휘할 수 있는 재질인 것이 바람직하다. 유전체(30)는 증착공정(CVD, PVD, ALD)을 통해 형성될 수 있다.
도 2는 본 발명의 일 실시예에 따른 커패시터(100)의 제조방법에 사용되는 양극산화막(10)을 도시한 도면이다. 양극산화막(10)은 모재인 금속을 양극산화하여 형성된 막을 의미하고, 포어(P)는 금속을 양극산화하여 양극산화막(10)을 형성하는 과정에서 형성되는 구멍을 의미한다. 예컨대, 모재인 금속이 알루미늄(Al) 또는 알루미늄 합금인 경우, 모재를 양극산화하면 모재의 표면에 알루미늄 산화물(Al203) 재질의 양극산화막(10)이 형성된다. 위와 같이 형성된 양극산화막(10)은 수직적으로 내부에 포어(P)가 형성되지 않은 배리어층(12)과, 내부에 포어(P)가 형성된 다공층(11)으로 구분된다. 배리어층(12)과 다공층(11)을 갖는 양극산화막(10)이 표면에 형성된 모재에서, 모재를 제거하게 되면, 알루미늄 산화물(Al203) 재질의 양극산화막만이 남게 된다.
양극산화막(10)은 양극산화시 형성된 배리어층(12)이 그대로 남아 포어(P)의 상, 하 중 일단부를 밀폐하는 구조로 형성될 수 있다. 포어(P)는 10 ㎚ 이상 1㎛ 이하의 직경을 가진다.
양극산화막은 2~3ppm/℃의 열팽창 계수를 갖는다. 이로 인해 고온의 환경에 노출될 경우, 온도에 의한 열변형이 적다. 따라서 커패시터(100)의 제작 환경이 비록 고온의 환경이라 하더라도 열 변형없이 정밀한 커패시터(100)를 제작할 수 있고, 사용환경이 고온의 환경이라 하더라도 내구성이 높은 커패시터(100)를 제공할 수 있게 된다.
이와 같은 양극산화막(10)은 본 발명의 바람직한 실시예에 따른 커패시터(100)를 제조함에 있어서 기판으로 이용된다. 이하에서는 양극산화막(10)을 이용하여 본 발명의 바람직한 일 실시예에 따른 커패시터(100)의 제조방법에 대해 설명한다.
도 3은 하면에 지지층(20)이 구비된 양극산화막(10)을 도시한 도면으로서, 도 3a는 평면도이고 도 3b는 도 3a의 A-A'단면도이다.
도 3을 참조하면, 먼저 양극산화막(10)을 준비하고 양극산화막(10)의 하면에는 지지층(20)을 구비한다. 지지층(20)은 그 표면상에 제1전극(20)이 형성될 수 있도록 하는 기능을 수행한다.
지지층(20)은 이를 구성하는 재질에 따라 추가적인 기능을 수행할 수 있다. 지지층(20)은 도전성 물질로 구성될 수 있다. 이 경우 지지층(20)은 제1전극(20)에 외부 전극을 연결시켜주는 기능을 수행하거나 의 전류 저항을 감소시키는 기능을 수행할 수 있다. 지지층(20)을 구성하는 도전성 물질은 은(Ag), 니켈(Ni), 구리(Cu), 주석(Sn), 산화인듐(ITO), 팔라듐(Pd) 또는 이들의 합금일 수 있다. 한편 지지층(20)은 절연 물질로 구성되어 제1전극(20)의 하부를 외부와 절연시키는 기능을 수행할 수 있다.
도 4는 개구부(15)가 형성된 양극산화막(10)을 도시한 도면으로서, 도 4a는 평면도이고 도 4b는 도 4a의 A-A'단면도이다.
도 4를 참조하면, 양극산화막(10)에 개구부(15)를 형성한다. 개부부(15)는 양극산화막(10)을 에칭하여 형성될 수 있다. 이를 위해 양극산화막(10)의 상면, 보다 바람직하게는 배리어층(12)의 상면에 포토 레지스트를 구비하고 이를 패터닝한 다음, 패터닝되어 오픈된 영역의 양극산화막(10)이 에칭 용액과 반응하여 개구부(15)가 형성된다. 구체적으로 설명하면, 개구부(15)을 형성하기 전의 양극산화막(10)의 상면에 감광성 재료를 구비한 다음 노광 및 현상 공정이 수행될 수 있다. 감광성 재료는 노광 및 현상 공정에 의해 오픈영역을 형성하면서 적어도 일부가 패터닝되어 제거될 수 있다. 양극산화막(10)은 패터닝 과정에 의해 감광성 재료가 제거된 오픈영역을 통해 에칭 공정이 수행되어 그 일부가 제거되어 개구부(15)를 형성하게 된다. 양극산화막(10)을 에칭 용액으로 습식 에칭함으로써 수직한 내벽을 가지는 개구부(15)가 구비된다.
여기서 배리어층(12)의 상면에 포토레지스트를 형성하는 이유는, 다공층(11)의 상면에 포토레지스트(20)를 형성할 경우에는 패터닝 공정 이후에 포토레지스트(20)의 제거가 용이하지 않고, 포토레지스트(20)의 제거시 완벽하게 제거되지 못한 포토제지스트(20) 찌꺼기들이 다공층(11)의 포어(P) 내부에 잔존하고 있다가 추후에 방출되는 것을 방지하기 위함이다.
한편, 이와는 다르게, 배리어층(12)이 제거되어 다공층(11)만으로 구성되는 양극산화막(10)을 이용할 수 있다. 배리어층(12)이 제거됨에 따라 양극산화막(10)의 상, 하 밀도는 대칭되게 되며, 후술하는 제1전극(20)의 적어도 일부분이 포어(P) 내부에 침투되어 제1전극(20)의 앵커링 효과를 달성할 수 있게 된다.
개구부(15)의 측면벽에는 트렌치(19)가 구비된다. 트렌치(19)는 양극산화막 제조시 형성된 포어(P)가 에칭 과정에서 오픈되면서 형성되는 포어형 트렌치일 수 있다. 이 경우, 포어형 트렌치의 폭과 깊이는 10 ㎚ 이상 1㎛ 이하의 범위를 가진다.
도 4에 도시된 바와 같이, 양극산화막(10)이 다공층(11)과 배리어층(12)을 포함하는 구성인 경우, 포어형 트렌치는 양극산화막(10)의 상면에서 수 nm 이상 수백 nm 이격되어 측면벽에 형성된다. 이를 통해 양극산화막(10)의 상면에서는 제1전극(20)이 균일한 막 두께를 가짐으로써 전류 저항을 줄이고, 개구부(15)의 측면벽에서는 제1전극(20)의 표면적이 키워 정전용량을 키울 수 있게 된다. 도 4에는 개구부(15)가 예시적으로 6개만을 도시하고 있으나 이는 설명을 위한 하나의 예시에 불과한 것이고 개구부(15)는 그 이상으로 형성될 수 있다.
한편, 도 10에 도시된 바와 같이, 트렌치(19)는 포어형 트렌치(19a)와는 별개로, 양극산화막(10)의 에칭 과정에서 형성되는 에칭형 트렌치(19b)를 포함할 수 있다.
양극산화막(10)은 포토레지스트의 오픈 영역에서 에칭 용액과 반응하면서 포토레지스트의 오픈 패턴의 형상을 따라 수직한 방향으로 에칭되면서 개구부(15)가 형성된다. 포토레지스트를 패터닝할 때에 포토레지스트의 오픈 영역의 패턴 경계가 요철의 형태를 갖도록 하면, 포토레지스트의 요철 패턴 경계면에 의해 양극산화막 에칭시 양극산화막의 개구부(15)의 측면벽도 수평 단면에서 요철 패턴을 가지게 되며 개구부(15)의 측면벽에서의 요철부가 에칭형 트렌치(19b)가 된다. 에칭형 트렌치(19b)의 벽면에는 포어형 트렌치(19a)가 복수개 형성된다. 포어형 트렌치(19a)는 에칭형 트렌치(19b)의 벽면을 따라 형성되므로, 거시적인 관점에서 트렌치(19)는 포어형 트렌치(19a)와 에칭형 트렌치(19b)를 포함하게 된다. 에칭형 트렌치(19b)의 폭과 깊이는 포어형 트렌치(19a)의 폭과 깊이보다 더 크게 형성된다. 바람직하게는 에칭형 트렌치(19b)의 폭과 깊이는 100㎚ 이상 30㎛이하의 범위를 가진다.
이상과 같이, 트렌치(19)는 양극산화막 제조시 형성된 포어(P)가 에칭 과정에서 오픈되면서 형성되는 포어형 트렌치(19a)와 포토레지스트의 요철 패턴 경계면에 대응하여 양극산화막(10)의 에칭시 형성되는 에칭형 트렌치(19b)를 포함한다. 이처럼 본 발명의 바람직한 실시예에 따른 트렌치(19)는 포어형 트렌치(19a)와 에칭형 트렌치(19b)를 포함하고, 제1전극(20)이 포어형 트렌치(19a)와 에칭형 트렌치(19b)의 표면상에 형성됨으로써, 제1전극(20)의 표면적이 더욱 커지게 된다.
도 5는 개구부(15)가 형성된 양극산화막(10)에 제1전극(20)을 형성한 것을 도시한 도면으로서, 도 5a는 평면도이고 도 5b는 도 5a의 A-A'단면도이다.
도 5를 참조하면, 개구부(15)가 형성된 양극산화막의(10) 상부 표면 및 개구부의 측면에 제1전극(20)을 형성하는 단계를 수행한다. 제1전극(10)은 지지층(50)의 표면에도 형성된다.
제1전극(20)은 개구부(15)의 측면에 형성된 트렌치(19)의 표면에 얇게 형성되면서 표면적이 커진다. 제1전극(20)은 은(Ag), 니켈(Ni), 구리(Cu), 주석(Sn), 산화인듐(ITO), 팔라듐(Pd) 또는 이들의 합금일 수 있으며 본 발명이 이에 한정되는 것은 아니다. 제1전극(20)은 증착공정(CVD, PVD, ALD)을 통해 형성될 수 있다.
도 6은 제1전극(20)의 표면에 유전체(30)가 형성된 것을 도시한 도면으로서, 도 6a는 평면도이고 도 6b는 도 6a의 A-A'단면도이다.
도 6을 참조하면, 제1전극(20)의 표면에 유전체(30)를 형성한다. 유전체(30)는 탄탈 옥사이드(Ta2O5), 알루미늄 옥사이드(Al2O3), 티타늄 옥사이드(TiO2), 지코늄 옥사이드(ZrO2), 하프늄 옥사이드(HfO2), 티탄산바륨(BaTiO3)계 또는 티탄산스트론튬(SrTiO3)계 분말 또는 이들의 복합 유전체 중 적어도 하나를 포함하며, 충분한 정전용량을 발휘할 수 있는 재질인 것이 바람직하다. 유전체(30)는 증착공정(CVD, PVD, ALD)을 통해 형성될 수 있다.
도 7은 유전체(30)의 표면에 제2전극(40)를 형성한 것을 도시한 도면으로서, 도 7a는 평면도이고 도 7b는 도 7a의 A-A'단면도이다.
도 7을 참조하면, 유전체(30)의 표면에 제2전극(40)를 형성한다. 제2전극(40)은 은(Ag), 니켈(Ni), 구리(Cu), 주석(Sn), 산화인듐(ITO), 팔라듐(Pd) 또는 이들의 합금일 수 있으며 본 발명이 이에 한정되는 것은 아니다. 제2전극(40)은 증착공정(CVD, PVD, ALD)을 통해 형성될 수 있다.
단위 커패시터는 전기적으로 서로 직렬 연결되거나 병렬 연결되거나 직렬 및 병렬 연결될 수 있다. 도 8을 참조하면, 도 8은 개구부(15)가 형성된 양극산화막(10); 양극산화막(10)의 상부 표면 및 개구부(15)의 측면에 형성된 제1전극(20); 제1전극(20)의 표면상에 형성된 유전체(30); 및 유전체(30)의 표면상에 형성된 제2전극(40)을 포함하는 단위 커패시터들이 서로 병렬 연결되는 구조를 도시한 도면이다. 도 9를 참조하면, 도 9는 개구부(15)가 형성된 양극산화막(10); 양극산화막(10)의 상부 표면 및 개구부(15)의 측면에 형성된 제1전극(20); 제1전극(20)의 표면상에 형성된 유전체(30); 및 유전체(30)의 표면상에 형성된 제2전극(40)을 포함하는 단위 커패시터들이 서로 직렬 연결되는 구조를 도시한 도면이다.
복수개의 단위 커패시터들이 서로 직렬 연결되는 구조에 따르면 커패시터(100)의 내전압특성을 향상시킬 수 있다. 또한 복수개의 단위 커패시터들이 서로 병렬 연결되는 구조에 따르면 커패시터(100)의 정전용량을 더욱 크게할 수 있다.
한편, 단위 커패시터(10)들을 서로 직렬 연결 또는 병렬 연결하는 다양한 구조들은 본 발명의 바람직한 제1실시예에 따른 단위 커패시터의 개시 구성에 기초하여 통상의 기술자가 배선구조를 적절하게 형성하므로써 쉽게 도출할 수 있는 구조를 모두 포함한다.
이상과 같이 본 발명의 일 실시예에 따른 커패시터(100)는, 제1,2전극이 2차원 평면 전극으로 형성되는 구성에 비해, 2개의 전극이 개구부(15)의 측면에서 대향하는 표면적을 추가함으로써 정전용량을 크게 할 수 있다. 또한 개구부(15)의 측면에 구비되는 트렌치(19) 구성을 포함하여 2개의 전극이 대향되는 표면적을 더욱 크게 할 수 있다.
개구부(15)의 측면에 구비되는 트렌치(19) 구성은 양극산화막 제조시 형성된 포어(P)가 에칭 과정에서 오픈되면서 형성되는 포어형 트렌치와 포토레지스트의 요철 패턴 경계면에 대응하여 에칭과정에서 형성되는 에칭형 트렌치를 포함한다. 에칭형 트렌치는 포어형 트렌치에 비해 그 폭과 깊이가 더 크게 형성된 트렌치이다.
전술한 바와 같이, 본 발명의 바람직한 실시 예를 참조하여 설명하였지만, 해당 기술분야의 통상의 기술자는 하기의 특허 청구범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 또는 변형하여 실시할 수 있다.
10: 양극산화막 20: 제1전극
30: 유전체 40: 제2전극
30: 유전체 40: 제2전극
Claims (10)
- 개구부가 형성된 양극산화막;
상기 개구부의 하부를 밀폐하는 지지층;
상기 양극산화막의 상부 표면 및 상기 개구부의 측면에 형성된 제1전극;
상기 제1전극의 표면상에 형성된 유전체; 및
상기 유전체의 표면상에 형성된 제2전극;을 포함하되,
상기 지지층은 절연 물질로 구성되어 상기 제1전극의 하부를 외부와 절연시키고,
상기 개구부의 측면에 개구부의 상,하 길이 방향을 따라 길게 형성되고 상기 개구부 측면의 좌,우 방향으로 복수개 형성된 트렌치를 포함하고, 상기 제1전극은 상기 트렌치의 표면을 따라 형성되고,
상기 트렌치는,
상기 양극산화막 제조시 형성된 포어가 오픈되면서 형성되는 포어형 트렌치; 및
포토레지스트의 요철 패턴 경계면에 의해 상기 양극산화막 에칭시 상기 양극산화막의 상기 개구부의 측면벽도 수평 단면에서 요철 패턴을 가지게 되며 상기 개구부의 측면벽에서의 요철부인 에칭형 트렌치;를 포함하고,
상기 포어형 트렌치는 상기 에칭형 트렌치의 벽면을 따라 형성되고,
상기 포어형 트렌치의 폭과 깊이는 10nm 이상 1㎛이하의 범위를 갖고,
상기 에칭형 트렌치의 폭과 깊이는 100nm 이상 30㎛이하의 범위를 갖고,
상기 에칭형 트렌치의 폭과 깊이는 상기 포어형 트렌치의 폭과 깊이보다 더 크게 형성되는, 커패시터.
- 삭제
- 삭제
- 삭제
- 제1항에 있어서,
상기 양극산화막과는 별도의 다른 재질로 형성되되, 상기 개구부의 하부에 구비되어 상기 개구부를 밀폐하는 지지층을 포함하는, 커패시터.
- 제5항에 있어서,
상기 제1전극, 상기 유전체 및 상기 제2전극은 상기 지지층 상에도 형성되는, 커패시터.
- 개구부가 형성된 양극산화막; 상기 개구부의 하부를 밀폐하는 지지층; 상기 양극산화막의 상부 표면 및 상기 개구부의 측면에 형성된 제1전극; 상기 제1전극의 표면상에 형성된 유전체; 및 상기 유전체의 표면상에 형성된 제2전극;을 포함하는 단위 커패시터를 포함하되,
상기 단위 커패시터들이 서로 직렬연결되고,
상기 지지층은 절연 물질로 구성되어 상기 제1전극의 하부를 외부와 절연시키고,
상기 개구부의 측면에 개구부의 상,하 길이 방향을 따라 길게 형성되고 상기 개구부 측면의 좌,우 방향으로 복수개 형성된 트렌치를 포함하고, 상기 제1전극은 상기 트렌치의 표면을 따라 형성되고,
상기 트렌치는,
상기 양극산화막 제조시 형성된 포어가 오픈되면서 형성되는 포어형 트렌치; 및
포토레지스트의 요철 패턴 경계면에 의해 상기 양극산화막 에칭시 상기 양극산화막의 상기 개구부의 측면벽도 수평 단면에서 요철 패턴을 가지게 되며 상기 개구부의 측면벽에서의 요철부인 에칭형 트렌치를 포함하고,
상기 포어형 트렌치는 상기 에칭형 트렌치의 벽면을 따라 형성되고,
상기 포어형 트렌치의 폭과 깊이는 10nm 이상 1㎛이하의 범위를 갖고,
상기 에칭형 트렌치의 폭과 깊이는 100nm 이상 30㎛이하의 범위를 갖는,
상기 에칭형 트렌치의 폭과 깊이는 상기 포어형 트렌치의 폭과 깊이보다 더 크게 형성되는, 커패시터.
- 개구부가 형성된 양극산화막; 상기 개구부의 하부를 밀폐하는 지지층; 상기 양극산화막의 상부 표면 및 상기 개구부의 측면에 형성된 제1전극; 상기 제1전극의 표면상에 형성된 유전체; 및 상기 유전체의 표면상에 형성된 제2전극;을 포함하는 단위 커패시터를 포함하되,
상기 단위 커패시터들이 서로 병렬연결되고,
상기 지지층은 절연 물질로 구성되어 상기 제1전극의 하부를 외부와 절연시키고,
상기 개구부의 측면에 개구부의 상,하 길이 방향을 따라 길게 형성되고 상기 개구부 측면의 좌,우 방향으로 복수개 형성된 트렌치를 포함하고, 상기 제1전극은 상기 트렌치의 표면을 따라 형성되고,
상기 트렌치는,
상기 양극산화막 제조시 형성된 포어가 오픈되면서 형성되는 포어형 트렌치; 및
포토레지스트의 요철 패턴 경계면에 의해 상기 양극산화막 에칭시 상기 양극산화막의 상기 개구부의 측면벽도 수평 단면에서 요철 패턴을 가지게 되며 상기 개구부의 측면벽에서의 요철부인 에칭형 트렌치;를 포함하고,
상기 포어형 트렌치는 상기 에칭형 트렌치의 벽면을 따라 형성되고,
상기 포어형 트렌치의 폭과 깊이는 10nm 이상 1㎛이하의 범위를 갖고,
상기 에칭형 트렌치의 폭과 깊이는 100nm 이상 30㎛이하의 범위를 갖는,
상기 에칭형 트렌치의 폭과 깊이는 상기 포어형 트렌치의 폭과 깊이보다 더 크게 형성되는, 커패시터.
- 개구부가 형성된 양극산화막; 상기 개구부의 하부를 밀폐하는 지지층; 상기 양극산화막의 상부 표면 및 상기 개구부의 측면에 형성된 제1전극; 상기 제1전극의 표면상에 형성된 유전체; 및 상기 유전체의 표면상에 형성된 제2전극;을 포함하는 단위 커패시터를 포함하되,
상기 단위 커패시터들이 서로 직렬 및 병렬연결되고,
상기 지지층은 절연 물질로 구성되어 상기 제1전극의 하부를 외부와 절연시키고,
상기 개구부의 측면에 개구부의 상,하 길이 방향을 따라 길게 형성되고 상기 개구부 측면의 좌,우 방향으로 복수개 형성된 트렌치를 포함하고, 상기 제1전극은 상기 트렌치의 표면을 따라 형성되고,
상기 트렌치는,
상기 양극산화막 제조시 형성된 포어가 오픈되면서 형성되는 포어형 트렌치; 및
포토레지스트의 요철 패턴 경계면에 의해 상기 양극산화막 에칭시 상기 양극산화막의 상기 개구부의 측면벽도 수평 단면에서 요철 패턴을 가지게 되며 상기 개구부의 측면벽에서의 요철부인 에칭형 트렌치;를 포함하고,
상기 포어형 트렌치는 상기 에칭형 트렌치의 벽면을 따라 형성되고,
상기 포어형 트렌치의 폭과 깊이는 10nm 이상 1㎛이하의 범위를 갖고,
상기 에칭형 트렌치의 폭과 깊이는 100nm 이상 30㎛이하의 범위를 갖고,
상기 에칭형 트렌치의 폭과 깊이는 상기 포어형 트렌치의 폭과 깊이보다 더 크게 형성되는, 커패시터.
- 개구부가 형성된 양극산화막에 상기 개구부의 하부를 밀폐하는 지지층을 형성하고 상기 양극산화막의 상부 표면 및 상기 개구부에 제1전극을 형성하는 단계;
상기 제1전극의 표면에 유전체를 형성하는 단계; 및
상기 유전체 상에 제2전극을 형성하는 단계;를 포함하고,
상기 지지층은 절연 물질로 구성되어 상기 제1전극의 하부를 외부와 절연시키고,
상기 개구부의 측면에 개구부의 상,하 길이 방향을 따라 길게 형성되고 상기 개구부 측면의 좌,우 방향으로 복수개 형성된 트렌치를 포함하고, 상기 제1전극은 상기 트렌치의 표면을 따라 형성되고,
상기 트렌치는,
상기 양극산화막 제조시 형성된 포어가 오픈되면서 형성되는 포어형 트렌치; 및
포토레지스트의 요철 패턴 경계면에 의해 상기 양극산화막 에칭시 상기 양극산화막의 상기 개구부의 측면벽도 수평 단면에서 요철 패턴을 가지게 되며 상기 개구부의 측면벽에서의 요철부인 에칭형 트렌치;를 포함하고,
상기 포어형 트렌치는 상기 에칭형 트렌치의 벽면을 따라 형성되고,
상기 포어형 트렌치의 폭과 깊이는 10nm 이상 1㎛이하의 범위를 갖고,
상기 에칭형 트렌치의 폭과 깊이는 100nm 이상 30㎛이하의 범위를 갖고,
상기 에칭형 트렌치의 폭과 깊이는 상기 포어형 트렌치의 폭과 깊이보다 더 크게 형성되는, 커패시터의 제조 방법.
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020210014388A KR102519283B1 (ko) | 2021-02-01 | 2021-02-01 | 커패시터 및 그 제조방법 |
| PCT/KR2022/001527 WO2022164242A1 (ko) | 2021-02-01 | 2022-01-27 | 커패시터 및 그 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020210014388A KR102519283B1 (ko) | 2021-02-01 | 2021-02-01 | 커패시터 및 그 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20220111142A KR20220111142A (ko) | 2022-08-09 |
| KR102519283B1 true KR102519283B1 (ko) | 2023-04-17 |
Family
ID=82653725
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020210014388A KR102519283B1 (ko) | 2021-02-01 | 2021-02-01 | 커패시터 및 그 제조방법 |
Country Status (2)
| Country | Link |
|---|---|
| KR (1) | KR102519283B1 (ko) |
| WO (1) | WO2022164242A1 (ko) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2018053335A (ja) * | 2016-09-30 | 2018-04-05 | 太陽誘電株式会社 | 微細構造体の製造方法、電子部品、回路モジュール及び電子機器 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6972473B2 (en) * | 2003-08-12 | 2005-12-06 | Tessera, Inc. | Structure and method of making an enhanced surface area capacitor |
| KR101358939B1 (ko) * | 2012-05-23 | 2014-02-06 | 한국과학기술연구원 | 고밀도 실장용 박막 콘덴서, 그 제조방법 및 고밀도 실장 기판 |
| KR102248388B1 (ko) * | 2014-09-01 | 2021-05-07 | (주)포인트엔지니어링 | 커패시터 |
| KR102189805B1 (ko) | 2015-08-26 | 2020-12-11 | 삼성전기주식회사 | 적층형 커패시터 및 그 실장 기판 |
| KR102460748B1 (ko) * | 2017-09-21 | 2022-10-31 | 삼성전기주식회사 | 커패시터 부품 |
| KR102192426B1 (ko) | 2019-06-03 | 2020-12-17 | 삼성전기주식회사 | 커패시터 부품 및 그 제조 방법 |
-
2021
- 2021-02-01 KR KR1020210014388A patent/KR102519283B1/ko active IP Right Grant
-
2022
- 2022-01-27 WO PCT/KR2022/001527 patent/WO2022164242A1/ko active Application Filing
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2018053335A (ja) * | 2016-09-30 | 2018-04-05 | 太陽誘電株式会社 | 微細構造体の製造方法、電子部品、回路モジュール及び電子機器 |
Also Published As
| Publication number | Publication date |
|---|---|
| WO2022164242A1 (ko) | 2022-08-04 |
| KR20220111142A (ko) | 2022-08-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP7358692B2 (ja) | キャパシタ部品及びキャパシタ部品の製造方法 | |
| US7903387B2 (en) | Capacitor having microstructures | |
| JP6543622B2 (ja) | 改良型コンデンサを有する構造 | |
| US8023249B2 (en) | Capacitor and method of manufacturing the same | |
| CN109545778B (zh) | 电容器组件 | |
| US10867752B2 (en) | Capacitor and method of manufacturing the same | |
| JP2022075475A (ja) | 積層型キャパシター及びその製造方法 | |
| CN108807669B (zh) | 电容器和具有该电容器的板 | |
| WO2018021001A1 (ja) | 薄膜キャパシタ、及び電子装置 | |
| JP6218660B2 (ja) | コンデンサ | |
| JP2022066346A (ja) | キャパシター及び実装基板 | |
| KR102519283B1 (ko) | 커패시터 및 그 제조방법 | |
| KR20220111141A (ko) | 커패시터, 그 제조방법 및 커패시터용 전극 | |
| WO2021085573A1 (ja) | トレンチキャパシタ及びトレンチキャパシタの製造方法 | |
| JP7421880B2 (ja) | トレンチキャパシタ | |
| KR102541192B1 (ko) | 커패시터 및 그 제조방법 | |
| JP6954208B2 (ja) | 薄膜キャパシタ | |
| WO2018021115A1 (ja) | コンデンサ、及び該コンデンサの製造方法 | |
| US11682527B2 (en) | Multilayer capacitor | |
| KR20240086344A (ko) | 커패시터 부품 및 이를 구비하는 집적회로 칩 패키지 | |
| US20240062960A1 (en) | Capacitor component | |
| WO2020080291A1 (ja) | トレンチキャパシタおよびトレンチキャパシタの製造方法 | |
| KR100856242B1 (ko) | 초고용량 캐패시터 및 그 제조방법 | |
| KR20240106886A (ko) | 커패시터 부품 및 커패시터 부품 제조 방법 | |
| CN117116919A (zh) | 半导体结构及其形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| AMND | Amendment | ||
| E601 | Decision to refuse application | ||
| AMND | Amendment | ||
| X701 | Decision to grant (after re-examination) |