KR101358939B1 - 고밀도 실장용 박막 콘덴서, 그 제조방법 및 고밀도 실장 기판 - Google Patents

고밀도 실장용 박막 콘덴서, 그 제조방법 및 고밀도 실장 기판 Download PDF

Info

Publication number
KR101358939B1
KR101358939B1 KR1020120054827A KR20120054827A KR101358939B1 KR 101358939 B1 KR101358939 B1 KR 101358939B1 KR 1020120054827 A KR1020120054827 A KR 1020120054827A KR 20120054827 A KR20120054827 A KR 20120054827A KR 101358939 B1 KR101358939 B1 KR 101358939B1
Authority
KR
South Korea
Prior art keywords
thin film
electrode
substrate
high density
dielectric thin
Prior art date
Application number
KR1020120054827A
Other languages
English (en)
Other versions
KR20130131063A (ko
Inventor
강종윤
강민규
윤석진
최지원
백승협
김진상
Original Assignee
한국과학기술연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국과학기술연구원 filed Critical 한국과학기술연구원
Priority to KR1020120054827A priority Critical patent/KR101358939B1/ko
Priority to US13/677,664 priority patent/US20130314842A1/en
Publication of KR20130131063A publication Critical patent/KR20130131063A/ko
Application granted granted Critical
Publication of KR101358939B1 publication Critical patent/KR101358939B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/018Dielectrics
    • H01G4/06Solid dielectrics
    • H01G4/08Inorganic dielectrics
    • H01G4/12Ceramic dielectrics
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/018Dielectrics
    • H01G4/06Solid dielectrics
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/005Electrodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/33Thin- or thick-film capacitors 
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K5/00Casings, cabinets or drawers for electric apparatus
    • H05K5/0091Housing specially adapted for small components
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/018Dielectrics
    • H01G4/06Solid dielectrics
    • H01G4/08Inorganic dielectrics
    • H01G4/085Vapour deposited
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40Capacitors
    • H01L28/60Electrodes

Abstract

본 발명은 고밀도 실장용 박막 콘덴서, 그 제조방법 및 고밀도 실장 기판에 관한 것이다. 본 발명은 지지기판; 상기 지지기판 상에 형성된 하부전극; 상기 하부전극 상에 형성된 유전체 박막; 및 상기 유전체 박막 상에 형성된 상부전극을 포함하되, 상기 상부전극은 유전체 박막 상에 이격 간격을 두고 형성된 2개의 상부전극을 포함하는 고밀도 실장용 박막 콘덴서 및 그 제조방법을 제공한다. 또한, 본 발명은 적어도 2개 이상의 적층 기재; 상기 적층 기재에 내장되고, 상기 제1항 내지 제4항 중 어느 하나의 항에 따른 박막 콘덴서들; 상기 적층 기재의 내부에 형성되고, 상기 박막 콘덴서들을 직렬 또는 병렬로 연결하는 내부 접속전극; 상기 적층 기재들 중에서 최외측에 위치한 적층 기재의 표면에 형성되고, 상기 내부 접속전극과 연결된 표면 전극; 및 상기 표면 전극과 범프를 통해 연결된 집적회로를 포함하는 고밀도 실장 기판을 제공한다. 본 발명에 따르면, 구조적으로 간단하여 제조비용을 절감할 수 있으며, 높은 실장효과를 갖는다.

Description

고밀도 실장용 박막 콘덴서, 그 제조방법 및 고밀도 실장 기판 {THIN FILM CONDENSER FOR HIGH DENSITY EMBEDDED SUBSTRATE, AND METHOD FOR MANUFACTURING THE THIN FILM CONDENSER AND HIGH DENSITY EMBEDDED SUBSTRATE COMPRISING THE THIN FILM CONDENSER}
본 발명은 고밀도 실장용 박막 콘덴서, 그 제조방법 및 고밀도 실장 기판에 관한 것으로, 보다 상세하게는 고밀도 실장 기판의 전기적 특성 및 물리적 특성을 변경하지 않고 기판 내에 용이하게 내장할 수 있고, 정전용량 및 유전특성 등이 우수한 고밀도 실장용 박막 콘덴서, 상기 박막 콘덴서를 간단한 공정과 저렴한 비용으로 제조할 수 있는 고밀도 실장용 박막 콘덴서의 제조 방법, 및 상기 박막 콘덴서가 내장된 고밀도 실장 기판에 관한 것이다.
현재 전자부품 분야에서 주로 사용하고 있는 인쇄회로기판(PCB)의 면적 중 50%이상을 수동소자 부품이 차지하고 있다. 특히 커패시터 소자가 수동소자 중 60% 이상을 차지하고 있으며, 주로 Decoupling, AC coupling, Filter, Timing 등의 용도로 사용하고 있다. 현재 전자회로에서 사용하고 있는 콘덴서는 크게 전해, 마일러, 세라믹 콘덴서와 고밀도 실장용 용도로 쓰이는 칩 형태의 다층 세라믹 콘덴서(MLCC)를 사용하고 있으며, 일부의 기업에서 실장용 콘덴서를 출시하고 있다.
최근. 스마트폰을 중심으로 한 무선통신시장의 급격한 신장에 따른 휴대기기의 경량화과 고기능화, 복합화의 추세에 따라 전자 회로의 고밀도 실장, 고속화의 요구가 점점 커지고 있다. 또한, 스마트 무선통신기기 사용량 증가로 대량의 무선정보전달 기술의 필요성이 증가하게 되면서, 고주파용 전자통신회로의 응용사례가 급격히 증가하는 가운데, 기존의 PCB를 사용하면서 고주파 특성에 대한 시장의 요구에 대응하기 위한 시스템 내에서의 패키지 기술 필요성이 증가하고 있다.
특히, 현재 2차원적인 반도체 및 이동 통신 소자의 집적도를 높이기 위해 새로운 기술적 제조방법들에 대한 연구가 활발하게 진행되고 있는 가운데, 집적도 향상을 위해 현재 가장 주목 받고 있는 기술이 바로 3차원 접속 기술을 통해 칩의 집적도를 높이는 것이다. 현재 MCM(multi chip module)와 SiP(System in Package) 등은 휴대용 전자제품과 고성능제품 등에 많이 적용되고 있는 3차원 패키징 기술의 하나이다. 또한 소자의 집적도를 높이는 요구와 함께 다양한 소자들과 서로 다른 특성과 기능의 칩들을 하나의 마이크로시스템으로 제조하는 기술들도 요구되고 있고, 이러한 수요에 의해 내장형 필름 콘덴서를 내장한 인쇄회로기판 및 개별 내장 가능한 고밀도 실장용 콘덴서가 개발되고 있다.
종래, 고밀도 실장용 콘덴서를 제조하는 기술은 크게 중합체 페이스트를 도포하여 만드는 방법, 세라믹 충진제와 중합체 수지를 페이스트형태로 도포하여 만드는 방법, 그리고 유전체 박막층을 삽입한 방법으로 3가지로 분류될 수 있다. 이러한 고밀도 실장용 콘덴서는 회로의 고집적 실장뿐만 아니라 접속 길이 감소로 기존의 표면실장소자(surface mounting device)의 고주파에서 소자간의 접속거리가 길어 전기적 기생성분을 유발시켜 제품의 성능을 저하시키고, 솔더링(Soldering) 등을 통한 접속 수가 많아짐에 따라 생기는 제품의 신뢰성 저하를 개선 할 수 있다.
예를 들어, 대한민국 공개특허 제10-2007-0006642호, 일본 공개특허 JP2009-295925호, 일본 공개특허 JP2005-50978호, 일본 공개특허 JP2004-235359호, 일본 공개특허 JP2007-66997호, 및 일본 공개특허 JP2007-317938호 등에는 고밀도 실장용 콘덴서와 관련한 기술이 제시되어 있다.
그러나 상기 선행 특허문헌들을 포함한 종래의 고밀도 실장용 콘덴서 및 이의 제조를 위한 기술은 접속부를 소자의 상부로 만들기 위해 여러 층의 박막 증착 공정과 마스크 공정, 식각 공정 등을 필요로 하게 된다. 이에 따라, 소자 접속을 위한 내부 구조가 복잡하고 포토리소그래피(photolithography)와 같은 복잡한 공정을 여러 번 거쳐야만 구현이 가능하기 때문에 고비용과 저수율의 문제점이 있다. 아울러, 여러 층으로 구성되어 고밀도 실장 기판에 용이하게 내장(실장)하기 어렵다. 이에 따라 고밀도 실장 기판의 전기적 특성 및 물리적 특성의 변경을 초래하며, 정전용량 및 유전특성 등도 양호하지 못한 문제점이 있다.
대한민국 공개특허 제10-2007-0006642호 일본 공개특허 JP2009-295925호 일본 공개특허 JP2005-50978호 일본 공개특허 JP2004-235359호 일본 공개특허 JP2007-66997호 일본 공개특허 JP2007-317938호
이에, 본 발명은 고밀도 실장 기판의 전기적 특성 및 물리적 특성을 변경하지 않고 기판 내에 용이하게 내장할 수 있고, 정전용량 및 유전특성 등이 우수한 고밀도 실장용 박막 콘덴서, 상기 박막 콘덴서를 간단한 공정과 저렴한 비용으로 제조할 수 있는 고밀도 실장용 박막 콘덴서의 제조 방법, 및 상기 박막 콘덴서가 내장된 고밀도 실장 기판을 제공하는 데에 그 목적이 있다.
상기 목적을 달성하기 위하여 본 발명은,
지지기판;
상기 지지기판 상에 형성된 하부전극;
상기 하부전극 상에 형성된 유전체 박막; 및
상기 유전체 박막 상에 형성된 상부전극을 포함하되,
상기 상부전극은 유전체 박막 상에 이격 간격을 두고 형성된 2개의 전극을 포함하는 고밀도 실장용 박막 콘덴서를 제공한다.
또한, 본 발명은,
지지기판 상에 하부전극을 형성하는 단계;
상기 하부전극 상에 유전체 박막을 형성하는 단계;
상기 유전체 박막 상에 상부전극을 형성하는 단계; 및
상기 상부전극을 패터닝하여, 유전체 박막 상에 이격 간격을 두고 형성된 2개의 전극이 형성되도록 하는 단계를 포함하는 고밀도 실장용 박막 콘덴서의 제조방법을 제공한다.
이때, 본 발명에 따른 제조방법은, 상기 상부전극을 패터닝한 다음, 지지기판의 이면을 연마하여 지지기판의 두께를 감소시키는 단계를 더 포함할 수 있다. 그리고 상기 유전체 박막은 50 nm ~ 3 ㎛의 두께를 갖도록 형성하는 것이 바람직하다.
이에 더하여, 본 발명은,
적어도 2개 이상의 적층 기재;
상기 적층 기재에 내장된 박막 콘덴서들;
상기 적층 기재의 내부에 형성되고, 상기 박막 콘덴서들을 직렬 또는 병렬로 연결하는 내부 접속전극;
상기 적층 기재들 중에서 최외측에 위치한 적층 기재의 표면에 형성되고, 상기 내부 접속전극과 연결된 표면 전극; 및
상기 표면 전극과 범프(bump)를 통해 연결된 집적회로를 포함하는 고밀도 실장 기판을 제공한다.
본 발명에 따르면, 구조적으로 간단하여, 고밀도 실장 기판의 전기적 특성 및 물리적 특성을 변경하지 않고도 고밀도 실장 기판 내에 용이하게 내장될 수 있는 효과를 갖는다. 그리고 우수한 정전용량 및 유전특성 등을 갖는다.
또한, 종래의 고밀도 실장용 박막 콘덴서와 같이 복잡한 구조를 가지지 않고, 간단한 구조를 가짐으로 인하여, 제조가 간단하며, 이에 따라 제조비용을 절감할 수 있는 효과를 갖는다. 아울러, 본 발명에 따른 고밀도 실장 기판은, 박막 콘덴서가 고밀도로 실장되어 단위 면적(또는 부피)당 높은 실장효과를 가지며 슬림화가 구현된다.
도 1은 본 발명에 따른 고밀도 실장용 박막 콘덴서의 제조 공정도이다.
도 2는 본 발명에 따른 고밀도 실장용 박막 콘덴서의 사시 구성도이다.
도 3은 본 발명에 따른 고밀도 실장용 박막 콘덴서의 평면도이다.
도 4는 본 발명에 따른 고밀도 실장용 박막 콘덴서를 보인 것으로, 본 발명에 따른 고밀도 실장용 박막 콘덴서에서 생기는 정전용량을 설명하기 위한 구성도이다.
도 5는 본 발명의 예시적인 구현예에 따른 고밀도 실장 기판의 단면 구성도이다.
이하, 첨부된 도면을 참조하여 본 발명을 상세히 설명한다.
먼저, 본 발명에 다른 고밀도 실장용 박막 콘덴서(이하, '박막 콘덴서'로 약칭한다.)는 지지기판(10), 상기 지지기판(10) 상에 형성된 하부전극(20), 상기 하부전극(20) 상에 형성된 유전체 박막(30), 및 상기 유전체 박막(30) 상에 형성된 상부전극(40)을 포함한다. 그리고 상기 상부전극(40)은 유전체 박막(30) 상에 이격 간격(d)을 두고 형성된 2개의 상부전극(41)(42)을 포함한다.
또한, 본 발명에 따른 박막 콘덴서(100)의 제조방법은, 지지기판(10) 상에 하부전극(20)을 형성하는 단계, 상기 하부전극(20) 상에 유전체 박막(30)을 형성하는 단계, 상기 유전체 박막(30) 상에 상부전극(40)을 형성하는 단계, 및 상기 상부전극(40)을 패터닝(patterning)하여, 유전체 박막(30) 상에 이격 간격(d)을 두고 형성된 2개의 상부전극(41)(42)이 형성되도록 하는 단계를 포함한다. 그리고 상기 지지기판(10)의 이면을 연마하여 지지기판(10)의 두께를 감소시키는 단계를 더 포함할 수 있다.
상기 지지기판(10)은 지지체로서, 이는 지지력을 가지는 것이면 제한되지 않는다. 지지기판(10)은 하부전극(20), 유전체 박막(30) 및 상부전극(40)이 박상 상으로 형성(예를 들어, 증착)될 수 있도록 평평한 면을 제공할 수 있는 것이면 좋다. 지지기판(10)은, 구체적으로 판상으로서, 이는 예를 들어 금속재, 세라믹재, 유리재 및 플라스틱재 등으로부터 선택될 수 있다. 지지기판(10)은, 바람직하게는 내열성이 높고 절연성이면 좋으며, 보다 좋게는 이면의 연마 시 박형화 공정이 가능한 것이면 좋다. 지지기판(10)은, 구체적인 예를 들어 규소 기판, 유리 기판, 석영 기판, 알루미나 기판, 사파이어 기판, 그리고 산화스트론튬, 산화마그네슘 및 기타 금속산화물 등의 기판으로부터 선택될 수 있다.
또한, 지지기판(10)은, 그 위에 하부전극(20), 유전체 박막(30) 및 상부전극(40)을 형성한 후, 연마 등을 통해 두께가 감소될 수 있다.
상기 하부전극(20)은 위와 같은 지지기판(10) 상에 형성되며, 이는 도전성을 갖는 것이면 제한되지 않는다. 하부전극(20)은, 예를 들어 금속 및 금속산화물 등으로부터 선택될 수 있다.
구체적인 예를 들어, 상기 하부전극(20)은 백금(Pt), 구리(Cu), 은(Ag), 금(Au), 알루미늄(Al), 몰리브덴(Mo), 텅스텐(W), 니켈(Ni), 크롬(Cr), 루테늄(Ru), 레늄(Re), 티타늄(Ti) 및 코발트(Co) 등으로부터 선택된 단일 금속이나 이들의 합금으로부터 선택될 수 있다. 또한, 하부전극(20)은 금속산화물로서, 예를 들어 LaNiO3, ITO, AZO, LaSrMnO3, LaSrCoO3 및 SrRuO3 등의 금속산화물로부터 선택될 수 있다.
상기 하부전극(20)은 상기 나열한 바와 같은 금속 및 금속산화물 중에서, 지지기판(10)과의 밀착력이 양호한 것이면 더욱 좋다. 이때, 하부전극(20)으로서 밀착력이 낮은 물질을 사용하거나, 지지기판(10)과의 밀착력 증대를 위해, 상기 지지기판(10)과 하부전극(20)의 사이에는 밀착력 보강층이 더 형성되는 것이 바람직하다. 상기 밀착력 보강층은, 예를 들어 티타늄(Ti), 탄탈(Ta) 또는 이들의 산화물로부터 선택될 수 있다. 그리고 밀착력 보강층은 지지기판(10)과 하부전극(20)의 사이에 삽입하여 형성될 수 있다. 구체적인 예를 들어, 밀착력 보강층은 하부전극(20)을 형성하기 이전에, 지지기판(10) 상에 증착을 통하여 형성될 수 있다.
상기 하부전극(20)은, 바람직하게는 50 nm(나노미터) 이상의 두께를 가지는 것이 좋다. 보다 구체적으로, 하부전극(20)은 50 nm ~ 3 ㎛(마이크로미터)의 두께를 가지는 것이 좋다. 이때, 하부전극(20)의 두께가 50 nm 미만이면 손상이 쉽고 전극의 기능이 미미할 수 있고, 3 ㎛를 초과한 경우 박막 콘덴서(100)의 박막화 면에서 바람직하지 않을 수 있다.
또한, 상기 하부전극(20)의 형성방법은 특별히 제한되지 않는다. 하부전극(20)은, 예를 들어 스퍼터링(Sputteing), 화학기증착법(Chemical Vapor Deposition), 펄스 레이저 증착법(Pulsed Laser Deposition), 도금법(Plating), 졸-겔법(Sol-gel), 에어로졸 증착법(Aerosol Deposition) 등의 방법을 통해 형성할 수 있다. 이들 중에서, 스퍼터링 방법이 박막 콘덴서(100)의 양산성, 제조비용 및 박막의 균질도 등을 고려했을 때 가장 바람직하다.
상기 유전체 박막(30)은 하부전극(20) 상에 형성되며, 이를 구성하는 유전체 물질은 제한되지 않는다. 유전체 박막(30)은 예를 들어 통상적으로 사용되는 강유전체 재료와 상유전체 재료를 사용할 수 있다. 구체적인 예를 들어 강유전체 재료인 BaTiO3, SrTiO3, CaTiO3, PbTiO3, ZrTiO3, BaZrO3, SrBi2Ta2O9, CaZrO3 등과 그 화합물, 그리고 상유전체 재료인 SiO2, Si3N4, HfO2, Ta2O5, TiO2, Al2O3 등으로부터 선택될 수 있으며, 박막 콘덴서(100)의 적용 목적 등에 따라 상기 재료들로부터 적절히 선택될 수 있다.
상기 유전체 박막(30)은 예를 들어 졸-겔(Sol-gel)법을 이용하여 형성될 수 있는데, 이때 졸-겔(Sol-gel) 용액의 농도는 0.2 ~ 0.5몰(M)을 가지는 것이 바람직하다. 구체적으로, 졸-겔(Sol-gel) 용액 내에 포함된 유전체 물질, 예를 들어 상기 예시한 바와 같은 유전체 물질은 용액 내에 0.2 ~ 0.5M의 농도로 포함되어 있는 것이 바람직하다. 이러한 농도 범위는 졸-겔(Sol-gel)법으로 형성 시, 유전체 박막(30)의 균질도와 특성 향상 면에서 바람직하다.
상기 유전체 박막(30)의 두께는 3 ㎛ 이하가 바람직하다. 보다 구체적으로, 유전체 박막(30)을 형성함에 있어서는 50 nm ~ 3 ㎛의 두께를 갖도록 형성하는 것이 좋다. 이때, 유전체 박막(30)의 두께가 50 nm 미만으로서 너무 얇으면, 박막 콘덴서(100)의 절연파괴전압 감소와 누설전류의 증가로 인해 콘덴서 소자로 사용이 어려울 수 있다. 그리고 유전체 박막(30)의 두께가 3 ㎛를 초과하여 너무 두꺼우면, 박막 콘덴서(100)의 정전용량이 낮아지게 된다.
상기 유전체 박막(30)의 형성방법은 특별히 제한되지 않는다. 유전체 박막(30)은, 예를 들어 스퍼터링(Sputteing), 화학기증착법(Chemical Vapor Deposition), 펄스 레이저 증착법(Pulsed Laser Deposition), 도금법(Plating), 졸-겔법(Sol-gel), 에어로졸 증착법(Aerosol Deposition) 등의 방법을 통해 형성할 수 있다.
상기 상부전극(40)은 유전체 박막(30) 상에 형성되며, 이 또한 도전성을 갖는 것이면 제한되지 않는다. 상부전극(40)은 예를 들어 상기 하부전극(20)과 같은 재료를 사용할 수 있으며, 상기한 바와 같은 금속 및 금속산화물 등으로부터 선택될 수 있다.
아울러, 상기 상부전극(40)의 형성방법은 특별히 제한되지 않으며, 이 또한 상기 하부전극(20)에서 예시한 바와 같은 방법을 통해 형성할 수 있다. 상부전극(40)은, 예를 들어 전술한 바와 같이 스퍼터링(Sputteing), 화학기증착법(Chemical Vapor Deposition), 펄스 레이저 증착법(Pulsed Laser Deposition), 도금법(Plating), 졸-겔법(Sol-gel), 에어로졸 증착법(Aerosol Deposition) 등의 방법을 통해 형성할 수 있다. 그리고 이들 중에서, 스퍼터링 방법이 박막 콘덴서(100)의 양산성, 제조비용 및 박막의 균질도 등을 고려했을 때 가장 바람직하다.
부가적으로, 상기 상부전극(40)의 경우에도, 바람직하게는 50 nm 이상의 두께를 가지는 것이 좋다. 보다 구체적으로, 상부전극(40)은 50 nm ~ 3 ㎛의 두께를 가지는 것이 좋다. 이때, 상부전극(40)의 두께가 50 nm 미만이면 손상이 쉽고 전극의 기능이 미미할 수 있고, 3 ㎛를 초과한 경우 박막 콘덴서(100)의 박막화 면에서 바람직하지 않을 수 있다.
또한, 상기 상부전극(40)은 유전체 박막(30) 상에 한 개의 틈(간격)을 가지고 있는 두 개의 전극을 포함한다. 구체적으로, 도 2 및 도 3에 도시한 바와 같이, 상가 상부전극(40)은 유전체 박막(30)의 상부에 이격 간격(d)을 두고 형성된 2개의 상부전극(41)(42)을 포함한다. 즉, 상부전극(40)은 제1전극(41)과 제2전극(42)을 포함하되, 이들 2개의 전극(41)(42) 사이에는 소정의 이격 간격(d)이 형성된다. 이때, 각 전극(41)(42)의 모양과 형성구조에 대한 제약은 없다.
위와 같이, 상부전극(40)이 2개의 전극(41)(42)을 포함하는 경우, 기생용량 감소를 방지할 수 있으며, 특히 고밀도 실장 기판 내부에 실장 시, 다른 부품과 접속을 용이(도 5 참조)하게 하여, 비용절감과 공정시간 감소, 그리고 고수율과 슬림화를 도모하여, 신뢰성 향상의 효과를 얻을 수 있다.
이때, 상기 2개의 전극(41)(42)은 패터닝(patterning)을 통해 형성될 수 있다. 이러한 상부전극(40)의 패터닝 방법, 즉 상기 2개의 전극(41)(42)이 되도록 형성하는 방법은, 예를 들어 섀도우 마스크(shadow mask)를 이용하여 직접 형성하는 방법과, 사진공정(photolithography)과 식각(etching) 공정을 이용한 전극 형성방법 등으로부터 선택될 수 있다.
구체적인 예를 들어, 2개의 전극(41)(42) 형성이 가능하도록 패터닝되어 있는 섀도우 마스크(shadow mask)를 준비하고, 상기 섀도우 마스크(shadow mask)를 유전체 박막(30) 상에 위치시킨 다음, 상기 금속 및 금속산화물 등의 도전성 물질을 증착함으로써 패터닝할 수 있다. 또한, 증착 등을 통해 상부전극(40)을 형성한 다음, 이후 사진공정(photolithography)과 식각(etching) 공정을 통해 에칭하여 2개의 전극(41)(42)이 형성되도록 패터닝할 수 있다. 이때, 박막 콘덴서(100)의 신뢰성과 수율을 위해서는 후자의 공정, 즉 사진공정(photolithography)과 식각(etching) 공정을 통해 패터닝하는 것이 바람직하다.
한편, 위와 같은 공정을 통해, 상부전극(40)을 패터닝한 다음, 최종적으로 상기 지지기판(10)을 연마하여 지지기판(10)의 두께를 감소시키는 것이 바람직하다. 구체적으로, 지지기판(10)의 이면을 연마, 즉 하부전극(20)이 형성된 면의 반대쪽 면(도면에서 아래쪽 면)을 물리적 또는 화학적으로 연마(식각)하여 가능한 한 최소의 두께를 갖도록 하는 것이 좋다. 이와 같이, 지지기판(10)의 두께를 감소시키는 경우, 박막 콘덴서(100)의 초박막화를 도모할 수 있다.
위와 같은 구조를 가지는 본 발명에 따른 박막 콘덴서(100)는 종래의 표면 실장용 콘덴서에 비해 우수한 정전용량 및 유전특성 등을 갖는다. 그리고 구조적으로 간단하여 제조공정이 단조로우며, 고밀도 실장 기판 내에 용이하게 내장(실장)된다.
이때, 도 4를 참조하면, 본 발명에 따른 박막 콘덴서(100)의 용량은 상부전극(40) 양단의 전하 저장량, 즉 제1전극(41)과 제2전극(42)의 전하 저장량으로 표현할 수 있다. 그리고 상기 하부전극(20)은 플로팅 전극(floating electrode)의 역할을 한다. 또한, 상기 하부전극(20)은 2개의 상부전극(40) 양단을 연결해 주는 역할을 한다. 즉, 상기 하부전극(20)은 유전체 박막(30) 상에 형성된 제1전극(41)과 제2전극(42)을 서로 연결해 주는 역할을 한다.
또한, 본 발명에 따른 박막 콘덴서(100)의 정전용량(Capacitance)은 하기의 수학식 1로 나타낼 수 있다.
[수학식 1]
Figure 112012041324214-pat00001

여기서, C는 박막 콘덴서(100)의 정전용량(Capacitance)이고, ε0 는 진공에서의 유전율, εr 는 비유전율(Relative dielectric constant)이다. 그리고 At는 2개의 상부전극(40) 중 유전체 박막(30)과 접촉되는 어느 하나의 접촉 면적이다. 즉, At는 제1전극(41)과 제2전극(42) 중에서 선택된 어느 하나로서, 유전체 박막(30)과 접촉되는 면적이다. 그리고 d는 유전체 박막(30)의 두께이다.
이때, 정전용량(C)을 높이기 위해서는 2개의 전극(41)(42) 사이의 이격 간격(d)을 줄여, 2개의 전극(41)(42)과 유전체 박막(30) 간의 접촉 면적을 넓히거나, 유전체 박막(30)의 두께를 줄이는 것이 바람직하다. 그러나 2개의 전극(41)(42) 간의 거리, 즉 이격 간격(d)이 너무 작으면 절연파괴전압 등에서 바람직하지 않다. 그리고 이격 간격(d)이 너무 크면 박막 콘덴서(100)의 용량이 작아진다. 이러한 점을 고려하여, 상기 이격 간격(d)은 2㎛ ~ 100㎛인 것이 바람직하다.
또한, 본 발명에 따르면, 부가적으로 유전체 박막(30)의 두께가 2배로 늘어나는 효과를 얻을 수 있어, 더욱 얇은 박막을 제조하여도 절연파괴전압을 만족시킬 수 있다. 즉, 1층의 유전체 박막(30) 상에 2개의 전극(41)(42)이 형성되어 있어, 2개의 전극(41)(42) 사이에는 2층의 유전체 박막(30)이 존재함과 같은 효과를 얻을 수 있다. 이에 따라, 더욱 얇은 박막으로 제조하여도 절연파괴전압을 만족시킬 수 있어, 결국 박막 콘덴서(100)의 초박막화가 가능하다.
아울러, 본 발명에 따른 박막 콘덴서(100)의 형상 및 크기는 제한되지 않는다. 바람직하게는, 도 2의 사시도에 보인 바와 같이, 평면 형상이 사각형인 것으로서, 현재 시판중인 다층세라믹 콘덴서(MLCC)와 같은 규격을 가지는 것이 좋다. 이는 기존 사업자들로 하여금 실장용 콘덴서로 응용하기 쉽게 하기 위함이다. 예를 들어, 일반적인 규격으로서, 1005(1 mm × 0.5 mm), 0604 (0.6 mm × 0.4 mm), 0402 (0.4 mm × 0.2 mm) 등의 사이즈로 가공하여, 현재 사용하고 있는 넓이를 갖도록 제조하는 것이 바람직하다.
위와 같은 본 발명에 따른 박막 콘덴서(100)는 종래 통상적인 고밀도 실장 기판에 내장(실장)되어, 기존 고밀도 실장 기판을 구성하는 부품과 연결된다. 바람직하게는, 이하에서 설명되는 본 발명에 따른 고밀도 실장 기판에 내장되는 것이 실장효율에서 좋다. 이하, 본 발명에 따른 본 발명에 따른 고밀도 실장 기판을 설명한다.
본 발명에 따른 고밀도 실장 기판은, 상기한 바와 같은 본 발명에 따른 박막 콘덴서(100)가 내장된 구조를 갖는다. 도 5에는 본 발명의 예시적인 구현예에 따른 고밀도 실장 기판이 도시되어 있다. 이때, 본 발명에 따르면, 종래 주로 사용되는 표면 실장용 콘덴서에 비해, 상기 본 발명에 따른 박막 콘덴서(100)가 적용되어, 단위 면적(또는 부피)당 높은 실장효과를 얻을 수 있다.
도 5를 참조하면, 본 발명에 따른 고밀도 실장 기판은 적층 기재(110), 상기 적층 기재(110)에 내장된 복수의 박막 콘덴서들(100), 상기 적층 기재(110)의 내부에 형성된 내부 접속전극(120), 상기 내부 접속전극(120)과 연결된 표면 전극(130), 및 상기 표면 전극(130)과 범프(140, bump)를 통해 연결된 집적회로(150, Integrated Circuit)를 포함한다. 이때, 상기 범프(140)와 집적회로(150)는 통상과 같이 구성될 수 있다.
구체적으로, 본 발명에 따른 고밀도 실장 기판은 적어도 2개 이상의 적층 기재(110)를 포함한다. 본 발명에 따른 고밀도 실장 기판은, 예를 들어 2개 ~ 10개의 적층 기재(110)를 포함할 수 있다. 보다 구체적인 예를 들어, 2 ~ 5개의 적층 기재(110)를 포함할 수 있다. 이때, 다수의 적층 기재(110)들은 상하로 적층된다. 도 5에서는 3개의 적층 기재(110)가 적층된 모습을 예시하였다.
상기 적층 기재(110)는 박막 콘덴서(100)를 내장할 수 있는 것이면 좋으면, 이는 절연성의 물질로 구성된다. 이때, 1개의 적층 기재(110)에는 1개 또는 2개 이상의 박막 콘덴서(100)가 내장된다. 따라서, 본 발명에 따른 고밀도 실장 기판에는 상기 다수의 적층 기재(110)를 통해, 적어도 2개 이상 복수의 박막 콘덴서(100)가 내장된다. 이때, 박막 콘덴서(100)의 내장 개수는 제한되지 않으며, 이는 적용되는 제품에 따라 다양하게 선택될 수 있다. 박막 콘덴서(100)는 예를 들어 5개 ~ 200개 내장될 수 있다.
또한, 상기 복수의 박막 콘덴서(100)들은 상호 직렬 또는 병렬로 접속된다. 구체적으로, 상기 복수의 박막 콘덴서(100)들은 적층 기재(110) 내부에 형성된 내부 접속전극(120)을 통해 직렬 또는 병렬로 접속된다.
이때, 도 5에 도시된 바와 같이, 상기 내부 접속전극(120)은 적층 기재(110)의 내부에 수직 방향으로 형성된 수직 접속전극(122)과, 적층 기재(110)의 내부에 수평 방향으로 형성된 수평 접속전극(124)을 포함하는 것이 좋다. 그리고 도 5에 도시된 바와 같이, 상기 수직 접속전극(122)은 박막 콘덴서(100)들의 상부전극(40)에 연결될 수 있다. 또한, 수평 접속전극(124)은 수직 접속전극(122) 상호간을 연결할 수 있다. 아울러, 위와 같이 수직 접속전극(122)이 박막 콘덴서(100)들 간의 한쪽 상부전극(40)끼리 연결, 즉 제1전극(41)끼리 연결하여 병렬 접속시키고, 상기 수평 접속전극(124)에 의해 직렬 접속될 수 있다.
아울러, 상기 다수의 적층 기재(110)들 중에서, 최외측에 위치된 적층 기재(110), 즉 도 5에서 최상측에 위치된 적층 기재(110)의 상부에는 표면 전극(130)이 형성되어 있다. 이때, 상기 표면 전극(130)은 내부 접속전극(120)과 연결된다. 그리고 상기 표면 전극(130)은 범프(140)를 매개로 하여 집적회로(150)와 연결된다. 즉, 표면 전극(130)의 상부에 범프(140)가 형성되고, 상기 범프(140)는 표면 전극(130)과 집적회로(150)를 연결한다. 이에 따라, 최종적으로 복수의 박막 콘덴서(100)들은 직렬 또는 병렬 구조로 집적회로(150)와 연결된다.
따라서 위와 같은 구조를 가지는 본 발명에 따른 고밀도 실장 기판은, 도 5에서와 같이 복수의 박막 콘덴서(100)들이 상하좌우로 직별 또는 병렬로 연결되면서 고밀도로 실장된다. 이에 따라, 단위 면적(또는 부피)당 높은 실장효과를 가지며 슬림화가 구현된다. 또한, 복수의 박막 콘덴서(100)들은 이를 구성하는 2개의 전극(41)(42)이 내부 접속전극(120)을 통해 집적회로(150)에 연결되어, 소자간의 접속 길이가 감소된다. 이에 따라, 전기적 기생성분이 줄어들어 전기적 성능이 향상된다.
이상에서 설명한 본 발명에 따르면, 고밀도 실장 기판의 전기적 특성 및 물리적 특성을 변경하지 않고, 구조적으로 간단하여 고밀도 실장 기판 내에 용이하게 내장할 수 있다. 또한, 종래의 고밀도 실장용 박막 콘덴서와 같이 복잡한 구조를 가지지 않고, 간단한 구조로 구현되면서, 우수한 정전용량 및 유전특성 등을 가져 고신뢰성을 확보한다. 아울러, 구조가 간단함으로 인하여, 제조가 간단하며, 이에 따라 제조비용을 절감할 수 있어 저렴한 가격으로 보급될 수 있다. 그리고 전술한 바와 같이, 소자간의 접속 길이의 감소로 우수한 전기적 성능을 갖는다.
이하, 본 발명의 실시예를 예시한다. 하기의 실시예는 본 발명의 이해를 돕도록 하기 위해 예시적으로 제공되는 것일 뿐, 이에 의해 본 발명의 기술적 범위가 한정되는 것은 아니다.
[실시예]
이하의 실시예에서는 지지기판으로서 표면에 300 nm 두께의 이산화규소(SiO2) 층이 형성된 규소(Si) 기판을 사용하여, 다음과 같이 각 실시예에 따른 박막 콘덴서를 제조하였다.
< 하부전극의 증착 >
박막 콘덴서의 하부전극을 형성하기 위하여 DC-스퍼터팅(DC-sputtering) 방법을 이용하여 백금(Pt) 전극을 상기 지지기판의 상부에 형성하였다. 이때, 지지기판과 하부전극(Pt 전극)의 접합력을 높이기 위하여, 하부전극과 지지기판의 사이에 티타늄(Ti)을 50 nm로 증착하였다. 구체적으로, 먼저 지지기판의 이산화규소(SiO2) 층 상에 Ti를 증착하기 위해 4 인치(inch)의 Ti 타겟(target)을 사용하여, 아르곤(Ar) 가스 분위기에서 5 mtorr의 진공상태를 유지한 후, 30 W의 파워로 20분간 Ti를 증착하였다. 그리고 상기 Ti 증착층 상에 4 인치 Pt 타겟을 사용하여, Ar 가스 분위기에서 5 mtorr의 진공사상태를 유지한 후, 30 W의 파워로 8분간 스퍼터링(sputtering)하여 Pt 하부전극을 증착하였다.
< 유전체 박막용 스퍼터링(sputtering) 타겟의 제조예 >
RF-sputtering을 이용하여 유전체 박막을 형성하기 위해, 2 인치 크기의 BaTiO3 및 Ba0 .6Sr0 .4TiO3 타겟을 다음과 같이 각각 제조하였다.
먼저, BaTiO3 타겟을 제조하기 위해, 99.99% 순도의 BaCO3 와 99.99% 순도의 TiO3 파우더를 1:1의 몰비로 혼합하였다. 이때, 혼합을 위해 파우더를 지르코니아볼을 에탄올과 함께 폴리프로필렌(PP) 재질의 원통형용기에 장입하여 160 rpm으로 24시간 동안 밀링한 후, 밀링된 파우더에서 에탄올을 제거하기 위해 100℃의 오븐에서 6시간 동안 건조한 후, 지르코니아 유발을 이용하여 엉겨있는 파우더들을 고르게 빻아주었다.
이후, 잘 섞인 파우더들을 알루미나 도가니에 장입하고 1,000℃의 온도에서 4시간 동안 열처리하여 BaTiO3를 합성하였다. 이렇게 합성된 BaTiO3 파우더는 입자가 크고 균일하지 못하기 때문에 지르코니아 유발을 이용해서 분쇄하고, 다시 에탄올을 지르코니아볼과 함께 폴리프로필렌 용기에 장입한 후, 160 rpm으로 24시간 동안 밀링하였다. 다음으로, 에탄올의 제거를 위해 100℃의 오븐에서 6시간 동안 건조한 후, 성형 시 균열을 방지하기 위해 파우더에 바인더로서 폴리비닐알콜 5 wt%용액을 첨가한 후, 체를 이용하여 고른 입자사이즈로 걸러주었다. 그리고 걸러진 파우더를 3인치 몰드에 장입하고 20톤의 압력으로 1분 동안 가압하여 성형체를 얻고, 바인더를 제거하기 위해 600℃에서 4시간 동안 열처리하였다. 이후, 바인더를 제거한 성형체 타겟의 치밀화와 밀도를 높이기 위해, 1300℃에서 2시간 동안 소결하였다. 최종적으로, 완성된 소결체를 2인치에 맞게 가공하고 뒷면에 구리판을 붙여 BaTiO3 스퍼터링 타겟을 완성하였다.(제조예 1)
한편, Ba0 .6Sr0 .4TiO3 타겟을 제조하기 위해, 순도 99.99%의 BaCO3와 순도 99.99%의 SrCO3, 그리고 순도 99.99%의 TiO2 파우더를 사용하되, 각 파우더를 0.6:0.4:1의 몰비로 혼합하였다. 그리고 나머지 공정은 성형체의 치밀화와 밀도를 높기 위한 소결공정을 1200℃에서 진행한 것을 제외하고는 상기 설명한 BaTiO3 타겟을 제조하는 공정과 동일하게 실시하여, Ba0 .6Sr0 .4TiO3 스퍼터링 타겟을 완성하였다.(제조예 2)
< 유전체 박막용 sol-gel 용액 합성예 >
유전체 박막을 형성하기 위한 다른 방법으로 sol-gel 방법을 이용하였다. sol-gel 방법에 사용될 Ba0.6Sr0.4TiO3 용액을 제조하기 위해, 순도 99.99%의 바륨아세테이트와 스트론튬아세테이트, 그리고 타이타늄이소프로폭사이드를 사용하였으며, 안정화제로는 아세틸아세토네이트, 용매로는 아세틱애시드와 2-메독시에탄올을 사용하였다.
먼저 바륨아세테이트, 스트론튬아세테이트, 타이타늄이소프로폭사이드, 아세틸아세토네이트를 0.6:0.4:1:1의 몰비로 맞추고, 아세틱애시드와 2-메독시에탄올를 3:7의 중량비로 맞추었다. 그리고 바륨아세토네이트와 스트론튬아세토네이트를 아세틱애시드에 섞은 후, 120℃에서 30분 동안 교반하고, 동시에 타이타늄이소프로폭사이드와 아세틸아세토네이트를 2-메독시에탄올에 섞은 후 120℃에서 30분 동안 교반하였다. 이후, 교반된 두 용액을 혼합 한 다음, 다시 120℃에서 1시간 동안 교반하여, 0.3M의 sol-gel용 Ba0 .6Sr0 .4TiO3 용액을 완성하였다.
[실시예 1]
상기 준비된 Pt 하부전극이 증착된 지지기판 위에 유전체 박막을 형성하기 위해, RF-sputtering 방법을 이용하였다. 유전체 박막의 재료는 상기 제조예 1에서 제조된 2 인치 크기의 BaTiO3 타겟을 사용하였다. 그리고 증착 중 박막의 오염을 방지하기 위해, 증착 전 약 2 × 10-6 torr의 고진공상태를 유지하고, 박막증착을 위해 Ar과 O2가스의 비율을 9:1로 유지한 후, 20 mtorr의 진공도에서 80 W의 RF 파워를 인가하였다. 이때, 지지기판의 하부에 설치된 히터를 이용하여 증착시간동안 700℃의 온도를 유지하여 박막의 결정성 향상을 도모하였다.
위와 같은 조건으로 50분 동안 증착하여 약 100 nm의 BaTiO3 박막을 형성하였다. 그리고 증착 후에는 박막의 결정성 향상을 위해 급속열처리장치(Rapid Thermal Annealing)를 이용하여 800℃의 온도에서 5분간 열처리하였다.
다음으로, 상기 형성된 BaTiO3 박막 위에 상부전극을 형성하기 위해 DC sputtering 방법을 이용하여, 상기 하부전극 증착과 같은 조건에서 Pt 상부전극을 100 nm의 두께로 증착하였다. 이후, 증착된 Pt 상부전극을 2개의 전극으로 형성하기 위해, 즉 Pt 상부전극에 일정한 틈(간격)을 갖는 패턴을 형성하기 위해, 상기 증착된 Pt 상부전극 상에 포토레지스트(Photoresist)를 도포하고 포토마스크를 이용하여 UV램프로 노광을 하여 현상하는 사진공정을 이용하였다. 그리고 사진공정 후에, 유도결합플라즈마(Inductive coupled plasma) 식각장비를 이용하여 드라이 에칭하였다.
상기 에칭을 통해, 사각형 모양을 가지는 2개의 Pt 상부전극을 형성하였으며, 2개의 Pt 상부전극 간의 간격은 10 ㎛가 되게 하여 본 실시예에 박막 콘덴서를 완성하였다. 이때, 위와 같은 공정으로, 크기가 다른 3개의 시편을 제조하였다.
[실시예 2]
상기 준비된 Pt 하부전극이 증착된 지지기판 위에 유전체 박막을 형성하기 위해, RF-sputtering 방법을 이용하였다. 유전체 박막의 재료는 상기 제조예 2에서 제조된 2인치 크기의 Ba0 .6Sr0 .4TiO3 타겟을 사용하였다. 그리고 증착 중 박막의 오염을 방지하기 위해, 증착 전 약 2 × 10-6 torr의 고진공상태를 유지하고, 박막 증착을 위해 Ar과 O2가스의 비율을 8:2로 유지하여, 20 mtorr의 진공도에서 80 W의 RF 파워를 인가하였다. 이때, 지지기판의 하부에 설치된 히터를 이용하여 증착시간동안 700℃의 온도를 유지하여 박막의 결정성 향상을 도모하였다.
위와 같은 조건으로 65분 동안 증착하여, 약 100 nm의 Ba0 .6Sr0 .4TiO3 박막을 형성하였고, 증착 후에는 상기 실시예 1과 같이 박막의 결정성 향상을 위해 급속열처리장치(Rapid Thermal Annealing)를 이용하여 800℃의 온도에서 5분간 열처리하였다.
다음으로, 상기 형성된 Ba0 .6Sr0 .4TiO3 박막 위에 상부전극을 형성하기 위해 DC-sputtering 방법을 이용하여, 상기 하부전극 증착과 같은 조건에서 Cu 전극을 200 nm의 두께로 증착하였다. 이후, 실시예 1에서와 같이, 상부전극에 일정한 틈(간격)을 갖는 패턴을 형성하기 위해, 포토레지스트(Photoresist)를 도포하고 포토마스크를 이용하여 UV램프로 노광을 하여 현상하는 사진공정을 이용하였다. 그리고 사진공정 후에 염화제이철 용액을 이용하여 PR이 현상된 부분을 식각하였다.
상기 식각을 통해, 사각형 모양을 가지는 2개의 Cu 상부전극을 형성하였으며, 2개의 Cu 상부전극 간의 간격은 10 ㎛가 되게 하여 본 실시예에 박막 콘덴서를 완성하였다. 이때, 위와 같은 공정으로, 크기가 다른 3개의 시편을 제조하였다.
[실시예 3]
상기 준비된 Pt 하부전극이 증착된 지지기판 위에 유전체 박막을 형성하기 위해, sol-gel 방법을 이용하였다. 유전체 박막의 재료는 상기 합성예에서 제조된 sol-gel용 Ba0 .6Sr0 .4TiO3 용액을 사용하였다. 먼저, Ba0 .6Sr0 .4TiO3 용액 박막의 코팅을 위해, 지지기판 위에 Ba0 .6Sr0 .4TiO3 용액을 떨어뜨리고, 500 rpm으로 5초 4000 rpm으로 30초간 스핀코팅 한 후, 150℃에서 5분간 건조시켜 용매들을 제거하였다. 이후, 남아있는 유기물질들을 제거하기 위해, 350℃에서 10분간 열처리하여 비정질의 Ba0 .6Sr0 .4TiO3 박막을 형성하였다. 그리고 박막의 유전율을 높이기 위해서는 비정질의 Ba0.6Sr0.4TiO3 박막을 다결정질의 박막으로 만들어 줘야 하는데, 이를 위해 급속열처리장치(Rapid Thermal Annealing)를 이용하여 800℃의 온도에서 5분간 열처리하였다.
다음으로, 상기 형성된 Ba0 .6Sr0 .4TiO3 박막 위에 상부전극을 형성하기 위해 DC-sputtering 방법을 이용하여, 상기 하부전극 증착과 같은 조건에서 Cu 전극을 200 nm의 두께로 증착하였다. 이후, 상기 실시예 1에서와 같이, 상부전극에 일정한 틈(간격)을 갖는 패턴을 형성하기 위해, 포토레지스트(Photoresist)를 도포하고 포토마스크를 이용하여 UV램프로 노광을 하여 현상하는 사진공정을 이용하였다. 그리고 사진공정 후에 염화제이철 용액을 이용하여 PR이 현상된 부분을 식각하였다.
상기 식각을 통해, 사각형 모양을 가지는 2개의 Cu 상부전극을 형성하였으며, 2개의 Cu 상부전극 간의 간격은 10 ㎛가 되게 하여 본 실시예에 박막 콘덴서를 완성하였다. 이때, 위와 같은 공정으로, 크기가 다른 3개의 시편을 제조하였다.
< 박막 콘덴서의 정전용량 및 유전특성 평가 >
상기와 같이 제조된 실시예 1 ~ 3에 따른 고밀도 실장용 박막 콘덴서에 대하여, 1 kHz에서의 정전용량과 유전특성(유전손실율)을 측정하고, 그 결과를 하기 [표 1]에 나타내었다. 유전특성은 임피던스 분석기를 이용하여 측정하였다. 이때, 하기 [표 1]에서, 콘덴서의 크기 '0402'는 가로 x 세로(0.4 mm × 0.2 mm), '0604'는 가로 x 세로(0.6 mm × 0.4 mm), '1005'는 가로 x 세로(1 mm × 0.5 mm)를 나타낸다.
< 박막 콘덴서의 정전용량 및 유전특성 평가 결과 >
비 고 유전체 물질 유전체 박막
형성방법
콘덴서의
크기
정전용량
(@ 1 kHz)
유전손실(%)
(@ 1 kHz)
실시예 1-1 BaTiO3 RF-sputtering 0402 0.46 nF 3.1
실시예 1-2 BaTiO3 RF-sputtering 0604 1.37 nF 3.3
실시예 1-3 BaTiO3 RF-sputtering 1005 2.86 nF 3.6
실시예 2-1 Ba0 .6Sr0 .4TiO3 RF-sputtering 0402 1.3 nF 2.3
실시예 2-2 Ba0 .6Sr0 .4TiO3 RF-sputtering 0604 3.95 nF 2.7
실시예 2-3 Ba0 .6Sr0 .4TiO3 RF-sputtering 1005 8.22 nF 2.5
실시예 3-1 Ba0 .6Sr0 .4TiO3 sol-gel 0402 0.6 nF 2.0
실시예 3-2 Ba0 .6Sr0 .4TiO3 sol-gel 0604 1.81 nF 1.9
실시예 3-3 Ba0 .6Sr0 .4TiO3 sol-gel 1005 3.76 nF 2.3
상기 [표 1]에 보인 바와 같이, 콘덴서의 크기가 클수록, 즉 콘덴서의 면적이 넓어질수록 정전용량이 커지는 것을 알 수 있다. 또한, RF-sputtering을 이용하여 Ba0 .6Sr0 .4TiO3 유전체 박막을 형성했을 때, 가장 높은 정전용량과 우수한 유전특성을 가짐을 알 수 있다.
한편, 상기 실시예 이외에도 콘덴서 내의 유전재료를 바꾸거나 콘덴서의 두께와 면적을 조절하면, 현재 상용화되고 있는 1 pF ~ 10 nF의 다양한 용량을 가지는 고밀도 실장용 박막 콘덴서를 간단한 공정과 저렴한 비용으로 제조할 수 있다.
10 : 지지기판 20 : 하부전극
30 : 유전체 박막 40 : 상부전극
41 : 제1전극 42 : 제2전극
100 : 박막 콘덴서 110 : 적층 기재
120 : 내부 접속전극 130 : 표면 전극
140 : 범프 150 : 집적회로

Claims (9)

  1. 지지기판;
    상기 지지기판 상에 형성된 하부전극;
    상기 하부전극 상에 형성된 유전체 박막; 및
    상기 유전체 박막 상에 형성된 상부전극을 포함하되,
    상기 상부전극은 유전체 박막 상에 이격 간격을 두고 형성된 2개의 전극을 포함하되,
    상기 유전체 박막은 Ba0.6Sr0.4TiO3 로 구성되고, RF-스퍼터링에 의해 상기 하부전극 상에 형성되는 것을 특징으로 하는 고밀도 실장용 박막 콘덴서.
  2. 제1항에 있어서,
    상기 이격 간격은 2㎛ ~ 100㎛인 것을 특징으로 하는 고밀도 실장용 박막 콘덴서.
  3. 제1항에 있어서,
    상기 하부전극은 50 nm ~ 3 ㎛의 두께를 가지는 것을 특징으로 하는 고밀도 실장용 박막 콘덴서.
  4. 제1항에 있어서,
    상기 유전체 박막은 50 nm ~ 3 ㎛의 두께를 가지는 것을 특징으로 하는 고밀도 실장용 박막 콘덴서.
  5. 지지기판 상에 하부전극을 형성하는 단계;
    RF-스퍼터링 방식으로, 상기 하부전극 상에 유전체 박막을 형성하는 단계;
    상기 유전체 박막 상에 상부전극을 형성하는 단계; 및
    상기 상부전극을 패터닝하여, 유전체 박막 상에 이격 간격을 두고 형성된 2개의 전극이 형성되도록 하는 단계를 포함하되,
    상기 유전체 박막은 Ba0.6Sr0.4TiO3 로 구성되는 것을 특징으로 하는 고밀도 실장용 박막 콘덴서의 제조방법.
  6. 제5항에 있어서,
    상기 상부전극을 패터닝한 다음, 지지기판의 이면을 연마하여 지지기판의 두께를 감소시키는 단계를 더 포함하는 것을 특징으로 하는 고밀도 실장용 박막 콘덴서의 제조방법.
  7. 제5항 또는 제6항에 있어서,
    상기 유전체 박막은 50 nm ~ 3 ㎛의 두께를 갖도록 형성하는 것을 특징으로 하는 고밀도 실장용 박막 콘덴서의 제조방법.
  8. 적어도 2개 이상의 적층 기재;
    상기 적층 기재에 내장되고, 상기 제1항 내지 제4항 중 어느 하나의 항에 따른 박막 콘덴서들;
    상기 적층 기재의 내부에 형성되고, 상기 박막 콘덴서들을 직렬 또는 병렬로 연결하는 내부 접속전극;
    상기 적층 기재들 중에서 최외측에 위치한 적층 기재의 표면에 형성되고, 상기 내부 접속전극과 연결된 표면 전극; 및
    상기 표면 전극과 범프를 통해 연결된 집적회로를 포함하는 것을 특징으로 하는 고밀도 실장 기판.
  9. 제8항에 있어서,
    상기 내부 접속전극은 적층 기재의 내부에 수직 방향으로 형성된 수직 접속전극과, 적층 기재의 내부에 수평 방향으로 형성된 수평 접속전극을 포함하는 것을 특징으로 하는 고밀도 실장 기판.
KR1020120054827A 2012-05-23 2012-05-23 고밀도 실장용 박막 콘덴서, 그 제조방법 및 고밀도 실장 기판 KR101358939B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020120054827A KR101358939B1 (ko) 2012-05-23 2012-05-23 고밀도 실장용 박막 콘덴서, 그 제조방법 및 고밀도 실장 기판
US13/677,664 US20130314842A1 (en) 2012-05-23 2012-11-15 Thin film condenser for high-density packaging, method for manufacturing the same, and high-density package substrate including the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120054827A KR101358939B1 (ko) 2012-05-23 2012-05-23 고밀도 실장용 박막 콘덴서, 그 제조방법 및 고밀도 실장 기판

Publications (2)

Publication Number Publication Date
KR20130131063A KR20130131063A (ko) 2013-12-03
KR101358939B1 true KR101358939B1 (ko) 2014-02-06

Family

ID=49621427

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120054827A KR101358939B1 (ko) 2012-05-23 2012-05-23 고밀도 실장용 박막 콘덴서, 그 제조방법 및 고밀도 실장 기판

Country Status (2)

Country Link
US (1) US20130314842A1 (ko)
KR (1) KR101358939B1 (ko)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9885108B2 (en) * 2012-08-07 2018-02-06 Semiconductor Energy Laboratory Co., Ltd. Method for forming sputtering target
KR102248388B1 (ko) * 2014-09-01 2021-05-07 (주)포인트엔지니어링 커패시터
WO2017159283A1 (ja) * 2016-03-18 2017-09-21 株式会社村田製作所 容量素子
JP6583591B1 (ja) * 2018-07-11 2019-10-02 株式会社村田製作所 容量素子
KR102519283B1 (ko) * 2021-02-01 2023-04-17 (주)포인트엔지니어링 커패시터 및 그 제조방법
KR20220111141A (ko) * 2021-02-01 2022-08-09 (주)포인트엔지니어링 커패시터, 그 제조방법 및 커패시터용 전극

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003197467A (ja) * 2001-12-26 2003-07-11 Kyocera Corp 可変容量コンデンサ
KR20070006642A (ko) * 2003-10-31 2007-01-11 각코호진 와세다다이가쿠 박막 콘덴서, 박막 콘덴서 내장형 고밀도 실장 기판, 및박막 콘덴서의 제조 방법
EP2136610A1 (en) * 2008-01-25 2009-12-23 Ibiden Co., Ltd. Multilayer wiring board and its manufacturing method

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3045419B2 (ja) * 1991-11-08 2000-05-29 ローム株式会社 誘電体膜コンデンサ
US5760432A (en) * 1994-05-20 1998-06-02 Kabushiki Kaisha Toshiba Thin film strained layer ferroelectric capacitors
US5635421A (en) * 1995-06-15 1997-06-03 Taiwan Semiconductor Manufacturing Company Method of making a precision capacitor array
JP4499548B2 (ja) * 2004-12-24 2010-07-07 新光電気工業株式会社 キャパシタ部品
JP2007013051A (ja) * 2005-07-04 2007-01-18 Shinko Electric Ind Co Ltd 基板及びその製造方法
JP4997757B2 (ja) * 2005-12-20 2012-08-08 富士通株式会社 薄膜キャパシタ及びその製造方法、電子装置並びに回路基板

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003197467A (ja) * 2001-12-26 2003-07-11 Kyocera Corp 可変容量コンデンサ
KR20070006642A (ko) * 2003-10-31 2007-01-11 각코호진 와세다다이가쿠 박막 콘덴서, 박막 콘덴서 내장형 고밀도 실장 기판, 및박막 콘덴서의 제조 방법
EP2136610A1 (en) * 2008-01-25 2009-12-23 Ibiden Co., Ltd. Multilayer wiring board and its manufacturing method

Also Published As

Publication number Publication date
US20130314842A1 (en) 2013-11-28
KR20130131063A (ko) 2013-12-03

Similar Documents

Publication Publication Date Title
KR101358939B1 (ko) 고밀도 실장용 박막 콘덴서, 그 제조방법 및 고밀도 실장 기판
CN102568822B (zh) 多层陶瓷电容器及其制造方法
US8278217B2 (en) Semiconductor device and method of producing the same
CN1974472B (zh) 薄膜电容元件用组合物、绝缘膜、薄膜电容元件和电容器
US7990228B2 (en) Semiconductor device and wiring part thereof
JP7336758B2 (ja) セラミック電子部品およびその製造方法、ならびに電子装置
JP2008103687A (ja) キャパシタ及びその製造方法
CN109559889A (zh) 多层陶瓷电容器及制造其的方法
US10403434B2 (en) Capacitor component
US11804333B2 (en) Multilayer ceramic electronic component
US20180226935A1 (en) Lc composite electronic component, and mounting structure for lc composite electronic component
CN109473282A (zh) 一种贴片式电容及其制作方法
CN101003434A (zh) 用锆、锡或铪部分地取代钛的钛酸钡薄膜
KR100765180B1 (ko) 적층 세라믹 콘덴서 및 그 제조 방법
TW201521063A (zh) 嵌入用積層陶瓷電容器及嵌入用積層陶瓷電容器之製造方法
KR102469184B1 (ko) 세라믹 전자 부품 및 그 제조 방법과 전자장치
US11380484B2 (en) Multilayer electronic component
KR20150093022A (ko) 적층 세라믹 전자부품, 그 제조방법 및 적층 세라믹 커패시터의 실장 기판
CN114230335A (zh) 一种巨介电常数、低损耗和高电阻率的BaTiO3基细晶陶瓷及其制备方法
JP3860675B2 (ja) コンデンサ
US10290426B2 (en) Capacitor component
JP3471655B2 (ja) 高誘電体薄膜コンデンサの製造方法
JPH10335178A (ja) 薄膜コンデンサおよびコンデンサ内蔵基板
JP2006303372A (ja) 薄膜複合材料ならびに当該薄膜複合材料を用いた多層配線板および電子部品
JP2001217145A (ja) 薄膜積層コンデンサおよび基板

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20161226

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20171227

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20190107

Year of fee payment: 6