TW201521063A - 嵌入用積層陶瓷電容器及嵌入用積層陶瓷電容器之製造方法 - Google Patents

嵌入用積層陶瓷電容器及嵌入用積層陶瓷電容器之製造方法 Download PDF

Info

Publication number
TW201521063A
TW201521063A TW103131931A TW103131931A TW201521063A TW 201521063 A TW201521063 A TW 201521063A TW 103131931 A TW103131931 A TW 103131931A TW 103131931 A TW103131931 A TW 103131931A TW 201521063 A TW201521063 A TW 201521063A
Authority
TW
Taiwan
Prior art keywords
electrode
layer
ceramic capacitor
multilayer ceramic
terminal
Prior art date
Application number
TW103131931A
Other languages
English (en)
Inventor
Yu-Seon Shin
Original Assignee
Yu-Seon Shin
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yu-Seon Shin filed Critical Yu-Seon Shin
Publication of TW201521063A publication Critical patent/TW201521063A/zh

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/30Stacked capacitors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/005Electrodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/005Electrodes
    • H01G4/008Selection of materials
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/005Electrodes
    • H01G4/012Form of non-self-supporting electrodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/018Dielectrics
    • H01G4/06Solid dielectrics
    • H01G4/08Inorganic dielectrics
    • H01G4/12Ceramic dielectrics
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/228Terminals
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/38Multiple capacitors, i.e. structural combinations of fixed capacitors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Materials Engineering (AREA)
  • Ceramic Capacitors (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)

Abstract

本發明之課題是用於提供一種積層陶瓷電容器。解決手段為根據本發明之一個實施形態所提供的積層陶瓷電容器,該積層陶瓷電容器包含基板、複數個第1電極層及複數個第2電極層、形成在複數個第1電極層與複數個第2電極層的各自之間的複數個介電體層、將複數個第1電極層相互連結之第1端子電極,以及將複數個第2電極層相互連結之第2端子電極。複數個第1電極層、複數個第2電極層、複數個介電體層、第1端子電極,以及第2端子電極全部都位於基板上,並可透過第1端子電極及第2端子電極之各自的上方表面及側面而與外部電連通。

Description

嵌入用積層陶瓷電容器及嵌入用積層陶瓷電容器之製造方法 發明領域
本發明是有關於一種嵌入用積層陶瓷電容器及嵌入用積層陶瓷電容器之製造方法。
發明背景
近年來,隨著行動電話以及衛星廣播等電子及通訊領域的急速發展,用戶端對於電子及通訊機器之高容量、小型化的要求也逐漸提高。為了滿足這樣的用戶端的要求,電子及通訊機器生產業者持續致力於對電子及通訊裝備中所使用的電子零件進行微細化、高密度化以及積層化。最近,為了進一步提高封裝密度,將小型被動元件嵌入到基板內之嵌入技術越來越受到重視,且已有對應於此的嵌入用被動元件上市。
作為代表性之積層零件已有積層陶瓷電容器((MLCC:multi-layer ceramic capacitor)被開發使用,並有 將積層陶瓷電容器活用在DC訊號斷路、旁路((bypassing)及頻率共振等功能上,而讓其使用量擴大的趨勢。
依循以往的技術之嵌入用積層陶瓷電容器,是透過將現有之積層陶瓷電容器薄化成可適當地嵌入PCB內部層之厚度的作法,而獲得具體實現。
以往的形成方法是,首先準備作為陶瓷原料之介電體粉末,在所準備的介電體粉末中添加以黏合劑和可塑劑、分散劑為主之其他添加劑與有機溶劑,並將其研磨(milling)以製作陶瓷砂漿(slurry)。
並且,以刮刀(doctor blade)與塗布工法進行刮刀成形(tape casting),以在有機材料薄膜上形成數μm到數百μm厚度的陶瓷生片(green sheet)。
接著,在陶瓷生片上印刷(printing)內部電極,將去除掉有機薄膜之已印刷好的生片在覆蓋用途的厚生片上積層(stacking)多數層,之後,於再次將覆蓋用途的厚生片積層於最上層後,以預定之壓力進行冷均壓(cold isostatic pressing)以完成積層板,並可將冷均壓過之積層板切斷(cutting))而形成晶片。
接著,將上述晶片在預定的溫度以及預定的大氣中進行燒結(sintering),而使有機黏合劑成分熱分解(burn-out)後,透過終止(termination)形成外部電極,又再次將其燒結後,進行鍍敷(plating)以形成積層陶瓷電容器。
透過上述之形成方法,可以製造出使內部電極形以相互交錯的方式形成,並將陶瓷生片積層多數層而以包 圍內部電極的方式形成陶瓷體而成的晶片。
如此,要利用依循以往的技術之積層陶瓷電容器形成方法,就必須將粉末混合技術、粉末製造技術、砂漿(slurry)及糊料(paste)分散技術、印刷技術、積層技術等多個技術先發展到較高水準。其中,較為困難之製程技術之一為積層技術,這是因為將介電體之厚度變薄至數μm左右會使生片的強度變低因而容易發生破損之故。又,為了能處理印刷好的生片要將製造設備的要求規格變高,使製程變複雜因而變成製造成本上升,並使成品率降低的原因。
這種現有的嵌入用積層陶瓷電容器,不只製作非常困難,且厚度薄而機械性強度低,所以有非常難以操作處理之缺點,且要滿足要求更薄的厚度之客戶需求被認為是幾乎不可能的。因此,目前的情況是,可脫離現有的積層陶瓷電容器的形態之新形態的嵌入用積層陶瓷電容器的開發仍然被現有的積層陶瓷電容器的製造公司視為重心而被持續改進。
又,為了形成積層陶瓷電容器所使用之陶瓷生片雖然是將內部電極圖樣(pattern)印刷在表面,但是因內部電極的厚度會在印刷有內部電極圖樣的部分與未印刷的部分之間產生高低差,因而在將印刷有內部電極圖樣之陶瓷生片積層多數層並進行冷均壓時,會產生因為形成有內部電極的部分與未形成的部分之厚度差而發生殘留應力,或者因為積層時陶瓷層之部分可塑性行為的局部差異而發生龜裂等問題。這樣的問題點會隨著生片的積層數量越增加, 或電容器越是高容量,而發生地越嚴重。
發明概要
本發明是為了解決如上所述之現有技術所形成之嵌入用積層陶瓷電容器的諸多問題點而想出的,其目的在於提供,第1,提出了藉由專門設計之新積層製程技術,與應用切合於此之同樣也是專門設計的材料技術,將各電極層及介電體層的厚度明顯降低到0.1μm左右的積層陶瓷體製造技術,第2,透過將藉此而使整體厚度降低到10μm以下的電容器形成在具有充分的耐熱及機械性質之基板上,也可將總厚度做成70μm以下之嵌入用積層陶瓷電容器及其製造方法。
又,本發明以提供,製程簡單且容易,可縮短製程時間且提高成品率,並使生產性提升的積層陶瓷電容器及積層陶瓷電容器之製造方法,作為其目的。
又,本發明以提供,因其有效層(active layer)的總厚度變得非常薄,所以可以使在高頻範圍中發生於電容器內之寄生電感(parasitic inductance)降低的積層陶瓷電容器及積層陶瓷電容器之製造方法,作為其目的。
又,本發明以提供,藉由將端子電極形成於電容器之上方表面,而可以將封裝面積做成最小化的積層陶瓷電容器及積層陶瓷電容器之製造方法,作為其目的。
為了達成上述之目的,根據本發明的一個實施形態,可提供一種積層陶瓷電容器,該積層陶瓷電容器包含,基板、複數個第1電極層及複數個第2電極層、形成在複數個第1電極層與複數個第2電極層的各自之間的複數個介電體層、將複數個第1電極層相互連結之第1端子電極,以及將複數個第2電極層相互連結之第2端子電極。且複數個第1電極層、複數個第2電極層、複數個介電體層、第1端子電極以及第2端子電極全部都位於基板上,並透過第1端子電極及第2端子電極的各自的上方表面及側面與外部電連通。
又,根據本發明的一個實施形態,可提供一種積層陶瓷電容器陣列,該積層陶瓷電容器陣列包含,基板,以及形成於基板上之複數個電容器。各電容器均包含複數個第1電極層及複數個第2電極層、形成在複數個第1電極層與複數個第2電極層的各自之間的複數個介電體層、將複數個第1電極層相互連結之第1端子電極,以及將複數個第2電極層相互連結之第2端子電極,並透過第1端子電極及第2端子電極之各自的上方表面及側面與外部電連通。
又,根據本發明的一個實施形態,可提供一種積層陶瓷電容器之製造方法,該積層陶瓷電容器之製造方法包含,(a)在基板上之預定區域形成第1電極層及第1端子電極之一部分的步驟;(b)在第1電極層的上方表面及側面形成介電體層之步驟;(c)在介電體層之上方表面的一部分形成第2電極層,並在形成於第1電極層的側面之介電體層的側 面當中的一部分形成第2端子電極之一部分的步驟;(d)在第2電極層的上方表面及側面形成介電體層之步驟;(e)在(d)步驟之介電體層的上方表面的一部分形成第1電極層,並在形成於第2電極層的側面之介電體層的側面當中的一部分形成第1端子電極之一部分的步驟、(f)直到使複數個第1電極層、複數個介電體層,以及複數個第2電極層達到各自之預定層數,且在使介電體層成為最上層之前,重覆進行(a)到(d)步驟之步驟;以及(g)完成第1端子電極或第2端子電極之形成的步驟。且以第1端子電極將複數個第1電極層互相連結,以第2端子電極將複數個第2電極層互相連結,並透過第1端子電極及第2端子電極之各自的上方表面及側面與外部電連通。
根據本發明所提供的嵌入用積層陶瓷電容器及積層陶瓷電容器之製造方法,可將具有多數個陶瓷層的陶瓷體形成為70μm以下之厚度。
又,根據本發明所提供的積層陶瓷電容器及積層陶瓷電容器之製造方法,可以降低電致失真現象。
又,根據本發明所提供的積層陶瓷電容器及積層陶瓷電容器之製造方法,步驟簡單且容易,可縮短製程時間且提高成品率,並可以提升生產性。
又,根據本發明所提供的積層陶瓷電容器及積層陶瓷電容器之製造方法,可將在高頻範圍中發生於電容器內之寄生電感變小。
又,根據本發明所提供的積層陶瓷電容器及積層陶瓷電容器之製造方法,可以將封裝面積形成最小化。
10‧‧‧電容器
100、100’‧‧‧基板
110‧‧‧虛設物層
120、120a‧‧‧第1電極層
1201‧‧‧第1端子電極
130、130a、130b、1301、1302、1303‧‧‧介電體層
140、140a‧‧‧第2電極層
1401‧‧‧第2端子電極
150‧‧‧保護層
160、160’、160”‧‧‧鍍敷層
20‧‧‧晶片
20’‧‧‧球電極
200‧‧‧電容器陣列
d1、d2、d3‧‧‧寬度(間隔)
圖1到圖9是表示本發明的一個實施形態之形成積層陶瓷電容器的方法之圖。
圖10是表示本發明之其他實施形態的電容器陣列之圖。
圖11是表示本發明之其他實施形態的使用電容器及電容器陣列的情形之圖。
圖12是將透過本發明的一個實施形態之形成積層陶瓷電容器的方法所形成之介電體層及電極層的剖面照片,和透過以往的形成方法所形成之介電體層及電極層的剖面照片進行比較之圖。
用以實施發明之形態
針對後述之本發明的詳細說明,需參照以可以實施本發明之特定的實施形態為例示而圖示之附圖。並將這些實施形態充分且詳細地說明以使本領域業者可據以實施本發明。必須理解的是,本發明的各種實施形態雖然互相不同,但並無相互排斥而不能共存之情形。例如,此處所記載之特定形狀、構造以及特性,在涉及其中一個實施形態而不脫離本發明之精神及範圍的同時也能以其他的實施形態具體實現。又,必須理解的是,所揭示之各個實施形態內的個別構成要素之位置或配置,只要不脫離本發明之 精神及範圍都是可以作變更的。因此,不應將後述之詳細說明理解為形成限定之意思,且只要能夠適當地說明本發明之範圍即可,且僅能藉由與該請求項主張之內容均等的所有範圍一起附加的請求項進行限定。在圖式中,是以類似的參照符號出現在各種側面上,以指示相同或類似的功能。
圖1到圖9是顯示本發明的一個實施形態的形成積層陶瓷電容器的方法之圖。
參照圖1,為了保證電容器之充分的機械強度,可以使用基板100。在目前的電子及通訊機器等上所使用的嵌入用電容器及電容器陣列會要求,不但必須將尺寸做成小型,還必須將厚度變得非常薄(目前約150μm),且可以預見所要求的厚度在未來還會進一步變薄。當以現有的方式來製造滿足這種厚度之積層陶瓷電容器時,會使電容器之機械強度變低,而有導致電容器的操作處理變得不方便,且電容器之成品率變低的問題點。因此,根據本發明的一個實施形態,為了提高電容器之機械強度,可使用基板100。作為基板100的材料,可以適用的有氧化鋁、藍寶石單結晶、結晶質矽氧化物(SiO2)、矽晶圓等多種材質。因為是在基板100上積層電極層及介電體層而形成電容器,所以可以將電容器之機械強度提升。當準備好基板100後,為了要提高基板100與積層於基板100上之電極層及介電體層之間的黏著強度,可以在基板100上形成黏著用虛設物(dummy)層110。虛設物層110之材料,只要是可以提高基板100與電極層及 介電體層之間的黏著強度,並且還可和介電體及電極層以相同的溫度進行燒結的材料即可,並無特別限制。作為虛設物層110之例,可以使用包含玻璃陶瓷(glass ceramic)、低熔點材料的介電體材料等。
參照圖2,可以在虛設物層110上形成第1電極層120。形成第1電極層120的方法,只要是能形成薄層者,則任何方法皆可適用。可以列舉出例如,網板印刷、平板印刷、塗布後的曝光製程等。
用於形成第1電極層120所使用之金屬糊料,可以在以Ag、Ag-Pd、Cu或Ni材質等作為主材料之金屬粉末中添加有機黏合劑、可塑劑以及分散劑之類的其他添加劑、溶劑等有機物而形成,在應用曝光製程的情況中,則可以在上述粉末中添加預定量之可在照射紫外線、加熱等特定的條件下硬化之單體、寡聚物等、黏合劑、聚合起始劑、分散劑、可塑劑,以及溶劑而形成。又,必要時可添加陶瓷共材。
參照圖3,可在第1電極層120的上方之一側與其外圍形成介電體層130。可以將介電體層130、1301形成為在第1電極層120的外圍比形成第1電極層120的部分僅超出預定的間隔(d1)。因此,可以同時形成位於第1電極層120的上方之介電體層130,與位於第1電極層120的側面,且具有預定寬度(d1)的介電體層1301。形成介電體層的方法與電極層形成方法的情形一樣,只要能夠形成薄層,則任何方法均可,並可適用網版印刷、平版印刷、塗布後的曝光製 程等,且可以與上述金屬電極用材料相同地,以將介電體粉末、黏合劑、可塑劑等為主的其他添加劑作為適當的溶劑進行濕式混合而使陶瓷粉末均勻地分散於有機物內的方式,來製造介電體砂漿或糊料。在應用在曝光製程的情況中,則可以在上述粉末中添加預定量之可在照射紫外線、加熱等特定的條件下硬化的單體、寡聚物等、黏合劑、聚合起始劑、分散劑、可塑劑,以及溶劑來形成。陶瓷砂漿除了球磨機(ball mill)外,還可藉由行星式軋機(planetary mill),或珠磨機(beads mill)等之濕式混合法來製造。
單體可使用選自於丙烯酸酯(acrylate)群組、苯乙烯(styrene)群組、乙烯基吡啶(vinyl pyridine)群組等之至少1種單官能或多官能的單體。可以列舉出例如,乙二醇二丙烯酸酯(ethyleneglycol diacrylate)、乙二醇二甲基丙烯酸酯(ethyleneglycol dimethacrylate)、二乙二醇二丙烯酸酯(diethyleneglycol diacrylate)、甲烯乙二醇雙丙烯酸酯(methyleneglycol bisacrylate)、二丙烯酸丙二酯(propylene diacrylate)、三羥甲基丙烷三丙烯酸酯(trimethylolpropane triacrylate)、三羥甲基丙烷三甲基丙烯酸酯(trimethylolpropane trimethacrylate)、季戊四醇四丙烯酸酯(penthaerythtrtol tetraacrylate)、季戊四醇三甲基丙烯酸酯(penthaerythtrtol trimethacrylate)、二季戊四醇六丙烯酸酯(dipenthaerythtrtol hexaacrylate)、二季戊四醇六甲基丙烯酸酯(dipenthaerythtrtol hexamethacrylate)、1,2,4-丁三醇三丙烯酸酯(1,2,4-butannetriol triacrylate)、1,4-苯二酚二丙烯酸 酯(1,4-benzenediol diacrylate)、三伸丙二醇二丙烯酸酯(tripropylene glycol diacrylate)等,其他還能使用選自於其他非常多種的單體群組者之中的至少1種。
又,寡聚物可以代表性地列舉出,氨基甲酸酯丙烯酸酯(uretane acrylate)、環氧丙烯酸酯(epoxy acrylate)、聚酯丙烯酸酯(polyester acrylate)、聚乙二醇雙丙烯酸酯(polyethylene glycol bisacrylate)、聚丙二醇雙甲基丙烯酸酯(polyproylene glycol bismethacrylate)、螺環烷丙烯酸酯(spirane acrylate)等,除此以外,還可使用選自於非常多種之寡聚物群組者之中的至少1種。
聚合起始劑可以使用能在UV或熱能中引發自由基聚合反應的聚合起始劑。可以使用選自於例如,2,2-二甲氧基-2-苯基苯乙酮(2,2-dimethoxy-2-phenyl acetophenone)、1-羥基環己烷基苯基酮(1-hydroxycyclohexyl-phenylketone)、對苯基二苯甲酮(para-phenylbenzo phenone)、苄基二甲基縮酮(benzyldimethylketal)、2,4-二甲基硫雜蒽酮(2,4-dimethylthioxanthone)、2,4-二乙基硫雜蒽酮(2,4-diethylthioxanyhone)、安息香乙醚(benzoin ethyl ether)、安息香異丁醚(benzoin isobutyl ether)、4,4-二乙基氨基二苯甲酮(4,4-diethylaminobenzophenone)、對二甲氨基苯甲酸乙酯(para-dimethylamino benzoic acid ethylester)等的之中的至少1種。
陶瓷砂漿中,可依黏度調整、分散效果等之要求事項而添加特定量的高分子黏合劑。又,陶瓷砂漿可在數 十cps左右的低黏度下依製程要求條件而調節成從數十cps到數十萬cps的高黏度之各種黏度。例如,可將陶瓷糊料以及砂漿形成為1cps到900,000cps的各種黏度。
為了形成介電體層130,只要是能形成薄層的任何方法皆可使用。並可以適用例如,網版印刷或平版印刷、塗布後的曝光製程等方法。
參照圖4,可在介電體層130之一側面的上方與其外圍形成第2電極層140。可以將第2電極層140從僅自介電體層130偏移預定間隔(d1)的位置上形成,並在超出介電體層130之外圍也僅形成預定間隔(d2)。因此,可在介電體層130及第1電極層120的旁邊同時形成具有預定寬度(d2)之第2端子電極1401的一部分。形成第2電極層140的方法和形成前述之第1電極層120的方法相同。用於形成第2電極層140而使用之金屬糊料也和第1電極層120的情形相同。
參照圖5,在第2電極層140之上還形成介電體層130a。形成於第2電極層140上的介電體層130a,是用與形成於第1電極層140之上的介電體層相同的位置和尺寸而被形成。因此,可在第2電極層140的旁邊同時形成具有預定寬度(d1)的介電體層1302。
參照圖6,在介電體層130a之上還形成有第1電極層120a。形成於介電體層130之上的第1電極層120a,是從介電體層130a的位置形成到僅超出第2電極層的相反側預定間隔(d3)。因此,可在介電體層130、130a的旁邊,同時形成具有預定寬度(d3)之第1端子電極1201的一部分。
參照圖7,在第1電極層120a之上還可形成介電體層130b。並可用和介電體層130及介電體層130a相同的位置以及尺寸,並透過相同的方法形成介電體層130b。因此,可在第1電極層120a的旁邊形成具有預定寬度(d1)的介電體層1303。
參照圖8,在介電體層130b之上還形成有第2電極層140a。形成於介電體層130b之上的第2電極層140a,是以比形成介電體層130b的部分僅超出預定間隔(d2)的方式被形成,以在介電體層130a、第1電極層120a,以及介電體層130b的旁邊,形成具有預定寬度(d2)之第2端子電極1401的一部分。
反覆進行這樣的形成步驟到僅形成預定的層數,如圖9所示,可以完成形成有複數個第1電極層120、120a以及複數個第2電極層140、140a與複數個介電體層130、130a、130b之電容器層的成形。
又,參照圖9,可在已成形之電容器的兩側面上形成與第1電極層120、120a連結之第1端子電極1201,以及與第2電極層140、140a連結之第2端子電極1401。當形成第1端子電極1201以及第2端子電極1401後,可以對包含複數個第1及第2電極層120、120a、140、140a、兩側之端子電極1201、1401以及介電體層130、130a、130b的電容器整體進行燒結。
又,位於最上方之具有充分的厚度的保護層150,可以透過印刷等方法來形成。保護層150也可藉燒結溫度而 與電容器層同時進行燒結。保護層150之材料可以使用在使用環境下可以保護電容器層之可靠度的各種材料。例如,也可使用低熔點玻璃質材料及與介電體層相同成分的材料。
又,參照圖9,在形成保護層150之後,或在形成保護層150之前,可透過鍍敷方式形成連結於第1端子電極1201及第2端子電極1401之鍍敷層160、160’、160”,並形成到形成有保護層150的高度或其以上。
根據本發明的一個實施形態,因為是藉由在基板100上依序堆疊(in-situ)電極層及介電體層的方法進行積層,所以可以穩定地完成積層製程。又,因為可以自由地調節第1電極層120超出介電體層130的間隔(d3)以及第2電極層140超出介電體層130的間隔(d2),故第1端子電極1201及第2端子電極1401的寬度的可變性較大。又,由於可透過第1端子電極1201及第2端子電極1401的上方表面與外部形成電連結,故可以將封裝面積形成最小化。然而,並不受限於此,也可以透過第1端子電極1201及第2端子電極1401的側面與外部形成電連結。因此,根據本發明的一個實施形態,即使將積層陶瓷電容器10的厚度做成150μm,還是可以充分提高積層陶瓷電容器10的機械性強度。
圖10為表示本發明之其他實施形態的電容器陣列(array)之圖。
參照圖10,在基板100’上並非僅形成1個電容器,而是可以形成多數個電容器10以形成電容器陣列200。電容 器陣列200的形成方法,可以按照前述之形成方法進行,然而,也可以在大面積的基板100’上同時形成多數個電容器10而形成電容器陣列200。
圖11為表示本發明之其他實施形態的使用電容器陣列的情形之圖。
參照圖11,形成於基板100’之上的多數個電容器10,可以和形成於晶片(chip)20下方的球電極(ball electrode)20’直接接觸。現有的方式由於是在晶片20的週邊配置電容器,並可在平面上藉由打線(wire bonding)等而在形成於晶片20的電極與電容器之間進行連結,所以晶片20週邊的相當部分的面積會被分配成用於裝設電容器。因此,必須將安裝有晶片20與電容器的基板的許多面積用於安裝晶片20與電容器。反之,根據本發明,由於使電容器陣列位於晶片20的下方而將晶片20與電容器10上下連結,所以安裝晶片20與電容器10時,只有安裝晶片20的面積是必要的。
又,根據本發明之實施形態,由於各單元製程非常簡單,且製程時間短,所以有可以提高成品率,並使生產性提升的特徵。
又,因為本發明之積層陶瓷電容器內的電極層及介電體層非常薄,所以具有可將在高頻範圍中發生於電容器內之寄生電感(parasitic inductance)明顯降低的特徵。
本發明所提出之電容器的構造,和現有之薄膜製程的積體被動元件(IPD:integrated passive device)的可明顯 區別之點為,本發明之積層製程是依循從陶瓷及金屬粉末開始之現有的厚膜製程之點、藉由改善厚膜製程之技術方法而將與薄膜製程相同的厚度具體實現之點,以及可以藉由同時燒結積層成形之陶瓷與金屬電極層而完成。因此,本發明可以做到,透過生產性與價格競爭力優異之厚膜製程,將之前只能透過薄膜製程方能達成之電容器的高性能、高精密度、高功能性具體實現。
圖12是將透過本發明的一個實施形態之形成積層陶瓷電容器的方法所形成之介電體層及電極層的剖面照片,和透過以往的形成方法所形成之介電體層及電極層的剖面照片進行比較之圖。根據圖12可知,藉本發明具體實施時,與以往的相比,介電體層及電極層的厚度為0.2μm,內外均明顯變薄,厚度均勻,特別是沒有電極層的斷片且連續性非常優良。
本發明之實施形態的積層陶瓷電容器及積層陶瓷電容器的形成方法並不受限於上述實施形態,且可以在不脫離本發明之基本原理的範圍下被設計成多種,以進行應用之作法,對本發明所屬技術領域中具有通常知識者來說,是很明顯的事實。
例如,上述陶瓷砂漿之黏度、塗布厚度,以及陶瓷體之厚度等,可藉由各種設計例而進行應用及適用。
又,以上雖然僅就電容器之形成進行說明,但是不僅僅是電容器,電感器(inductor)也可以用上述方法形成。然而,所積層之層的形狀有時會有與電容器不同的情形。 又,也可以將電容器與電感器同時形成在1個基板上。
10‧‧‧電容器
100‧‧‧基板
110‧‧‧虛設物層
120、120a‧‧‧第1電極層
1201‧‧‧第1端子電極
130、130a、130b‧‧‧介電體層
140、140a‧‧‧第2電極層
1401‧‧‧第2端子電極
150‧‧‧保護層
160、160’、160”‧‧‧鍍敷層

Claims (20)

  1. 一種積層陶瓷電容器,特徵在於,該積層陶瓷電容器包含:基板;複數個第1電極層及複數個第2電極層;形成在複數個第1電極層與複數個第2電極層的各自之間的複數個介電體層;將複數個第1電極層相互連結之第1端子電極;以及將複數個第2電極層相互連結之第2端子電極;且複數個第1電極層、複數個第2電極層、複數個介電體層、第1端子電極,以及第2端子電極全部都位於基板上,並透過第1端子電極及第2端子電極之各自的上方表面及側面與外部電連通。
  2. 如請求項1所述的積層陶瓷電容器,其中,基板是以氧化鋁、藍寶石單結晶、結晶質SiO2、矽中的1種形成。
  3. 如請求項1所述的積層陶瓷電容器,其中,第1及第2電極層與第1及第2端子電極還包含可與介電體層同時燒結之金屬。
  4. 如請求項3所述的積層陶瓷電容器,其中,第1及第2電極層與第1及第2端子電極包含Ag、Ag-Pd、Cu、Ni中之1種。
  5. 如請求項1所述的積層陶瓷電容器,其中,在第1端子電 極及第2端子電極的上方表面及側面形成有鍍敷層。
  6. 如請求項1所述的積層陶瓷電容器,還包含用於提升基板的黏著力之虛設物(dummy)層。
  7. 一種積層陶瓷電容器陣列,特徵在於,該積層陶瓷電容器陣列包含:基板;以及形成於基板上之複數個電容器;且各個電容器包含,複數個第1電極層及複數個第2電極層;形成在複數個第1電極層與複數個第2電極層的各自之間的複數個介電體層;將複數個第1電極層相互連結之第1端子電極;以及將複數個第2電極層相互連結之第2端子電極;並透過第1端子電極及第2端子電極之各自的上方表面及側面與外部電連通。
  8. 如請求項7所述的積層陶瓷電容器陣列,其中,基板是以氧化鋁、藍寶石單結晶、結晶質SiO2、矽中的1種形成。
  9. 如請求項7所述的積層陶瓷電容器陣列,其中,第1及第2電極層與第1及第2端子電極包含可與介電體層同時燒結之金屬。
  10. 如請求項9所述的積層陶瓷電容器陣列,其中,第1及第2電極層與第1及第2端子電極包含Ag、Ag-Pd、Cu、Ni中之1種。
  11. 如請求項7所述的積層陶瓷電容器陣列,其中,第1端子電極及第2端子電極之上方表面及側面形成有鍍敷層。
  12. 如請求項7所述的積層陶瓷電容器陣列,還包含用於提升基板的黏著力之虛設物(dummy)層。
  13. 一種積層陶瓷電容器之製造方法,特徵在於,該積層陶瓷電容器之製造方法包含:(a)在基板上之預定區域形成第1電極層及第1端子電極之一部分的步驟;(b)在第1電極層的上方表面及側面形成介電體層之步驟;(c)在介電體層之上方表面的一部分形成第2電極層,並在形成於第1電極層的側面之介電體層的側面當中的一部分形成第2端子電極之一部分的步驟;(d)在第2電極層的上方表面及側面形成介電體層之步驟;(e)在(d)步驟之介電體層的上方表面的一部分形成第1電極層,並在形成於第2電極層的側面之介電體層的側面當中的一部分形成第1端子電極之一部分的步驟;(f)直到使複數個第1電極層、複數個介電體層,以及複數個第2電極層達到各自之預定層數,且使介電體層成為最上層之前,重覆進行(a)到(d)步驟之步驟;以及(g)完成第1端子電極或第2端子電極之形成的步驟, 且以第1端子電極將複數個第1電極層互相連結,以第2端子電極將複數個第2電極層互相連結,並透過第1端子電極及第2端子電極之各自的上方表面及側面與外部電連通。
  14. 如請求項13所述的積層陶瓷電容器之製造方法,其中,基板是以氧化鋁基板、藍寶石單結晶基板、結晶質SiO2基板、矽基板當中的1種形成。
  15. 如請求項13所述的積層陶瓷電容器之製造方法,其中,第1及第2電極層與第1及第2端子電極包含可與介電體層同時燒結的金屬。
  16. 如請求項15所述的積層陶瓷電容器之製造方法,其中,第1及第2電極層與第1及第2端子電極包含Ag、Ag-Pd、Cu、Ni中之1種。
  17. 如請求項13所述的積層陶瓷電容器之製造方法,還包含在第1端子電極及第2端子電極的上方表面及側面上形成鍍敷層之步驟。
  18. 如請求項13所述的積層陶瓷電容器之製造方法,其中,第1及第2電極層、第1及第2端子電極以及介電體層,是使用選自於旋轉塗布法、網版印刷法、平版印刷法中的任1種方法來形成。
  19. 如請求項13所述的積層陶瓷電容器之製造方法,還包含在介電體層中,於露出的部分上形成保護層之步驟。
  20. 如請求項13所述的積層陶瓷電容器之製造方法,還包含在(a)步驟之前,於基板上形成黏著用虛設物層之步驟。
TW103131931A 2013-09-17 2014-09-16 嵌入用積層陶瓷電容器及嵌入用積層陶瓷電容器之製造方法 TW201521063A (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020130111720A KR101537717B1 (ko) 2013-09-17 2013-09-17 임베디드용 적층 세라믹 캐패시터 및 임베디드용 적층 세라믹 캐패시터의 제조 방법

Publications (1)

Publication Number Publication Date
TW201521063A true TW201521063A (zh) 2015-06-01

Family

ID=52689061

Family Applications (1)

Application Number Title Priority Date Filing Date
TW103131931A TW201521063A (zh) 2013-09-17 2014-09-16 嵌入用積層陶瓷電容器及嵌入用積層陶瓷電容器之製造方法

Country Status (6)

Country Link
US (1) US20160254095A1 (zh)
JP (1) JP2016534579A (zh)
KR (1) KR101537717B1 (zh)
CN (1) CN105556624A (zh)
TW (1) TW201521063A (zh)
WO (1) WO2015041447A1 (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6825413B2 (ja) * 2017-02-21 2021-02-03 Tdk株式会社 積層型電子部品の製造方法
US11276531B2 (en) 2017-05-31 2022-03-15 Tdk Corporation Thin-film capacitor and method for manufacturing thin-film capacitor
US10910163B2 (en) * 2018-06-29 2021-02-02 Samsung Electro-Mechanics Co., Ltd. Multilayer electronic component and board having the same mounted thereon
CN114628135B (zh) * 2022-03-14 2024-04-12 天津大学 一种电子元器件的制造方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01120052A (ja) * 1987-11-02 1989-05-12 A T R Koudenpa Tsushin Kenkyusho:Kk 集積回路用キャパシタンス
DE69401826T2 (de) * 1993-03-25 1997-06-12 Matsushita Electric Ind Co Ltd Dünnschichtkondensator und Verfahren zu seiner Herstellung
JPH07335489A (ja) * 1994-06-08 1995-12-22 Mitsubishi Materials Corp 厚膜コンデンサ
JPH0969589A (ja) * 1995-09-01 1997-03-11 Mitsubishi Materials Corp 薄膜コンデンサ内蔵型モジュール
US5745335A (en) * 1996-06-27 1998-04-28 Gennum Corporation Multi-layer film capacitor structures and method
JP2002299158A (ja) * 2001-03-30 2002-10-11 Kyocera Corp 薄膜電子部品
US6716692B1 (en) * 2003-05-20 2004-04-06 Via Technologies, Inc. Fabrication process and structure of laminated capacitor
JP2005045112A (ja) * 2003-07-24 2005-02-17 Matsushita Electric Ind Co Ltd 部品内蔵フレキシブル回路基板およびその製造方法
KR100817174B1 (ko) * 2005-06-21 2008-03-27 세향산업 주식회사 다층박막 캐패시터와 그 제조방법 및 장치
JP4400583B2 (ja) * 2006-03-01 2010-01-20 Tdk株式会社 積層コンデンサ及びその製造方法
JP2007280998A (ja) * 2006-04-03 2007-10-25 Matsushita Electric Ind Co Ltd 薄膜コンデンサ
KR101133327B1 (ko) * 2010-04-09 2012-04-05 삼성전기주식회사 적층 세라믹 커패시터의 제조방법
KR101197787B1 (ko) * 2010-10-29 2012-11-05 삼성전기주식회사 적층형 세라믹 캐패시터 및 이의 제조방법
WO2012111592A1 (ja) * 2011-02-14 2012-08-23 株式会社村田製作所 積層セラミックコンデンサ及び積層セラミックコンデンサの製造方法
JP5232963B1 (ja) * 2011-11-18 2013-07-10 独立行政法人科学技術振興機構 積層キャパシター及び積層キャパシターの製造方法

Also Published As

Publication number Publication date
KR20150031913A (ko) 2015-03-25
CN105556624A (zh) 2016-05-04
WO2015041447A1 (ko) 2015-03-26
KR101537717B1 (ko) 2015-07-20
JP2016534579A (ja) 2016-11-04
US20160254095A1 (en) 2016-09-01

Similar Documents

Publication Publication Date Title
TWI566653B (zh) 無基板電子元件及其製造方法
KR102004773B1 (ko) 적층 세라믹 전자부품 및 적층 세라믹 전자부품의 실장 기판
KR101141434B1 (ko) 적층 세라믹 콘덴서 및 그 제조방법
US11264173B2 (en) Multilayer capacitor
KR101496814B1 (ko) 적층 세라믹 커패시터, 그 제조방법 및 적층 세라믹 커패시터의 실장 기판
US8867188B2 (en) Multilayer ceramic electronic component and fabricating method thereof
JP2015146454A (ja) 積層セラミックキャパシタ及びその製造方法
KR20110067509A (ko) 외부전극용 도전성 페이스트 조성물, 이를 포함하는 적층 세라믹 커패시터 및 그 제조방법
US20140177127A1 (en) Multilayer ceramic electronic component and manufacturing method thereof
TW201521063A (zh) 嵌入用積層陶瓷電容器及嵌入用積層陶瓷電容器之製造方法
JP2014187216A (ja) 積層セラミックコンデンサの製造方法
KR20150041490A (ko) 기판 내장용 적층 세라믹 전자부품 및 적층 세라믹 전자부품 내장형 인쇄회로기판
CN103177872B (zh) 多层陶瓷电子元件及其制造方法
US20130314842A1 (en) Thin film condenser for high-density packaging, method for manufacturing the same, and high-density package substrate including the same
KR101434103B1 (ko) 적층 세라믹 전자부품 및 적층 세라믹 전자부품의 실장 기판
KR101973438B1 (ko) 커패시터 부품
US20070259122A1 (en) Method for forming multi-layered ceramic chip and multi-layered ceramic capacitor
JP2009111394A (ja) 多層セラミック基板の製造方法
JPWO2012014692A1 (ja) セラミック多層基板およびその製造方法
KR20150032245A (ko) 임베디드용 적층 세라믹 캐패시터 및 임베디드용 적층 세라믹 캐패시터의 제조 방법
KR101108823B1 (ko) 세라믹 기판 제조 방법
JP2003078061A (ja) コンデンサ内蔵配線基板
TW200911072A (en) Multi-layer ceramic substrate with embedded cavity and manufacturing method thereof
KR101933403B1 (ko) 적층 세라믹 전자부품 및 이의 제조방법
KR100780220B1 (ko) 무수축 세라믹 기판의 제조방법