KR100817174B1 - 다층박막 캐패시터와 그 제조방법 및 장치 - Google Patents

다층박막 캐패시터와 그 제조방법 및 장치 Download PDF

Info

Publication number
KR100817174B1
KR100817174B1 KR1020060055074A KR20060055074A KR100817174B1 KR 100817174 B1 KR100817174 B1 KR 100817174B1 KR 1020060055074 A KR1020060055074 A KR 1020060055074A KR 20060055074 A KR20060055074 A KR 20060055074A KR 100817174 B1 KR100817174 B1 KR 100817174B1
Authority
KR
South Korea
Prior art keywords
mask
deposition
dielectric layer
shadow mask
thin film
Prior art date
Application number
KR1020060055074A
Other languages
English (en)
Other versions
KR20060133904A (ko
Inventor
하재호
Original Assignee
세향산업 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 세향산업 주식회사 filed Critical 세향산업 주식회사
Priority to KR1020060055074A priority Critical patent/KR100817174B1/ko
Priority to CN2006800224701A priority patent/CN101203924B/zh
Priority to JP2008518029A priority patent/JP5148488B2/ja
Priority to US11/914,498 priority patent/US7975371B2/en
Priority to EP06768973A priority patent/EP1913608A4/en
Priority to PCT/KR2006/002388 priority patent/WO2006137689A1/en
Publication of KR20060133904A publication Critical patent/KR20060133904A/ko
Application granted granted Critical
Publication of KR100817174B1 publication Critical patent/KR100817174B1/ko
Priority to US13/079,573 priority patent/US8443498B2/en
Priority to US13/874,373 priority patent/US20130242461A1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G13/00—Apparatus specially adapted for manufacturing capacitors; Processes specially adapted for manufacturing capacitors not provided for in groups H01G4/00 - H01G11/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/005—Electrodes
    • H01G4/008—Selection of materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/005—Electrodes
    • H01G4/012—Form of non-self-supporting electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/085—Vapour deposited
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals
    • H01G4/232—Terminals electrically connecting two or more layers of a stacked or rolled capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/30—Stacked capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/30—Stacked capacitors
    • H01G4/306—Stacked capacitors made by thin film techniques
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/43—Electric condenser making
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/43—Electric condenser making
    • Y10T29/435—Solid dielectric type
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y10T29/49144—Assembling to base an electrical component, e.g., capacitor, etc. by metal fusion
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/53—Means to assemble or disassemble
    • Y10T29/5313—Means to assemble electrical device
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/53—Means to assemble or disassemble
    • Y10T29/5313—Means to assemble electrical device
    • Y10T29/53174—Means to fasten electrical component to wiring board, base, or substrate
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/53—Means to assemble or disassemble
    • Y10T29/5313—Means to assemble electrical device
    • Y10T29/53174—Means to fasten electrical component to wiring board, base, or substrate
    • Y10T29/53178—Chip component

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Ceramic Capacitors (AREA)

Abstract

본 발명은, 복수 개의 슬릿을 갖는 섀도우마스크를 구비한 하나의 마스크셋의 섀도우마스크와 증착소스간의 증착각 설정을 통해 진공증착을 수행하여, 한번 조성된 진공상태에서 하부단자층, 유전층, 내부전극층, 상부단자층으로 구성된 다층박막 캐패시터를 일괄적으로 형성되게 하며, 또한 복수 개의 슬릿을 갖는 섀도우마스크를 각각 구비하며 서로 마주보게 설치된 상부 및 하부마스크셋의 상대적 이동을 통해 슬릿패턴을 조절하여 한번 조성된 진공상태에서 하부단자층, 유전층, 내부전극층, 상부단자층으로 구성된 다층박막 캐패시터를 일괄적으로 형성되게 한다.
다층박막, 캐패시터, 진공증착, 증착각, 슬릿패턴

Description

다층박막 캐패시터와 그 제조방법 및 장치{MULTI LAYER CHIP CAPACITOR AND MANUFACTURING METHOD AND APPARATUS THEREFOR}
도 1은 종래기술의 다층박막 캐패시터 단면구성도,
도 2는 본 발명의 실시 예에 따른 전공정(前工程)과정의 절차도,
도 3은 본 발명의 실시 예에 따른 주공정(主工程)과정의 절차도,
도 4는 본 발명의 실시 예에 따른 후공정(後工程)과정의 절차도,
도 5는 본 발명의 실시 예에 따른 다층 박막 캐패시터 단면 구성도,
도 6은 본 발명의 실시 예에 따른 다층 박막 캐패시터 제조장치 구성도,
도 7은 도 6의 개략 평면도,
도 8은 도 6의 원형궤도(76) 상부에 설치된 무접촉 전원공급장치부(87)의 상세 단면도,
도 9는 본 발명의 제1 실시 예에 따른 카세트(70)의 단면 구성도,
도 10은 본 발명의 제2 실시 예에 따른 카세트(70)의 단면 구성도,
도 11은 카세트내의 카세트 제어기(79)의 회로블록 구성도,
도 12는 본 발명의 제1 실시 예에 따른 하나의 마스크셋 사시도,
도 13은 본 발명의 제2 실시 예에 따른 상부 및 하부 마스크셋 체결 사시도,
도 14는 본 발명의 실시 예에 따른 섀도우마스크의 평면 상태 예시도,
도 15는 도 13의 상하부 마스크셋(132a)(132b)중 하부 마스크셋(132b)의 결속프레임(142)을 A-A'로 절단한 부분 절단면도,
도 16은 본 발명의 제1 실시 예에 따른 섀도우마스크 M의 슬릿 S에 대한 수직단면 구조도,
도 17은 본 발명의 제2 실시 예에 따른 섀도우마스크 M1,M2의 슬릿 S에 대한 수직단면 구조도,
도 18 내지 도 24는 본 발명의 제2 실시 예에 따라 상하부 마스크셋(132a)(132b)의 상대적인 이동에 의해 형성되는 슬릿 패턴의 다양한 일예를 보여주는 확대도면,
도 25는 도 6의 유전체 소스피더(80)의 정단면도,
도 26은 도 25에서 "E"부분을 확대한 분해 사시도,
도 27은 ABO3형의 강유전체를 유전층 증착소스로 사용할 경우 기존과 본 발명의 실시 예에 따른 증착막 형성상태를 비교 설명하는 도면,
도 28은 유전체 멀티증착소스로 구성된 유전층 증착소스의 일 예를 보여주는 사시도,
도 29는 도 6의 도전체 소스피더(82a)(82b)의 정단면도,
도 30은 도 31의 "F"부분을 보여주는 부분 사시도,
도 31은 본 발명의 실시 예에 따른 유전층 형성시 증착소스의 증발범위 및 제어상태를 설명하기 위한 도면,
도 32는 본 발명의 실시 예에 따른 내부전극층 및 단자층 형성시 증착소스의 증발범위 및 제어상태를 설명하기 위한 도면,
도 33은 도전체 해치(86)의 동작 상태를 설명하기 위한 도면,
도 34는 본 발명의 제1 실시 예에 따른 주공정 과정의 증착공정에서의 상세 절차도,
도 35는 본 발명의 제1 실시 예에 따른 주공정 과정의 증착공정에서 다층 박막 캐패시터를 제조하는 과정을 설명하기 위한 도면,
도 36은 본 발명의 제1 실시 예에 따른 도전층과 유전층 증착 확대 상태도,
도 37은 본 발명의 제1 실시 예에서 폭 방향(x축) 증착하는 상태 단면도,
도 38은 본 발명의 제1 실시 예에서 길이방향(y축) 증착하는 상태 단면도,
도 39는 본 발명의 제2 실시 예에 따른 주공정 과정의 증착공정에서의 상세 절차도,
도 40 및 도 41은 본 발명의 제2 실시 예에 따른 주공정 과정의 증착공정에서 다층 박막 캐패시터를 제조하는 과정을 설명하기 위한 도면.
본 발명은 캐패시터 제조장치에 관한 것으로, 특히 진공증착방식으로 다층박 막 캐패시터(multi layer chip capacitor)를 제조하는 방법 및 그 장치에 관한 것이다.
일반적으로 노트북컴퓨터, PDA, LCD, PDP, 휴대폰, MP3 플레이어, 메모리류, 디지털카메라, 캠코더, 멀티미디어 플레이어 등과 같은 휴대형 전자기기는 소형화, 다기능화의 추세에 맞춰 그 회로구성 부품이 점점 소형화되어가고 있는 바, 요즈음에도 이를 위한 연구가 꾸준히 진행되고 있는 실정이다.
그 회로 구성부품중에서 캐패시터는 소형화 및 박막화되기가 쉽지 않았는데 요즈음에 들어와서는 그 요구 정전용량과 내압은 그대로 유지하면서 부피는 대폭 축소시킬 수 있도록 하는 캐패시터인 다층박막 캐패시터가 연구 및 개발되고 있다.
다층박막 캐패시터를 전통적으로 제조하는 주요공정은 하기의 일 예와 같다.
유전층, 내부전극층의 주성분 분말과 바인더의 Wt% 혹은 mol%에 따른 교반공정, 소형화와 고른 분산을 위한 밀링공정, 상기 유전층을 패턴에 따라 스프레이 드라잉 혹은 프린팅 공정, 유전층 형성 후 바인더 드라잉 공정, 상기 도전층을 패턴에 따라 스프레이 드라잉 혹은 프린팅 공정, 내부전극층 형성 후 바인더 드라잉 공정, 소정의 정전용량을 달성하기 위한 상기의 프린팅공정과 드라잉공정의 반복공정, 상기의 정전용량을 달성한 후 탈바인더와 상기 유전층과 도전층 입자의 치밀도를 향상시키기 위한 소결공정, 단자처리를 위한 플레이팅 공정, 측면전극의 형성, 다이싱 공정, 도금액 침지 공정을 통한 단자처리 공정, 후 가공 처리로서의 솔더링 공정, 신뢰성 검사공정을 거쳐 완성된다.
한편 다층박막 캐패시터는 포토리소그래피 방식으로 제조할 수도 있다. 포토 리소그래피 방식의 다층박막 캐패시터의 제조방법은 유전층, 내부전극층의 패턴을 포토래지스터로 형성하는 방법으로서, 캐패시터의 각 층을 형성할 때마다 포토레지스터 도포, 노광, 세정, 에칭, 포토레지스터 제거의 공정을 반복함으로써 다층박막 캐패시터가 완성되게 하는 것이다.
상기와 같은 일예의 종래기술의 방법으로 제조된 다층박막 캐패시터의 단면 구성은 도 1과 같다.
도 1을 참조하면, 종래의 다층박막 캐패시터(1)는, 내부전극층(3)(4)과 유전층(2)이 교대로 형성되게 하고, 그 다음으로는 유전층(2)의 양측에 측면전극(side electrode)(5)(6)이 형성되게 한다. 이때 각 측면전극(5)(6)은 내부전극층(inner electrode layer)(3)(4)과 반드시 전기적으로 연결되게 해주어야한다.
상기와 같은 종래기술에서는 내부전극층(3)(4)과 측면전극(5)(6)의 연결공정이 복잡하고 까다로우므로, 연결저항값이 낮아야 고주파 특성이 좋아지는 다층 박막 캐패시터에 있어서는 연결저항값에 기인한 불량률이 높아지는 단점이 있었다. 그리고 소결공정에서는 막내에 미세기포에 의한 팽창으로 인해 막의 들뜸현상이 발생하므로 불량률이 높게 되는 문제점도 있다.
또한 상기의 종래기술의 제조공정은 제조기술상 다층박막 캐패시터의 소형화를 위해서는 유전층과 전극층의 주성분 분말에 대한 나노입자화가 필수적으로 이루어져야 하므로 그에 따른 원가상승이 발생되고, 제조상의 복잡한 공정으로 인해 시스템의 처리량이 떨어지며, 큰 설비공간을 필요로 하며 설비비용도 높은 단점이 있었다.
다른 한편 다층박막 캐패시터를 박막 진공증착방식으로 제작하는 방법이 연구 진행중에 있다.
하지만 이러한 박막 진공증착방식은 다층박막 캐패시터 적층구조를 구현하기 위해서 적어도 두가지 이상의 슬릿의 패턴이 요구되는 바, 각각의 층을 형성할 때마다 각각의 층에 맞는 슬릿의 패턴을 가지는 섀도우마스크로 교환해 주어야 한다는 것이다. 이를 위해서는 공정중에 상대적으로 많은 시간이 소요되는 진공공정과 진공해제공정을 반복해야만 하는데, 그 때마다 불순물의 혼입을 초래하게 되어 제품의 불량률을 높아지게 하고 생산성을 떨어뜨리게 하는 문제점이 있었다.
따라서 본 발명의 목적은 진공증착방식으로 다층박막 캐패시터를 대량생산하면서도 불량률은 떨어지도록 하는 다층박막 캐패시터 제조장치 및 방법과 그 다층박막 캐패시터를 제공하는데 있다.
본 발명의 다른 목적은 한번 조성된 진공상태에서 하부단자층, 유전층, 내부전극층, 상부단자층으로 구성된 다층박막 캐패시터를 일괄적으로 형성되게 하는 다층박막 캐패시터 제조장치 및 방법과 그 다층박막 캐패시터를 제공하는데 있다.
본 발명의 다른 목적은 섀도우마스크 교환을 위한 진공해제 및 재진공 공정이 필요없이 다층박막 캐패시터를 생산할 수 있는 다층박막 캐패시터 제조장치 및 제조방법과 그에 따른 다층박막 캐패시터를 제공하는데 있다.
본 발명의 또 다른 목적은 1개의 섀도우마스크를 이용한 진공증착방식으로 다층박막 캐패시터를 제조하는 다층박막 캐패시터 제조장치 및 방법을 제공하는데 있다.
본 발명의 또 다른 목적은 2개의 섀도우마스크의 슬릿패턴 조정을 통해 다층박막 캐패시터를 진공증착으로 제조하는 다층박막 캐패시터 제조장치 및 방법을 제공하는데 있다.
상기한 목적에 따라, 본 발명은, 진공증착으로 다층박막 캐패시터를 제조하는 방법에 있어서, 복수 개의 슬릿을 갖는 섀도우마스크를 구비한 하나의 마스크셋과, 상기 섀도우마스크와 증착소스간의 증착각 설정과 상기 마스크셋의 x,y,z축(x는 폭방향, y는 길이방항, z는 높이방향) 위치제어를 통해 진공증착을 수행하여, 한번 조성된 진공상태에서 하부단자층, 유전층, 내부전극층, 상부단자층을 일괄적으로 형성함을 특징으로 한다.
또한 본 발명은, 기판상에 유전층과 도전층을 다층 박막으로 증착하며 상기 도전층은 상기 유전층보다는 좁은 폭으로 증착형성되게 하여 캐패시터를 제조하는 방법에 있어서, 복수 개의 슬릿들을 갖는 하나의 섀도우마스크에 수직되도록 유전층 증착소스를 위치시키고, 상기 하나의 섀도우마스크에 경사지게 도전층 증착소스를 위치시키는 과정과, 상기 증착소스들 각각으로부터 증발입자가 증발되게 하고 상기 슬릿들을 통과해 상기 기판상에 증착되게 하여 상기 유전층과 도전층을 형성하는 과정으로 이루어짐을 특징으로 한다.
또한 본 발명은, 기판상에 유전층과 도전층을 다층 박막으로 증착하며 상기 도전층은 상기 유전층보다는 좁은 폭으로 증착형성되게 하여 캐패시터를 제조하는 방법에 있어서, 공전 및 자전회전 가능한 마스크셋에 장착되며 한 복수 개의 슬릿들을 갖는 하나의 섀도우마스크와 상기 기판간의 간격을 조정하여 셋팅하는 과정과, 상기 하나의 섀도우마스크에 수직되도록 유전층 증착소스를 위치시키고, 상기 하나의 섀도우마스크에 경사지게 도전층 증착소스를 위치시키는 과정과, 상기 마스크셋을 x,y,z축(x는 폭방향, y는 길이방항, z는 높이방향) 공간위치제어하며 진공증착으로 상기 유전층과 도전층을 형성하는 과정으로 이루어짐을 특징으로 한다.
또한 본 발명은, 진공증착으로 다층박막 캐패시터를 제조하는 방법에 있어서, 복수 개의 슬릿을 갖는 섀도우마스크를 각각 구비하며 서로 마주보게 설치된 상부 및 하부마스크셋의 상대적 이동을 통해 슬릿패턴을 조절하여 한번 조성된 진공상태에서 하부단자층, 유전층, 내부전극층, 상부단자층을 일괄적으로 형성함을 특징으로 한다.
또한 본 발명은, 기판상에 유전층과 도전층을 다층 박막으로 증착하며 상기 도전층은 상기 유전층보다는 좁은 폭으로 증착형성되게 하여 캐패시터를 제조하는 방법에 있어서, 복수 개의 슬릿들을 갖는 섀도우마스크가 각각 구비되며 서로 마주보게 구성된 상부 및 하부마스크셋의 이동을 통해 원하는 증착막 형성을 위한 슬릿패턴을 형성하는 과정과, 각 증착소스로부터 증발입자가 증발되게 하고 상기 슬릿패턴을 통과해 상기 기판상에 증착되게 하여 유전층과 도전층을 형성하는 과정으로 이루어짐을 특징으로 한다.
또한 본 발명은, 기판상에 유전층과 도전층을 다층 박막으로 증착하며 상기 도전층은 상기 유전층보다는 좁은 폭으로 증착형성되게 하여 캐패시터를 제조하는 방법에 있어서, 공전 및 자전회전 가능한 상부 및 하부 마스크셋에 장착되며 각각이 한 복수 개의 슬릿들을 갖는 상부 및 하부 섀도우마스크의 영점을 조정하고, 상기 상부 및 하부 섀도우마스크와 상기 기판간의 거리를 조정하여 셋팅하는 과정과, 상부 및 하부마스크셋의 상대적 이동을 통해 상부 및 하부 섀도우마스크에 의한 원하는 슬릿패턴을 형성하는 과정과, 상기 슬릿패턴을 이용한 진공증착으로 상기 유전층과 도전층을 형성하는 과정으로 이루어짐을 특징으로 한다.
또한 본 발명은, 고진공하에서 다층 박막 캐패시터를 제조하는 장치에 있어서; 진공 증착실을 갖는 챔버내 상부에서 공전회전가능케 축설된 공전회전체의 원주에 다수개의 마스크 어셈블리들이 자전가능케 설치하며, 상기 마스크어셈블리에는 수평 및 수직이송체에 의해 x,y,z축(x는 폭방향, y는 길이방항, z는 높이방향) 공간위치제어되는 마스크셋을 구비하며 마스크셋의 섀도우마스크 상부에는 섀도우마스크와 평행하는 기판이 장치되게 구성하고, 상기 진공증착실의 바닥에는 유전층 증착소스와 도전층 증착소스를 설치하되, 상기 유전층 증착소스는 상기 섀도우마스크에 수직되도록 위치시키고, 상기 도전층 증착소스는 상기 섀도우마스크에 경사지게 위치시켜 구성함을 특징으로 한다.
또한 본 발명은, 고진공하에서 다층 박막 캐패시터를 제조하는 장치에 있어서; 진공 증착실을 갖는 챔버내 상부에서 공전회전가능케 축설된 공전회전체의 원주에 다수개의 마스크 어셈블리들이 자전가능케 설치하며, 상기 마스크어셈블리에는 수평 및 수직이송체에 의해 x,y,z축(x는 폭방향, y는 길이방항, z는 높이방향) 공간위치제어되는 상부 및 하부 마스크셋을 마주보게 장치하며 상기 상부 마스크셋의 섀도우마스크 상부에는 섀도우마스크와 평행하는 기판이 장치되게 구성하되, 상기 상부 및 하부마스크셋의 섀도우마스크들의 이동제어를 통한 슬릿패턴 형성이 가능케 구성하고, 상기 진공증착실의 바닥에는 유전층 증착소스와 도전층 증착소스와 각각의 증착소스 증발기를 설치하여, 상기 증착소스로부터 증발된 입자가 상기 슬릿패턴을 통과하여 기판상에 증착되도록 구성함을 특징으로 한다.
이하 본 발명의 바람직한 실시 예들을 첨부한 도면을 참조하여 상세히 설명한다. 도면들 중 동일한 구성요소들은 가능한 한 어느 곳에서든지 동일한 부호들로 나타내고 있음에 유의해야 한다. 또한 본 발명의 요지를 불필요하게 흐릴 수 있는 공지 기능 및 구성에 대한 상세한 설명은 생략한다.
본 발명에서의 다층박막 캐패시터 제조방식은 진공증착방식으로 구현된다. 특히 본 발명의 실시 예에서는 한번 조성된 진공상태에서 하부단자층, 유전층, 내부전극층, 상부단자층으로 구성된 다층박막 캐패시터를 일괄적으로 형성되게 구현한다.
본 발명에서의 다층박막 캐패시터를 제조하는 방법은 1개의 섀도우마스크를 이용하되 증착각도를 조절하여 다층박막 캐패시터를 제조하는 제1 실시 예에 따른 제조방법이 있고, 2개의 섀도우마스크를 이용하되 마스크의 슬릿패턴을 조정하여 다층박막 캐패시터를 제조하는 제2 실시 예에 따른 제조방법도 있다.
본 발명의 제1 실시 예에 따른 제조방법에서는 복수 개의 슬릿을 갖는 섀도우마스크를 구비한 하나의 마스크셋의 섀도우마스크와 증착소스간의 증착각 설정을 통해 진공증착을 수행하여, 한번 조성된 진공상태에서 하부단자층, 유전층, 내부전극층, 상부단자층을 포함하는 다층박막 캐패시터를 일괄적으로 형성되게 한다.
본 발명의 제2 실시 예에 따른 제조방법에서는 복수 개의 슬릿을 갖는 섀도우마스크를 각각 구비하며 서로 마주보게 설치된 상부 및 하부마스크셋의 상대적 이동을 통해 슬릿패턴을 조절하여 한번 조성된 진공상태에서 하부단자층, 유전층, 내부전극층, 상부단자층으로 구성된 다층박막 캐패시터를 일괄적으로 형성되게 한다.
본 발명의 실시 예에 따른 다층박막 캐패시터 제조를 위한 전반적인 절차는, 전공정(前工程)과정과, 주공정(主工程)과정, 및 후공정(後工程)과정으로 크게 세가지의 과정으로 구분할 수 있다.
도 2는 본 발명의 실시 예에 따른 전공정 과정 S1의 절차도이고, 도 3은 본 발명의 실시 예에 따른 주공정 과정 S2의 절차도이며, 도 4는 본 발명의 실시 예에 따른 후공정 과정 S3의 절차도이다.
그리고 도 5는 본 발명의 실시 예에 따른 주공정과정 S2를 통해 제조된 다층박막 캐패시터의 단면도이다.
도 5의 다층박막 캐패시터(10)에서, 참조번호 "12"는 기판이고, "14"는 이형층이며, "16a,16b"는 제1,제2 하부단자층이다. "18a,18b"는 제1,제2 내부 전극층이고, "20"은 유전층이며, "22a,22b"는 제1,제2 상부단자층이다. 상기 제1 하부 및 상부단자층(16a)(22a), 제1,제2 내부전극층(18a)(18b)는 모두 도전층에 해당된다.
도 5에 도시된 본 발명의 실시 예에 따른 다층박막 캐패시터(10)는 기존과 는 다르게 측면전극을 별도로 형성시키지 않는다. 즉 본 발명의 실시 예에서는 제1 하부 및 상부단자층(16a)(22a)와 전기적 연결될 수 있도록 제1 내부전극층(18a)의 일측부를 한번에 제1 하부 단자층(16a)에 미치도록 연장 형성하고, 제2 하부 및 상부 단자층(16b)(22b)와 전기적으로 연결될수 있도록 제2 내부전극층(18b)의 타측부를 한번에 제2 하부 단자층(16b)에 미치도록 연장 형성한다. 이렇게 함으로써 기존의 측면전극과 내부전극층간의 전기적 연결을 위한 연결공정이나 점퍼공정이 생략되게 해준다.
또한 제1 내부전극층(18a)와 제2 내부전극층(18b)사이에 위치하는 유전층(20)은 제1,제2 내부전극층(18a)(18b)보다는 그 폭은 상대적으로 넓게 형성된다(도 36 참조).
본 발명의 실시 예에 따른 전공정 과정 S1은 진공증착을 위한 준비과정으로서, 도 2에 도시된 바와 같이, 기판세정공정 S20, 이형층도포공정 S22, 세팅공정 S24, 및 장착공정 S26의 순으로 진행된다.
전공정 과정 S1을 구체적으로 설명하면 하기와 같다.
먼저 기판세정공정 S20에서는 초음파세척, 알코올세정, 질소기체 분사건조, 이온충격과 같은 방법을 통해 진공증착에 사용될 기판(12)상의 오염막을 제거한다. 그 다음에 수행되는 이형층도포공정 S22에서는 세정된 기판(12) 표면에 열분해 가능한 이형층(14)을 스핀코팅, 스프레이코팅, 프린트코팅 방법 중의 어느 하나로 코 팅형성한 다음 건조시킨다.
그 후에는 세팅공정 S24를 수행하는데, 세팅공정 S24는 본 발명의 하나의 섀도우마스크를 이용하는 제1 실시 예인지 아니면 2개의 섀도우마스크를 이용한 제2 실시 예인지에 따라 다르게 수행된다.
먼저 하나의 섀도우마스크를 이용하는 제1 실시 예에서는 이형층(14)이 코팅된 기판(12)과 마스크셋을 마스크 어셈블리에 조립하고 기판(12)과 1개의 섀도우마스크 간의 간격을 조정하여 셋팅한다. 그리고 2개의 섀도우마스크를 이용하는 제2 실시 예에서는 이형층(14)이 코팅된 기판(12)과 상부 및 하부 마스크셋을 마스크 어셈블리에 조립하고 상부 및 하부 마스크셋의 영점 및 기판(12)과의 거리를 조정하여 셋팅한다.
세팅공정 S24 이후에는 전공정과정 S1의 마지막 단계인 장착공정 S26을 수행한다.
장착공정 S26에서는 도 5의 제1,제2 하부단자층(16a)(16b) 및 제1 및 제2 상부단자층(22a)(22b)형성에 사용되는 단자층 증착소스, 도 5의 유전층(20) 형성에 사용되는 유전층 증착소스, 도 5의 제1,제2 내부전극층 형성에 사용되는 내부전극층 증착소스, 필요에 따라 완충층 증착소스를 도 6과 함께 후술될 다층박막 캐패시터 제조장치(50)의 챔버(52)에 설치된 도전체 소스피더(82a)(82b), 유전체 소스피더(80)에 각각 장입하고, 마스크 어셈블리(76)를 챔버(52)내 카세트 제어기(74)에 장착하는 공정이다.
다음으로 본 발명의 실시 예에 따른 주공정 과정 S2를 도 3을 참조하여 설명 하면 하기와 같다.
주공정과정 S2는 다층박막 캐패시터(10)의 제1,제2 하부단자층(16a)(16b), 유전층(20), 제1,제2 내부전극층(18a)(18b), 제1,제2 상부단자층(22a)(22b)을 진공증착을 통해 형성하는 공정으로서, 도 6의 다층박막 캐패시터 제조장치(50)의 챔버(52)내 진공증착실(54)에서 이루어진다. 상기 주공정 과정 S2는 도 3에 도시된 바와 같이, 진공공정 S30, 기판예열공정 S32, 증착공정 S34, 및 진공해제공정 S36의 순으로 진행된다.
주공정 과정 S2의 진공공정 S30은 챔버(도 6의 52)내를 진공이 되도록 하는 공정이고, 그후에 수행되는 기판예열공정 S32는 전공정과정 S1에서 마련된 이형층(14) 코팅된 기판(12)을 예열하여 증착막의 막질을 향상시키는 공정이다.
증착공정 S34는 주공정 과정 S2의 핵심공정으로서 상기 기판예열공정 S32에 이어서 수행되며, 다층박막 캐패시터(10)의 제1,제2 하부단자층(16a)(16b), 유전층(20), 제1,제2 내부전극층(18a)(18b), 제1,제2 상부단자층(22a)(22b)을 진공증착으로 형성시킨다.
증착공정 S34는 본 발명에서는 두가지의 실시 형태로 수행된다. 첫째로는, 1개의 섀도우마스크를 이용하되 증착각도를 조절하여 다층박막 캐패시터(10)를 제조하는 것으로 본 발명의 제1 실시 예에 해당된다. 두번째로는, 2개의 섀도우마스크를 이용한 슬릿패턴을 조정하여 다층박막 캐패시터(10)를 제조하는 것으로 본 발명의 제2 실시 예에 해당된다.
증착공정 S34으로 다층박막 캐패시터(10)의 제조가 완성되면 진공해제공정 S36을 수행한다. 진공해제공정 S36은 챔버(52)내 진공을 해제시키는 공정이다.
상기한 주공정과정 S2를 수행한 후에는 후공정과정 S3을 수행한다.
후공정 과정 S3은 후처리를 통해 다층박막 캐패시터(10)를 최종 제품으로 완성하는 일련의 공정이다.
후공정 과정 S3은, 도 4에 도시한 바와 같이, 기판분리공정 S40, 열처리로 투입공정 S42, 열처리공정 S44, 냉각공정 S46, 및 검사공정 S48의 순으로 진행된다.
기판분리공정 S40은 증착 완료된 기판(12)을 마스크 어셈블리(76)로부터 분리시키는 공정이고, 그 이후에는 열처리로 투입공정 S42 및 열처리공정 S44가 수행된다.
열처리로 투입공정 S42에서는 다층박막 캐패시터(10)의 증착 형성이 완료된 기판(12)을 열처리로에 투입하되 열처리로는 진공이 되게 하며 아울러 활성가스나 불활성 가스를 투입하여 열처리로의 기압이 대기압을 약간 밑도는 상태까지 조성되게 한다.
그 다음의 열처리 공정 S44에서는 300∼700℃의 열을 수십분간 가하여 이형층(14)의 열분해를 통해 기판(12)과 다층박막 캐패시터(10)를 분리시킴과 동시에 다층박막 캐패시터(10)의 조성물질이 결정화 및 어닐링화(annealing)되게한다.
그 후 냉각공정 S46에서는 상기 열처리공정 S44를 마친 기판(12) 및 다층박막 캐패시터(10)을 서냉시킨다. 마지막 검사공정 S46에서는 완성된 다층박막 캐패시터(10)에 대한 신뢰성 검사를 수행한다.
그리고 후공정 과정 S3에서는, 필요에 따라 상기의 검사공정 S46 이전에 다층박막 캐패시터(10)의 솔더링공정과 라벨링공정을 추가적으로 더 가질 수도 있다.
도 6은 본 발명의 실시 예 따른 다층박막 캐패시터 제조장치(50)의 구성도로서, 도 3의 주공정 S2를 수행하는 장치이다. 도 7은 도 6의 개략 평면도이다.
본 발명의 실시 예에 따른 다층박막 캐패시터 제조장치(50)는 고진공 상태에서 진공증착을 통해 다층박막 캐패시터(10)를 제조함에 있어 불량은 최소화되게 하면서도 대량생산할 수 있도록 구현한 것이다. 특히 본 발명의 다층박막 캐패시터 제조장치(50)는 마스크어셈블리(76)가 진공증착실(54)내에서 공전 및 자전이 가능하케 구성하고, 아울러 상기 마스크 어셈블리(76)에 장착된 마스크셋(도 9의 130, 도 10의 132a,132b)이 수평이송(폭방향=x축과 길이방향=y축)과 수직이송(높이방향=z축)도 가능케 구성함으로써 한번의 진공조성 상태에서 다층박막 캐패시터를 일괄 증착할 수 있게 해준다.
도 6 및 도 7을 함께 참조하면, 다층박막 캐패시터 제조장치(50)에는 진공증착실(54)을 갖는 챔버(52)가 구비되며, 챔버(52)의 일측에는 챔버(52)내를 진공시키거나 진공해제시키기 위한 다수개의 진공제어기(56)들이 설치된다. 각 진공제어기(56)에는 게이트 밸브(58)가 구비된다. 진공제어기(56)들은 챔버(52)내 진공증착이 이루어질 수 있도록 게이트밸브(58)를 통해서 진공제어를 수행하며, 진공증착을 위한 챔버(52)내 진공정도는 10-3torr ∼ 10-7torr가 바람직하다.
챔버(52)의 상방 외측부에는 서보모터와 감속기, 및 기어를 포함하여 구성된 공전 구동장치부(60)가 설치되어 챔버(52)의 공전샤프트(62)에 축설된 공전회전체(64)를 공전회전되게 구동한다. 요컨대, 공전 구동장치부(60)는 공전회전력을 발생하며, 그 공전 회전력은 상기 기어를 통해 공전샤프트(62)에 전달된다. 공전샤프트(62)에는 챔버(52)내 상방에 위치한 공전회전체(64)가 축고정되므로, 공전회전체(64)가 공전샤프트(62)를 축으로 공전회전되어진다.
공전회전체(64)의 외주단에는 안내대(66)가 절곡 형성되어서 진공증착실(54)의 상측부에 설치된 원형궤도(68)상에서 슬라이딩되도록 지지되므로, 공전회전체(64)를 쉽게 공전 회전되도록 해준다.
공전회전체(64)의 천정의 외원주를 따라가며 다수개의 카세트(70)들이 각 자전샤프트(72)를 축으로 자전가능토록 축설치된다. 다수 개의 카세트(70)들 각각에는, 마스크 어셈블리(76)와, 상기 마스크 어셈블리(76)를 포함한 카세트(70)의 전반적인 제어를 담당하는 카세트 제어기(cassette control unit)(74)를 구비한다. 마스크 어셈블리(76)는 체결구(78)에 의해서 카세트 제어기(74)에 탈부착 가능하게 구성된다.
한편 챔버(52)내 진공증착실(54)의 바닥에는 유전층 증착소스(도 25의 H1)를 갖는 유전체 소스피더(80) 하나와 도전층 증착소스(도 29의 H2,H3)를 갖는 도전체 소스피더(82a)(82b) 두개가 설치된다. 유전체 소스피더(80)는 유전층 증착소스 H1의 증발위치가 챔버(52)내 진공증착실 바닥중앙에 위치되도록 설치되며, 두개의 도전체 소스피더(82a)(82b)는 유전체 소스피더(80)의 양측에 설치된다. 각 도전체 소스피더(82a)(82b) 부근에는 도전체 증발기(84a)(84b)도 구비된다. 상기 유전층 증 착소스 H1을 진공증착실(54)의 바닥 중앙에 위치되게 하는 것은 유전층 증착소스 H1의 증발방향이 섀도우마스크에 직교되도록 하기 위함이다. 따라서 유전층 증착소스 H1의 양측에 위치한 도전층 증착소스 H2는 기판과 평행한 섀도우마스크의 면에 직교하는 방향으로부터 소정 경사각을 갖게 구성된다.
도 6에서, 참조번호 "86"는 도전체해치(hatch)이다. 도전체 해치(86)는 유전체 소스피더(80)의 일측에 위치하는 도전체 소스피더(82a) 및 도전체 증발기(84a), 유전체 소스피더(80)의 타측에 위치하는 도전체 소스피더(82b) 및 도전체 증발기(84b)에 각각 설치되어 미리 설정한 증착구간에만 도전층 증착이 이루어지게 하고 증착막의 균일한 두께가 형성되도록 메인 제어부에 의해 제어되어진다. 도전체해치(86)는 각각 개구(開口)(도 33의 402)들을 구비한 돔형태의 쌍겹 커버를 구비하되, 각 커버는 독립적으로 작동가능케 구성한다. 그러므로 쌍겹 커버들의 상대적인 작동에 의해 상기 개구(402)들을 여닫이될 수 있으며, 개구 개방시에 그 개방정도도 조절되어진다.
유전체 소스피더(80)와 도전체 소스피더(82a)(82b)는 본 발명의 실시 예에 따른 다층박막 캐패시터(10)의 상부 및 하부 단자층(22a,22b)(16a,16b), 유전층(20), 제1,제2 내부전극층(18a)(18b)을 형성시키는 증착소스를 공급한다. 상기 유전체 소스피더(80)의 일측부에는 유전체 증발기(미도시됨)가 장치되고, 각 도전체해치(86)내의 도전체 소스피더(82a)(82b)의 일측부에는 도전체 증발기(85)가 각각 장치되게 구성하여, 각 증착소스의 증발 열원을 공급한다.
챔버(52)내 진공증착실(54) 하측부에는 플라즈마빔 조사기(88)를 바닥에 수 직 또는 경사지게 설치하여서 플라즈마빔을 조사한다. 플라즈마빔 조사기(88)에서 조사되는 플라즈마 빔은 증착막의 막질을 향상시키고 증발되는 소스와 혼입되는 가스의 이온화 및 가속화를 목적으로 활용된다.
본 발명의 실시 예에서는 진공증착을 위한 도전체 증발기(84a)(84b) 및 유전체 증발기(미도시됨)에 채용한 증발수단의 일 예를 전자빔으로 사용하였지만, 이온빔, 고주파 스퍼터링, 플라즈마 스퍼터링, 이온 클러스트, 이온 플레이팅 등으로도 이용할 수 있음을 이해하여야 한다.
또한 열원에 의한 복사열을 식히기 위한 냉각수 라인(미도시됨)은 다층박막 캐패시터 제조장치내의 곳곳에 설치된다. 즉, 상기 냉각수 라인은 챔버(52), 도전체 및 유전체소스피더(82a,82b)(80), 카세트 제어기(74), 진공제어기(56), 플라즈마빔 조사기(88), 도전체 증발기(84)와 유전체 증발기(미도시됨) 등에 설치된다.
또한 도 6의 다층박막 캐패시터 제조장치(50)는, 챔버(52)내 카세트 제어기(74)에 전원을 공급하기 위한 무접촉 전원공급장치부(90)를 구비하며, 원형궤도(68)의 상부에 설치된다.
도 8은 도 6의 원형궤도(68) 상부에 설치된 무접촉 전원공급장치부(90)의 상세 단면도이다.
도 8을 참조하면, 무접촉 전원공급 장치부(90)는, 절연체 지지봉(91)과 동파이프로 구성된 1차코일(92)과 코어(93)와 2차코일(94)를 구비하되, 1차 코일(92)과 2차 코일(94)이 무접촉되게 구성한다.
무접촉 전원공급장치부(90)를 구성함에 있어, 1차 코일(92)이 돌출부에 설치 된 절연 지지대(91)를 원형궤도(68) 상측의 챔버벽면(52a)에 체결고정되게 하고, 상기 코어(93)와 2차코일(94)은 브라켓(95)을 이용하여 공전회전체(64)에 체결고정되게 한다. 그래서 공전회전체(64)가 회전하면 공전회전체(64)에 체결고정된 코어(93)와 2차 코일(94)도 함께 회전되게 하되, 그 2차코일(94)은 챔버벽면(52a)에 고정된 지지대(91)의 1차코일(92)과는 근접하지만 무접촉되도록 구성한다. 그에 따라 외부에서 유입되는 전원은 무접촉 전원공급장치부(90)의 1차코일(92)로 인가되고, 1차 코일(92)에서 2차 코일(94)로는 그 전원이 무접촉으로 유도되어 카세트 제어기(74)로 공급되어진다.
다시 도 5 및 도 6을 참조하면, 공전회전체(64)의 천정의 외원주를 따라가며 각 자전샤프트(72)를 축으로 자전회전하는 다수개의 카세트(70)들은 본 발명의 제1 실시 예 및 제2 실시 예에 따라 도 9 및 도 10과 같이 구성된다.
도 9는 본 발명의 제1 실시 예에 따른 카세트(70)의 단면 구성도이고, 도 10은 본 발명의 제2 실시 예에 따른 카세트(70)의 단면 구성도이다.
그리고, 도 11은 본 발명의 제1 실시 예 및 제2 실시 예에 모두 적용되는 카세트(70)내 카세트 제어기(74)의 회로블록 구성도이다.
도 9에 도시된 본 발명의 제1 실시 예에 따른 카세트(70)는, 마스크 어셈블리(76)내에 하나의 섀도우마스크를 장착하고 그 하나의 섀도우마스크를 위치제어하여 기판(12)상에 도 5와 같은 다층박막 캐패시터(10)가 진공증착되게 구현한 것이다. 그리고, 도 10에 도시된 본 발명의 제2 실시 예에 따른 카세트(70)는, 마스크 어셈블리(76)내에 두개의 섀도우마스크, 즉 상부 섀도우마스크와 하부 섀도우마스 크를 장착하고 그 상하부 섀도우마스크를 위치제어하여 기판(12)상에 도 5와 같은 다층박막 캐패시터(10)가 진공증착되게 구현한 것이다.
도 9 및 도 10, 도 11을 함께 참조하면, 카세트(70)는 크게 카세트 제어기(74)와 마스크 어셈블리(76)로 구성된다.
상기 카세트 제어기(74)는 도 11에 도시된 바와 같이, 고무오링 혹은 동가스켓으로 밀봉된 케이스(102)내 각종 회로부품 및 내부 냉각을 위한 냉각구조가 포함되어 있다.
구체적으로 설명하면, 도 11의 카세트 제어기(74)의 케이스(102)내에는 전력선통신부 및 PLC(Programmable Logic Controller)(104), 모터제어부(106), 히터제어부(108), 정류기(110), 고주파바이어스 발생기(112)가 포함되며, 카세트 제어기(74)의 케이스(102)의 하판(114)은 냉각판으로 구성하여 냉각수가 공급 및 순환되게 하여 카세트제어기(74)에서의 과열 발생을 방지해준다.
상기의 전력선통신부 및 PLC(104)는 챔버(52)의 외부와 무선신호를 인터페이스하는 무선회로부이며, 모터제어부(106)는 카세트(70)에 설치된 각종 모터들을 제어하는 회로부이다. 그리고, 히터제어부(108)는 마스크 어셈블리(76)의 기판고정플레이트(116)상에 장착된 히터(118)를 제어하는 회로부이며, 정류기(110)는 무접촉 전원공급장치부(90)로부터 공급되는 교류전원을 정류하여 동작전원으로 제공하는 회로부이다. 고주파 바이어스발생부(Radio Frequency bias generator)(112)는 고주파 바이어스전압을 생성하는 회로부이다. 고주파 바이어스 발생부(112)에서 발생된 고주파바이어스전압은 마스크 어셈블리(76)의 기판(12)에 인가되며, 진공증착시 증 발입자가 기판(12)에 가속 증착되게 하는 작용을 한다. 이러한 작용은 다층박막 캐패시터(10)의 각층이 저온 결정과 함께 고밀도 형성이 가능하게 해준다.
도 11에서 카세트 제어부(74)의 하판(114)에는 진공용 연결단자(120)가 형성되며, 진공용 연결단자(120)는 하방에 체결된 도 9 및 도 10의 마스크어셈블리(74)의 고정판(122)상에 형성된 진공용 연결단자(미도시)와 전기적으로 연결되게 구성한다. 그러므로 마스크 어셈블리(76)는 카세트 제어기(76)와 전기적으로 연결되어, 마스크 어셈블리(76)에 있는 각종 부품들 즉, 수직 이송체(124)나 수평이송체(126)의 선형모터, 섀도우마스크의 증착위치나 이동위치 등 각 부의 동작상태를 감지하는 각종 센서, T.C게이지(Thermocouple gauge), 히터(118) 등이 제대로 작동되게 해준다.
다시 도 9 및 도 10을 참조하면, 카세트 제어기(74)의 하부에는 마스크 어셈블리(76)가 장치된다. 마스크 어셈블리(76)는 증착을 위한 기판(12)이 장착되게 하며, 그 기판(12)의 하부에는 하나 또는 두개의 섀도우마스크가 기판(12)에 평행되면서 최근접되게 구성된다. 그리고 하나 또는 두개의 섀도우마스크를 장착한 마스크셋(도 9의 130, 도 10의 132a,132b)은 수평이송(폭방향=x축 및 길이방향=y축)과 수직이송(높이방향=z축)되어질 수 있도록 구성된다.
구체적으로 설명하면, 마스크 어셈블리(76)의 고정판(122)은 고리나 고정핀과 같은 다수의 체결편(123)들을 이용해 카세트제어기(74)의 케이스(102)의 저부면에 고정되게 한다. 상기 고정판(122)에는 다수개의 수직 이송체(124)들이 고정되게 구성한다. 각 수직 이송체(124)는 도 9에 도시된 바와 같은 제1 실시 예에 따른 하 나의 마스크셋(130)이나 도 10에 도시된 바와 같은 제2 실시 예에 따른 두개의 마스크셋 즉, 상부 및 하부 마스크셋(132a)(132b)을 독립적으로 수직 이송(z축 방향)되게 해준다.
그리고 상기 다수개의 수직이송체(124)들 각각의 저면에는 각 이송테이블(125)이 결합되고, 상기 각 이송테이블(125)에는 수평이송체(126)가 폭방향(x축방향) 및 길이방향(y축방향)으로 수평이송가능케 장치된다. 상기 수평이송체(126)는 도 9에 도시된 하나의 마스크셋(130)이나 도 10에 도시된 두개의 마스크셋(132a)(132b)을 폭방향(x축)이나 길이방향(y축)으로 수평이송시키는 역할을 담당한다. 두개의 마스크셋(132a)(132b)을 이용한 폭방향(x축)이나 길이방향(y축)으로 수평이송 제어는 본 발명의 제2 실시 예에 따른 다양한 슬릿패턴들이 형성되도록 해준다.
도 9의 하나의 마스크셋(130)은 도 12의 사시도에 명확히 도시된 바와 같이, 하나의 섀도우마스크 M와 그 섀도우마스크 M을 결속하는 결속프레임(136)으로 구성하며, 결속프레임(136)의 연결봉(138)은 도 9의 수평이송체(126)의 하판(127)에 결합된다.
그리고 도 10의 상부 및 하부마스크셋(132a)(132b)은 도 13의 사시도에 명확히 도시된 바와 같이, 상부 및 하부 섀도우마스크 M1,M2와 대응 섀도우마스크 M1,M2을 결속하는 상부 및 하부 결속프레임(140)(142)으로 구성하며, 상부 결속프레임(140)의 연결봉(144)은 도 10의 수평이송체(126)의 하판(127)에 결합된다. 하지만 하부 결속프레임(142)의 작동봉(146)은 상부 결속프레임(140)의 안내장 공(148)을 관통하여 도 10에서 연결봉(144)에 결합되지 않은 다른 수평이송체(126)의 하판(147)에 결합된다.
이러한 상부 및 하부 마스크셋(132a)(132b)의 체결구조에 의해서 하부 섀도우마스크 M2와 상부 섀도우마스크 M1간의 이격거리는 높이방향(z축)과 폭방향(x축), 길이방향(y축)으로 상대적 조절이 가능해진다. 폭방향(x축)과 길이방향(y축)에 대한 상대적인 위치 조절은 상기 결속프레임(14)의 안내장공(126)내에서 이루어진다.
도 12 및 도 13에서, 미설명된 참조번호 "150"은 결속프레임(136)의 고정나사이다. 섀도우마스크 M,M1,M2를 결속하는 결속프레임(136)의 구조에 대해서는 도 15가 참조되어 상세히 후술될 것이다.
도 12에 도시된 하나의 섀도우마스크 M과 도 13에 도시된 상부 및 하부 섀도우마스크 M1,M2의 평면구조는 도 14와 같다.
도 14를 참조하면, 섀도우마스크 M,M1,M2는 금속판에 소정 간격으로 정렬된 수많은 슬릿 S들이 형성된 구조이다. 진공증착시 증착소스로부터 증발되어 날아간 증발입자들이 각 슬릿 S를 통과하여 기판(12)상에 증착되어 증착막을 형성한다. 본 발명의 실시 예에서는 하나 또는 두개의 슬릿 S를 이용하여 하나의 다층박막 캐패시터(10)를 제조할 수 있으므로, 한장의 기판(12)을 통해서 많은 다층박막 캐패시터(10)들을 일괄적으로 제조할 수 있음을 이해하여야 한다.
상기 섀도우마스크 M,M1,M2의 슬릿 S들의 형성 구조에 대해서는 도 16 및 도 17이 참조되어 상세히 후술될 것이다.
도 15는 도 13의 상하부 마스크셋(132a)(132b)중 하부 마스크셋(132b)의 결속프레임(142)을 A-A'로 절단한 부분 절단면도이다.
하기 설명될 도 15의 하부마스크셋(132b)의 결속프레임(140)의 부분절단면 구성은 도 12의 마스크셋(130)의 결속프레임(136) 및 도 13의 상부 마스크셋(132a)의 결속프레임(140)의 절단면 구성과 동일한 것임을 이해하여야 한다. 이때 도 13의 상부마스크셋(132a)의 결속프레임(140)의 절단면 구성은 첨부된 도 15와 함께 설명되는 하부마스크셋(132b)의 결속프레임(142)의 절단면 구성과는 서로 마주보도록 하는 구조 즉, 수평대칭구조로 배치됨을 유의하여야 한다.
도 15를 참조하면, 하부마스크셋(132b)의 결속프레임(142)은 링구조의 상부고정부재(152)와 하부고정부재(154)가 쐐기형상으로 맞물림 결합된 구조로서, 고정나사(150)로 체결되어 하부 섀도우마스크 M2의 지지부(156)를 결속 지지한다.
도 15의 (a) 내지 (c)를 참조하여 결속프레임(142)의 결속과정을 더욱 구체적으로 설명하면 하기와 같다.
먼저 상부고정부재(152)와 하부고정부재(154)에 고정나사(150)로 조음에 따라 도 15의 (a)에서 같이, 하부 섀도우마스크 M2의 지지부(156)가 상부고정부재(152)의 쐐기형 돌출부와 하부고정프레임(154)의 쐐기형 홈부가 먼저 물려지게 된다. 계속해서 고정나사(150)로 조음에 따라 도 15의 (b)에서와 같이, 상부고정부재(152)와 하부고정부재(144)의 결합면이 점점 밀착되어지면서 하부 섀도우마스크M2를 상하부 고정정부재(512)(154)쪽으로 당기게 해주어 섀도우마스크 M,M1,M2를 더욱 팽팽하게 유지되게 해준다. 도 15의 (c)에서는 고정나사(150)가 완전히 조아 진 상태를 보여준다.
하부 고정부재(154)를 구성함에 있어, 섀도우마스크 M2의 지지부(156)가 닿는 지지턱부(158)는 면취가공되어 곡면지게 형성하는 것이 바람직하며, 이렇게 함으로써 상기 지지부(156)의 꺾임이나 찢어짐이 방지된다. 또한 하부고정부재(154)의 지지턱부(158)의 상면은 하부 섀도우마스크 M2가 완전 체결시 도 15의 (c)에 도시된 바와 같이, 상부고정부재(152)의 상면보다 높이 d만큼 높게 형성되게 해주어, 하부마스크셋(132b)에 마주하는 상부마스크셋(132a)의 상부 섀도우마스크 M1와 상기의 하부 섀도우마스크 M2가 최근접될 수 있도록 한다. 그리고, 상부고정부재(152)와 하부고정부재(154)의 쐐기결합 구조(쐐기결합홈부와 쐐기결합돌부 구조)는 두군데 정도(외원주측,내원주측)에 형성하는 것이 적당하며, 그중 외원주측에 위치한 쐐기결합홈부와 쐐기결합돌부의 외접각(θ)은 도 15의 (b)에 도시된 바와 같이 90°를 넘지 않는 것이 바람직하다.
상기와 같은 하나인 마스크셋(130)이나 두개인 상하부 마스크셋(132a)(132b)의 결속프레임(136)(140)(142)의 결속구조는 각 새도우마스크 M,M1,M2를 꽉물어주어 섀도우마스크 M,M1,M2의 장력을 일정하게 유지하도록 해준다. 그래서 각 섀도우마스크 M,M1,M2에서의 처짐현상이 방지되게 해준다.
다시 도 9 및 도 10을 참조하면, 도 9의 마스크셋(130)의 상부에는 하나의 섀도우마스크 M에 근접 평행하는 기판고정 플레이트(116)가 설치된다. 마찬가지로 도 10의 상부 및 하부 마스크셋(132a)(132b)상부에도 상부 및 하부 섀도우마스크 M1,M2에 근접 평행하는 기판고정플레이트(116)가 설치된다.
상기 기판 고정플레이트(116)의 저면에는 기판(12)이 고정핀이나 슬라이드핀형태의 다수 고정편에 의해서 부착 고정된다. 기판 고정플레이트(116)의 상부에는 히터(118)가 결합되고, 상기 히터(118)는 복수 개의 고정봉(160)을 매개로하여 고정판(122)에 체결고정되게 구성한다.
이때 수평 이송체(126)와 히터(118)간에는 고정봉(160)에 체결된 열차폐판(162)이 위치되게 구성하여, 히터(118)에서 발생된 열이 상방에 위치한 카세트 제어기(74), 수평이송체(126) 및 수직이송체(124)로는 전달되지 않도록 해준다. 상기 히터(118)는 하방에 위치한 기판(12)을 예열시켜주어서 기판(12)상에 증착형성되는 다층박막 캐패시터(10)의 박막 증착밀도가 높아지도록 해준다. 진공증착시 기판(12)에 가해주는 온도는 200℃∼400℃가 바람직하다.
상기와 같은 구성은 섀도우마스크 M,M1,M2는 기판(12)에 평행 설치되며, 섀도우마스크 M,M1,M2와 기판(12)간의 공극은 진공증착시에 수 내지 수십 ㎛정도로 최근접되어진다.
도 16은 본 발명의 제1 실시 예에 따른 섀도우마스크 M의 슬릿 S에 대한 수직단면 구조도이고, 도 17은 본 발명의 제2 실시 예에 따른 섀도우마스크 M1,M2의 슬릿 S에 대한 수직단면 구조도이다.
이론적으로는 섀도우마스크의 두께를 최대한 얇게 하고 그 슬릿 S의 수직단면을 직사변형으로 형성되는 것이 증착막의 균일한 형성에 있어 가장 바람직하지만, 실제 섀도우마스크 제조에 있어 그 두께를 얇게하는 것에 한계가 있고 슬릿 S의 수직단면을 직사변형으로 에칭형성하는 것도 현실성이 낮다. 그에 따라 본 발명 의 실시 예에서는 도 16 및 도 17에 도시된 일 예와 같은 다양한 형태로 구현하여 섀도우마스크 M의 두께가 얇아지는 것과 거의 같은 효과를 가지도록 함으로써 증착막이 최대한 균일하게 형성되도록 해준다.
본 발명의 제1 실시 예에 따른 섀도우마스크 M의 슬릿 S에 대한 수직단면 구조의 일 예는 도 16의 (a)와 같은 평행사변형, 도 16의 (b)와 같은 평행사변 단턱형, 도 16의 (c)와 같은 사다리꼴형, 도 16의 (d)와 같은 사다리꼴 단턱형 등으로 구성할 수 있다.
본 발명의 제2 실시 예에 따른 섀도우마스크 M1,M2의 슬릿 S에 대한 수직단면 구조의 일 예는 도 17의 (a)와 같은 사각형, 도 17의 (b)와 같은 사다리꼴형, 도 17의 (c)와 같은 사다리꼴 단턱형, 도 17의 (d)와 같은 평행사변형 등으로 다양하게 구성할 수 있다.
도 17에 도시된 상부 및 하부섀도우마스크 M1,M2에 동일하게 구성되는 슬릿 S는 서로 마주보는 상하부 마스크셋(132a)(132b)의 상대적인 이동에 의해 실제 증착막의 형태를 갖추는 슬릿 개구면적(이하 "슬릿패턴"이라 칭함)을 임의로 조절할 수 있으므로, 슬릿 S의 사이즈는 그 수치 한정에 크게 구속되지 않는다.
또한 본 발명의 제1 및 제2 실시 예에 따른 슬릿 S의 수직단면 구조는 도 16이나 도 17에 도시된 일 예에 한정되지 아니하고 다양하게 변형 및 변경될 수 있음이 이 기술분야의 통상의 지식을 가진 자에게 자명하여진다.
도 18 내지 도 24는 본 발명의 제2 실시 예에 따라 상하부 마스크셋(132a)(132b)의 상대적인 이동에 의해 형성되는 슬릿 패턴의 다양한 일예를 보여 주는 확대도면이다. 도 18 내지 도 24에서, x축은 다층박막 캐패시터(10)의 폭방향이고, y축은 다층박막 캐패시터(10)의 길이방향이며, z축은 높이방향이다.
도 18 내지 도 20에 도시된 슬릿패턴 P1, P2, P3은 도 5의 다층박막 캐패시터(10)에서 상하부 단자층(22a,22b)(16a,16b)을 형성하기 위한 슬릿 패턴의 일 예이고, 도 21 및 도 22의 슬릿패턴 P4와 P5는 도 5의 다층박막 캐패시터(10)에서 유전층(20)을 형성하기 위한 슬릿의 패턴 일 예이다. 그리고 도 23 및 도 24는 슬릿패턴 P6과 P7은 도 5의 다층박막 캐패시터(10)에서 제1,제2 내부전극층(18a)(18b)을 형성하기 위한 슬릿의 패턴 일 예이다.
유전층(20) 및 내부전극층(18a)(18b)을 교대로 증착하여 다층박막 캐패시터(10)를 제조함에 있어, 본 발명의 실시 예에서는 도 6 내지 도 24에 도시된 폭방향(x축)과 길이방향(y축)을 포함하는 수평방향과 높이방향(z축)으로 섀도우마스크 M,M1,M2를 이송제어할 수 있는 마스크 어셈블리(76)를 이용하므로 적어도 3가지 이상의 슬릿 패턴을 형성할 수 있다. 이러한 마스크 어셈블리(76)를 이용한 다양한 슬릿패턴 형성 제어는 기존 진공증착방법을 통해 각 층을 형성할 때마다 수행되어야 하는「진공해제 - 마스크 교환 - 재진공」공정을 생략할 수 있어 비교적 단순한 공정으로 다층 박막 캐패시터(10)를 대량으로 양산할 수 있도록 해준다.
다시 도 6으로 돌아가서, 다층박막 제조장치(50)의 챔버(52) 바닥에 설치된 유전체 소스피더(80)와 도전체 소스피더(82a,82b)의 구성에 대해서 도 25 내지 도 28을 참조하여 더욱 상세히 설명한다.
도 25는 도 6의 유전체 소스피더(80)의 정단면도이고, 도 26은 도 25에서 "E"부분을 확대한 분해 사시도이다.
도 6에서 언급한 바와 같이, 유전체 소스피더(80)는 유전층 증착소스 H1의 증발위치가 챔버(52)내 진공증착실 바닥중앙에 위치되도록 설치되어진다.
도 25를 참조하여 구체적으로 설명하기에 앞서, 도 25의 유전체 인덱스드럼(200)에 구비된 다수의 유전층 증착소스 H1들중 증발위치에 있는 유전층 증착소스 H1는 로드축봉(214)에 의해서 회전 및 상승하게 제어되는 도면내 우측에 있는 유전층 증착소스 H1임을 이해하여야 한다.
도 25를 참조하여 더욱 구체적으로 설명하면, 유전체 소스피더(80)는, 원주를 따라 배치된 다수개의 유전층 증착소스 H1들을 갖는 유전체 인덱스드럼(200)이 회전축봉(202)을 회전축으로 하여 인덱스드럼 회전구(204)에 의해 구동가능케 축설치된 구성이다. 상기 인덱스드럼 회전구(204)는 서보모터와 기어와 로터리모션을 포함하여 구성하며, 챔버(52)의 바닥면 저부에 설치된다. 상기 유전층 증착소스 H1를 회전 및 승강제어하기 위한 소스 회전구(206) 및 소스 승강구(208)도 챔버(52)의 바닥면 저부에 설치된다.
상기 소스 회전구(206)는 챔버(52)내 스크류너트(210)와 기어구조로 연결되고, 상기 소스 승강구(208)도 스크류너트(210)의 하부에 장치된 스플라인너트(212)와 기어구조로 연결된다. 상기 스크류너트(210)와 스플라인너트(212)는 도 26의 확대도에 도시된 바와 같이, 로드축봉(214)의 나선홈선(220)과 수직홈선(218)을 통해 결합되어, 로드축봉(214)을 회전 및 승강가능케 해준다.
상기 로드축봉(214)의 상부면에는 수직단면이 T자형인 고정팁(216)이 결합된 다. 상기 고정팁(216)은 상부에 위치한 컵형태의 소스홀더(222)의 저면에 형성된 나비날개 형상의 걸림홈(224)에 삽입된다. 소스홀더(222)의 상부 결합홈에는 원통형의 유전층 증착소스 H1가 끼워지며, 소스홀더(222)에 끼워진 유전층 증착소스 H1는 예컨대, 열박음과 같은 방식으로 소스홀더(222)에 고정되어진다.
도 26의 확대 분해 사시도를 참조하면, 상기 로드축봉(214)은 소스홀더(222)저면의 걸림홈(224)의 일측변에는 삽입구(226)가 형성되어서, T자형의 고정팁(216)이 그 삽입구(226)를 통해 삽입되도록 허락한다. 삽입구(226)를 따라 삽입된 고정팁(216)은 로드축봉(214)이 타측변으로 회전함에 따라 걸림홈(122)의 타측변 단턱에 걸려지게 되고, 이 상태에서 로드축봉(214)이 더 회전함에 따라 소스홀더(222)도 함께 걸림 회전하게된다.
진공증착시, 소스 회전구(206)에 의해 로드축봉(214)이 서서히 회전하게되면 소스홀더(222)에 고정된 유전층 증착소스 H1도 서서히 회전되는데, 이러한 유전층 증착소스 H1의 서행 회전은 유전층 증착소스 H1의 시료가 골고루 증발되게 해준다. 그리고 소스 승강구(208)에 의해 로드축봉(214)이 서서히 상승하게되면 소스홀더(222)에 고정된 유전층 증착소스 H1도 조금씩 상승하게되는데, 이러한 유전층 증착소스 H1의 상승 이동은 증착시료의 점차적 소진에 따라 조금씩 낮아지는 증발점 위치를 기설정된 증발점 위치상태로 계속 유지되게 해준다.
유전층 증착소스 H1에 대한 상기한 바와 같은 회전 및 상승 제어는 다층박막캐패시터(10)의 유전층(20)형성시 증착막의 퍼짐을 최소화 내지 방지되게 해준다.
한편 현재 증발에 사용되는 유전층 증착소스 H1의 소진 등으로 유전층 증착 소스 H1의 교체가 필요한 경우에는 소진상태의 유전층 증착소스 H1이 고정된 소스홀더(222)를 로드축봉(214)으로부터 이탈되도록 제어한다.
즉, 로드축봉(214)을 이탈방향인 걸림홈(224)의 삽입구(226)측 방향으로 회전제어한다. 그러면 걸림홈(122)에 걸림고정된 고정팁(216)이 걸림홈(122)의 삽입구(123)를 통해 외부로 빠져나오게 된다. 이렇게 되면 소진상태의 유전층 증착소스 H1가 고정된 소스홀더(222)는 로드축봉(214)의 고정팁(216)으로부터 분리된 상태가 된다.
그 후에는 유전체 인덱스드럼(200)을 회전시켜 다른 새로운 유전체 증착소스 H1가 고정된 소스홀더(222)를 로드축봉(214)의 고정팁(216)에 걸림고정되도록 하게되면, 새로운 유전층 증착소스 H1으로의 교환이 완료된다.
이러한 유전층 증착소스 H1의 교환작업은 기존 별도로 해야하는「진공해제 - 증착소스 교환 - 재진공」공정이 생략되도록 해주는 장점이 있다
본 발명의 실시 예에 따른 유전층 증착소스 H1의 시료로는 TiO2, AlO3, SiO2등과 같은 세라믹재질 유전체를 사용할 수 있으며, 또한 BaTiO3, SrTiO3, BaSrTiO3, PbZrTiO3 등과 같은 ABO3형의 강유전체도 사용할 수 있다.
이중 ABO3형의 강유전체를 시료로 사용하는 유전층 증착소스는 전형적인 방법으로 복수 개의 증착소스들을 동시에 증발(co-evaporation)시키는 방식을 취하고 있다.
요컨대, 기존에는 도 27의 (a)에 도시한 바와 같이 간격 L만큼 이격된 별도 의 증착소스(250)(252)를 구비하여 동시 증발을 통한 진공증착을 하게 되는데, 그에 따라 상부의 기판(254)상에는 사다리꼴 형태의 증착막(256)이 형성되어 막 퍼짐현상이 야기되었다.
이에 대한 대책으로 본 발명의 실시 예에서는 상기와 같은 ABO3형의 강유전체를 유전층 증착소스 H1으로 사용할 경우, 도 28에 도시된 바와 같이, 멀티증착소스를 일체형으로 구성한다. 요컨대, 산화물 세라믹이나 Ti와 같은 금속을 증착막 구성 원자들의 mol%에 맞도록 혼합 혹은 단독으로 소결하여 만든 코어봉(262)을 하나의 증착시료가 되고 하고, 또 Ti와 같은 금속이나 산화물 세라믹 재질을 증착막 구성 원자들의 mol%에 맞는 직경을 갖도록 소결형성한 외피관(260)을 다른 하나의 증착시료가 되게한다. 이러한 상태에서 외피관(260)에 코어봉(262)을 삽입하여 일체화하면 동시 증발형 유전체 멀티증착소스(264)가 구현되어진다.
상기와 같이 일체형으로 유전체 멀티증착소스(264)를 구성함에 따라, 본 발명의 실시 예에서는 도 27의 (b)에 도시된 바와 같이, 기존의 간격 L보다는 훨씬 짧은 간격인 L'만큼만 이격된 유전체 증착소스들이 형성될 수 있다. 그러므로 기판(12)상에 형성되는 증착막(270)의 퍼짐정도가 기존에 비해서 현저히 감소되어진다.
상기한 바와 같은 구성으로 유전체 소스피더(80)가 챔버(52)내 진공증착실 바닥에 설치되고, 그 유전체 소스피더(80)의 양측에는 도전체 소스피더(82a)(82b)가 각각 설치된다.
도 29는 도 6의 도전체 소스피더(82a)(82b)의 정단면도이고, 도 30은 도 29의 "F"부분을 확대한 분해 사시도이다.
도 29에서, 참조번호 "300"는 도전체 인덱스드럼, "302"는 회전축봉, "304"는 인덱스드럼 회전구, "306"은 소스 회전구, "308"은 소스 승강구, "310"은 스크류너트, "312"는 스플라인너트, "314"는 로드축봉, "316"은 고정팁이다. 그리고 "H2"는 내부전극층 증착소스이고, "H3"은 단자층 증착소스이다. H2,H3는 모두 도전층 증착소스에 해당된다.
도 29에 도시된 도전체 소스피더(82a)(82b)의 구성과 그 동작메커니즘은 도 25와 함께 설명한 유전체 소스피더(80)의 동작메커니즘과 거의 유사하므로 그에 대한 상세한 설명은 생략한다.
다만, 복수 개의 단자층 증착소스 H3 및 복수 개의 내부전극층 증착소스 H2를 장입하는 도전체 인덱스드럼(300)을 구성함에 있어, 도 29 및 도 30에 도시된 바와 같이 단열을 위한 단열캡(320)을 더 구비한 것이 유전체 소스피더(80)의 유전체 인덱스드럼(200)과는 상이한 것이다.
보다 구체적으로 설명하면, 도전체 인덱스드럼(300)에 장치되는 금속재질의 단자층 증착소스 H3와 내부전극층 증착소스 H2는 열전도율이 비교적 높아 각 도전체 증발기(84a)(84b)로부터 전달받은 열원이 도전체 인덱스드럼(300)에 전도될 수 있다. 이를 방지하기 위해 도전체 인덱스드럼(300)에는 열전도율이 비교적 낮은 세라믹과 같은 재질의 단열캡(320)이 설치되게 하고, 그 단열캡(320)내에 단자층 증착소스 H3와 내부전극층 증착소스 H2가 장착되게 구성하는 것이다.
상기한 바와 같은 구성을 가지는 다층박막 캐패시터 제조장치(50)에 의거하여 주공정 과정 S2내 증착공정 S34에 대해서 더욱 상세히 설명하면 하기와 같다.
도 3과 함께 전술한 바와 같이, 주공정 과정 S2에서 진공공정 S30과 기판예열공정 S32가 차례로 수행된 다음에는 증착공정 S34가 수행되며, 증착공정 S34가 수행된 다음에는 진공해제공정 S36이 수행된다.
증착공정 S34는 주공정 과정 S2의 핵심공정으로서, 도 5에 도시된 다층박막 캐패시터(10)의 제1,제2 하부단자층(16a)(16b), 유전층(20), 제1,제2 내부전극층(18a)(18b), 제1,제2 상부단자층(22a)(22b)이 진공증착으로 형성된다. 본 발명의 실시 예에서에서의 진공증착시 증발되는 증발입자는 원자, 분자, 이온크기의 입자이므로 그 크기가 Å단위이다.
본 발명에서의 증착공정 S34는 두가지의 실시 형태로 수행되는데, 그 첫번째인 제1 실시 예에서는 1개의 섀도우마스크 M을 이용하되 증착각도를 조절하여 다층박막 캐패시터(10)를 제조하는 것이다. 그리고 그 두번째인 제2 실시 예에서는 2개의 섀도우마스크 M1,M2를 이용하되 섀도우마스크 M1,M2의 슬릿패턴을 조정하여 다층박막 캐패시터(10)를 제조하는 것이다.
본 발명의 실시 예에 따라 1개의 섀도우마스크 M(제1 실시예), 2개의 섀도우마스크 M1,M2(제2 실시예)는 마스크 어셈블리(76)의 수평이송체(126) 및 수직이송체(124)에 의해서 x,y,z축 공간(3차원) 이동이 가능하며, 마스크 어셈블리(76) 자체는 자전회전도 가능하다. 또 마스크 어셈블리(76)는 공전회전체(64)의 공전샤프 트(62)를 중심으로 하는 공전회전도 가능하여 챔버(52)내에서의 위치 이동도 가능하다.
다수개의 마스크 어셈블리(76)들의 각각에 대한 자전과 공전 회전은 해당 마스크 어셈블리(76)에 탑재된 기판(12)상에 진공증착으로 성장하는 증착막이 균일하게 성장되도록 해준다. 각 마스크 어셈블리(76)의 자전과 공전 회전의 속도는 제조할 캐패시터에 관련해 미리 설정한 증착율에 의존하는 것이며, 한 층의 증착막을 형성하기 위해서는 마스크 어셈블리(76)의 자전과 공전 회전제어가 적어도 수 회 내지 수십 회까지는 이루어져야 함을 이해하여야 한다. 이때 각 마스크 어셈블리(76)의 공전과 자전은 지속적으로 이루어진다.
그리고 본 발명의 실시 예에서 유전층 증착소스 H1로부터 증발된 입자들의 증발범위는 도 31에 도시된 바와 같이, 공전 회전체(64)에 축설된 모든 마스크 어셈블리(76)들에 미칠 수 있도록 구현되며, 상기 모든 마스크 어셈블리(76)들의 저면은 챔버(52)내 진공증착실(54)의 바닥 중앙에 설치된 유전층 증착소스 H1의 증발방향에 직교하도록 각 마스크 어셈블리(76)가 설치되어 있음도 이해하여야한다.
또한 본 발명의 실시 예에서는 도 5에 도시된 다층박막 캐패시터(10)의 유전층(20)을 형성시에는 도 31에 도시된 바와 같이 마스크 어셈블리(76)에 대한 자전회전제어와 공전 회전제어가 동시에 이루어지도록 구현한다. 즉 다층박막 캐패시터 제조장치(50)의 메인 제어부는 공전회전체(64)를 공전회전 제어와 동시에 마스크 어셈블리(76)를 자전회전 제어한다.
한편 도전층 즉 내부전극층(18a)(18b)과 단자층(16a,16b)(22a,22b)을 형성시 에는 본 발명의 실시 예에서는 도 32에 도시된 바와 같이, 마스크 어셈블리(76)에 대한 공전회전이 이루어진다. 아울러 챔버(52)를 증착구간 A1과 비증착구간 A2로 구분하고, 증착구간 A1에서는 마스크 어셈블리(76)가 공전회전되면서 진공증착으로 막이 성장되도록 한다. 하지만 비증착구간 A2에서는 기판(12)으로의 막증착이 없으며 다층박막캐패시터 제조장치(50)의 메인제어부의 제어 하에 마스크 어셈블리(76)가 180°자전 회전되어지도록 구현한다. 상기의 증착구간 A1과 비증착구간 A2는 도전체 해치(86)내 개구(402)의 선택적 개방에 의해 결정된다.
비증착구간 A2에서 마스크 어셈블리(76)를 180°자전 회전 제어하는 이유는 증착구간 A1에서의 증착성장시 마스크 어셈블리(76)에 탑재된 기판(12)의 좌우가 다르게 성장할 수 있으므로 이를 보상하기 위함이며 아울러 막의 증착속도도 향상시켜준다.
도 32에서 증착구간 A1은 전체 8개 구간중에서 4개구간으로 설정한 일예를 들었지만, 필요시에는 1개 구간 내지 3개 구간으로 설정할 수 있음이 이 기술분야의 통상의 지식을 가진 자에게 자명하여진다. 4개 구간에서 동시에 도전층 증착 제어를 동시 수행하는 것은 각 도전층 즉 도 5의 내부전극층(18a)(18b), 단자층(16a,16b)(22a,22b)에 대한 증착효율을 향상시켜준다.
도 33은 도전체 해치(86)의 동작 상태를 설명하기 위한 도면이다.
본 발명에서 도전층을 형성함에 있어, 도 33에 도시된 바와 같이, 섀도우마스크 M1,M2(M도 포함)에 불필요하게 증착된 증착막(400)의 두께로 인해 도전층 즉 도 5의 내부전극층(18a)(18b), 단자층(16a,16b)(22a,22b)의 증착막(404)이 일측으 로 편중되어 성장할 수 있다.
본 발명의 실시 예에서는 이와 같은 현상을 최소화 내지 방지하기 위해, 도 33에 도시한 바와 같이, 도전체 해치(86)의 개구(402)의 개방위치를 이동시켜 증발입자의 입사각이 개구(402)의 개방위치 이동전 입사각에서 θ2만큼 변경되도록 보상해줌으로써 해당 증착막(404)이 균일하게 성장할 수 있도록 한다.
이제 본 발명의 제1 실시 예에 따른 주공정과정 S1의 증착공정 S34을 상세히 설명한다. 상기 증착공정 S34에서는 고진공하에서 도전층 증착소스 H2,H3와 유전층 증착소스 H1의 각 시료가 교대로 증발되면서 기판(12)에 코팅된 이형층(14)상에 각 층이 적층 형성되어진다.
도 34는 본 발명의 제1 실시 예에 따른 주공정 과정의 증착공정에서의 상세 절차도이고, 도 35는 본 발명의 제1 실시 예에 따른 주공정 과정의 증착공정에서 다층 박막 캐패시터를 제조하는 과정을 설명하기 위한 도면이다. 그리고, 도 36은 본 발명의 제1 실시 예에 따른 도전층과 유전층 증착 확대 상태도이다.
도 36을 참조하면, 본 발명의 제1 실시 예에서는 하나의 섀도우마스크 M을 사용하면서도 폭방향(x축)으로는 서로 다른 폭 넓이를 가지는 유전층과 도전층을 형성하는 것을 보여주고 있다. 폭방향으로의 유전층(20)의 폭은 W2인데 반해 도전층의 일예인 제1 내부전극층(18a)의 폭은 상기 W2보다는 상대적으로 좁은 W1이다. 상기 도전층으로는 제1,제2 내부전극층(18a)(18b)과 제1,제2 하부단자층(16a,16b)과 제1,제2 하부단자층(22a,22b)이 있다.
도 37은 본 발명의 제1 실시 예에서 다층박막 캐패시터(10)의 폭 방향(x축) 증착 상태를 보여주는 단면도이며, 도 38은 본 발명의 제1 실시 예에서 다층박막 캐패시터(10)의 길이방향(y축) 증착 상태를 보여주는 단면도이다.
도 37 및 도 38를 함께 참조하면, 본 발명의 제1 실시 예에 따른 섀도우 마스크 M의 슬릿 S의 폭방향(x축) 단면은 평행사변형이고(도 37), 길이방향(y축) 단면은 사다리꼴형으로 구성하는 것이 바람직하다(도 38).
도 37에서와 같이 슬릿 S의 폭방향 단면이 평행사변형임에 따라, 도전체 증착소스 H2의 관점에서 슬릿 S로 바라볼 때 섀도우 마스크 M의 의사(pseudo)두께가 매우 얇아지게 구현되게 함과 아울러 슬릿 S내 경사면에 불필요한 막증착이 가능한한 발생되지 않도록 해준다. 또한 도전체 증착소스 H2의 관점에서 슬릿 S를 바라보면 그 슬릿개구의 폭을 섀도우마스크 M에 직교하는 관점에서 바라 보았을 때의 슬릿개구의 폭에 비해 상대적으로 좁아지도록 해준다. 그리고 도 38에서와 같이 슬릿 S의 길이방향 단면이 사다리꼴임에 따라, 슬릿의 두께로 인해 생긴 에지에 방해받지 않고 증발입자들이 최대한 통과되도록 해준다.
본 발명의 제1 실시 예에 따른 폭방향(x축)으로의 증착막 형성을 도 37을 참조하여 보다 구체적으로 설명한다.
도 37의 (b)에서는, 1개의 섀도우마스크 M를 이용하되 그 섀도우마스크 M에 직교하는 방향으로 유전층 증착소스 H1의 시료를 입자 증발시킴으로써 도전층 즉 내부전극층(18a)(18b) 및 단자층(16a,16b)(22a,22b)의 폭 W1에 비해 상대적으로 넓은 폭 W2의 유전층(20)이 기판(12)상에 성막됨을 보여주고 있다.
그리고 도 37의 (a)에서는, 상기 섀도우마스크 M에 경사진 방향으로 도전체 증착소스 H2,H3의 시료를 입자로 증발시킴으로써 유전층(20)의 폭 W2보다는 좁은 폭 W1의 도전층이 기판(12)상에 성막됨을 보여주고 있다.
상기 도전층의 좁은 폭 W1의 성막은 증발위치에 있는 도전층 증착소스 H2,H3가 섀도우마스크 M에 경사되게 위치됨에 따라 구현되어진다. 그 경사진 정도는 도 37의 (a)(c)에 표시된 바와 같이 섀도우마스크 M의 직교방향으로부터의 증착각 θ1으로 정의할 수 있는바, 상기 증착각 θ1은 5°∼45°가 바람직하다. 상기 증착각 θ1이 5°미만일 경우에는 유전층과 도전층의 폭 차이가 근소하여 유전층을 매개로한 인접 도전층간 절연이 파괴될 수 있으며, 상기 θ1이 45°를 초과하게 되면 진공증착 캐패시터로서의 효율성이 떨어진다.
도 36을 다시 참조하면, 본 발명의 제1 실시 예에서 길이방향(y축)으로는, 도전층의 일예인 제1 내부전극층(18a)이 유전층(20)보다 더 연장형성시키는 것을 볼 수 있는데, 이는 수평이송체(126)를 이용한 섀도우마스크 M의 길이방향(y축) 이동에 의해서 성취된다.
본 발명의 제1 실시 예에 따른 길이방향(y축)으로의 증착막 형성을 도 38을 참조하여 구체적으로 설명하면 하기와 같다.
도 38의 (a)(c)에서 볼 수 있는 바와 같이 도전층인 제1 내부전극층(18a)과 제2 내부전극층(18b)은 섀도우마스크 M이 길이방향으로 (+)y방향 및 (-)y방향으로 이동함에 따라 유전층(20)의 양측으로 엇갈리게 연장형성된다. 그리고 도 38의 (b) 에서 볼 수 있듯이, 유전층(20)은 하부의 유전층(20)의 중심선에 일치되도록 y축 조정된 후 연장형성된다.
본 발명의 제1 실시 예서는 상기와 같이 작동함으로써 도전층과 유전층을 교대로 성막하더라도 상하부 도전층간의 단락(short)이 방지되게 해주고, 아울러 도전층을 성막할 때 도전층 커버리지가 유전층의 측부에까지 연장 형성가능케 해준다.
본 발명의 제1 실시 예에 따른 도 3의 주공정 과정 S2내 증착공정 S34는 진공공정 S30과 기판예열 공정 S32가 수행된 다음에 수행된다. 증착공정 S34에서의 주제어는 도 6에 도시된 다층박막 캐패시터 제조장치(50)의 메인 제어부(미도시됨)에 의해서 수행된다.
본 발명의 제1 실시 예에 따른 증착공정 S34에 대해서 도 34를 참조하여 더욱 구체적으로 설명한다.
메인 제어부는 먼저 도 34의 500단계에서 증착을 위한 각종 제어를 수행한다. 메인제어부는 플라즈마빔 조사기(88)를 제어하여 진공증착실(54)에 플라즈마 빔이 조사되게 함과 동시에 카세트 제어기(74)의 고주파바이어스 발생기(112)를 제어하여 마스크어셈블리(76)의 기판(12)에 고주파 바이어스가 인가되게 한다. 또 메인 제어부는 균일한 증착막 두께로 성장될 수 있도록 마스크 어셈블리(76)를 자전 및 공전 회전되게 제어한다.
그리고 메인 제어부는 마스크 어셈블리(76)에 장착된 마스크셋(130)을 증착중 막성장 속도에 근거하여 z축 하방으로 조금씩 이동시켜 기판(12)상에 형성된 증 착막이 섀도우마스크 M에 접촉되지 않도록 한다. 상기 증착중 막성장 속도는 해당 캐패시터 제조를 위해 미리 설정된 증착율에 따른다.
또한 상기한 막성장 속도에 따른 마스크셋(130)의 z축 하방 이동제어에 대한 본 발명의 다른 일 예로는, 막 증착중 섀도우마스크 M이 기판(12)으로부터 하방으로 충분히 분리 이격되게(예컨대, 5㎛정도) 마스크셋(130)을 제어하고, 그후 증착되는 막성장 정도에 근거하여 상기 이격된 섀도우마스크 M이 다시 축 상방으로 정밀 위치조절되어질 수 있도록 마스크셋(13)을 제어한다. 이러한 제어는 미리 설정된 주기마다 반복적으로 수행된다.
증착을 위한 제어 및 환경 조성이 이루어지면 메인 제어부는 도 34의 502단계에서 기판(12)상 하부단자층 증착위치로 마스크셋(130)을 위치이동한다. 즉, 기판(12)에 코팅된 이형층(14)상에 도 35의 (a)에 도시된 바와 같은 하부단자층(16)이 형성될 수 있도록 카세트 제어기(74)에 위치제어 명령을 한다. 그에 따라 카세트 제어기(74)가 마스크 어셈블리(76)에 탑재된 하나의 마스크셋(130)을 위치제어한다. 카세트 제어기(74)는 수평이송체(126)와 수직이송체(124)를 이용하여 마스크셋(130)의 위치를 x,y,z축들중 적어도 하나 이상의 축으로 이동 제어한다. 그에 따라 마스크셋(130)에 장착된 하나의 섀도우마스크 M은 제1,제2 하부단자층(16a)(16b)이 형성될 수 있는 위치의 기판(12) 하방에 고정된다.
도 34의 502단계를 수행한 후 메인 제어부는 도 34의 504단계로 진행한다. 메인 제어부는 도 34의 504단계에서 기판(12)에 코팅된 이형층(14)상에 도 35의 (a)에 도시된 바와 같이 하부단자층(16)이 형성되도록 각부에 제어 명령을 내린다. 즉, 각 도전체 소스피더(82a)(82b)에 충전된 단자층 증착소스 H3를 도전체 인덱스드럼(133)을 회전시켜 증발위치로 이동시키고, 상기 단자층증착소스 H3를 도전체 증발기(84a)(84b)로 단자층 증착소스 H3의 시료를 증발시켜 증발입자들에 의해 기판(12)에 코팅된 이형층(14)상에 하부단자층(16)이 형성되게 한다. 단자층 증착소스 H3로부터 증발된 증발입자들은 도 37의 (a) 및 도 38의 (a)(c)에 도시된 바와 같은 섀도우마스크 M에 경사진 증착각으로 증발하여 섀도우마스크의 슬릿 S을 통과하며 기판(12)의 이형층(14)에 증착된다.
이때의 단자층 증착소스 H3의 증발제어는 도 32에 도시된 바와 같이, 증착구간 A1에서만 이루어지고, 비증착구간 A2에서는 이루어지지 않는다. 상기 비증착구간 A2에서는 해당 마스크 어셈블리(76)에 대한 180°자전회전을 수행한다.
상기 하부단자층(16)들을 포함한 각층의 하나 증착막 형성은 수 회 내지 수십 회에 걸친 마스크 어셈블리(76)의 공전 회전을 거쳐서 이루어진다. 이렇게 함으로써 기판(12)에 코팅 건조된 이형층(14)상에 하부단자층(16)을 이격 형성한다. 상기 하부단자층(16)은 후공정에서 컷팅되어 도 5에 도시된 제1,제2 하부단자층(16a)(16b)으로 형성되어짐을 이해하여야 한다.
상기와 같이 하부단자층(16)을 형성한 후에 메인 제어부는 도 34의 506단계에서 마스크셋(130)이 z축방향의 하방으로 이동되게 하되 기판(12)으로부터 충분히 이격되도록 한다. 이때 이격거리는 수 밀리미터[mm] 내지 수백밀리미터[mm]이다. 막증착후 기판(12)으로부터 마스크셋(130)을 충분한 이격시켜주는 제어는 기판(12)상에 기형성된 증착막이 수평위치 제어에 따른 섀도우마스크 M의 움직임에 의해 손 상되는 것을 방지해준다.
도 34의 506단계를 수행 후 메인 제어부는 도 34의 508단계에서 제1,제2 하부단자층(16a)(16b)상에 도 35의 (b)에 도시된 바와 같이 유전층(20)이 형성될 수 있도록 카세트 제어기(74)에 위치제어 명령을 내린다. 카세트 제어기(74)는 마스크 어셈블리(76)에 장착된 하나의 마스크셋(130)을 x,y,z축중의 적어도 하나 이상으로 위치제어하여 마스크셋(130)에 장착된 하나의 섀도우마스크 M이 유전층(20) 형성될 위치의 기판(12) 하방에 고정되게 한다.
그후 도 34의 510단계에서 메인 제어부는 유전체 증발기(미도시됨)로 유전층 증착소스 H1의 시료를 증발시켜 그 증발입자들에 의해 제1,제2 하부단자층(16a)(16b)의 일부와 그 사이에 유전층(20)이 형성되게 한다. 유전층 증착소스 H1로부터 증발된 증발입자들은 도 37의 (b), 도 38의 (b)에 도시된 바와 같은 섀도우마스크 M에 직교하는 방향으로 증발하여 섀도우마스크의 슬릿 S을 통과하며 제1,제2 하부단자층(16a)(16b)상에 도 35의 (b)와 같이 증착되어 유전층(20)을 형성한다.
이때 유전체 증착소스 H1의 증발제어는 도 31에 도시된 바와 같이 모든 마스크 어셈블리(76)들 각각에 적용되어 행해진다. 이렇게 하여 인접 단자층(16)들 사이와 그 인접 단자층(16) 일부분에 유전층(20)이 도 35의 (b)와 같이 적층 형성된다.
상기와 같이 유전층(20)을 형성한 후에 메인 제어부는 도 34의 512단계에서 마스크셋(130)이 z축방향의 하방으로 이동되게 하되 기판(12)으로부터 충분히 이격 되도록 한다.
그후 514단계에서 메인 제어부는 도 35의 (c)에 도시된 바와 같이 유전층(20)상에 제1 내부전극층(18a)이 형성될 수 있도록 카세트 제어기(74)를 제어하여 마스크셋(130)의 위치가 x,y,z축들중 적어도 하나 이상의 축으로 이동되게 한다. 그에 따라 마스크셋(130)에 장착된 하나의 섀도우마스크 M은 제1 내부전극층(18a)이 형성될 수 있는 위치의 기판(12) 하방에 고정된다.
그후 도 34의 518단계에서 도전체 증발기(84a)(84b)로 내부전극층 증착소스 H2의 시료를 증발시켜 증발입자들이 의해 유전층(20)상에 적층 형성되게 한다. 내부전극층 증착소스 H2로부터 증발된 증발입자들은 섀도우마스크 M에 경사지게 증발하여 섀도우마스크 M의 슬릿 S를 통과하며 유전층(20)상에 증착되어진다.
이때의 내부전극층 증착소스 H2의 증발제어는 도 32에 도시된 바와 같이, 증착구간 A1에서만 이루어지고, 비증착구간 A2에서는 이루어지지 않는다. 상기 비증착구간 A2에서는 해당 마스크 어셈블리(76)에 대한 180°자전회전을 수행한다.
이렇게 하여 내부전극층 증착이 완료되면 유전층(20)상에는 도 35의 (c)에 도시된 바와 같은 형상의 제1 내부전극층(18a)이 형성된다.
도 35의 (c)에 도시된 바와 같이 상기 제1 내부전극층(18a)은 유전층(20)의 폭보다는 상대적으로 폭이 좁게 형성되고, 유전층(20)의 일측으로(도 35에서는 하측방향) 쉬프트되어 제1 하부단자층(16a)으로 형성될 하부 단자층(16)에까지 자연스럽게 연장형성되어 도 5에서와 같이 제1 내부전극층(18a)와 제1 하부단자층(16a)이 자연스럽게 전기적 연결되게 한다.
상기와 같이 제1 내부전극층(18a)을 형성한 후 메인 제어부는 도 34의 518단계에서와 같이 마스크셋(130)을 기판(12)으로부터 이격시키고, 이후 도 34의 520단계 내지 도 522단계를 수행하여 도 35의 (d)에 도시된 바와 같은 형상의 유전층(20)을 제1 내부전극층(18a)상에 적층형성한다.
도 35의 (d)와 같은 유전층(20)을 형성한 후에는 도 34의 524단계에서와 같이 마스크셋(130)을 기판(12)으로부터 이격시키고, 도 34의 526단계 내지 도 530단계를 수행하여 도 35의 (e)에 도시된 바와 같은 형상의 제2 내부전극층(18b)을 하부의 유전층(20)상에 적층 형성한다.
상기 제2 내부전극층(18b)은 유전층(20)의 폭보다는 상대적으로 폭이 좁게 형성되고, 유전층(20)의 타측으로(도 35에서는 상측) 쉬프트되어 도 5의 제2 하부단자층(16b)으로 형성될 하부단자층(16)에까지 연장형성되어 도 5에 도시된 바와 같이 제2 내부전극층(18b)와 제1 하부단자층(16b)이 자연스럽게 전기적 연결되게 한다.
상기와 같은 제1,제2 내부전극층(18a)(18b)의 형성은 제1,제2 하부단자층(16a)(16b)와 자연스럽게 연결되도록 해주어 기존과 같은 별도의 측면전극 형성공정이 생략되게 해준다. 또한 유전층(20)을 사이에 두고 인접한 두 제1,제2 내부 전극층(18a)(18b)은 전기적으로 절연되어져 캐패시터의 역할을 제대로 하게된다.
제2 내부전극층(18b)을 형성한 후 메인 제어부는 도 34의 532단계 내지 536단계를 수행하여 그 상부에 도 35의 (f)에 도시된 바와 같이 유전층(20)을 형성한다.
그후 제1 내부 전극층(18a), 유전층(20), 제2 전극층(18b)의 형성하는 도 34의 514단계 내지 536단계를 반복 수행하되, 도 34의 538단계의 판단에서와 같이 미리 설정된 캐패시터의 정전용량이 달성될 때까지 반복한다.
그렇게 하여 미리 설정된 정전용량이 달성되면 메인 제어부는 도 540단계 내지 도 544단계를 수행하여 최상부에 형성되는 마지막 유전층 양측에 제1 상부단자층(22a)과 제2 상부 단자층(22b)을 형성함으로써 도 35의 (g)에 도시된 바와 같이 구성한다. 이때의 증착소스는 단자층 증착소스 H3이다.
도 35의 (g)에 도시된 다층 박막 캐패시터는 증착공정에 의해서 완성된 캐패시터이고, 이후 후공정 과정 S3에서 B-B'방향으로 절단되어 낱개의 다층박막 캐패시터(10)로 되어진다. 그후 후공정과정 S3에서 고온 환경에 소정시간 노출되어 기판(12)으로부터 캐패시터가 분리된 다음 보다 높은 고온 환경에서 소정시간 어널링 및 서냉과정을 거침으로써 다층 박막 캐패시터(10)가 완성된다.
한편 메인 제어부는 증착율에 근거하여 마련된 미리 설정된 주기마다 마스크 M에 대한 이온세척을 수행할 수 있으며, 그 이온세척 방법의 일예로서 플라즈마빔 조사기(88)를 이용할 수 있다. 이러한 마스크 M에 대한 주기적인 이온세척은 마스크 M에 불필요하게 증착된 증착막을 제거할 수 있도록 해준다. 상기 플라즈마 빔에 의한 이온 세척은 도전층형성에서 유전층으로 교대되는 시간 또는 그 반대로 교대되는 시간에 행해지며, 이때에는 증착막이 형성된 기판은 기판보호장치(미도시함)에 의해서 플라즈마 빔으로부터 보호되어진다.
다음으로 본 발명의 제2 실시 예에 따른 증착공정을 상세히 설명하면 하기와 같다. 본 발명의 제2 실시 예에서는 2개의 섀도우마스크를 이용하되 마스크의 슬릿패턴을 조정하여 다층박막 캐패시터를 제조하는 것이다.
본 발명의 제2 실시 예에 따른 증착공정은, 상부 및 하부 마스크셋(132a)(132b)의 이동을 통해 상부 및 하부 섀도우마스크 M1,M2에 형성된 슬릿 패턴을 변화시키며 진공증착으로 증착막을 형성하는 것이다. 그렇게 함으로써 도 5에 도시된 다층박막 캐패시터(10)의 제1,제2 하부단자층(16a)(16b), 유전층(20), 제1, 제2내부전극층(18a)(18b), 제1,제 상부단자층(22a)(22b)을 형성한다.
도 39는 본 발명의 제2 실시 예에 따른 주공정 과정의 증착공정에서의 상세 절차도이고, 도 40 및 도 41은 본 발명의 제2 실시 예에 따른 주공정 과정의 증착공정에서 다층박막 캐패시터(10)를 제조하는 과정을 설명하기 위한 도면이다.
본 발명의 제2 실시 예에 따른 증착공정을 도 39를 참조하여 설명하기에 앞서, 본 발명의 제2 실시 예에서의 도전층 형성시 증각구간 A1과 비증착구간 A2에 대한 제어는 상기한 도 34와 함께 설명한 제1 실시 예에서와 마찬가지로 수행하므로 그에 대한 설명은 생략될 것이며, 그외 제1 실시예와 거의 유사하게 수행되는 다른 동작설명들도 생략될 것임을 이해하여야 한다.
먼저 메인 제어부는 도 39의 600단계에서 증착을 위한 각종 제어를 수행한다. 상기 증착을 위한 각종 제어는 본 발명의 제1 실시 예의 도 34의 500단계의 제어와 거의 유사하므로 구체적인 설명은 생략한다.
도 39의 600단계를 수행한 후 메인 제어부는 602단계에서 기판(12)에 코팅된 이형층(14)상에 도 40의 (a)나 도 41의 (a)에 도시된 바와 같이 제1,제2 하부단자층(16a)(16b)이 형성될 수 있도록 카세트 제어기(74)를 제어하므로, 카세트 제어기(74)가 마스크 어셈블리(76)에 탑재된 상부 및 하부 마스크셋(132a)(132b)을 위치제어한다. 즉 카세트 제어기(74)는 상부 및 하부 마스크셋(132a)(132b)을 길이방향(y축)으로 엇갈리게 이동되게 하여 이 후 적층 형성될 유전층(20)이 제1,제2 하부단자(55)(56)의 사이에 배치될 수 있도록 하는 제1,제2 하부단자용 슬릿 패턴을 형성한다.
그 후 메인 제어부는 도 39의 604단계로 진행하여 제1,제2 하부단자층(12a)(12b)을 형성한다. 구체적으로 설명하면, 메인 제어부는 각 도전체소스피더(82a)(82b)에 충전된 단자층 증착소스 H3를 도전체 인덱스드럼(133)을 회전시켜 증발위치로 이동시키고, 상기 단자층증착소스 H3를 증발기(85)로 단자층 증착소스 H3의 시료가 증발되게 하여 증발입자가 기판(12)에 코팅된 이형층(14)에 진공증착하여 도 40의 (a)와 같은 한쌍의 하부단자층인 제1,제2 하부단자층(12a)(12b)이나 도 41의 (a)와 같은 하나의 하부단자층(12)들을 형성한다.
도 40의 (a)와 같은 제1, 제2 하부단자층(12a)(12b)을 형성하는 슬릿패턴은 도 19에 도시된 슬릿패턴 P2이고, 도 41의 (a)와 같은 하부단자층(12)을 형성하는 슬릿패턴은 도 18에 도시된 슬릿패턴 P1이다.
메인 제어부는 도 39의 604단계에서 제1,제2 하부단자층(12a)(12b)을 형성한후 도 39의 606단계에서 상부 및 하부 마스크셋(132a)(132b)를 z축방향의 하방으로 이동되게 하되 기판(12)으로부터 충분히 이격되도록 한다.
상기 상부 및 하부 마스크셋(132a)(132b)의 이동 시, 상부 및 하부 섀도우마스크 M1,M2에 묻어 있을 수 있는 잔여 증착물이 상부 및 하부 마스크셋(132a)(132b)의 이동 중에 떨어져 증착소스를 오염시킬 수도 있으므로 이를 방지하기 위해 상부 및 하부 마스크셋(132a)(132b)을 서로 다르게 위치 이동하는 것이바람직하다.
도 39의 606단계를 수행한 후에는 메인 제어부는 도 39의 608단계로 진행한다. 도 39의 608단계에서는 도 40의 (b)나 도 41의 (b)와 같은 유전층 패턴형성이 형성될 수 있도록 카세트 제어기(74)를 제어한다. 이에 따라 카세트 제어기(74)는 마스크 어셈블리(76)에 탑재된 상부 및 하부 마스크셋(132a)(132b)을 위치제어하여 상부 및 하부 섀도우마스크 M1,M2가 도 22에 도시된 슬릿 패턴 P5와 같이 형성되도록 한다.
그후 메인 제어부는 도 39의 610단계로 진행하여 관체형 인덱스드럼(118)을 회전시켜 유전체 소스피더(80)에 충전된 유전층 증착소스 H1를 증발위치로 이동시키고, 상기 유전층 증착소스 H1의 시료를 유전체 증발기로 증발시킨다. 그래서 그 증발입자들이 제1,제2 단자층(16a)(16b) 사이와 그 단자층(16a)(16b) 일부분에 적층되어 도 40의 (b)와 같이 유전층(20)이 형성되게 한다. 또 도 41의 (b)와 같이 서로 인접한 하부 단자층(16)사이와 그 하부 단자층(16)의 일부에 유전층(20)이 형성되게 한다.
그 후 메인 제어부는 도 39의 612단계에서 상부 및 하부 마스크셋(132a)(132b)를 기판(12)으로부터 이격제어한다.
그 후에는 도 39의 614단계로 진행하여 카세트제어기(74)를 제어하여 제1 내부전극층(18a) 형성을 위한 슬릿패턴을 형성하고, 그후 도 39의 616단계에서 제1 내부 전극층(18a)을 형성한다(도 40의 (c),도 41의 (c)).
제1 내부 전극층(18a)을 형성시에는 관체형 인덱스드럼(133)을 회전시켜 도전체 소스피더(82a)(82b)에 충전된 내부전극층 증착소스 H2를 증발위치로 이동시키고, 상기 내부전극층 증착소스 H2의 시료를 도전체 증발기(84a)(84b)로 증발시켜 제1 내부전극층(18a)이 진공증착되게 한다.
제1 내부전극층(18a)을 형성한 후 도 39의 618단계에서 상부 및 하부 마스크셋(132a)(132b)를 기판(12)으로부터 이격제어하고, 그 후 메인 제어부는 620단계에서 카세트제어기(74)를 제어하여 유전층 형성을 위한 슬릿패턴을 형성하고, 622단계에서 유전층(20)을 형성한다(도 40의 (d),도 41의 (d)).
그 후 제2 내부전극층(18b) 형성을 위한 슬릿패턴을 형성하고 이어 제2내부전극층(18b)을 형성한다(도 39의 624단계 내지 630단계, 도 40의 (e),도 41의 (e)).
상기 제2 내부전극층(18b)이 형성된 이후에는 그 상부에 도 40의 (f)나 도 41의 (f)에 도시된 바와 같이 유전층(20)이 형성되며(도 39의 632단계 내지 636단계), 그후 제1 내부 전극층(18a), 유전층(20), 제2 전극층(18b)의 형성하는 도 39의 608단계 내지 636단계가 미리 설정된 캐패시터의 정전용량이 달성될 때까지 반복된다.
그렇게 하여 상기 정전용량이 달성되면(도 39의 638단계의 판단) 메인 제어 부는 640단계 내지 644단계를 수행하여 최상부에 형성되는 마지막 유전층 양측 표면에 도 40의 (g)에 도시된 바와 같은 제1 상부단자층(22a)과 제2 상부 단자층(22b)이나 도 41의 (g)에 도시된 바와 같은 상부단자층(22)이 형성되게 한다.
도 41의 (g)에 도시된 다층 박막 캐패시터는 증착공정에 의해서 완성된 캐패시터이고, 이후 후공정 과정에서 선분 C-C'로 다이싱과 같은 컷팅작업을 통해서 완성된 다층박막 캐패시터(10)가 되어진다.
도 40의 다층박막 캐패시터 제조를 위한 상부 섀도우마스크 M1,M2의 슬릿패턴을 정리하면, 상부 및 하부 단자층(16)(22) 형성을 위한 슬릿패턴 P2, 유전층(58) 형성을 위한 슬릿패턴 P5, 제1, 제2내부전극층(18a)(18b) 형성을 위한 슬릿패턴 P7이다. 그리고, 도 41의 다층박막 캐패시터 제조를 위한 상부 섀도우마스크 M1,M2의 슬릿패턴을 정리하면, 상부 및 하부 단자층(16a,16b)(22a,22b) 형성을 위한 슬릿패턴 P1, 유전층(20) 형성을 위한 슬릿패턴 P4, 제1, 제2 내부전극층(18a)(18b) 형성을 위한 슬릿패턴 P6이다.
상기한 슬릿 패턴은 본 발명의 제2 실시 예의 이해를 돕기 위한 일예이며, 슬릿패턴 P1 내지 P7을 조합하여 다양한 형태의 증착막을 형성할 수 있음이 이 기술분야의 통상의 지식을 가진 자에게 자명하여진다.
상기에서 상세하게 설명한 바와 같이 증착공정 S34으로 다층박막 캐패시터(10)의 제조가 완성되면 주공정과정 S2의 진공해제공정 S36을 수행한다. 진공해제공정 S36은 챔버(52)내 진공을 해제시키는 공정이다.
상술한 본 발명의 설명에서는 구체적인 실시 예에 관해 설명하였으나, 여러 가지 변형이 본 발명의 범위에서 벗어나지 않고 실시할 수 있다. 따라서 본 발명의 범위는 설명된 실시 예에 의하여 정할 것이 아니고 특허청구범위와 특허청구범위의 균등한 것에 의해 정해 져야 한다.
상술한 바와 같이 본 발명은 자전과 공전 회전, x,y,z축으로의 공간이동이 가능한 마스크 어셈블리 상에 기판과 1개의 섀도우 마스크 또는 2개의 섀도우 마스크를 장착하고 증착각과 슬릿패턴을 형성하여 고품질의 다층박막 캐패시터를 진공증착할 수 있는 장점이 있다.

Claims (32)

  1. 기판상에 유전층과 도전층을 다층 박막으로 증착하며 상기 도전층은 상기 유전층보다는 좁은 폭으로 증착형성되게 하여 캐패시터를 제조하는 방법에 있어서,
    진공증착실내에서 공전 및 자전 가능케 구성된 마스크어셈블리의 마스크셋에 복수 개의 슬릿들을 갖는 하나의 섀도우마스크를 장착하고 상기 하나의 섀도우마스크에 수직하도록 유전층 증착소스를 진공증착실의 바닥상에 위치시키고, 상기 하나의 섀도우마스크에 수직각 미만으로 경사지도록 도전층 증착소스를 진공증착실의 바닥상에 위치시키는 과정과,
    상기 유전층 증착소스와 도전층 증착소스로부터 선택적으로 증발입자가 증발되고 상기 섀도우마스크의 슬릿들을 통과해 상기 기판상에 증착되게 하여 상기 유전층과 도전층을 형성하되 유전층 및 도전층 증착소스 관점에서 바라보는 슬릿개구 폭 차이로 인해 서로 다른 폭을 갖는 유전층과 도전층이 증착형성되게 하는 과정으로 이루어짐을 특징으로 하는 다층박막 캐패시터 제조방법.
  2. 제1항에 있어서, 상기 도전층 증착소스를 경사지게 위치시키게 하는 증착각 범위는 섀도우마스크의 직교방향에서 5°∼45°임을 특징으로 하는 다층박막 캐패시터 제조방법.
  3. 제1항에 있어서, 상기 도전층 및 유전층 증착중의 막성장 속도에 근거하여 섀도우마스크를 장착한 마스크셋을 높이방향으로 이동제어하는 과정을 더 가짐을 특징으로 하는 다층박막 캐패시터 제조방법.
  4. 제1항에 있어서, 상기 도전층 및 유전층 증착중 상기 섀도우마스크를 상기 기판으로부터 하방 분리 이격되게 한 후 증착 막성장 정도에 근거하여 상기 이격된 섀도우마스크를 상방으로 정밀 위치조절하는 제어를 미리 설정된 주기마다 반복적으로 수행하는 과정을 더 가짐을 특징으로 하는 다층박막 캐패시터 제조방법.
  5. 제1항에 있어서, 증착막 형성후 상기 마스크셋을 기판상에 형성된 증착막이 수평위치 이동되어질 섀도우마스크에 의해 손상되지 않을만큼 높이방향으로 이동제어하여 상기 기판과 이격시킨 후 폭방향과 길이방향으로 정의되는 수평방향으로 위치제어되게 하는 과정을 더 가짐을 특징으로 하는 다층박막 캐패시터 제조방법.
  6. 제1항에 있어서, 상기 섀도우마스크의 슬릿의 폭방향 단면은 평행사변형이고, 길이방향 단면은 사다리꼴형임을 특징으로 하는 다층박막 캐패시터 제조방법.
  7. 제1항에 있어서, 상기 섀도우마스크의 슬릿단면 형상은 평행사변형, 평행사변 단턱형, 사다리꼴형, 사다리꼴 단턱형중 하나임을 특징으로 하는 다층박막 캐패 시터 제조방법.
  8. 제1항의 제조방법으로 제조된 다층박막 캐패시터.
  9. 기판상에 유전층과 도전층을 다층 박막으로 증착하며 상기 도전층은 상기 유전층보다는 좁은 폭으로 증착형성되게 하여 캐패시터를 제조하는 방법에 있어서,
    진공증착실내에 공전 및 자전회전 가능한 마스크어셈블리의 마스크셋에 장착되며 복수 개의 슬릿들을 갖는 하나의 섀도우마스크를 상기 기판과 간격 조정하여 셋팅하는 과정과,
    상기 하나의 섀도우마스크에 수직하도록 유전층 증착소스를 진공증착실 바닥상에 위치시키고, 상기 하나의 섀도우마스크에 수직각 미만으로 경사지도록 도전층 증착소스를 진공증착실 바닥상에 위치시키는 과정과,
    상기 마스크셋을 수직 및 수평 이송체에 의해서 x,y,z축(x는 폭방향, y는 길이방항, z는 높이방향) 공간위치제어하며, 유전층 증착소스와 도전층 증착소스로부터 선택적으로 증발입자가 증발되고 상기 섀도우마스크의 슬릿들을 통과해 상기 기판상에 증착되게 하는 진공증착으로 상기 유전층과 도전층을 형성하는 과정으로 이루어짐을 특징으로 하는 다층박막 캐패시터 제조방법.
  10. 제9항에 있어서, 상기 셋팅과정전에 기판상에 열분해가능한 이형층을 형성하는 과정을 더 가짐을 특징으로 하는 다층박막 캐패시터 제조방법.
  11. 제9항에 있어서, 증착막 형성후 상기 마스크셋을 기판상에 형성된 증착막이 수평위치 이동되어질 섀도우마스크에 의해 손상되지 않을만큼 높이방향으로 이동제어하여 상기 기판과 이격시킨 후 폭방향과 길이방향으로 정의되는 수평방향으로 위치제어되게 하는 과정을 더 가짐을 특징으로 하는 다층박막 캐패시터 제조방법.
  12. 기판상에 유전층과 도전층을 다층 박막으로 증착하며 상기 도전층은 상기 유전층보다는 좁은 폭으로 증착형성되게 하여 캐패시터를 제조하는 방법에 있어서,
    진공증착실내에서 공전 및 자전 가능케 구성된 마스크어셈블리에 서로 마주보게 구성된 상부 및 하부 마스크셋을 장치하되 상부 및 하부 마스크셋 각각에는 복수 개의 슬릿들을 갖는 섀도우마스크가 구비되게 하고, 상기 상부 및 하부마스크셋의 상대적 이동을 통해 최근접된 두개의 섀도우마스크 슬릿들에 의해서 원하는 증착막 형성을 위한 슬릿패턴이 형성되게 하는 과정과,
    상기 유전층 증착소스와 도전층 증착소스로부터 선택적으로 증발입자가 증발되고 조절되어진 슬릿패턴을 통과해 상기 기판상에 증착되게 하여 상기 유전층과 도전층이 형성되게 하는 과정으로 이루어짐을 특징으로 하는 다층박막 캐패시터 제조방법.
  13. 제12항에 있어서, 상기 도전층 및 유전층 증착중의 막성장 속도에 근거하여 섀도우마스크를 장착한 마스크셋을 높이방향으로 이동제어하는 과정을 더 가짐을 특징으로 하는 다층박막 캐패시터 제조방법.
  14. 제12항에 있어서, 상기 도전층 및 유전층 증착중 상기 섀도우마스크를 상기 기판으로부터 하방 분리 이격되게 한 후 증착 막성장 정도에 근거하여 상기 이격된 섀도우마스크를 상방으로 정밀 위치조절하는 제어를 미리 설정된 주기마다 반복적으로 수행하는 과정을 더 가짐을 특징으로 하는 다층박막 캐패시터 제조방법.
  15. 제12항에 있어서, 증착막 형성후 상기 마스크셋을 기판상에 형성된 증착막이 수평위치 이동될 섀도우마스크에 의해 손상되지 않을만큼 높이방향으로 이동제어하여 상기 기판과 이격시킨 후 폭방향과 길이방향으로 정의되는 수평방향으로 위치제어되게 하는 과정을 더 가짐을 특징으로 하는 다층박막 캐패시터 제조방법.
  16. 제12항의 제조방법으로 제조된 다층박막 캐패시터.
  17. 기판상에 유전층과 도전층을 다층 박막으로 증착하며 상기 도전층은 상기 유전층보다는 좁은 폭으로 증착형성되게 하여 캐패시터를 제조하는 방법에 있어서,
    진공증착실내에 공전 및 자전 가능케 구성된 마스크어셈블리에 서로 마주보게 구성된 상부 및 하부 마스크셋을 장치하되 상부 및 하부 마스크셋 각각에는 복수 개의 슬릿들을 갖는 상부 및 하부 섀도우마스크가 구비되게 하고, 상기 상부 및 하부 섀도우마스크의 영점을 조정하며 상기 상부 및 하부 섀도우마스크와 상기 기판간의 거리를 조정하여 셋팅하는 과정과,
    상부 및 하부마스크셋의 상대적 이동 제어를 통해 상부 및 하부 섀도우마스크의 슬릿들에 의한 원하는 슬릿패턴이 형성되게 하는 과정과,
    상기 유전층 증착소스와 도전층 증착소스로부터 선택적으로 증발입자가 증발되고 조절되어진 슬릿패턴을 통과해 상기 기판상에 증착되게 하는 진공증착으로 상기 유전층과 도전층을 형성하는 과정으로 이루어짐을 특징으로 하는 다층박막 캐패시터 제조방법.
  18. 제17항에 있어서, 상기 셋팅과정전에 기판상에 열분해가능한 이형층을 형성하는 과정을 더 가짐을 특징으로 하는 다층박막 캐패시터 제조방법.
  19. 제17항에 있어서, 증착막 형성후 상기 마스크셋을 기판상에 형성된 증착막이 수평위치 이동되어질 섀도우마스크에 의해 손상되지 않을만큼 높이방향으로 이동제어하여 상기 기판과 이격시킨 후 폭방향과 길이방향으로 정의되는 수평방향으로 위치제어되게 하는 과정을 더 가짐을 특징으로 하는 다층박막 캐패시터 제조방법.
  20. 진공증착으로 다층박막 캐패시터를 제조하는 방법에 있어서,
    진공증착실내에서 공전 및 자전 가능케 구성된 마스크어셈블리의 마스크셋에 복수 개의 슬릿들을 갖는 하나의 섀도우마스크를 장착하고 상기 하나의 섀도우마스크에 수직하도록 유전층 증착소스를 진공증착실의 바닥상에 위치시키고, 상기 하나의 섀도우마스크에 수직각 미만으로 경사지도록 도전층 증착소스를 진공증착실의 바닥상에 위치시키는 과정과,
    상기 마스크셋을 수직 및 수평 이송체에 의해서 x,y,z축(x는 폭방향, y는 길이방항, z는 높이방향) 공간위치제어하며, 유전층 증착소스와 도전층 증착소스로부터 선택적으로 증발입자가 증발되고 상기 섀도우마스크의 슬릿들을 통과해 상기 기판상에 증착되게 하는 진공증착을 수행하되, 진공증착실내에 한번 조성된 진공상태에서 하부단자층, 유전층, 내부전극층, 상부단자층이 일괄적으로 형성되게 하는 과정으로 이루어짐을 특징으로 하는 다층박막 캐패시터 제조방법.
  21. 제20항의 제조방법으로 제조된 다층박막 캐패시터.
  22. 진공증착으로 다층박막 캐패시터를 제조하는 방법에 있어서,
    진공증착실내에서 공전 및 자전 가능케 구성된 마스크어셈블리에 서로 마주보게 구성된 상부 및 하부 마스크셋을 장치하되 상부 및 하부 마스크셋 각각에는 복수 개의 슬릿들을 갖는 섀도우마스크가 구비되게 하고, 상기 상부 및 하부마스크셋의 상대적 이동을 통해 최근접된 두개의 섀도우마스크 슬릿들에 의해서 원하는 증착막 형성을 위한 슬릿패턴이 형성되게 하는 과정과,
    상기 유전층 증착소스와 도전층 증착소스로부터 선택적으로 증발입자가 증발되고 조절되어진 슬릿패턴을 통과해 상기 기판상에 증착되게 하여 상기 유전층과 도전층이 형성되게 하되, 진공증착실내에 한번 조성된 진공상태에서 하부단자층, 유전층, 내부전극층, 상부단자층이 일괄적으로 형성되게 하는 과정으로 이루어짐을 특징으로 하는 다층박막 캐패시터 제조방법.
  23. 제22항의 제조방법으로 제조된 다층박막 캐패시터.
  24. 고진공하에서 다층 박막 캐패시터를 제조하는 장치에 있어서;
    진공 증착실을 갖는 챔버내 상부에서 공전회전가능케 축설된 공전회전체의 원주에 다수개의 마스크 어셈블리들이 자전가능케 설치하며, 상기 마스크어셈블리에는 수평 및 수직이송체에 의해 x,y,z축(x는 폭방향, y는 길이방항, z는 높이방향) 공간위치제어되는 마스크셋을 구비하며 상기 마스크셋의 섀도우마스크 상부에는 섀도우마스크와 평행하는 기판이 장치되게 구성하고,
    상기 진공증착실의 바닥에는 유전층 증착소스와 도전층 증착소스를 설치하되, 상기 유전층 증착소스는 상기 섀도우마스크에 수직되도록 위치시키고, 상기 도전층 증착소스는 상기 섀도우마스크에 수직각 미만으로 경사지게 위치시켜 구성함을 특징으로 하는 다층박막 캐패시터 제조장치.
  25. 제24항에 있어서, 상기 유전층 증착소스는 제1 유전증착시료가 소결형성된 코어봉을 제2 유전증착시료가 소결형성된 외피관에 삽입하여 일체화 구성한 유전체 멀티증착소스임을 특징으로 하는 다층박막 캐패시터 제조장치.
  26. 제25항에 있어서, 상기 코어봉과 외피관의 사이즈는 유전층 및 도전층을 구성하는 증착막의 구성 원자들의 mol%에 근거하여 정해짐을 특징으로 하는 다층박막 캐패시터 제조장치.
  27. 제24항에 있어서, 상기 도전층 증착소스를 외부와 단열 차단되게 하는 단열캡이 상기 도전층 증착소스들을 수용하는 도전체 인덱스드럼에 장치함을 특징으로 하는 다층박막 캐패시터 제조장치.
  28. 제24항에 있어서, 상기 마스크셋은 결속프레임의 상부고정부재와 하부고정부재가 상기 섀도우마스크의 지지부를 결속하되, 쐐기형상의 맞물림 결합으로 결속 구성함을 특징으로하는 다층박막 캐패시터 제조장치.
  29. 제24항에 있어서, 상기 진공 증착실에 플라즈마 빔을 조사하여 상기 도전체 증발원과 유전체 증발원으로부터 증발되는 입자에 충격을 가하게 하는 플라즈마 빔 조사기를 더 구비함을 특징으로 하는 다층박막 캐패시터 제조장치.
  30. 고진공하에서 다층 박막 캐패시터를 제조하는 장치에 있어서,
    진공 증착실을 갖는 챔버내 상부에서 공전회전가능케 축설된 공전회전체의 원주에 다수개의 마스크 어셈블리들이 자전가능케 설치하며, 상기 마스크어셈블리에는 수평 및 수직이송체에 의해 x,y,z축(x는 폭방향, y는 길이방항, z는 높이방향) 공간위치제어되는 상부 및 하부 마스크셋을 마주보게 장치하며 상기 상부 마스크셋의 섀도우마스크 상부에는 섀도우마스크와 평행하는 기판이 장치되게 구성하되, 상기 상부 및 하부마스크셋의 섀도우마스크들의 이동제어를 통한 슬릿패턴 형성이 가능케 구성하고,
    상기 진공증착실의 바닥에는 유전층 증착소스와 도전층 증착소스와 각 증착소스에 증발 열원을 공급하는 각각의 증착소스 증발기를 설치하여서, 각 증착소스 증발기의 선택적 열원 공급제어에 따라 상기 유전층 증착소스와 도전층 증착소스로부터 선택적으로 증발된 입자가 상기 섀도우마스크들의 이동제어를 통해 조절된 슬릿패턴을 통과하여 기판상에 증착되도록 구성함을 특징으로 하는 다층박막 캐패시터 제조장치.
  31. 제28항에 있어서, 상기 도전층 증착소스를 외부와 단열 차단되게 하는 단열캡이 상기 도전층 증착소스들을 수용하는 도전체 인덱스드럼에 장치함을 특징으로 하는 다층박막 캐패시터 제조장치.
  32. 제28항에 있어서, 상기 상부 및 하부 마스크셋 각각은 결속프레임의 상부고정부재와 하부고정부재가 상기 섀도우마스크의 지지부를 결속하되, 쐐기형상의 맞물림 결합으로 결속 구성함을 특징으로하는 다층박막 캐패시터 제조장치.
KR1020060055074A 2005-06-21 2006-06-19 다층박막 캐패시터와 그 제조방법 및 장치 KR100817174B1 (ko)

Priority Applications (8)

Application Number Priority Date Filing Date Title
KR1020060055074A KR100817174B1 (ko) 2005-06-21 2006-06-19 다층박막 캐패시터와 그 제조방법 및 장치
CN2006800224701A CN101203924B (zh) 2005-06-21 2006-06-21 多层片状电容器及其制造方法和制造设备
JP2008518029A JP5148488B2 (ja) 2005-06-21 2006-06-21 多層薄膜キャパシタとその製造方法及び装置
US11/914,498 US7975371B2 (en) 2005-06-21 2006-06-21 Apparatus for manufacturing a multilayer chip capacitor
EP06768973A EP1913608A4 (en) 2005-06-21 2006-06-21 MULTILAYER CHIP COMPENSATOR AND METHOD AND DEVICE FOR ITS MANUFACTURE
PCT/KR2006/002388 WO2006137689A1 (en) 2005-06-21 2006-06-21 Multi layer chip capacitor, and method and apparatus for manufacturing the same
US13/079,573 US8443498B2 (en) 2005-06-21 2011-04-04 Method and apparatus for manufacturing a multi layer chip capacitor
US13/874,373 US20130242461A1 (en) 2005-06-21 2013-04-30 Multi layer chip capacitor, and method and apparatus for manufacturing the same

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR20050053559 2005-06-21
KR1020050053559 2005-06-21
KR1020060055074A KR100817174B1 (ko) 2005-06-21 2006-06-19 다층박막 캐패시터와 그 제조방법 및 장치

Publications (2)

Publication Number Publication Date
KR20060133904A KR20060133904A (ko) 2006-12-27
KR100817174B1 true KR100817174B1 (ko) 2008-03-27

Family

ID=37570667

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060055074A KR100817174B1 (ko) 2005-06-21 2006-06-19 다층박막 캐패시터와 그 제조방법 및 장치

Country Status (6)

Country Link
US (3) US7975371B2 (ko)
EP (1) EP1913608A4 (ko)
JP (1) JP5148488B2 (ko)
KR (1) KR100817174B1 (ko)
CN (1) CN101203924B (ko)
WO (1) WO2006137689A1 (ko)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100817174B1 (ko) * 2005-06-21 2008-03-27 세향산업 주식회사 다층박막 캐패시터와 그 제조방법 및 장치
KR101004694B1 (ko) * 2007-06-22 2011-01-04 세향산업 주식회사 진공증착방식 적층형 전자부품과 그 제조장치 및 방법
EP2243855B1 (en) * 2009-04-22 2021-03-03 Solmates B.V. Pulsed laser deposition with exchangeable shadow masks
JP5158061B2 (ja) 2009-11-30 2013-03-06 Ｔｄｋ株式会社 薄膜コンデンサ
US8716115B2 (en) 2011-10-18 2014-05-06 Intermolecular, Inc. High productivity combinatorial dual shadow mask design
CN103093975A (zh) * 2011-10-27 2013-05-08 尹剑 积层薄膜电容的制造设备
KR101496815B1 (ko) * 2013-04-30 2015-02-27 삼성전기주식회사 적층 세라믹 전자 부품 및 그 실장 기판
KR101537717B1 (ko) * 2013-09-17 2015-07-20 신유선 임베디드용 적층 세라믹 캐패시터 및 임베디드용 적층 세라믹 캐패시터의 제조 방법
CN103540898B (zh) * 2013-10-30 2015-07-01 京东方科技集团股份有限公司 一种真空蒸镀装置
KR101522666B1 (ko) * 2013-12-16 2015-05-26 한국과학기술연구원 적층세라믹캐패시터 및 그 제조방법
CN105006362B (zh) * 2015-07-28 2018-06-19 桂林电子科技大学 一种可剥离衬底的薄膜电容器制备方法
KR101792414B1 (ko) * 2016-05-19 2017-11-01 삼성전기주식회사 박막 커패시터 및 그 제조방법
TWI621143B (zh) * 2016-08-10 2018-04-11 鈺邦科技股份有限公司 薄膜電容器及其製作方法
JP7028031B2 (ja) * 2018-03-30 2022-03-02 Tdk株式会社 電子部品
JP7177321B2 (ja) 2018-05-08 2022-11-24 ルビコン株式会社 有機高分子コンデンサ
US20230105855A1 (en) * 2021-07-06 2023-04-06 Kaustav Banerjee Low-temperature/beol-compatible highly scalable graphene synthesis tool

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0613258A (ja) * 1991-12-20 1994-01-21 Matsushita Electric Ind Co Ltd 薄膜積層コンデンサのパターン形成方法
JP2002093658A (ja) * 2000-09-14 2002-03-29 Matsushita Electric Ind Co Ltd 樹脂層の製造方法、及び積層体の製造方法と製造装置
KR20050077687A (ko) * 2004-01-30 2005-08-03 세향산업 주식회사 다층 박막 캐패시터 제조방법 및 그 제조장치

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3968412A (en) * 1973-07-27 1976-07-06 General Electric Company Thick film capacitor
US5048163A (en) * 1987-12-07 1991-09-17 Asmus John F System for processing semiconductor materials
US4919076A (en) * 1988-10-03 1990-04-24 International Business Machines Corporation Reusable evaporation fixture
US5144747A (en) * 1991-03-27 1992-09-08 Integrated System Assemblies Corporation Apparatus and method for positioning an integrated circuit chip within a multichip module
JPH06231991A (ja) * 1993-02-04 1994-08-19 Matsushita Electric Ind Co Ltd 薄膜積層コンデンサの製造方法
KR0136684B1 (en) * 1993-06-01 1998-04-29 Matsushita Electric Ind Co Ltd Semiconductor device and manufacture thereof
US5731948A (en) * 1996-04-04 1998-03-24 Sigma Labs Inc. High energy density capacitor
AU1503199A (en) * 1997-12-08 1999-06-28 Peter Anthony Fry Herbert A method and apparatus for the production of multilayer electrical components
JPH11222664A (ja) * 1998-02-04 1999-08-17 Matsushita Electric Ind Co Ltd メタルマスク、このメタルマスクを用いた抵抗体の形成方法およびこのメタルマスクを用いた抵抗器の製造方法
JP3018001B1 (ja) * 1998-09-11 2000-03-13 科学技術振興事業団 コンビナトリアルレーザー分子線エピタキシー装置
JP2004079801A (ja) * 2002-08-19 2004-03-11 Fujitsu Ltd コンデンサ装置及びその製造方法
US7138330B2 (en) * 2002-09-27 2006-11-21 Medtronic Minimed, Inc. High reliability multilayer circuit substrates and methods for their formation
JP4495951B2 (ja) * 2003-11-20 2010-07-07 株式会社昭和真空 有機材料薄膜の形成方法及びその装置
KR100817174B1 (ko) * 2005-06-21 2008-03-27 세향산업 주식회사 다층박막 캐패시터와 그 제조방법 및 장치
US7902063B2 (en) * 2005-10-11 2011-03-08 Intermolecular, Inc. Methods for discretized formation of masking and capping layers on a substrate
US7824935B2 (en) * 2008-07-02 2010-11-02 Intermolecular, Inc. Methods of combinatorial processing for screening multiple samples on a semiconductor substrate
US8722505B2 (en) * 2010-11-02 2014-05-13 National Semiconductor Corporation Semiconductor capacitor with large area plates and a small footprint that is formed with shadow masks and only two lithography steps

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0613258A (ja) * 1991-12-20 1994-01-21 Matsushita Electric Ind Co Ltd 薄膜積層コンデンサのパターン形成方法
JP2002093658A (ja) * 2000-09-14 2002-03-29 Matsushita Electric Ind Co Ltd 樹脂層の製造方法、及び積層体の製造方法と製造装置
KR20050077687A (ko) * 2004-01-30 2005-08-03 세향산업 주식회사 다층 박막 캐패시터 제조방법 및 그 제조장치

Also Published As

Publication number Publication date
CN101203924B (zh) 2011-06-01
CN101203924A (zh) 2008-06-18
EP1913608A1 (en) 2008-04-23
US7975371B2 (en) 2011-07-12
JP5148488B2 (ja) 2013-02-20
KR20060133904A (ko) 2006-12-27
EP1913608A4 (en) 2012-09-05
JP2009512177A (ja) 2009-03-19
US20090279227A1 (en) 2009-11-12
US8443498B2 (en) 2013-05-21
US20130242461A1 (en) 2013-09-19
WO2006137689A1 (en) 2006-12-28
US20110181999A1 (en) 2011-07-28

Similar Documents

Publication Publication Date Title
KR100817174B1 (ko) 다층박막 캐패시터와 그 제조방법 및 장치
TWI404814B (zh) 用於施加介電質作業中之鈣鈦礦物質（ｐｅｒｏｖｓｋｉｔｅ）與其他複合陶瓷膜的沈積法
US5459635A (en) Laminated thin film capacitor and method for producing the same
US9593405B2 (en) Pinhole-free dielectric thin film fabrication
WO2007066511A1 (ja) 成膜装置及び成膜方法
TWI793218B (zh) 使用低頻偏壓作介電膜的幾何選擇性沉積的處理腔室及方法
JP6192060B2 (ja) 誘電体材料の堆積速度および成長動態を高める多重周波数スパッタリング
JP2008045213A (ja) ＬｉＣｏＯ２の堆積
US10513433B2 (en) Laminated ceramic chip component including nano thin film layer, manufacturing method therefor, and atomic layer vapor deposition apparatus therefor
KR100327612B1 (ko) 증가된수율을가진박막의안개화액체소스증착을위한방법및장치
KR101004694B1 (ko) 진공증착방식 적층형 전자부품과 그 제조장치 및 방법
CN112585293A (zh) 用于在具有水平旋转的基板导引的涂层系统中产生具有改善均匀性的层的装置和方法
CN102084023A (zh) 磁控溅射方法以及磁控溅射装置
US20180047543A1 (en) Systems and methods for rf power ratio switching for iterative transitioning between etch and deposition processes
JPS58177463A (ja) 積層薄膜成膜装置
KR100584078B1 (ko) 다층 박막 캐패시터 제조방법
JPH11269643A (ja) 成膜装置およびそれを用いた成膜方法
JP2002057065A (ja) 薄膜コンデンサ及びその製造方法
WO1999030336A1 (en) A method and apparatus for the production of multilayer electrical components
JPH10121233A (ja) 誘電体薄膜の作製方法
JPH0382757A (ja) 薄膜作製装置
JP2012518894A (ja) 高密度コンデンサまたは他の顕微鏡的層を有する機械的デバイスの製造方法
JP2010077020A (ja) 高い誘電率を有するパイロクロール構造のセラミック酸化物材料を形成するプロセスおよびマイクロエレクトロニクス用途のためのこのプロセスの実施
JP2000124061A (ja) フィルムコンデンサの製造方法及びその製造装置
KR20200069817A (ko) 정전척, 정전척 시스템, 성막 장치, 흡착 방법, 성막 방법 및 전자 디바이스의 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130319

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20140305

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20170224

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20180307

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20190131

Year of fee payment: 12