KR101522666B1 - 적층세라믹캐패시터 및 그 제조방법 - Google Patents

적층세라믹캐패시터 및 그 제조방법 Download PDF

Info

Publication number
KR101522666B1
KR101522666B1 KR1020130156283A KR20130156283A KR101522666B1 KR 101522666 B1 KR101522666 B1 KR 101522666B1 KR 1020130156283 A KR1020130156283 A KR 1020130156283A KR 20130156283 A KR20130156283 A KR 20130156283A KR 101522666 B1 KR101522666 B1 KR 101522666B1
Authority
KR
South Korea
Prior art keywords
internal electrode
dielectric
electrode layer
nanosheet
exposed
Prior art date
Application number
KR1020130156283A
Other languages
English (en)
Inventor
최지원
임해나
윤석진
강종윤
김성근
권범진
백승협
김진상
Original Assignee
한국과학기술연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국과학기술연구원 filed Critical 한국과학기술연구원
Priority to KR1020130156283A priority Critical patent/KR101522666B1/ko
Priority to JP2014254013A priority patent/JP5965466B2/ja
Application granted granted Critical
Publication of KR101522666B1 publication Critical patent/KR101522666B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals
    • H01G4/232—Terminals electrically connecting two or more layers of a stacked or rolled capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/30—Stacked capacitors

Abstract

본 발명은 내부전극층과 유전체나노시트가 교번 적층된 적층세라믹캐패시터를 구현함에 있어서 수직 방향으로 이웃하는 내부전극층들을 서로 연결되도록 함으로써 별도의 외부전극이 요구되지 않는 적층세라믹캐패시터 및 그 제조방법에 관한 것으로서, 본 발명에 따른 적층세라믹캐패시터는 내부전극층과 유전체나노시트가 교번하여 반복 적층된 구조를 이루며, 홀수번째 적층된 내부전극층은 제 1 내부전극층, 짝수번째 적층된 내부전극층은 제 2 내부전극층이며, 제 1 내부전극층의 일부는 유전체나노시트의 제 1 방향으로 외부로 노출되고, 제 2 내부전극층의 일부는 유전체나노시트의 제 2 방향으로 외부로 노출되며, 노출된 제 1 내부전극층들 각각, 노출된 제 2 내부전극층들 각각은 수직 방향으로 서로 전기적으로 연결되는 것을 특징으로 한다.

Description

적층세라믹캐패시터 및 그 제조방법{Multi layer ceramic capacitor and method for fabricating the same}
본 발명은 적층세라믹캐패시터 및 그 제조방법에 관한 것으로서, 보다 상세하게는 내부전극층과 유전체나노시트가 교번 적층된 적층세라믹캐패시터를 구현함에 있어서 수직 방향으로 이웃하는 내부전극층들을 서로 연결되도록 함으로써 별도의 외부전극이 요구되지 않는 적층세라믹캐패시터 및 그 제조방법에 관한 것이다.
각종 전자 및 전기기기에 사용되는 콘덴서는 그 종류가 매우 많으며, 기술의 진보에 따라 소형화되고 있는 추세이다. 이러한 콘덴서들 중에서 적층세라믹캐패시터(MLCC, multi layer ceramic capacitor)는 전압을 인가하여 유전체 물질의 두께와 전극 면적에 따라 전하를 측정하는 기능을 하는 부품으로서, 그 크기가 쌀알의 250분의 1 정도로 아주 작아 휴대폰이나 LCD TV와 같은 전자 장비들의 소형화 추세를 가능하게 하고 있다.
적층세라믹캐패시터(MLCC)의 제조공정을 살펴보면, 통상 내부전극이 인쇄된 유전체시트를 복수층으로 적층한 후 고온에서 소결시킨 다음, 내부전극과 연결되는 외부전극을 형성하는 공정을 통해 제조된다(한국등록특허 제10-811388호 및 한국공개특허 제10-2013-60503호 참조).
종래의 적층세라믹캐패시터(MLCC) 제조방법은 내부전극 및 외부전극을 스크린인쇄를 통해 인쇄한 후 소결하는 방식을 택하고 있어, 전극층 및 유전체시트의 박형화에 한계가 있다. 또한, 전극층과 유전체시트의 동시 소성시 소성온도의 부조화로 인해 단선(open)이 발생하거나 유전체시트 간의 박리현상이 발생되어 전기적 신뢰성이 저하되는 문제점이 있다. 이와 함께, 내부전극과 연결되는 외부전극의 형성 공정이 필수적으로 요구되고 있다.
한국공개특허 제10-2013-45915호는 1030℃ 이하의 저온소성이 가능하고 유전체 세라믹층의 두께를 2mm 이하로 설계할 수 있는 기술을 제시하고 있으나, 여전히 소성온도가 높다는 단점이 있다. 또한, 2012년도에 발표된 연구(Electrical and reliability characteristics of Mn-doped nano BaTiO3-based ceramics for ultrathin multilayer ceramic capacitor application, Journal of Applied Physics 112, 114-119, 2012)에서는 Mn이 도핑된 전도성 입자를 통해 1㎛ 이하의 유전체 박막을 제조하는 기술을 제시하고 있으나, 입자 형태의 도전체를 이용해야 하는 제약이 있다.
한편, 적층세라믹캐패시터(MLCC)에 적용되는 유전체시트는 일반적으로 높은 유전상수를 BaTiO3(BTO, εr≒200) 등의 티타늄산화물이 주로 사용되고 있는데, BTO와 같은 티타늄산화물의 경우 소성시 계면의 열화 및 조성의 어긋남 등의 문제로 인해 비선형적인 유전특성(non-linear electric property, ΔC/C0)을 야기하며 높은 유전손실을 나타낸다. 또한, 유전체층이 1∼3㎛ 정도로 박층화되면 절연성 및 고온부하시의 내구성이 악화되어 신뢰성 저하를 초래하게 되므로 고용량화를 목표로 하는 나노 두께의 유전체로 구성된 적층세라믹캐패시터(MLCC)에 적용하기에는 문제점이 있다.
한국등록특허 제10-811388호 한국공개특허 제10-2013-60503호
Electrical and reliability characteristics of Mn-doped nano BaTiO3-based ceramics for ultrathin multilayer ceramic capacitor application, Journal of Applied Physics 112, 114-119, 2012
본 발명은 상기와 같은 문제점을 해결하기 위해 안출한 것으로서, 내부전극층과 유전체나노시트가 교번 적층된 적층세라믹캐패시터를 구현함에 있어서 수직 방향으로 이웃하는 내부전극층들을 서로 연결되도록 함으로써 별도의 외부전극이 요구되지 않는 적층세라믹캐패시터 및 그 제조방법을 제공하는데 그 목적이 있다.
또한, 본 발명은 고유전율과 저유전손실 특성을 갖는 물질을 유전체나노시트로 적용함으로써 적층세라믹캐패시터의 용량 특성을 극대화함에 또 다른 목적이 있다.
상기의 목적을 달성하기 위한 본 발명에 따른 적층세라믹캐패시터는 내부전극층과 유전체나노시트가 교번하여 반복 적층된 구조를 이루며, 홀수번째 적층된 내부전극층은 제 1 내부전극층, 짝수번째 적층된 내부전극층은 제 2 내부전극층이며, 제 1 내부전극층의 일부는 유전체나노시트의 제 1 방향으로 외부로 노출되고, 제 2 내부전극층의 일부는 유전체나노시트의 제 2 방향으로 외부로 노출되며, 노출된 제 1 내부전극층들 각각, 노출된 제 2 내부전극층들 각각은 수직 방향으로 서로 전기적으로 연결되는 것을 특징으로 한다.
상기 유전체나노시트는 아래의 화학식 1 내지 화학식 3 중 어느 한 유전체 조성물로 이루어지거나 Ca2(1-x)M2xNb3O10(M은 Sr, Ba, Cu, Ag, Bi 중 어느 하나이며, 몰분율 x는 0≤x≤1), Sr2(1-x)M2xNb3O10(M은 Ba, Cu, Ag, Bi 중 어느 하나이며, 몰분율 x는 0≤x≤1), Ti2NbO7 중 어느 한 물질로 이루어질 수 있다.
화학식 1
KSr2(1-x)Bi(y/3)xNb3O10+δ (이하, 'KSBNO'라 함)
(상기 화학식 1에서 몰분율 x는 0<x≤0.3, y는 4≤y≤6, δ는 0≤δ≤0.3의 범위이다.)
화학식 2
HSr2(1-x)Bi(y/3)xNb3O10+δ (이하, 'HSBNO'라 함)
(상기 화학식 2에서 몰분율 x는 0<x≤0.3, y는 4≤y≤6, δ는 0≤δ≤0.3의 범위이다.)
화학식 3
Sr2(1-x)Bi(y/3)xNb3O10+δ (이하, 'SBNO'라 함)
(상기 화학식 3에서 몰분율 x는 0<x≤0.3, y는 4≤y≤6, δ는 0≤δ≤0.3의 범위이다.)
본 발명에 따른 적층세라믹캐패시터의 제조방법은 절연성 기판을 준비하는 단계와, 상기 기판 상에 유전체나노시트를 적층하는 제 1 단계와, 상기 유전체나노시트 상에 제 1 내부전극층을 형성하는 제 2 단계와, 상기 제 1 내부전극층 상에 유전체나노시트를 적층하는 제 3 단계 및 상기 유전체나노시트 상에 제 2 내부전극층을 형성하는 제 4 단계를 포함하여 이루어지며, 상기 제 1 단계 내지 제 4 단계는 복수번 반복 진행되며, 제 1 내부전극층의 일부는 유전체나노시트의 제 1 방향으로 외부로 노출되는 형태로 형성되고, 제 2 내부전극층의 일부는 유전체나노시트의 제 2 방향으로 외부로 노출되는 형태로 형성되며, 노출된 제 2 내부전극층들 각각, 노출된 제 1 내부전극층들 각각은 수직 방향으로 서로 전기적으로 연결되는 것을 특징으로 한다.
상기 유전체나노시트 상에 제 1 내부전극층을 형성하는 제 2 단계는, 상기 유전체나노시트 상에, 유전체나노시트의 일부 영역 및 상기 제 1 방향의 기판 일부를 노출시키는 제 1 마스크패턴을 형성하는 공정과, 상기 제 1 마스크패턴에 의해 노출된 영역에 도전성 물질을 증착하여 제 1 내부전극층을 형성하는 공정을 포함하여 구성될 수 있다.
상기 유전체나노시트 상에 제 2 내부전극층을 형성하는 제 4 단계는, 상기 유전체나노시트 상에, 유전체나노시트의 일부 영역 및 상기 제 2 방향의 기판 일부를 노출시키는 제 2 마스크패턴을 형성하는 공정과, 상기 제 2 마스크패턴에 의해 노출된 영역에 도전성 물질을 증착하여 제 2 내부전극층을 형성하는 공정을 포함하여 구성될 수 있다.
상기 유전체나노시트 및 제 1, 제 2 내부전극층들은 랭뮈어-블라젯법(Langmuir-Blodgett), 물리기상증착법, 화학기상증착법, 원자층증착법, 용해증착법(solution deposition) 중 어느 한 방법을 통해 적층될 수 있다.
본 발명에 따른 적층세라믹캐패시터 및 그 제조방법은 다음과 같은 효과가 있다.
내부전극층들이 수직 방향으로 서로 연결되는 구조임에 따라, 별도의 외부전극이 요구되지 않아 적층세라믹캐패시터의 구조를 간소화할 수 있다. 또한, 고유전율 및 저유선손실 특성을 갖는 물질을 유전체나노시트로 적용함에 따라 적층세라믹캐패시터의 유전 특성을 향상시킬 수 있다.
도 1은 본 발명의 일 실시예에 따른 적층세라믹캐패시터의 구성도.
도 2는 본 발명의 일 실시예에 따른 적층세라믹캐패시터의 제조방법을 설명하기 위한 참고도.
도 3a 및 도 3b는 LB법을 통해 유전체나노시트를 제작하는 과정을 도시한 것.
본 발명은 나노 두께의 내부전극층과 유전체나노시트가 교번 적층된 적층세라믹캐패시터에 관한 기술을 제시한다. 수직 적층된 내부전극층에 있어서, 수직 방향으로 이웃하는 내부전극층들은 서로 전기적으로 연결되는 구조를 이루며, 이에 따라 내부전극층들을 연결하기 위한 별도의 외부전극이 요구되지 않는다. 또한, 나노 두께의 내부전극층과 유전체나노시트는 최적의 공정을 통해 적층되며, 고유전율 및 저유전손실 특성을 갖는 물질을 유전체나노시트로 적용함으로써 적층세라믹캐패시터의 유전특성을 극대화하는 기술을 제시한다.
이하, 도면을 참조하여 본 발명의 일 실시예에 따른 적층세라믹캐패시터 및 그 제조방법을 상세히 설명하기로 한다.
도 1을 참조하면, 본 발명의 일 실시예에 따른 적층세라믹캐패시터는 내부전극층과 유전체나노시트가 교번하여 반복 적층된 구조를 이룬다.
상기 복수의 내부전극층은 세부적으로 복수의 제 1 내부전극층과 복수의 제 2 내부전극층으로 구분되며, 제 1 내부전극층과 제 2 내부전극층은 상기 유전체나노시트에 의해 전기적으로 절연 상태를 이룬다. 상기 복수의 내부전극층에 있어서, 홀수번째 적층되는 내부전극층들은 제 1 내부전극층, 짝수번째 적층되는 내부전극층들은 제 2 내부전극층으로 구분된다. 예를 들어, 1, 3, 5, ··, (2n-1)번째(n은 자연수) 적층되는 내부전극층들은 제 1 내부전극층이며, 2, 4, 6, ··, (2n)번째(n은 자연수) 적층되는 내부전극층들은 제 2 내부전극층이다.
상기 내부전극층은 유전체나노시트 상에 구비됨과 함께 일부가 유전체나노시트 이외의 영역에 노출된다. 즉, 유전체나노시트 사이에 구비되는 내부전극층의 일부는 유전체나노시트의 외부로 노출된다. 구체적으로, 제 1 내부전극층은 유전체나노시트의 제 1 방향을 향하여 일정 면적 노출되며, 제 2 내부전극층은 상기 제 1 방향과 반대방향인 유전체나노시트의 제 2 방향을 향하여 일정 면적 노출된다. 달리 표현하여, 제 1 내부전극층의 노출 부위와 제 2 내부전극층의 노출 부위는 유전체나노시트의 양단에 구비되어 대칭되는 형태를 이룬다.
상기 내부전극층은 상기 유전체나노시트의 면적보다 작도록 설계된다. 이와 같은 기하학적 구조에 의해, 상기 제 1 내부전극층은 유전체나노시트의 오른쪽 일부를 노출시키는 형태로 배치되며, 상기 제 2 내부전극층은 유전체나노시트의 왼쪽 일부를 노출시키는 형태로 배치된다. 노출된 유전체나노시트 부위는 상층의 유전체나노시트와 접하게 되며, 이와 같은 구조로 인해 제 1 내부전극층, 제 2 내부전극층이 각각 유전체나노시트에 의해 둘러싸이는 형태를 이루게 제 1 내부전극층과 제 2 내부전극층의 전기적 절연이 가능하게 된다.
한편, 유전체나노시트의 제 1 방향으로 노출된 제 1 내부전극층들은 수직 방향으로 서로 접하게 된다. 또한, 유전체나노시트의 제 2 방향으로 노출된 제 2 내부전극층들은 역시 수직 방향으로 서로 접하는 구조를 이룬다. 이는 내부전극층 및 유전체나노시트가 나노 두께로 적층됨에 따라 가능한 것으로, 내부전극층들 사이에 유전체나노시트가 구비됨에도 불구하고 유전체나노시트의 두께가 나노크기임에 따라 수직 방향으로 이웃하는 내부전극층들(의 노출된 부위)이 서로 물리적으로 연결되는데 어려움이 없다. 상기 각각의 내부전극층 및 유전체나노시트는 1∼100nm의 두께로 구성될 수 있고, 내부전극층과 유전체나노시트가 교번하여 적층된 적층세라믹캐패시터의 총 두께는 요구되는 용량값에 따라 선택적으로 조절될 수 있으며, 현재 상용화 되어있는 0402제품(L=0.4, W=0.2, T=0.2 mm) 보다 작게 소형화할 수 있다.
나노 두께의 내부전극층 및 유전체나노시트는 스퍼터링(sputtering), 증발법(evaporation), 랭뮈어-블라젯법(Langmuir-Blodgett), 원자층증착법(atomic layer deposition)을 통해 적층할 수 있는데, 이에 대해서는 후술하는 본 발명의 일 실시예에 따른 적층세라믹캐패시터의 제조방법에서 상세히 설명하기로 한다.
유전체나노시트 외부로 노출된 제 1 내부전극층들, 제 2 내부전극층들이 각각 수직 방향으로 이웃하는 내부전극층들과 서로 연결되는 구조임에 따라, 종래와 같이 복수의 내부전극을 서로 전기적으로 연결하기 위한 별도의 외부전극이 본 발명의 적층세라믹캐패시터에서는 요구되지 않는다.
상술한 바에 있어서 본 발명의 주요 특징 중 하나로 고유전율 및 저유전손실 특성을 갖는 물질을 유전체나노시트에 적용함을 기술하였다. 이를 위해 본 발명에서는 비스무트 니오베이트 유전체 조성물(Bithmuth niobate dielectric composition)을 유전체나노시트의 구성물질로 적용한다. 상기 비스무트 니오베이트 유전체 조성물은 아래의 화학식 1 내지 화학식 3 중 어느 하나로 표시된다.
아래의 화학식 1 내지 화학식 3에 있어서, 화학식 1의 물질은 KSr2Nb3O10 유전체물질의 Sr자리를 15족 원소인 Bi로 치환한 물질이며, Sr 이온과 비교하여 Bi 이온은 작은 이온 반경을 가지고 있기 때문에 x=0.2 이상에서는 Sr 이온의 자리를 치환하기보다는 2차상을 형성하여 층상 구조가 파괴된다. 또한, 화학식 2의 물질은 KSBNO 유전체 조성물의 K+이온을 H+이온으로 양이온 치환한 물질이며, 화학식 3의 물질은 HSBNO 유전체 조성물의 H+이온을 TBA+이온으로 치환한 물질이다.
화학식 1
KSr2(1-x)Bi(y/3)xNb3O10+δ (이하, 'KSBNO'라 함)
(상기 화학식 1에서 몰분율 x는 0<x≤0.3, y는 4≤y≤6, δ는 0≤δ≤0.3의 범위이다.)
화학식 2
HSr2(1-x)Bi(y/3)xNb3O10+δ (이하, 'HSBNO'라 함)
(상기 화학식 2에서 몰분율 x는 0<x≤0.3, y는 4≤y≤6, δ는 0≤δ≤0.3의 범위이다.)
화학식 3
Sr2(1-x)Bi(y/3)xNb3O10+δ (이하, 'SBNO'라 함)
(상기 화학식 3에서 몰분율 x는 0<x≤0.3, y는 4≤y≤6, δ는 0≤δ≤0.3의 범위이다.)
상기 KSBNO 및 HSBNO 유전체 조성물은 높은 유전상수를 유지함과 함께 매우 낮은 유전손실을 보인다. 특히 Bi가 과량으로 첨가된 HSBNO 조성물의 경우 고유전율 재료로서, 102Hz 내지 107Hz 사이의 주파수 범위에서 er = 460으로 일정한 유전 상수 값과 0<tanδ<0.25 사이의 유전손실을 갖으며, 선형적인 유전특성을 나타낸다. 한편, 화학식 3으로 표시되는 SBNO 유전체 조성물의 경우, 나노시트 형태로 박리되는 특성을 갖고 있어 본 발명의 적층세라믹캐패시터의 유전체나노시트에 가장 적합하다.
상술한 화학식 1 내지 화학식 3의 물질 이외에 본 발명의 유전체나노시트는 Ca2(1-x)M2xNb3O10(M은 Sr, Ba, Cu, Ag, Bi 중 어느 하나이며, 몰분율 x는 0≤x≤1), Sr2(1-x)M2xNb3O10(M은 Ba, Cu, Ag, Bi 중 어느 하나이며, 몰분율 x는 0≤x≤1), Ti2NbO7 중 어느 한 물질로 구성될 수 있다. 한편, 상기 제 1 내부전극층 및 제 2 내부전극층은 Ag, Pd, Pt 등의 귀금속 재료 또는 Ni, Cu 등으로 구성될 수 있다.
다음으로, 본 발명의 일 실시예에 따른 적층세라믹캐패시터의 제조방법을 상세히 설명하기로 한다.
도 2를 참조하면, 먼저 절연성 기판을 준비한다. 그런 다음, 상기 기판 상에 유전체나노시트를 적층한다. 상기 유전체나노시트는 랭뮈어-블라젯법(Langmuir-Blodgett, 이하 'LB법'이라 함) 또는 전기영동법을 통해 적층할 수 있으며, 스퍼터링 등의 물리기상증착법, 화학기상증착법, 원자층증착법, 용해증착법(solution deposition) 등의 방법을 통해서도 적층할 수 있다. 도면에 도시하지 않았지만, 상기 기판 상에는 하부전극이 미리 구비될 수 있으며, 상기 유전체나노시트는 상기 기판의 면적보다 작다.
LB법을 통해 유전체나노시트를 적층하는 과정을 구체적으로 설명하면 다음과 같다. 유전체나노시트를 형성하기 위한 복수의 단위 나노시트를 준비한다. 상기 단위 나노시트는 상술한 화학식 3으로 표시되는 SBNO 또는 Sr2(1-x)M2xNb3O10(여기서, M은 Ba, Cu, Ag, Bi 중 어느 하나)으로 구성될 수 있다. 그런 다음, 복수의 단위 나노시트를 수면에 분산시킨다. 이 때, 단위 나노시트는 콜로이드 형태로 분산될 수 있다. 이어, 수면에 분산된 복수의 단위 나노시트를 압축하여 하나의 나노시트 즉, 유전체나노시트를 형성한다. 형성된 유전체나노시트를 상기 기판 상에 적층하면 유전체나노시트 적층 과정은 완료된다. 도 3a 및 도 3b는 LB법을 통해 유전체나노시트를 제작하는 과정을 도시한 것으로서, 도 3a는 복수의 단위 나노시트를 수면 상에 분산시킨 것을 나타낸 것이며, 도 3b는 복수의 단위 나노시트를 압축되어 하나의 유전체나노시트를 형성하는 것을 나타낸 것이다.
유전체나노시트는 SBNO 또는 Sr2(1-x)M2xNb3O10 이외에 화학식 1, 화학식 2로 표시되는 유전체 조성물 또는 Ca2(1-x)M2xNb3O10(여기서, M은 Sr, Ba, Cu, Ag, Bi 중 어느 하나), Ti2NbO7 중 어느 한 물질을 이용할 수 있다.
기판 상에 유전체나노시트가 적층된 상태에서, 상기 유전체나노시트 상에 제 1 내부전극층을 적층하는 과정을 진행한다. 구체적으로, 상기 유전체나노시트 상에 유전체나노시트의 일부 영역을 노출시키는 제 1 마스크패턴을 구비시킨다. 상기 제 1 마스크패턴은 유전체나노시트의 외곽 부위를 일정 폭으로 가리는 형태로 구비되며, 유전체나노시트의 외곽 부위의 일부는 노출된다. 예를 들어, 유전체나노시트의 3면(상측, 하측, 우측)은 모두 가리고, 유전체나노시트의 1면(좌측) 및 기판 일부를 노출시키는 형태로 제 1 마스크패턴이 구비된다.
이와 같은 상태에서, 스퍼터링 또는 증발법을 통해 기판 전면 상에 도전성 물질을 증착하여 제 1 내부전극층을 형성한다. 상기 제 1 마스크패턴에 의해 노출된 유전체나노시트 및 기판 상에 제 1 내부전극층이 형성되며, 상기 제 1 내부전극층은 유전체나노시트 상에 구비됨과 함께 일부가 유전체나노시트 이외의 영역 즉, 기판 상에 돌출되어 형성된 형태를 갖는다.
상기 제 1 내부전극층이 형성된 상태에서, 두 번째 유전체나노시트를 적층한다. 상기 두 번째 유전체나노시트는 첫 번째 유전체나노시트가 적층된 위치에 동일하게 적층되며, 이후 공정을 통해 적층되는 유전체나노시트의 적층 위치도 동일하다. 두 번째 유전체나노시트가 적층됨에 따라, 제 1 내부전극층의 대부분은 두 번째 유전체나노시트에 의해 가려지게 되고, 기판 상에 위치한 제 1 내부전극층만이 노출되는 형태를 갖게 된다.
상기 두 번째 유전체나노시트가 적층된 상태에서, 상기 기판을 포함한 두 번째 유전체나노시트 상에 제 2 마스크패턴을 구비시킨다. 상기 제 1 마스크패턴이 유전체나노시트의 왼쪽 일부와 기판을 노출시킨 것과는 달리 상기 제 2 마스크패턴은 유전체나노시트의 오른쪽 일부와 기판을 노출시키는 형태로 구비된다.
상기 제 2 마스크패턴이 구비된 상태에서, 스퍼터링 또는 증발법을 통해 기판 전면 상에 도전성 물질을 증착하여 제 2 내부전극층을 형성한다. 상기 제 2 마스크패턴에 의해 노출된 유전체나노시트 및 기판 상에 제 2 내부전극층이 형성되며, 상기 제 2 내부전극층은 유전체나노시트 상에 구비됨과 함께 일부가 유전체나노시트 이외의 영역 즉, 기판 상에 돌출되어 형성된 형태를 갖는다.
그런 다음, 상기 제 2 내부전극층 상에 세 번째 유전체나노시트를 적층한다. 상기 세 번째 유전체나노시트가 적층됨에 따라, 제 1 내부전극층은 유전체나노시트의 왼쪽 방향으로 돌출된 형태를 갖고, 제 2 내부전극층은 유전체나노시트의 오른쪽 방향으로 돌출된 형태를 갖게됨을 알 수 있다.
이어, 제 1 내부전극층과 제 2 내부전극층의 적층 공정을 상술한 공정과 동일하게 반복 진행하면 본 발명의 일 실시예에 따른 적층세라믹캐패시터의 제조방법은 완료된다. 이 때, 제 1 내부전극층들이 적층되는 위치는 모두 동일하며, 제 2 내부전극층들 역시 적층되는 위치는 모두 동일하다. 제 1 내부전극층이 유전체나노시트의 왼쪽 방향으로 돌출되는 형태를 갖음에 따라 수직 방향으로 이웃하는 제 1 내부전극층들은 서로 접하게 된다. 또한, 제 2 내부전극층이 유전체나노시트의 오른쪽 방향으로 돌출되는 형태를 갖음에 따라 수직 방향으로 이웃하는 제 2 내부전극층들은 서로 접하게 된다. 제 1 내부전극들, 제 2 내부전극층들 각각이 수직 방향으로 서로 전기적으로 연결되는 구조를 갖게 됨에 따라, 내부전극층들을 연결하기 위한 별도의 외부전극 형성 공정은 생략된다. 한편, 제 1 내부전극층과 제 2 내부전극층 사이에는 유전체나노시트의 적층 공정이 진행됨은 물론이다. 또한, 상기 제 1 내부전극층과 제 2 내부전극층은 동일한 물질을 사용할 수 있으며, 일 실시예로 Ag, Pd, Pt 등의 귀금속 재료 또는 Ni, Cu 중 어느 한 물질을 이용할 수 있다.

Claims (14)

  1. 내부전극층과 유전체나노시트가 교번하여 반복 적층된 구조를 이루며,
    홀수번째 적층된 내부전극층은 제 1 내부전극층, 짝수번째 적층된 내부전극층은 제 2 내부전극층이며,
    제 1 내부전극층의 일부는 유전체나노시트의 제 1 방향으로 외부로 노출되고, 제 2 내부전극층의 일부는 유전체나노시트의 제 2 방향으로 외부로 노출되며,
    노출된 제 1 내부전극층들 각각, 노출된 제 2 내부전극층들 각각은 수직 방향으로 서로 전기적으로 연결되며,
    상기 유전체나노시트는 아래의 화학식 1 내지 화학식 3 중 어느 한 유전체 조성물로 이루어지거나 Ca2(1-x)M2xNb3O10(M은 Sr, Ba, Cu, Ag, Bi 중 어느 하나이며, 몰분율 x는 0≤x≤1), Sr2(1-x)M2xNb3O10(M은 Ba, Cu, Ag, Bi 중 어느 하나이며, 몰분율 x는 0≤x≤1), Ti2NbO7 중 어느 한 물질로 이루어지는 것을 특징으로 하는 적층세라믹캐패시터.

    화학식 1
    KSr2(1-x)Bi(y/3)xNb3O10+δ
    (상기 화학식 1에서 몰분율 x는 0<x≤0.3, y는 4≤y≤6, δ는 0≤δ≤0.3의 범위이다.)

    화학식 2
    HSr2(1-x)Bi(y/3)xNb3O10+δ
    (상기 화학식 2에서 몰분율 x는 0<x≤0.3, y는 4≤y≤6, δ는 0≤δ≤0.3의 범위이다.)

    화학식 3
    Sr2(1-x)Bi(y/3)xNb3O10+δ
    (상기 화학식 3에서 몰분율 x는 0<x≤0.3, y는 4≤y≤6, δ는 0≤δ≤0.3의 범위이다.)
  2. 삭제
  3. 삭제
  4. 삭제
  5. 삭제
  6. 제 1 항에 있어서, 상기 제 1 방향과 제 2 방향은 서로 반대 방향인 것을 특징으로 하는 적층세라믹캐패시터.
  7. 절연성 기판을 준비하는 단계;
    상기 기판 상에 유전체나노시트를 적층하는 제 1 단계;
    상기 유전체나노시트 상에 제 1 내부전극층을 형성하는 제 2 단계;
    상기 제 1 내부전극층 상에 유전체나노시트를 적층하는 제 3 단계; 및
    상기 유전체나노시트 상에 제 2 내부전극층을 형성하는 제 4 단계를 포함하여 이루어지며,
    상기 제 1 단계 내지 제 4 단계는 복수번 반복 진행되며,
    제 1 내부전극층의 일부는 유전체나노시트의 제 1 방향으로 외부로 노출되는 형태로 형성되고, 제 2 내부전극층의 일부는 유전체나노시트의 제 2 방향으로 외부로 노출되는 형태로 형성되며,
    노출된 제 1 내부전극층들 각각, 노출된 제 2 내부전극층들 각각은 수직 방향으로 서로 전기적으로 연결되며,
    상기 유전체나노시트는 아래의 화학식 1 내지 화학식 3 중 어느 한 유전체 조성물로 이루어지거나 Ca2(1-x)M2xNb3O10(M은 Sr, Ba, Cu, Ag, Bi 중 어느 하나이며, 몰분율 x는 0≤x≤1), Sr2(1-x)M2xNb3O10(M은 Ba, Cu, Ag, Bi 중 어느 하나이며, 몰분율 x는 0≤x≤1), Ti2NbO7 중 어느 한 물질로 이루어지는 것을 특징으로 하는 적층세라믹캐패시터의 제조방법.

    화학식 1
    KSr2(1-x)Bi(y/3)xNb3O10+δ
    (상기 화학식 1에서 몰분율 x는 0<x≤0.3, y는 4≤y≤6, δ는 0≤δ≤0.3의 범위이다.)

    화학식 2
    HSr2(1-x)Bi(y/3)xNb3O10+δ
    (상기 화학식 2에서 몰분율 x는 0<x≤0.3, y는 4≤y≤6, δ는 0≤δ≤0.3의 범위이다.)

    화학식 3
    Sr2(1-x)Bi(y/3)xNb3O10+δ
    (상기 화학식 3에서 몰분율 x는 0<x≤0.3, y는 4≤y≤6, δ는 0≤δ≤0.3의 범위이다.)
  8. 제 7 항에 있어서, 상기 유전체나노시트 상에 제 1 내부전극층을 형성하는 제 2 단계는,
    상기 유전체나노시트 상에, 유전체나노시트의 일부 영역 및 상기 제 1 방향의 기판 일부를 노출시키는 제 1 마스크패턴을 형성하는 공정과,
    상기 제 1 마스크패턴에 의해 노출된 영역에 도전성 물질을 증착하여 제 1 내부전극층을 형성하는 공정을 포함하여 구성되는 것을 특징으로 하는 적층세라믹캐패시터의 제조방법.
  9. 제 7 항에 있어서, 상기 유전체나노시트 상에 제 2 내부전극층을 형성하는 제 4 단계는,
    상기 유전체나노시트 상에, 유전체나노시트의 일부 영역 및 상기 제 2 방향의 기판 일부를 노출시키는 제 2 마스크패턴을 형성하는 공정과,
    상기 제 2 마스크패턴에 의해 노출된 영역에 도전성 물질을 증착하여 제 2 내부전극층을 형성하는 공정을 포함하여 구성되는 것을 특징으로 하는 적층세라믹캐패시터의 제조방법.
  10. 제 7 항에 있어서, 상기 제 1 내부전극층, 제 2 내부전극층 및 유전체나노시트는 랭뮈어-블라젯법(Langmuir-Blodgett), 물리기상증착법, 화학기상증착법, 원자층증착법, 용해증착법(solution deposition) 중 어느 한 방법을 통해 적층되는 것을 특징으로 하는 적층세라믹캐패시터의 제조방법.
  11. 삭제
  12. 삭제
  13. 삭제
  14. 삭제
KR1020130156283A 2013-12-16 2013-12-16 적층세라믹캐패시터 및 그 제조방법 KR101522666B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020130156283A KR101522666B1 (ko) 2013-12-16 2013-12-16 적층세라믹캐패시터 및 그 제조방법
JP2014254013A JP5965466B2 (ja) 2013-12-16 2014-12-16 積層セラミックキャパシタ及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020130156283A KR101522666B1 (ko) 2013-12-16 2013-12-16 적층세라믹캐패시터 및 그 제조방법

Publications (1)

Publication Number Publication Date
KR101522666B1 true KR101522666B1 (ko) 2015-05-26

Family

ID=53395396

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130156283A KR101522666B1 (ko) 2013-12-16 2013-12-16 적층세라믹캐패시터 및 그 제조방법

Country Status (2)

Country Link
JP (1) JP5965466B2 (ko)
KR (1) KR101522666B1 (ko)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170140137A (ko) * 2015-10-19 2017-12-20 한국과학기술연구원 은이 치환된 스트론튬 나이오베이트 유전체 조성물 및 그 제조방법
EP3381866A1 (en) * 2017-03-31 2018-10-03 Samsung Electronics Co., Ltd. Two-dimensional perovskite material, dielectric material and multi-layered capacitor including the same
KR20190106726A (ko) * 2018-03-09 2019-09-18 삼성전자주식회사 세라믹 유전체 및 그 제조 방법, 세라믹 전자 부품 및 전자장치
US10998133B2 (en) 2017-03-10 2021-05-04 Samsung Electronics Co., Ltd. Dielectric material, method of manufacturing thereof, and dielectric devices and electronic devices including the same
US11358904B2 (en) 2017-03-10 2022-06-14 Samsung Electronics Co., Ltd. Dielectric material, method of manufacturing thereof, and dielectric devices and electronic devices including the same

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170045593A (ko) * 2015-10-19 2017-04-27 한국과학기술연구원 은이 치환된 스트론튬 나이오베이트 유전체 조성물 및 그 제조방법
KR102469185B1 (ko) * 2017-10-27 2022-11-18 삼성전자주식회사 세라믹 전자 부품 및 그 제조 방법과 전자장치
KR102558060B1 (ko) * 2020-12-02 2023-07-25 한국과학기술연구원 나이오베이트 유전체를 포함하는 나노시트 및 이를 포함하는 유전체 박막

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05129149A (ja) * 1991-10-31 1993-05-25 Matsushita Electric Ind Co Ltd 薄膜コンデンサ
KR20050077687A (ko) * 2004-01-30 2005-08-03 세향산업 주식회사 다층 박막 캐패시터 제조방법 및 그 제조장치
KR20060133904A (ko) * 2005-06-21 2006-12-27 세향산업 주식회사 다층박막 캐패시터와 그 제조방법 및 장치
JP4286550B2 (ja) * 2003-01-31 2009-07-01 クローバー電子工業株式会社 多層配線基板

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03200309A (ja) * 1989-12-27 1991-09-02 Taiyo Yuden Co Ltd 積層型薄膜誘電体素子およびその製造方法
WO2008078652A1 (ja) * 2006-12-25 2008-07-03 National Institute For Materials Science 誘電体素子とその製造方法
JP5158061B2 (ja) * 2009-11-30 2013-03-06 Ｔｄｋ株式会社 薄膜コンデンサ

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05129149A (ja) * 1991-10-31 1993-05-25 Matsushita Electric Ind Co Ltd 薄膜コンデンサ
JP4286550B2 (ja) * 2003-01-31 2009-07-01 クローバー電子工業株式会社 多層配線基板
KR20050077687A (ko) * 2004-01-30 2005-08-03 세향산업 주식회사 다층 박막 캐패시터 제조방법 및 그 제조장치
KR20060133904A (ko) * 2005-06-21 2006-12-27 세향산업 주식회사 다층박막 캐패시터와 그 제조방법 및 장치

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170140137A (ko) * 2015-10-19 2017-12-20 한국과학기술연구원 은이 치환된 스트론튬 나이오베이트 유전체 조성물 및 그 제조방법
KR102274761B1 (ko) * 2015-10-19 2021-07-08 한국과학기술연구원 은이 치환된 스트론튬 나이오베이트 유전체 조성물 및 그 제조방법
US10998133B2 (en) 2017-03-10 2021-05-04 Samsung Electronics Co., Ltd. Dielectric material, method of manufacturing thereof, and dielectric devices and electronic devices including the same
US11358904B2 (en) 2017-03-10 2022-06-14 Samsung Electronics Co., Ltd. Dielectric material, method of manufacturing thereof, and dielectric devices and electronic devices including the same
EP3381866A1 (en) * 2017-03-31 2018-10-03 Samsung Electronics Co., Ltd. Two-dimensional perovskite material, dielectric material and multi-layered capacitor including the same
US11823838B2 (en) 2017-03-31 2023-11-21 Samsung Electronics Co., Ltd. Two-dimensional perovskite material, dielectric material and multi-layered capacitor including the same
KR20190106726A (ko) * 2018-03-09 2019-09-18 삼성전자주식회사 세라믹 유전체 및 그 제조 방법, 세라믹 전자 부품 및 전자장치
KR102585979B1 (ko) 2018-03-09 2023-10-06 삼성전자주식회사 세라믹 유전체 및 그 제조 방법, 세라믹 전자 부품 및 전자장치

Also Published As

Publication number Publication date
JP2015119184A (ja) 2015-06-25
JP5965466B2 (ja) 2016-08-03

Similar Documents

Publication Publication Date Title
KR101522666B1 (ko) 적층세라믹캐패시터 및 그 제조방법
US9165715B2 (en) Multilayer ceramic capacitor with electrodes having lead-out parts and method of manufacturing the same
KR102497972B1 (ko) 적층 세라믹 커패시터 및 그 제조 방법
JP2021002645A (ja) 積層セラミックキャパシタ及びその製造方法
JP7060213B2 (ja) 誘電体磁器組成物及びこれを含む積層セラミックキャパシタ
JP2021010000A (ja) 積層セラミックキャパシタ及びその製造方法
KR102552423B1 (ko) 유전체 파우더 및 이를 이용한 적층형 세라믹 전자부품
CN103258644A (zh) 多层陶瓷电子部件及其制造方法
KR102543977B1 (ko) 적층 세라믹 커패시터 및 그 제조 방법
CN102543436B (zh) 多层陶瓷电容器和制造该多层陶瓷电容器的方法
CN106816312A (zh) 多层陶瓷电子组件及其制造方法
JP2014003328A (ja) 積層セラミックコンデンサ及びその製造方法
JP7283675B2 (ja) 積層セラミックキャパシタ及びその製造方法
KR101939083B1 (ko) 적층형 커패시터 및 그 제조방법
KR20170033638A (ko) 적층 세라믹 커패시터
KR20140058266A (ko) 적층 세라믹 커패시터 및 그 제조 방법
KR102551219B1 (ko) 적층 세라믹 커패시터 및 그 제조 방법
KR20230040972A (ko) 적층 세라믹 커패시터 및 그 제조 방법
CN212136266U (zh) 多层陶瓷电子组件
US8913367B2 (en) Multilayered ceramic capacitor and method of manufacturing the same
KR20140057926A (ko) 적층 세라믹 전자부품 및 이의 제조방법
CN103871739A (zh) 多层陶瓷电子元件
JP2017078012A (ja) 誘電体磁器組成物及びこれを含む積層セラミックキャパシター
KR20180085694A (ko) 유전 복합체, 및 이를 포함하는 적층형 커패시터 및 전자 소자
KR20190006060A (ko) 적층형 커패시터

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20190513

Year of fee payment: 5