CN102543436B - 多层陶瓷电容器和制造该多层陶瓷电容器的方法 - Google Patents
多层陶瓷电容器和制造该多层陶瓷电容器的方法 Download PDFInfo
- Publication number
- CN102543436B CN102543436B CN201110391486.2A CN201110391486A CN102543436B CN 102543436 B CN102543436 B CN 102543436B CN 201110391486 A CN201110391486 A CN 201110391486A CN 102543436 B CN102543436 B CN 102543436B
- Authority
- CN
- China
- Prior art keywords
- electrode
- electrode pattern
- pattern
- multilayer
- dielectric layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000000919 ceramic Substances 0.000 title claims abstract description 62
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 19
- 239000003985 ceramic capacitor Substances 0.000 claims description 61
- 239000000758 substrate Substances 0.000 claims description 36
- 238000000034 method Methods 0.000 claims description 22
- 238000009413 insulation Methods 0.000 claims description 12
- 230000015572 biosynthetic process Effects 0.000 claims description 6
- 238000005520 cutting process Methods 0.000 abstract description 7
- 238000007639 printing Methods 0.000 abstract description 6
- 239000002002 slurry Substances 0.000 abstract description 4
- 239000000463 material Substances 0.000 description 14
- 239000003990 capacitor Substances 0.000 description 12
- 239000000843 powder Substances 0.000 description 7
- 239000011230 binding agent Substances 0.000 description 5
- 229910052751 metal Inorganic materials 0.000 description 5
- 239000002184 metal Substances 0.000 description 5
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 4
- KDLHZDBZIXYQEI-UHFFFAOYSA-N Palladium Chemical compound [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 description 4
- 229910052782 aluminium Inorganic materials 0.000 description 4
- 230000005611 electricity Effects 0.000 description 4
- 230000032683 aging Effects 0.000 description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 3
- JRPBQTZRNDNNOP-UHFFFAOYSA-N barium titanate Chemical compound [Ba+2].[Ba+2].[O-][Ti]([O-])([O-])[O-] JRPBQTZRNDNNOP-UHFFFAOYSA-N 0.000 description 3
- 229910002113 barium titanate Inorganic materials 0.000 description 3
- 230000008569 process Effects 0.000 description 3
- 229910052715 tantalum Inorganic materials 0.000 description 3
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 3
- 239000001856 Ethyl cellulose Substances 0.000 description 2
- ZZSNKZQZMQGXPY-UHFFFAOYSA-N Ethyl cellulose Chemical compound CCOCC1OC(OC)C(OCC)C(OCC)C1OC1C(O)C(O)C(OC)C(CO)O1 ZZSNKZQZMQGXPY-UHFFFAOYSA-N 0.000 description 2
- 239000004793 Polystyrene Substances 0.000 description 2
- 239000004411 aluminium Substances 0.000 description 2
- 230000008878 coupling Effects 0.000 description 2
- 238000010168 coupling process Methods 0.000 description 2
- 238000005859 coupling reaction Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 229920001249 ethyl cellulose Polymers 0.000 description 2
- 235000019325 ethyl cellulose Nutrition 0.000 description 2
- 229910052759 nickel Inorganic materials 0.000 description 2
- 239000003960 organic solvent Substances 0.000 description 2
- 229910052763 palladium Inorganic materials 0.000 description 2
- 229920002037 poly(vinyl butyral) polymer Polymers 0.000 description 2
- 229920002223 polystyrene Polymers 0.000 description 2
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 1
- 229910002367 SrTiO Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 150000001398 aluminium Chemical class 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 230000000052 comparative effect Effects 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 230000006835 compression Effects 0.000 description 1
- 238000007906 compression Methods 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000001035 drying Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000007772 electrode material Substances 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 239000011120 plywood Substances 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
- 229910052712 strontium Inorganic materials 0.000 description 1
- CIOAGBVUUVVLOB-UHFFFAOYSA-N strontium atom Chemical compound [Sr] CIOAGBVUUVVLOB-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/005—Electrodes
- H01G4/008—Selection of materials
- H01G4/0085—Fried electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/018—Dielectrics
- H01G4/06—Solid dielectrics
- H01G4/08—Inorganic dielectrics
- H01G4/12—Ceramic dielectrics
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/30—Stacked capacitors
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/43—Electric condenser making
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Materials Engineering (AREA)
- Ceramic Engineering (AREA)
- Inorganic Chemistry (AREA)
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
- Ceramic Capacitors (AREA)
Abstract
公开的是一种多层陶瓷电容器和一种制造多层陶瓷电容器的方法。提供了一种制造多层陶瓷电容器的方法,该方法包括:在陶瓷基片上平行地印刷多个带型内电极图形;通过堆叠形成有多个带型内电极图形的陶瓷基片形成层合板;切割所述层合板使得第一内电极图形和第二内电极图形被交替地堆叠;和通过施加陶瓷浆料以便覆盖所述层合板上所述第一内电极图形和所述第二内电极图形所暴露至的侧部,形成第一侧件和第二侧件。
Description
相关申请的交叉引用
本申请要求韩国知识产权局的2010年12月13日提交的韩国专利申请No.10-2010-0126973的优先权,该韩国专利申请的公开内容通过引用结合于此。
技术领域
本发明涉及一种多层陶瓷电容器(ceramic condenser)和一种制造该多层陶瓷电容器的方法,并且更特别地,涉及一种小型化的且高度集成的多层陶瓷电容器和一种制造该多层陶瓷电容器的方法。
背景技术
多层陶瓷电容器(MLCC)(能够存储电的装置)通过将电压施加到相对的电极上而将电存储在每一个电极中。当将直流电压施加在电容器上时,电流在电容器中流动,同时电被存储在电容器中;然而,当完成电的存储时,电流不在电容器中流动。同时,当将交流电压施加在电容器上时,交流电流在电容器中连续地流动,同时电极的极性交替。
根据设置在电极之间的绝缘体的类型,电容器可以归类为以下电容器中的一种:铝电解电容器(aluminum electrolytic condenser),其中电极由铝制成,并且该铝电极之间设置有薄的氧化物层;使用钽作为电极材料的钽电解电容器(tantalum electrolytic condenser);在电极之间使用高介电系数电介质(high-K dielectric)(诸如钛酸钡)的陶瓷电容器;使用由高介电系数陶瓷制成的多层结构作为布置在电极之间的电介质的多层陶瓷电容器(MLCC);使用聚苯乙烯薄膜(polystyrene film)作为电极之间的电介质的薄膜电容器(film condenser),等等。
在上述电容器中,多层陶瓷电容器可以被小型化的同时具有优秀的耐热性和频率特性,使得该多层陶瓷电容器已经广泛用于各种应用,诸如高频率电路等等。
在根据现有技术的多层陶瓷电容器中,可以通过堆叠多个电介质片材而形成层合板,具有不同极性的外电极可以形成在层合板的外部,并且交替地堆叠在层合板内的内电极可以与每一个外电极电连接。
交替地形成在电介质片材之间的内电极彼此相对且彼此成对,使得相对的内电极之间存在极性,以产生电容耦合(capacitance coupling),使得多层陶瓷电容器具有电容值。
最近,由于电子产品已经变得小型化的且高度集成,因此已经进行了多层陶瓷电容器的小型化和高度集成的研究。特别地,为了实现高容量小尺寸多层陶瓷电容器,已经进行提高内电极之间的连接性(connectivity)的同时减薄和高度堆叠电介质层的各种尝试。
发明内容
本发明的一方面提供一种多层陶瓷电容器和一种制造该多层陶瓷电容器的方法。所述多层陶瓷电容器即使在薄的层中也能够保证电介质层的厚度一致性,以高度堆叠并且小型化所述多层陶瓷电容器,并且所述陶瓷电容器能够消除电介质层的台阶以提高绝缘电阻的加速寿命。
根据本发明的一方面,提供了一种制造多层陶瓷电容器的方法,该方法包括:制备多个第一陶瓷基片和多个第二陶瓷基片,多个第一带型内电极图形平行地印刷在所述多个第一陶瓷基片上,多个第二带型内电极图形平行地印刷在所述多个第二陶瓷基片上;通过交替地堆叠所述第一陶瓷基片和所述第二陶瓷基片使得所述多个第一带型内电极图形和所述多个第二带型内电极图形交替地堆叠,形成层合板;将所述层合板切割成条型层合板以横断所述多个第一带型内电极图形和第二带型内电极图形以形成第二侧面和第四侧面;和通过施加陶瓷浆料以覆盖第二侧和第四侧,形成第一侧件和第二侧件。
所述层合板的形成可包括:形成所述层合板使得所述第一带型内电极图形或第二带型内电极图形的中心部分和形成在设置在相邻陶瓷基片上的所述多个第二带型内电极图形或多个第一带型内电极图形之间的间隙部分被设置在直线上。
制造多层陶瓷电容器的方法还可包括:在形成所述第一侧件和所述第二侧件之前或之后,通过切割所述条型层合板以包括所述第一带型内电极图形或第二带型内电极图形的中心部分和形成在布置在相邻的陶瓷基片上的所述多个第二带型内电极图形或多个第一带型内电极图形之间的间隙部分,而形成还包括第一侧和第三侧的多个多层主体。
制造多层陶瓷电容器的方法还可包括在所述多层主体的所述第一侧和所述第三侧的每一个上形成第一外电极和第二外电极。
根据本发明的另一方面,提供了一种多层陶瓷电容器,该多层陶瓷电容器包括:多层主体,多个电介质层堆叠在所述多层主体中;第一外电极和第二外电极,所述第一外电极和第二外电极分别形成在所述多层主体的彼此面对的第一侧和第三侧上;第一内电极图形,该第一内电极图形暴露至所述第一侧并且形成在所述多层主体中以离开所述第三侧面预定间隔覆盖电介质层;第二内电极图形,该第二内电极图形形成在所述多层主体中以与所述第一内电极图形交替地堆叠,第二内电极图形和第一内电极图形之间设置有至少一层电介质层,并且所述第二内电极图形暴露至所述第三侧以便以离开所述第一侧预定间隔覆盖所述电介质层;和在所述层合板中的第一侧件和第二侧件,通过向彼此相对的第二侧和第四侧中的每一个上施加陶瓷浆料形成所述第一侧件和第二侧件,所述第一内电极图形和所述第二内电极图形暴露至所述第二侧和第四侧。
如果所述多层主体的高度是h1并且由于形成在所述多层主体中的所述第一内电极图形和第二内电极图形而形成台阶的部分的高度是h2,则h1和h2可满足以下公式1:
(h1-h2)/h1≤0.15:公式1
通过控制陶瓷浆体的量可以控制第一侧件和第二侧件的厚度。
所述第一内电极图形和所述第二内电极图形可以彼此间隔开,并且所述第一内电极图形和所述第二内电极图形以绝缘距离与所述第三侧和所述第一侧间隔开。
所述第一内电极图形和所述第二内电极图形可以分别彼此间隔开,并且以20μm或更大的间隔与所述第三侧和所述第一侧间隔开。
与所述电介质层的区域相比,所述第一内电极图形或所述第二内电极图形的区域可以是90%或更大。
与所述电介质层的区域相比,所述第一内电极图形和所述第二内电极图形之间的重叠区域可以是80%或更大。
附图说明
根据结合附图的以下详细描述,将更清楚地理解本发明的上述和其它方面、特征和其它优点,其中:
图1是根据本发明的示例性实施方式的多层陶瓷电容器的立体图;
图2A和图2B是展示根据本发明的示例性实施方式的印刷有带型内电极图形的电介质片材的平面图和前视图;
图3是展示根据本发明的示例性实施方式的层合板剖视图,所述层合板中堆叠有多个电介质片材;
图4A是展示根据本发明的示例性实施方式的条型层合板的立体图;
图4B是展示根据本发明的示例性实施方式的多层主体的立体图;
图5A是沿A-A’线剖切图4B中展示的多层主体得到的剖视图;
图5B是沿B-B’线剖切图4B中展示的多层主体得到的剖视图;和
图6是根据本发明的示例性实施方式的形成为具有侧件的多层主体的剖视图。
具体实施方式
将参考附图详细描述本发明的示例性实施方式。然而,在描述本发明的示例性实施方式时,将省略对熟知的功能或构造的详细描述以防止不必要的细节使本发明的描述不清楚。
在附图中,将始终使用相同的附图标记来指代相同的或类似的要素。
此外,除非明确地描述为相反含义,词“包括”和诸如“包含”或“含有”等变形将被理解为意味着包括所述要素,但不排除还包括任何其它要素。
在下文中,将参考图1到图6描述根据本发明的示例性实施方式的多层陶瓷电容器和制造该多层陶瓷电容器的方法。
图1是根据本发明的示例性实施方式的多层陶瓷电容器的立体图,图2A和2B是展示根据本发明的示例性实施方式的印刷有带型内电极图形的电介质片材的平面图和前视图,图3是展示根据本发明的示例性实施方式的多个电介质片材堆叠在其中的层合板的剖视图,图4A是展示根据本发明的示例性实施方式的条型层合板的立体图,图4B是展示根据本发明的示例性实施方式的多层主体的立体图,图5A是沿A-A’线剖切图4B中展示的多层主体得到的剖视图,图5B是沿B-B’线剖切图4B中展示的多层主体得到的剖视图,和图6是沿根据本发明的示例性实施方式的形成为具有侧件的多层主体的剖视图。
参考展示根据本发明的示例性实施方式的多层陶瓷电容器的立体图的图1,根据本发明的示例性实施方式的多层陶瓷电容器1可以设置为包括:多层主体20、第一外电极10a、第二外电极10b、第一内电极和第二内电极,多层主体20内堆叠有多个电介质层。
堆叠多个电介质层以形成陶瓷多层主体。第一电介质层可以设置有第一内电极图形,并且第二电介质层可以设置有第二内电极图形。交替地堆叠第一电介质层和第二电介质层使得该第一电介质层和第二电介质层可以设置为当暴露至不同的表面时,在第一电介质层和第二电介质层之间具有重叠区域。
此外,电介质层可以制造为具有预定介电常数的陶瓷基片。
第一外电极10a可以形成在多层主体20的一个端面上,并且第一外电极10a可以形成为第一内电极图形电连接。此外,第二外电极10b可以形成在多层主体20的另一端面上,并且第二外电极10b可以形成为与第二内电极图形电连接。
第一外电极10a和第二外电极10b可以由诸如镍(Ni),银(Ag),钯(Pd)等等的具有优秀的导电性的金属材料制成,并且第一外电极10a和第二外电极10b可用于将多层陶瓷电容器与外部装置连接。
由于多层主体20被高度堆叠,所以该多层主体20内的电介质层的台阶成为重要因素,并且必须减薄内电极图形。因此,可能会频繁出现内电极图形短路的现象。
然而,根据本发明的示例性实施方式,虽然内电极图形和电介质层形成为薄的,但是内电极图形也形成为覆盖电介质层的大部分,使得形成在多层主体20中的第一内电极图形和第二内电极图形之间的连接性是优秀的,并且增加了第一内电极图形和第二内电极图形之间的重叠区域,从而增加多层陶瓷电容器的容量。
此外,本发明的示例性实施方式减小构成多层主体20的电介质层、第一内电极图形,和第二内电极图形的电介质层的台阶以提高绝缘电阻的加速寿命(accelerated life),因此提供具有优秀的容量特性和提高的可靠性的多层陶瓷电容器。
下文中,将描述制造多层陶瓷电容器的方法,根据本发明的示例性实施方式,所述多层陶瓷电容器中堆叠有具有小的台阶的多个电介质层。
图2A和2B是示出根据本发明的示例性实施方式的印刷有带型内电极图形30的陶瓷基片100的图解。
参考图2A,为了制造根据本发明的示例性实施方式的多层陶瓷电容器,将多个带型内电极图形30印刷在陶瓷基片100上。通过施加并且干燥包括陶瓷粉末、有机溶剂和有机粘结剂的陶瓷坯泥,可以形成陶瓷基片100。
陶瓷粉末可以是高介电常数材料(high-K material),但并不限于此。因此,所述陶瓷粉末可以使用基于钛酸钡(BaTiO3)的材料、基于铅复合钙钛矿的材料、基于钛酸锶(SrTiO3)的材料等等,优选地,可以使用基于钛酸钡(BaTiO3)的粉末。
可以使用有机粘结剂以保证陶瓷粉末的可分散性,但不限于使用有机粘结剂。相应地,可以使用乙基纤维素(ethyl cellulose),聚乙烯醇缩丁醛(polyvinyl butyral)及其混合物作为有机粘结剂。
带型内电极30可以由具有优秀的导电性的材料制成,该材料包括根据本发明的示例性实施方式的导电金属。此外,所述传导性金属不限于此,而是可以包括选自包括Ni、Cu、Pd及其合金的金属组中的至少一种金属。
可以通过在陶瓷基片100上印刷包括导电金属的内电极坯泥形成带型内电极30,但并不限于此。结果,可以通过丝网印刷方法、凹版印刷方法等等将带型内电极30印刷在陶瓷基片上。
本发明的示例性实施方式可制备印刷有第一带型内电极的第一陶瓷基片和印刷有多个第二带型内电极图形的第二陶瓷基片。
可以交替地堆叠第一陶瓷基片和第二陶瓷基片。特别地,可以交替地堆叠第一带型内电极图形和第二带型内电极图形。
此外,随后切割交替地堆叠有多个第一陶瓷基片和多个第二陶瓷基片的层合板,使得第一带型内电极图形可形成第一内电极图形,并且第二带型内电极图形可形成第二内电极图形。
参考图2B,多个带型内电极图形30以平行的条形的形式被印刷在陶瓷基片100上。可以将印刷在相同的陶瓷基片100上的相邻的带型内电极图形30印刷为以预定间隔彼此间隔开。
图3是展示层合板的剖视图,在该层合板中堆叠有多个根据本发明的示例性实施方式的印刷有第一带型内电极图形30A和第二带型内电极图形30B的陶瓷基片。
参考图3,通过交替地堆叠印刷有多个平行的第一带型内电极图形30A的第一陶瓷基片和印刷有多个平行的第二带型内电极图形30B的第二陶瓷基片形成层合板120。
特别地,可以交替地堆叠多个第一带型内电极图形30A和多个第二带型内电极图形30B。
层合板120被切割成单元芯片以分离成多个芯片,并且第一带型内电极图形30A可形成图5A中展示的第一内电极图形30a,第二带型内电极图形30B可形成图5A中展示的第二内电极图形30b。
交替地堆叠陶瓷基片意味着印刷在一个陶瓷基片100上的第一带型内电极图形或第二带型内电极图形的中心部分和印刷在相邻的陶瓷基片上的多个第一带型内电极图形或第二带型内电极图形之间的间隙部分在共同轴线上对齐。
根据本发明的示例性实施方式,从图3可以理解到,第一带型内电极图形30A的中心部分b1和第二带型内电极图形30B之间的间隙部分b2被交替地设置为在共同轴线上对齐。
因此,层合板120具有如图2A中展示的平面图,在层合板120中交替地堆叠有设置在彼此相邻的陶瓷基片100上的多个第一带型内电极图形30和第二带型内电极图形30。
可以沿C1-C1’线将层合板120切割成条型层合板220(图4A)。层合板120可以被切割为横断多个带型内电极图形30,并且可以被切割为如图4A中示出的多个条型层合板220。
此后,沿图3中示出的C2-C2’线将图4A的条型层合板220切割成与单个芯片尺寸一致,因此形成多个多层主体320(图5B)。
特别地,当沿C2-C2’线切割条型层合板220时,该条型层合板220可以被切割为使第一带型内电极图形或第二带型内电极图形的中心部分与第二带型内电极图形或第一带型内电极图形的间隙部分一致。因此,多个多层主体320具有第一内电极图形与第二内电极图形交替地堆叠的结构,所述第一内电极图形通过切割第一带型内电极图形形成,并且所述第二内电极图形通过切割第二带型内电极图形形成。
切割线C1-C1’形成为交替地包括第一带型内电极图形或第二带型内电极图形的中心部分b1和第二带型内电极图形或第一带型内电极图形的间隙部分b2,使得多层主体320的切割表面具有交替地形成第一内电极图形或第二内电极图形之间的间隙部分和第二或第一内电极图形之间的间隙部分的结构。就是说,条型层合板220的一个表面形成为绘制出第一内电极图形30a,并且条形层合板220的另一表面形成为绘制出第二内电极图形30b。
参考图4B,切割的多层主体320具有第一侧和第三侧,第一内电极图形30a和第二内电极图形30b沿A-A’方向分别暴露在所述第一侧和第三侧上,其中,通过沿C2-C2′线切割而形成多层主体320的第一侧和第三侧,并且该第一侧和第三侧被设置成彼此面对。
此外,多层主体320具有第二侧和第四侧,第一内电极图形30a和第二内电极图形30b沿B-B’方向暴露在所述第二侧和所述第四侧上,其中,通过沿C1-C1′线切割而形成多层主体320的第二侧和第四侧,并且该第二侧和第四侧被设置成彼此面对。
图5A是示出沿A-A’线剖切得到的多层主体320的横截面图。
参考图5A,通过堆叠多个电介质层而形成多层主体320。
多层主体320的内部交替地堆叠有第一内电极图形30a和第二内电极图形30b,至少一个电介质层设置在第一内电极图形30a和第二内电极图形30b之间。第一内电极图形30a和第二内电极图形30b的各个单个相对的电极形成为分别暴露到第一侧和第三侧,并且所述各个单个相对的电极形成为具有重叠区域,所述各个单个相对的电极之间设置有至少一层电介质层。
多层主体320的第一侧可以设置有与第一内电极图形30a电连接的第一外电极,并且多层主体320的第三侧可以设置有与第二内电极图形30b电连接的第二外电极。
特别地,第一内电极图形30a的单个电极可以形成为完全覆盖单个电介质层直到第三侧向内的预定间隔,以便与第二外电极绝缘,所述第三侧上形成有第二外电极。第一内电极图形30a的单个电极可以形成为以一定距离与第三侧间隔开,所述一定距离对应于足以维持与第二外电极的电绝缘的绝缘距离d1,并且第一内电极图形30a的单个电极可以优选地形成为以20μm(或更大)的最小间隔与第三侧间隔开。
类似地,第二内电极图形30b的单个电极可以形成为完全覆盖单个电介质层直到第一侧向内的预定间隔,以便与第一外电极绝缘,所述第一侧上形成有第一外电极,并且第二内电极图形30b的单个电极可以以一定距离与第一侧间隔开,所述一定距离对应于足以维持与第一外电极的电绝缘的绝缘距离d2,并且第二内电极图形30b的单个电极可以形成为以20μm(或更大)的最小间隔与第一侧间隔开。
图5B是展示沿B-B’线剖切图4B中展示的多层主体320得到的横截面图。
参考图5B,通过堆叠多个电介质层而形成多层主体320。多层主体320的内部设置有内电极图形30的多个相对的单个电极,该多个相对的单个电极之间设置有至少一层电介质层。
根据本发明的示例性实施方式,由于除了在单个内电极30的最小区域外,内电极30形成为覆盖整个单个电介质层,所以多个电介质层未形成台阶,在所述最小区域中单个电极30维持可能的最小的电绝缘。
因此,即使形成多个薄的电介质层,每一个电介质层也几乎完全没有台阶,使得每一个单个电介质层的厚度可以是一致的。就是说,多层主体320中的多个电介质层的厚度可以大致类似,并且在沿实施堆叠和压缩的堆叠方向上,所有多层主体320的顶部,底部和中部可以具有一致的厚度。
根据本发明的示例性实施方式,电介质层的高度可以是数微米,并且可以以1到5μm的厚度将内电极图形印刷在电介质层上。当以数百层的量堆叠电介质层时,在电介质层上,没有印刷内电极图形的部分的堆叠厚度可以薄于印刷有内电极图形的部分的堆叠厚度,使得电介质层由于形成的台阶而具有凹陷结构(sunken structure)。
然而,根据本发明的示例性实施方式,内电极图形形成为最大地覆盖电介质层,使得仅可能形成小台阶。
更详细地,如果多层主体320的高度是h1,并且由于形成在多层主体中的第一内电极图形和第二内电极图形而形成台阶的部分的高度是h2,则h1和h2可能满足以下公式1。
(h1-h2)/h1≤0.15…公式1
此外,第一内电极图形30a和第二内电极图形30b可以形成在电介质层的最宽的区域上,从而可以增加第一内电极图形30a和第二内电极图形30b的重叠区域。
就是说,根据本发明的示例性实施方式,由于内电极图形形成在整个单个电介质层上(除了为了保证与相对电极的绝缘所必要的最小区域外),因此电介质层上被第一内电极图形30a或第二内电极图形的单个电极锁占据的区域可以是90%或更多。
因此,第一电极图形30a和第二内电极图形30b的相对的单个电极之间的重叠区域可以是80%或更多。由于重叠区域增加,因此可保证高容量。
图6是展示在根据本发明的示例性实施方式的多层主体320上形成侧件150a和侧件150b的过程的剖视图。
参考图6,根据图5B中示出的本发明的示例性实施方式,可以形成几乎没有台阶的多层主体320,该多层主体320内堆叠有多个厚度一致的电介质层。
然而,参考图4B,在根据本发明的示例性实施方式的多层主体320的情况中,外电极沿A-A’方向形成,使得多个电介质层和内电极图形不会暴露到外部。然而,内电极图形沿B-B’方向暴露到外部,使得内电极图形可能回被物理地损坏(physically damaged),因此对产品有负面影响。
因此,根据本发明的示例性实施方式,沿多层主体320的B-B’方向形成的第二侧和第四侧可以设置有侧件150a和侧件150b。
侧件150a和侧件150b可以布置在第二侧和第四侧上,其中,通过沿C1-C1’线被切割而形成第二侧和第四面,使得侧件150a和侧件150b可以形成在图4A的条型层合板220上或图4B的多层主体的第二侧和第四侧上。
侧件可以形成在对应于图4A的条型层合板220的第二侧和第四侧的形成有主轴线的一侧上,并且使用条型层合板220通过一次成型可以形成多个多层主体320的侧件。
换句话说,在第一侧件和第二侧件形成在多层主体上之前或之后,可以沿C2-C2’线切割第一侧件和第二侧件以形成多层主体320。在第一侧件和第二侧件形成在多层主体上之后,可切割第一侧件和第二侧件以形成多个多层主体320。
侧件150a和侧件150b形成在条型层合板220的第二侧和第四侧上,或多层主体320上,并且可以通过分别在第一侧和第四侧上施加包括陶瓷粉末的电介质浆体料而形成。
通过施加包括陶瓷粉末、有机粘结剂和有机溶剂的陶瓷浆料而形成侧件150a和侧件150b,并且可以控制每一个侧件150a和侧件150b中的浆体的量以便在每个侧件150a和侧件150b中形成所需的厚度。
在具有侧件150a和侧件150b的多层主体320形成之后,沿A-A’方向暴露的表面设置有第一外电极和第二外电极,从而完成所述多层陶瓷电容器。
参考图1,根据本发明的示例性实施方式制造的多层陶瓷电容器1包括:多层主体20,该多层主体20中堆叠有多个电介质层;第一外电极10a,该第一外电极10a形成在多层主体的一个端表上;和第二外电极10b,该第二外电极10b形成在第一外电极10a的另一端面上。
参考图5A,多层主体20包括形成在多个电介质层之间的第一内电极图形30a和第二内电极图形30b,其中彼此相对的第一内电极图形30a和第二内电极图形30b交替地堆叠并且设置为具有重叠区域。
可以根据多层陶瓷电容器的重叠区域确定多层陶瓷电容器的容量。就是说,随着重叠区域增加,多层陶瓷电容器的容量也可以增加。
此外,第一外电极10a和第二外电极10b可以分别形成为与第一内电极图形30a和第二内电极图形30b相连。
在根据本发明的示例性实施方式制造的多层陶瓷电容器1的情况中,第一内电极图形30a的单个电极与第一外电极电连接的同时形成为覆盖整个单个电介质层(除了该单个电介质层上邻近电绝缘的第二外电极的部分外)。此外,第二内电极图形30b的单个电极形与第二外电极电连接的同时成为覆盖整个单个电介质层(除了该单个电介质层上邻近电绝缘的第一外电极的部分外)。
因此,第一内电极图形或第二内电极图形的单个电极可以形成在电介质层的最大的区域上。根据本发明的示例性实施方式,第一内电极图形或第二内电极图形可以形成在大于或等于电介质层的区域的90%的区域中,并且第一内电极图形与第二电极图形彼此重叠的区域可以大于或等于电介质层的区域的80%。因此,由于内电极图形的区域增加,从而有利于保证容量。
此外,由于被内电极图形覆盖的区域增加,因此可以防止形成电介质层台阶,并且因此可以减小多个电介质层的厚度偏差。
在根据本发明的示例性实施方式制造的多层陶瓷电容器1的情况中,由于内电极图形形成为覆盖电介质层的大部分,因此当电介质层被堆叠时电介质层的台阶是小的,并且即使在电介质层薄薄地形成的情况下也可以形成厚度一致的电介质层。
根据本发明的示例性实施方式,内电极图形形成为覆盖电介质层,从而可以形成第一侧和第二侧,该第一侧和第二侧通过向所述第一内电极图形和所述第二内电极图形所暴露至的一侧施加陶瓷浆料而形成。
因此,可以制造堆叠有厚度一致的电介质层的多层陶瓷电容器,并且可以制造形成有具有预定厚度的第一侧和第二侧的多层陶瓷电容器。
根据本发明的示例性实施方式,电介质层的厚度一致,并且其中的厚度偏差非常小,使得多层陶瓷电容器的耐久性非常优秀,因此提高该多层陶瓷电容器的高温加速寿命。
此外,根据本发明的示例性实施方式,即使电介质层形成为薄的情况下,电介质层的厚度一致,并且其中的厚度偏差非常小,使得形成在电介质层之间的内电极图形的短路的放生和电连接性可以是优秀的。因此,可以提高产品的可靠性。
根据本发明的示例性实施方式,内电极图形形成为覆盖电介质层以充分地保证第一内电极图形和第二内电极图形彼此重叠的区域,因此提高产品的容量。可以通过另外的工艺控制侧部具有所需的厚度,从而改善产品设计的灵活性。
此外,通过使用带型内电极图形将本发明的示例性实施方式切割成条型层合板并且随后切割成芯片单元,使得产品可以被批量生产,因此减小产品的制造成本。
如上所述,通过根据本发明的示例性实施方式的制造多层陶瓷电容器的方法,通过印刷带型内电极图形可以批量生产多个多层陶瓷电容器。当堆叠薄的内电极图形和陶瓷基片时,内电极图形形成为覆盖电介质层以便即使在内电极图形形成为薄的的情况下也保证内电极图形的连接性,并且内电极图形占据电介质层的大的区域以便保证多层陶瓷电容器的容量。
此外,根据本发明的示例性实施方式的多层陶瓷电容器的内电极图形形成为覆盖单个电介质层,从而保证第一内电极图形和第二内电极图形之间的最大的可能的重叠区域,并且形成内电极图形的薄的电介质层,因此允许多层陶瓷电容器的小型化和高度堆叠。
此外,内电极图形并未形成在电介质层的一部分上,而是形成为覆盖电介质层,因此消除了多层主体中的电介质层的台阶。此外,本发明的示例性实施方式可减小电介质层的厚度偏差并且可保证内电极图形的电连接性,因此提高产品的可靠性。
此外,本发明的示例性实施方式可形成多层主体,并且随后在第一内电极图形和第二电极图形所暴露至的多层主体的侧面上形成希望厚度的侧件以便最大地保证内电极图形占据的空间,因此提高产品设计的灵活性。
虽然已经结合示例性实施方式对本发明进行了展示和描述,但本领域技术人员将清楚,可以对所述示例性实施方式作出修改和改变而不偏离如所附权利要求限定的本发明的精神和范围。
Claims (10)
1.一种制造多层陶瓷电容器的方法,该方法包括:
制备多个第一陶瓷基片和多个第二陶瓷基片,多个第一带型内电极图形平行地印刷在所述多个第一陶瓷基片上,多个第二带型内电极图形平行地印刷在所述多个第二陶瓷基片上;
通过交替地堆叠所述第一陶瓷基片和所述第二陶瓷基片使得所述多个第一带型内电极图形和所述多个第二带型内电极图形交替地堆叠,形成层合板;
将所述层合板切割成条型层合板以横断所述多个第一带型内电极图形和多个第二带型内电极图形以形成第二侧和第四侧;和
通过将陶瓷浆料施加到所述条型层合板的所述第二侧和所述第四侧,形成第一侧件和第二侧件;
其中,如果所述层合板的高度是h1,并且由于形成在所述层合板中的所述第一带型内电极图形和第二带型内电极图形而形成台阶的部分的高度是h2,则h1和h2满足以下公式1:
(h1-h2)/h1≤0.15…公式1。
2.根据权利要求1所述的方法,其中,形成所述层合板包括:形成所述层合板使得所述第一带型内电极图形或第二带型内电极图形的中心部分和形成在设置在相邻陶瓷基片上的所述多个第二带型内电极图形或多个第一带型内电极图形之间的间隙部分设置在共同轴线上。
3.根据权利要求1所述的方法,该方法还包括:在形成所述第一侧件和所述第二侧件之前或之后,通过将所述条型层合板切割成芯片尺寸部分以包括所述第一带型内电极图形或第二带型内电极图形的中心部分和形成在布置在相邻的陶瓷基片上的所述多个第二带型内电极图形或多个第一带型内电极图形之间的间隙部分,而形成还包括第一侧和第三侧的多个多层主体。
4.根据权利要求3所述的方法,该方法还包括在所述多层主体的所述第一侧和所述第三侧的每一个上形成第一外电极和第二外电极。
5.一种多层陶瓷电容器,该多层陶瓷电容器包括:
多层主体,该多层主体中堆叠有多个电介质层;
第一外电极和第二外电极,该第一外电极和第二外电极分别形成在所述多层主体的相对的第一侧和第三侧上;
第一内电极图形,该第一内电极图形暴露至所述第一侧并且形成在所述多层主体中以覆盖电介质层并距离所述第三侧预定间隔;
第二内电极图形,该第二内电极图形形成在所述多层主体中以与所述第一内电极图形交替地堆叠,所述第二内电极图形通过至少一个电介质层与所述第一内电极图形分离并暴露至所述第三侧以覆盖所述电介质层并距离所述第一侧预定间隔;和
在层合板中的第一侧件和第二侧件,通过向相对的第二侧和第四侧上施加陶瓷浆料形成所述第一侧件和第二侧件,所述第一内电极图形和所述第二内电极图形暴露至所述第二侧和第四侧;
其中,如果所述多层主体的高度是h1,并且由于形成在所述多层主体中的所述第一内电极图形和第二内电极图形而形成台阶的部分的高度是h2,则h1和h2满足以下公式1:
(h1-h2)/h1≤0.15…公式1。
6.根据权利要求5所述的多层陶瓷电容器,其中,通过控制用于所述第一侧件和所述第二侧件的陶瓷浆料的量而控制所述第一侧件和所述第二侧件的厚度。
7.根据权利要求5所述的多层陶瓷电容器,其中,所述第一内电极图形和所述第二内电极图形彼此间隔开,并且所述第一内电极图形和所述第二内电极图形以绝缘距离与所述第三侧和所述第一侧间隔开。
8.根据权利要求5所述的多层陶瓷电容器,其中,所述第一内电极图形和所述第二内电极图形分别彼此间隔开,并且以20μm或更大的间隔与所述第三侧和所述第一侧间隔开。
9.根据权利要求5所述的多层陶瓷电容器,其中,与所述电介质层的区域相比,所述第一内电极图形或所述第二内电极图形的区域是90%或更大。
10.根据权利要求5所述的多层陶瓷电容器,其中,与所述电介质层的区域相比,所述第一内电极图形和所述第二内电极图形之间的重叠区域是80%或更大。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR10-2010-0126973 | 2010-12-13 | ||
KR1020100126973A KR101141369B1 (ko) | 2010-12-13 | 2010-12-13 | 적층 세라믹 콘덴서 및 그 제조방법 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN102543436A CN102543436A (zh) | 2012-07-04 |
CN102543436B true CN102543436B (zh) | 2015-02-11 |
Family
ID=46199174
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201110391486.2A Active CN102543436B (zh) | 2010-12-13 | 2011-11-30 | 多层陶瓷电容器和制造该多层陶瓷电容器的方法 |
Country Status (4)
Country | Link |
---|---|
US (1) | US8508915B2 (zh) |
JP (1) | JP2012129506A (zh) |
KR (1) | KR101141369B1 (zh) |
CN (1) | CN102543436B (zh) |
Families Citing this family (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101388690B1 (ko) * | 2012-12-20 | 2014-04-24 | 삼성전기주식회사 | 적층 세라믹 전자부품 |
KR102354519B1 (ko) * | 2014-08-01 | 2022-01-24 | 엘지이노텍 주식회사 | 인쇄회로기판 |
US10510487B2 (en) * | 2015-12-25 | 2019-12-17 | Taiyo Yuden Co., Ltd. | Multi-layer ceramic electronic component and method of producing the same |
KR101813366B1 (ko) * | 2016-04-01 | 2018-01-30 | 삼성전기주식회사 | 적층 전자부품 및 그 제조방법 |
JP6909011B2 (ja) | 2017-02-21 | 2021-07-28 | 太陽誘電株式会社 | 積層セラミックコンデンサ |
JP7290914B2 (ja) * | 2018-02-26 | 2023-06-14 | 太陽誘電株式会社 | 積層セラミックコンデンサの製造方法 |
CN108155013A (zh) * | 2018-02-28 | 2018-06-12 | 成都宇鑫洪科技有限公司 | 一种通用型电容电极印刷版 |
JP7262181B2 (ja) | 2018-05-17 | 2023-04-21 | 太陽誘電株式会社 | 積層セラミックコンデンサおよびその製造方法 |
KR102662851B1 (ko) * | 2018-08-29 | 2024-05-03 | 삼성전기주식회사 | 적층 세라믹 커패시터 및 그 제조 방법 |
CN111128546A (zh) * | 2019-12-12 | 2020-05-08 | 深圳市宇阳科技发展有限公司 | 一种多层片式陶瓷电容器及其制作方法 |
Family Cites Families (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4771520A (en) * | 1985-04-25 | 1988-09-20 | Murata Manufacturing Co., Ltd. | Method of producing laminated ceramic capacitors |
JPS62237714A (ja) | 1986-04-08 | 1987-10-17 | 株式会社村田製作所 | 積層セラミツクコンデンサ |
JPH03108306A (ja) | 1989-09-21 | 1991-05-08 | Murata Mfg Co Ltd | 積層コンデンサの製造方法 |
JPH05175073A (ja) * | 1991-12-25 | 1993-07-13 | Matsushita Electric Ind Co Ltd | 積層セラミックコンデンサの製造方法 |
JPH06318531A (ja) | 1993-05-10 | 1994-11-15 | Murata Mfg Co Ltd | 積層型セラミック電子部品 |
JPH07297074A (ja) | 1994-04-27 | 1995-11-10 | Matsushita Electric Ind Co Ltd | 積層セラミック電子部品 |
JP2001185437A (ja) * | 1999-12-24 | 2001-07-06 | Taiyo Yuden Co Ltd | 積層セラミックコンデンサ |
JP2004502315A (ja) * | 2000-07-06 | 2004-01-22 | ファイカンプ ホールディング ビー ヴェー | セラミック多層キャパシタアレイ |
JP2003257780A (ja) | 2002-03-05 | 2003-09-12 | Tdk Corp | 積層型電子部品およびその製造方法 |
KR101108958B1 (ko) * | 2003-02-25 | 2012-01-31 | 쿄세라 코포레이션 | 적층 세라믹 콘덴서 및 그 제조방법 |
JP2007035848A (ja) * | 2005-07-26 | 2007-02-08 | Taiyo Yuden Co Ltd | 積層セラミックコンデンサ及びその製造方法 |
KR20060026933A (ko) | 2006-03-02 | 2006-03-24 | 최호욱 | 이필름 칩 콘덴서의 제조 방법과 설비 구조 |
JP5164463B2 (ja) * | 2007-07-26 | 2013-03-21 | 太陽誘電株式会社 | 積層セラミックコンデンサの製造方法及び積層セラミックコンデンサ |
CN101970373A (zh) * | 2008-02-05 | 2011-02-09 | 株式会社村田制作所 | 介电陶瓷及层叠陶瓷电容器 |
JP5315987B2 (ja) | 2008-12-26 | 2013-10-16 | 株式会社村田製作所 | 積層セラミックコンデンサの製造方法 |
KR101124091B1 (ko) * | 2009-12-10 | 2012-03-20 | 삼성전기주식회사 | 적층 세라믹 커패시터 |
KR101070095B1 (ko) * | 2009-12-10 | 2011-10-04 | 삼성전기주식회사 | 적층 세라믹 커패시터 및 그 제조방법 |
-
2010
- 2010-12-13 KR KR1020100126973A patent/KR101141369B1/ko active IP Right Grant
-
2011
- 2011-10-19 US US13/276,752 patent/US8508915B2/en active Active
- 2011-11-10 JP JP2011246173A patent/JP2012129506A/ja active Pending
- 2011-11-30 CN CN201110391486.2A patent/CN102543436B/zh active Active
Non-Patent Citations (2)
Title |
---|
JP特开平5-175073A 1993.07.13 * |
JP特开平6-318531A 1994.11.15 * |
Also Published As
Publication number | Publication date |
---|---|
CN102543436A (zh) | 2012-07-04 |
US8508915B2 (en) | 2013-08-13 |
US20120147522A1 (en) | 2012-06-14 |
JP2012129506A (ja) | 2012-07-05 |
KR101141369B1 (ko) | 2012-05-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN102543436B (zh) | 多层陶瓷电容器和制造该多层陶瓷电容器的方法 | |
US9679697B2 (en) | Method for manufacturing multilayer ceramic condenser | |
KR101843182B1 (ko) | 적층 세라믹 전자부품 | |
KR101141361B1 (ko) | 적층형 세라믹 콘덴서 및 그 제조방법 | |
JP2021002645A (ja) | 積層セラミックキャパシタ及びその製造方法 | |
US10468190B2 (en) | Capacitor component | |
KR102551219B1 (ko) | 적층 세라믹 커패시터 및 그 제조 방법 | |
CN110739151A (zh) | 多层电容器 | |
KR102543977B1 (ko) | 적층 세라믹 커패시터 및 그 제조 방법 | |
KR20190116119A (ko) | 적층 세라믹 커패시터 및 그 제조 방법 | |
US11387042B2 (en) | Multilayer ceramic capacitor and method of manufacturing the same | |
KR20200054599A (ko) | 적층형 커패시터 | |
JP7533823B2 (ja) | 積層セラミックキャパシタ及びその製造方法 | |
JP7516710B2 (ja) | 積層セラミックキャパシタ及びその製造方法 | |
US10699849B2 (en) | Multilayer ceramic capacitor and method of manufacturing the same | |
US11227722B2 (en) | Multilayer ceramic capacitor | |
JP7248363B2 (ja) | 積層セラミックキャパシタ及びその製造方法 | |
CN112185693B (zh) | 多层陶瓷电容器 | |
KR20200027864A (ko) | 적층형 커패시터 | |
KR101141489B1 (ko) | 적층 세라믹 콘덴서 및 그 제조방법 | |
KR102126415B1 (ko) | 적층형 커패시터 | |
KR101933426B1 (ko) | 적층 세라믹 전자부품 | |
JP2000260655A (ja) | 積層セラミックコンデンサ及びその製造方法 | |
KR20200027865A (ko) | 적층형 커패시터 | |
KR20200025973A (ko) | 적층형 커패시터 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant |