KR101141489B1 - 적층 세라믹 콘덴서 및 그 제조방법 - Google Patents

적층 세라믹 콘덴서 및 그 제조방법 Download PDF

Info

Publication number
KR101141489B1
KR101141489B1 KR1020100126974A KR20100126974A KR101141489B1 KR 101141489 B1 KR101141489 B1 KR 101141489B1 KR 1020100126974 A KR1020100126974 A KR 1020100126974A KR 20100126974 A KR20100126974 A KR 20100126974A KR 101141489 B1 KR101141489 B1 KR 101141489B1
Authority
KR
South Korea
Prior art keywords
internal electrode
pattern
electrode pattern
multilayer
line
Prior art date
Application number
KR1020100126974A
Other languages
English (en)
Inventor
김종훈
김형준
오대복
허강헌
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020100126974A priority Critical patent/KR101141489B1/ko
Application granted granted Critical
Publication of KR101141489B1 publication Critical patent/KR101141489B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/30Stacked capacitors
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/005Electrodes
    • H01G4/008Selection of materials
    • H01G4/0085Fried electrodes
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/005Electrodes
    • H01G4/012Form of non-self-supporting electrodes
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/018Dielectrics
    • H01G4/06Solid dielectrics
    • H01G4/08Inorganic dielectrics
    • H01G4/12Ceramic dielectrics
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/228Terminals
    • H01G4/248Terminals the terminals embracing or surrounding the capacitive element, e.g. caps
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/43Electric condenser making
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/43Electric condenser making
    • Y10T29/435Solid dielectric type

Abstract

본 발명의 적층 세라믹 콘덴서 및 적층 세라믹 콘덴서 제조방법에 관한 것으로, 본 발명의 일 실시예에 따른 적층 세라믹 콘덴서 제조방법은 세라믹 그린시트에 복수개의 스트라이프형 내부 전극 패턴을 평행하게 인쇄하는 단계; 복수개의 스트라이프형 내부 전극 패턴이 인쇄된 세라믹 그린시트를 적층하여 적층체를 형성하는 단계; 제1 내부 전극 패턴과 제2 내부 전극 패턴이 서로 교차 적층되는 구조를 갖도록 상기 적층체를 절단하는 단계; 및 제1 내부 전극 패턴과 제2 내부 전극 패턴이 모두 노출되는 상기 적층체의 측면을 덮도록 세라믹 슬러리를 도포하여 제1 사이드 부 및 제2 사이드 부를 형성하는 단계;를 포함한다.

Description

적층 세라믹 콘덴서 및 그 제조방법{THE MULTI-LAYERD CERAMIC CONDENSER AND FABRICATING METHOD USING THEREOF}

본 발명은 적층 세라믹 콘덴서 및 그 제조방법에 관한 것으로, 보다 구체적으로 내구성을 확보하여 신뢰성 높은 적층 세라믹 콘덴서를 제조할 수 있는 방법 및 그에 따라 제조된 적층 세라믹 콘덴서에 관한 것이다.

콘덴서는 전기를 저장할 수 있는 소자로서, 기본적으로 2개의 전극을 서로 대향 시켜, 전압을 걸면 각 전극에 전기가 축적되는 것이다. 직류전압을 인가한 경우에는 전기가 축전 되면서 콘덴서 내부에 전류가 흐르지만, 축전이 완료되면 전류가 흐르지 않게 된다. 한편, 교류전압을 인가한 경우, 전극의 극성이 교변하면서 교류 전류가 계속 흐르게 된다.

이러한 콘덴서는 전극 간에 구비되는 절연체의 종류에 따라서, 알루미늄으로 전극을 구성하고 상기 알루미늄 전극 사이에 얇은 산화막을 구비하는 알루미늄 전해 콘덴서, 전극 재료로 탄탈륨을 사용하는 탄탈륨 콘덴서, 전극 사이에 티타늄 바륨과 같은 고유전율의 유전체를 사용하는 세라믹 콘덴서, 전극 사이에 구비되는 유전체로 고유전율계 세라믹을 다층 구조로 사용하는 적층 세라믹 콘덴서(Multi Layer Ceramic Condenser, MLCC), 전극 사이의 유전체로 폴리스티렌 필름을 사용하는 필름 콘덴서 등 여러 종류로 구분될 수 있다.

이 중에서 적층 세라믹 콘덴서는 온도 특성 및 주파수 특성이 우수하고 소형으로 구현할 수 있다는 장점이 있어 최근 고주파회로 등 다양한 분야에서 많이 응용되고 있다.

종래 기술에 따른 적층 세라믹 콘덴서는, 복수개의 유전체 시트가 적층되어 적층체를 형성하며, 상기 적층체 외부에 서로 다른 극성을 갖는 외부 전극이 형성되고, 상기 적층체의 내부에 교대로 적층된 내부 전극 패턴이 상기 각각의 외부 전극에 연결될 수 있다.

상기 유전체 시트 사이에 교대로 형성된 내부전극이 각각 서로 다른 극성을 갖도록 연결되어 용량결합을 일으킴으로써 상기 적층 세라믹 콘덴서가 캐패시턴스 값을 갖게 된다.

최근 전자 제품의 소형화 및 고집적화에 따라 적층 세라믹 콘덴서의 경우에도 소형화 고집적화를 위한 연구가 많이 이루어지고 있다. 특히 적층 세라믹 콘덴서의 경우 고용량화 및 소형화를 위하여 유전체층을 박층화하여 고적층화하고, 내부 전극 패턴의 연결성을 향상시키고자 하는 다양한 시도가 이루어지고 있다.

본 발명의 목적은 적층 세라믹 콘덴서의 고적층화 및 소형화를 위하여 내부 전극 패턴의 인쇄 해상도를 향상시키고, 적층된 복수개의 유전체층의 단차를 제거하여 절연 저항의 가속수명을 향상시킨 적층 세라믹 콘덴서 및 그 제조방법을 제공하는 것이다.

본 발명의 일 실시예에 따른 적층 세라믹 콘덴서 제조방법은 복수개의 세라믹 그린시트 위에 서로 평행한 복수개의 스트라이프형 내부 전극 패턴을 상기 스트라이프형 내부 전극 패턴의 장축 방향으로 인쇄하는 단계; 복수개의 스트라이프형 내부 전극 패턴 사이에 각각 라인 패턴을 상기 라인 패턴의 장축 방향으로 인쇄하는 단계; 및 상기 스트라이프형 내부 전극 패턴과 상기 라인 패턴이 인쇄된 세라믹 그린시트를 절단하는 단계;를 포함하고, 상기 스트라이프형 내부 전극 패턴 및 상기 라인 패턴이 인쇄된 층의 각 절단면에 상기 스트라이프형 내부 전극 패턴 및 상기 라인 패턴 중 적어도 어느 하나의 적어도 일부가 노출되도록 할 수 있다.

상기 라인 패턴은 스트라이프형 내부 전극 패턴을 인쇄와 동시에 또는 인쇄한 후에 인쇄될 수 있다.

상기 복수개의 스트라이프형 내부 전극 패턴 사이의 간격을 a라 정의하고, 라인 패턴의 폭을 b라 정의하면, 상기 a, b는 다음과 같은 [식 1]을 만족할 수 있다.

[식 1]

1㎛ ≤ a-2b ≤200㎛

상기 스트라이프형 내부 전극 패턴과 라인 패턴 사이의 간격이 110㎛ 이하가 되도록 인쇄할 수 있다.

상기 복수개의 스트라이프형 내부 전극 패턴 사이의 간격이 140㎛인 경우, 라인 패턴의 폭이 60㎛ 이하일 수 있다.

상기 복수개의 스트라이프형 내부 전극 패턴 사이의 간격이 120㎛인 경우, 라인 패턴의 폭이 40㎛ 이하일 수 있다.

상기 복수개의 스트라이프형 내부 전극 패턴과 라인 패턴은 인쇄 면적에 대한 인쇄 번짐 면적의 비율이 12% 이하일 수 있다.

상기 절단하는 단계는, 상기 복수개의 세라믹 그린시트를 스트라이프형 내부 전극 패턴이 서로 엇갈리게 교차 적층하는 단계; 및 복수개의 세라믹 그린시트를 절단하여 복수개의 적층 본체를 형성하는 단계;를 포함할 수 있다.

상기 스트라이프형 내부 전극 패턴을 서로 엇갈리게 교차 적층하는 단계는, 상기 스트라이프형 내부 전극 패턴의 중앙부와 인접한 세라믹 그린시트에 배치된 라인 패턴의 중앙부가 일직선 상에 배치되도록 상기 복수개의 세라믹 그린 시트를 교차 적층할 수 있다.

상기 복수개의 세라믹 그린시트를 절단하는 단계는, 상기 복수개의 세라믹 그린시트를 복수개의 스프라이트형 내부 전극 패턴을 가로지르도록 수직 방향으로 절단하여 제1 절단면 및 제2 절단면을 갖는 막대형 적층체를 형성하는 단계; 상기 막대형 적층체를 상기 스프라이트형 내부 전극 패턴의 중앙부와 인접한 세라믹 그린시트에 배치된 라인 패턴의 중앙부를 포함하도록 칩 사이즈로 절단하여 제3 절단면 및 제4 절단면을 갖는 적층 본체를 형성하는 단계;를 포함할 수 있다.

상기 막대형 적층체를 적층 본체로 절단하기 전 또는 후에, 막대형 적층체의 제1 절단면 및 제2 절단면에 세라믹 슬러리를 도포하여 제1 사이드 부 및 제2 사이드 부를 형성하는 단계를 더 포함할 수 있다.

상기 적층 본체의 상기 제3 절단면 및 제4 절단면 각각에 제1 외부 전극 및 제2 외부 전극을 형성하는 단계;를 더 포함할 수 있다.

본 발명의 다른 실시예에 따른 적층 세라믹 콘덴서는 복수개의 유전체층이 적층되며, 제1 측면, 제2 측면, 제3 측면 및 제4 측면을 포함하는 적층 본체; 상기 적층 본체의 서로 대향하는 제1 측면 및 제3 측면에 각각 형성된 제1 외부 전극 및 제2 외부 전극; 적층 본체의 내부에, 각각 제1 측면 및 제3 측면으로 인출되도록 형성되고, 각각 제3 측면 및 제1 측면으로부터 소정의 간격을 두고 유전체층을 덮도록 형성된 제1 내부 전극 패턴 및 제2 내부 전극 패턴; 및 제3 측면과 제1 내부 전극 패턴 사이 및 상기 제1 측면과 제2 내부 전극 패턴 사이에 각각 형성되는 제1 더미 패턴 및 제2 더미 패턴;을 포함하고, 상기 제1 내부 전극 패턴이 형성되는 층에는, 상기 제1 내부 전극 패턴 및 상기 제2 더미 패턴 중 적어도 어느 하나의 패턴이 적어도 일부 해당 층에서 상기 제1 내지 제4 측면으로 각각 노출되며, 상기 제2 내부 전극 패턴이 형성되는 층에는, 상기 제2 내부 전극 패턴 및 상기 제1 더미 패턴 중 적어도 어느 하나의 패턴이 적어도 일부 해당 층에서 상기 제1 내지 제4 측면으로 각각 노출되도록 할 수 있다.

상기 제1 내부 전극 패턴 또는 상기 제2 내부 전극 패턴과 제3 측면 또는 제1 측면과의 거리는 150㎛ 이하일 수 있다.

상기 적층 본체의 서로 대향하는 제2 측면과 제4 측면에 각각 세라믹 슬러리가 도포되어 형성된 제1 사이드부 및 제2 사이드 부;를 더 포함할 수 있다.

상기 적층 본체의 높이를 h1이라 하고, 단차가 형성된 부분의 높이를 h2라 한다면, 상기 h1, h2는 다음과 같은 [식 2]을 만족할 수 있다.

[식 2]

(h1-h2)/h1≤ 0.1
상기 제1 내부 전극 패턴 또는 상기 제2 내부 전극 패턴과 제2 더미 패턴 또는 제1 더미 패턴과의 거리는 70㎛ 이하일 수 있다.

본 발명의 일 실시예에 따른 적층 세라믹 콘덴서 제조방법에 따르면, 스트라이프형 내부 전극 패턴과 라인 패턴을 유전체층을 장축 방향으로 인쇄하기 때문에 인쇄의 해상도를 높일 수 있다. 그리고 인쇄 해상도가 높아짐에 따라 더욱 미세한 크기와 간격으로 배치된 스트라이프형 내부 전극 패턴과 라인 패턴을 인쇄할 수 있다.

또한, 본 발명의 일 실시예에 따른 적층 세라믹 콘덴서 제조방법에 따르면, 라인 패턴이 인쇄되기 때문에 유전체층의 단차가 해소되어 유전체층의 층간 두께 변화가 거의 작은 칩을 제조할 수 있다. 또한, 내부 전극 패턴이 유전체층의 일부분에 형성되지 않고 유전체층을 덮도록 형성되기 때문에 적층 본체 내부에서의 유전체층의 단차를 해소할 수 있다.

또한, 본 발명의 일 실시예에 따른 적층 세라믹 콘덴서의 경우, 내부 전극 패턴이 유전체층을 덮도록 형성되어 제1 내부 전극 패턴과 제2 내부 전극 패턴 사이의 겹침 면적을 확보할 수 있고, 박막의 유전체층 또는 내부 전극 패턴을 형성할 수 있기 때문에 적층 세라믹 콘덴서의 소형화 및 고적층화가 가능해진다.

그리고, 적층 본체를 형성한 뒤 적층 본체의 제1 내부 전극 패턴과 제2 내부 전극 패턴이 노출된 적층 본체의 측면에 사이드 부를 원하는 두께를 갖도록 형성할 수 있기 때문에, 내부 전극 패턴이 차지하는 공간을 최대한 확보할 수 있어 제품의 설계 자유도가 향상될 수 있다.

도 1은 본 발명의 일 실시예에 따른 적층 세라믹 콘덴서의 사시도이다.
도 2a 및 도 2b는 본 발명의 일 실시예에 따른 스트라이프형 내부 전극 패턴 및 라인 패턴이 인쇄된 세라믹 그린시트를 나타내는 평면도 및 정면도이다.
도 3a는 본 발명의 일 실시예에 따른 복수개의 세라믹 그린시트가 적층된 적층체를 나타내는 정면도이다.
도 3b는 본 발명의 일 실시예에 다른 막대형 적층체의 절단 라인을 나타내는 평면도이다.
도 4는 본 발명의 일 실시예에 따른 적층 본체를 나타내는 사시도이다.
도 5a는 도 4의 적층 본체를 A-A'선을 따라 절단한 단면도이다.
도 5b는 도 4의 적층 본체를 B-B'선을 따라 절단한 단면도이다.
도 6은 본 발명의 일 실시예에 따라 사이드 부가 형성된 적층 본체를 절단한 단면도이다.

이하, 첨부된 도면을 참조하여 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명을 용이하게 실시할 수 있도록 바람직한 실시예를 상세히 설명한다. 다만, 본 발명의 바람직한 실시예를 상세하게 설명함에 있어, 관련된 공지 기능 또는 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명을 생략한다.

또한, 유사한 기능 및 작용을 하는 부분에 대해서는 도면 전체에 걸쳐 동일한 부호를 사용한다.

덧붙여 명세서 전체에서, 어떤 구성요소를 '포함' 한다는 것은, 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있다는 것을 의미한다.

이하, 도 1 내지 도 6을 참조하여 본 발명의 일 실시예에 따른 적층 세라믹 콘덴서 및 그 제조방법에 대하여 알아보자.

도 1은 본 발명의 일 실시예에 따른 적층 세라믹 콘덴서의 사시도이고, 도 2a 및 도 2b는 본 발명의 일 실시예에 따른 스트라이프형 내부 전극 패턴 및 라인 패턴이 인쇄된 세라믹 그린시트를 나타내는 평면도 및 정면도이며, 도 3a은 본 발명의 일 실시예에 따른 복수개의 세라믹 그린시트가 적층된 적층체를 나타내는 정면도이고, 도 3b는 본 발명의 일 실시예에 다른 막대형 적층체의 절단 라인을 나타내는 평면도이며, 도 4는 본 발명의 일 실시예에 따른 적층 본체를 나타내는 사시도이며, 도 5a는 도 4의 적층 본체를 A-A'선을 따라 절단한 단면도이고, 도 5b는 도 4의 적층 본체를 B-B'선을 따라 절단한 단면도이며, 도 6은 본 발명의 일 실시예에 따라 사이드 부가 형성된 적층 본체를 절단한 단면도이다.

도 1을 참조하면, 본 발명의 일 실시예에 따른 적층 세라믹 콘덴서(1)는 복수개의 유전체층이 적층된 적층 본체(20), 제1 외부 전극(10a), 제2 외부 전극(10b), 제1 내부 전극 패턴 및 제2 내부 전극 패턴을 포함한다.

복수개의 유전체층을 적층되어 세라믹 적층 본체(20)를 형성할 수 있다. 상기 적층 본체(20)는 순서대로 제1 측면, 제2 측면, 제3 측면 및 제4 측면을 포함하도록 형성될 수 있다.

상기 적층 본체의 서로 대향하는 제1 측면 및 제3 측면에는 제1 외부 전극(10a) 및 제2 외부 전극(10b)이 각각 형성될 수 있다. 상기 적층 본체의 내부에는 제1 내부 전극 패턴 및 제2 내부 전극 패턴이 1개 이상의 유전체층을 사이에 두고 교차 적층될 수 있으며, 상기 제1 내부 전극 패턴과 제2 내부 전극 패턴은 각각 제1 측면 및 제3 측면으로 인출되도록 형성되어 제1 외부 전극(10a) 및 제2 외부 전극(10b)과 각각 연결될 수 있다.

상기 적층 본체를 구성하는 복수개의 유전체층은 소정의 유전율을 갖는 세라믹 그린시트로 제조될 수 있다.

상기 제1 외부 전극(10a) 및 제2 외부 전극(10b)은 전기 전도성이 우수한 물질로 적층 세라믹 콘덴서와 외부 소자를 전기적으로 연결하는 역할을 할 수 있으며, 이에 제한되는 것은 아니나 Ni, Ag 또는 Pd와 같은 물질로 이루어질 수 있다.

상기 적층 본체(20)까 고적층화 될수록 유전체층의 단차가 커지고, 내부 전극 패턴의 두께가 얇아지게 된다. 따라서, 내부 전극 패턴이 쇼트되는 현상이 빈번하게 발생할 수 있다.

그러나, 본 발명의 일 실시예에 따르면 내부 전극 패턴과 내부 전극 패턴 사이에 라인 패턴이 형성되며, 이는 유전체층의 적층시 단차를 해소하는 더미 패턴으로써 역할을 하기 때문에, 유전체층과 내부 전극 패턴이 형성되는 층 사이의 층간 밀도를 줄일 수 있게 된다.

따라서, 복수개의 유전체층이 적층되더라도 복수개의 유전체층 사이 두께 편차가 작아지게 되고, 또한 표면에 단차가 생기는 것을 방지할 수 있다.

또한, 본 발명의 일 실시예에 따르면 박막 내부 전극 패턴 및 유전체층을 형성하더라도, 내부 전극 패턴이 유전체층을 덮도록 형성되기 때문에 상기 적층 본체(20)의 내부에 형성된 제1 내부 전극 패턴 및 제2 내부 전극 패턴의 연결성이 우수해지고, 겹침 면적이 증가하여 적층 세라믹 콘덴서의 용량을 확보할 수 있다.

이하, 본 발명의 일 실시예에 따라 단차가 작은 복수개의 유전체층이 적층된 적층 세라믹 콘덴서 제조방법에 대하여 알아보자.

도 2a 및 도 2b는 본 발명의 일 실시예에 따라 스트라이프형 내부 전극 패턴(30)과 라인 패턴(40)이 인쇄된 세라믹 그린시트를 나타내는 평면도 및 단면도이다.

도 2a를 참조하면, 본 발명의 일 실시예에 따른 적층 세라믹 콘덴서를 제조하기 위하여 복수개의 세라믹 그린시트(100)를 적층하여 유전체층을 형성할 수 있다.

상기 세라믹 그린시트(100)는 세라믹 파우더, 유기 용제 및 유기 바인더를 포함하는 세라믹 페이스트가 도포 및 건조되어 형성될 수 있다.

상기 세라믹 파우더는 높은 유전율을 갖는 물질로서 이에 제한되는 것은 아니지만 티탄산바륨(BaTiO3)계 재료, 납 복합 페로브스카이트계 재료 또는 티탄산스트론튬(SrTiO3)계 재료 등을 사용할 수 있으며, 바람직하게는 티탄산바륨(BaTiO3) 파우더가 사용될 수 있다.

상기 유기 바인더는 세라믹 파우더의 분산성을 확보하기 위한 것으로, 이에 제한되는 것은 아니나 에틸 셀룰로오스, 폴리 비닐 부티랄 및 이들의 혼합물이 사용될 수 있다.

상기 세라믹 그린시트(100)는 세라믹 페이스트를 폴리에틸렌 테레프탈레이트와 같은 캐리어 필름을 도포하여 형성될 수 있으나, 이에 제한되는 것은 아니다.

세라믹 그린시트(100)를 형성한 뒤에, 세라믹 그린시트(100) 위에 복수개의 스트라이프형 내부 전극 패턴(30)과 라인 패턴(40)을 인쇄할 수 있다.

상기 스트라이프형 내부 전극 패턴(30) 및 라인 패턴(40)은 전기 전도성이 우수한 물질로 이루어질 수 있으며, 본 발명의 일 실시예에 따르면 도전성 금속을 포함할 수 있다. 그리고, 상기 도전성 금속으로 Ni, Cu, Pd 및 이들의 합금으로 이루어진 군 중에서 선택된 하나 이상이 사용될 수 있다.

상기 스트라이프형 내부 전극 패턴(30)과 상기 라인 패턴(40)은 상기 세라믹 그린시트(100) 위에 도전성 금속을 포함하는 내부 전극 페이스트가 인쇄되어 형성되며, 이에 제한되는 것은 아니나 스크린 인쇄법과 같은 인쇄법을 통해 세라믹 그린시트 위에 인쇄될 수 있다.

본 발명의 일 실시예에 따르면, 상기 세라믹 그린시트(100) 위에 인쇄되는 복수개의 스트라이프형 내부 전극 패턴(30)은 서로 평행하게 인쇄될 수 있으며, 특히 그 장축 방향으로 인쇄될 수 있다.

또한, 상기 복수개의 스트라이프형 내부 전극 패턴(30) 사이에는 라인(line) 형상의 라인 패턴(40)이 인쇄될 수 있다. 상기 라인 패턴(40)은 복수개의 스트라이프형 내부 전극 패턴(30) 패턴 사이에 상기 스트라이프형 내부 전극 패턴(30)과 평행하게 인쇄될 수 있다. 그리고 상기 라인 패턴(40)은 스트라이프형 내부 전극 패턴(30)이 인쇄되는 동시에 함께 인쇄되거나, 스트라이프형 내부 전극 패턴(30)이 인쇄된 다음에 인쇄될 수 있다.

특히, 스크린 인쇄법을 사용하는 경우, 스크린 인쇄법에 사용되는 스크린은 유제막이 형성된 부분과 유제막이 형성되지 않은 부분을 포함하도록 형성되며, 특히 전극 페이스트를 올려놓고 스퀴즈로 스크린을 가압하면 유제막이 형성되지 않은 부분을 통하여 내부 전극 페이스트가 통과하여 내부 전극 패턴이 인쇄될 수 있다.

여기서, 내부 전극 패턴의 단축 방향으로 인쇄하면, 유제막이 형성된 부분과 유제막이 형성되지 않은 부분을 번갈아가며 지나가게 되므로 스퀴즈와 스크린 사이의 마찰이 발생하며 인쇄 방향으로 내부 전극 페이스트가 과도하게 번지는 현상이 발생할 수 있다.

그러나, 본 발명의 일 실시예에 따르면 스트라이프형 내부 전극 패턴을 인쇄하고, 특히, 스트라이프 방향을 따라서 장축 방향으로 인쇄가 진행되기 때문에 유제막이 형성되지 않는 부분 또는 유제막이 형성된 부분만을 스퀴즈가 지나가게 된다. 따라서, 스퀴즈와 스크린 사이의 마찰이 작게 발생하게 되고, 인쇄 번짐이 작게 일어나게 된다.

결국, 본 발명의 일 실시예에 따르면 스트라이프형 내부 전극 패턴을 장축 방향으로 인쇄하기 때문에 인쇄 번짐이 작아지게 된다. 그에 따라, 인쇄 해상도가 높아지게 되고, 내부 전극 패턴과 내부 전극 패턴 또는 더미 패턴과의 간격이 작아지게 된다.

상기 인쇄 해상도란 인쇄의 선명한 정도를 나타내는 값으로서, 본 발명에 있어서는 인쇄 번짐율을 기준으로 판단하였다. 즉, 인쇄 면적에 대한 인쇄 번짐 면적의 비율인 인쇄 번짐율로 인쇄 해상도를 판단하였고, 인쇄 번짐율이 높을수록 인쇄 해상도는 낮고, 인쇄 번짐율이 낮을수록 인쇄 해상도는 높아진다.

본 발명의 일 실시예에 따르면 스트라이프형 내부 전극 패턴과 라인 패턴의 인쇄 면적에 대한 인쇄 번짐 면적의 비율이 12% 이하가 될 수 있다. 스트라이프형 내부 전극 패턴(30)의 장축 방향으로 인쇄하는 경우 스크린과 스퀴즈 사이의 마찰이 감소하여 인쇄 번짐율이 작아지기 때문이다.

도 2b를 참조하면, 스트라이프형 내부 전극 패턴(30)은 라인 패턴(40)과 서로 소정의 간격으로 이격되도록 형성된다. 라인 패턴(40)은 이후 절단되어 더미 패턴을 형성하므로 내부 전극 패턴과 이격되어 전기적으로 절연되도록 배치된다.

스트라이프형 내부 전극 패턴(30)과 라인 패턴(40)을 서로 가까이 인쇄하는 경우 인쇄 번짐에 의하여 스트라이프형 내부 전극 패턴(30)과 라인 패턴(40)이 서로 단락되는 현상이 발생할 수 있다.

그러나, 본 발명의 일 실시예에 따르면 장축 방향으로 인쇄하여 인쇄 번짐 비율을 낮추기 때문에, 내부 전극 패턴과 라인 패턴 사이의 간격을 작게 하여도 내부 전극 패턴과 라인 패턴이 단락되는 현상을 방지할 수 있다.

도 2b를 참조하면, 스트라이프형 내부 전극 패턴(30)과 스트라이프형 내부 전극 패턴(30) 사이의 간격을 a라 정의하고, 라인 패턴(40)의 폭을 b라 정의하면, 상기 a, b는 다음과 같은 [식 1]을 만족할 수 있다.

[식 1]

1㎛ ≤ a-2b ≤200㎛

상기 a-2b값은 1㎛ 내지 200㎛인 것이 바람직하다. 상기 a-2b값이 200㎛보다 큰 경우 스트라이프형 내부 전극 패턴과 라인 패턴이 지나치게 멀어져 단차를 해소하기 위한 목적을 달성하기 어렵고, 1㎛이하이면 내부 전극 패턴과 라인 패턴이 서로 겹쳐질 수 있기 때문이다.

본 발명의 일 실시예에 따르면 상기 복수개의 스트라이프형 내부 전극 패턴 사이의 간격 a가 140㎛ 이하인 경우, 라인 패턴의 폭 b가 60㎛ 이하인 것이 바람직하다. 60㎛을 초과하는 경우 스트라이프형 내부 전극 패턴과 라인 패턴이 서로 번져 겹쳐질 수 있기 때문이다.

또한, 본 발명의 다른 실시예에 따르면 상기 복수개의 스트라이프형 내부 전극 패턴 사이의 간격 a가 120㎛인 경우, 라인 패턴의 폭 b가 40㎛ 이하인 것이 바람직하다. 40㎛을 초과하는 경우 스트라이프형 내부 전극 패턴과 라인 패턴이 서로 겹쳐질 수 있기 때문이다.

또한, 상기 스트라이프형 내부 전극 패턴과 라인 패턴 사이의 간격이 110㎛이하인 것이 바람직한데, 110㎛을 초과하는 경우 패턴 사이 간격이 지나치게 멀어지는 경우 내부 전극 패턴이 용량을 차지할 수 있는 면적을 확보하기 어렵기 때문이다.

본 발명의 일 실시예에 따르면, 인쇄 면적에 대한 인쇄 번짐 면적의 비율이 12% 이하일 수 있다. 스트라이프형 내부 전극 패턴의 장축 방향으로 인쇄하는 경우 스크린에 스퀴즈 사이의 마찰이 감소하기 때문에 번짐 면적이 줄어들 수 있기 때문이다.

도 3a는 본 발명의 일 실시예에 따라 스트라이프형 내부 전극 패턴(30)과 라인 패턴(40)이 인쇄된 복수개의 세라믹 그린시트(100)가 적층되어 형성된 적층체(120)를 도시하는 단면도이다.

도 3a를 참조하면, 상기 복수개의 스트라이프형 내부 전극 패턴(30)과 라인 패턴(40)이 인쇄된 복수개의 세라믹 그린시트(100)는 인접한 세라믹 그린시트에 형성된 스트라이프형 내부 전극 패턴(30)과 서로 엇갈리게 교차 적층될 수 있다.

도 3a를 참조하면, 상기 세라믹 그린시트(100)가 엇갈리도록 적층된다는 것은 하나의 세라믹 그린시트(100)에 인쇄된 스트라이프형 내부 전극 패턴(30)의 중심부(b1)과 인접한 세라믹 그린시트에 인쇄된 라인 패턴(40)의 중심부(b2)가 일직선상에 놓이도록 배치되는 것을 의미한다.

복수개의 세라믹 그린시트(100)가 엇갈리게 적층된 적층체(120)는 이 후 칩 사이즈로 절단될 수 있다.

도 2a를 참조하면, 복수개의 스트라이프형 내부 전극 패턴(30) 및 라인 패턴(40)이 인쇄된 세라믹 그린시트(100)는 C1-C1' 라인을 따라 절단되어 제1 절단면과 제2 절단면이 형성될 수 있다. 상기 제1 절단면은 도 3a와 일치한 형상을 가질 수 있으며, 제2 절단면은 도 3a에 대칭된 형상을 가질 수 있다.

상기 C1-C1'라인은 복수개의 스트라이프형 내부 전극 패턴(30)과 라인 패턴(40)을 수직으로 가로지르도록 형성된 라인으로써, 도 2a의 상기 C1-C1' 라인을 따라 절단된 경우 도 3b와 동일한 평면 형상을 갖도록 막대형 적층체(220)로 절단될 수 있다.

막대형 적층체(220)의 경우 도 3a와 동일한 형상의 정면도와, 도 3b와 동일한 형상의 평면도를 가질 수 있다. 그리고 상기 막대형 적층체는 도 3a 및 도 3b를 참조하면, C2-C2'라인을 따라 절단되어, 칩 사이즈로 절단될 수 있다.

상기 C2-C2' 라인은 스트라이프형 내부 전극 패턴(30)의 중심부(b1)과 라인 패턴의 중심부(b2)를 번갈아가며 포함하도록 형성된다. 따라서, C2-C2' 라인을 따라 절단된 제3 절단면 및 제4 절단면은 각각 내부 전극 패턴과 절단된 더미 패턴이 번갈아가며 형성된 구조를 갖게 된다.

특히, 상기 제3 절단면으로는 제1 내부 전극 패턴(30a)과 제1 더미 패턴(40a)이 번갈아가며 인출되도록 형성되고, 제4 절단면으로는 제2 내부 전극 패턴(30b)과 제2 더미 패턴(40b)이 번갈아가며 인출되도록 형성된다.

도 4를 참조하면, 절단된 적층 본체(320)는 A-A' 방향으로 제1 내부 전극 패턴(30a)과 제1 더미 패턴(40a)이 번갈아가며 인출된 제1 측면과, 제2 내부 전극 패턴(30b)과 제2 더미 패턴(40b)이 번갈아가며 인출된 제3 측면이 형성되며, 상기 제1 측면과 제3 측면은 C2-C2' 라인이 절단되어 형성된 제3 절단면과 제4 절단면에 대응된다.

또한, B-B' 방향으로 절단된 적층 본체(320)는 제1 내부 전극 패턴(30a), 제2 내부 전극 패턴(30b), 제1 더미 패턴(40a) 및 제2 더미 패턴(40b)이 모두 노출된 제2 측면과 제4 측면이 형성되며, 상기 제2 측면과 제4 측면은 서로 대향하는 방향으로 배치된다.

도 5a는 상기 적층 본체(320)를 A-A' 라인을 따라 절단한 단면을 나타내는 도면이다.

도 5a를 참조하면, 상기 적층 본체(320)는 복수개의 유전체층이 적층되어 형성된다. 상기 적층 본체(320)의 내부에는 제1 내부 전극 패턴(30a)과 제2 내부 전극 패턴(30b)이 1개 이상의 유전체층을 사이에 두고 교차 적층된다. 상기 제1 내부 전극 패턴(30a)과 제2 내부 전극 패턴(30b)은 각각 제1 측면 및 제3 측면으로 인출되도록 형성되며 1개 이상의 유전체층을 사이에 두고 서로 마주보도록 배치되어 겹침 면적을 갖도록 형성된다.

상기 적층 본체(320)의 제1 측면에는 제1 내부 전극 패턴(30a)과 전기적으로 연결되는 제1 외부 전극이 형성되며, 상기 적층 본체(320)의 제3 측면에는 제2 내부 전극 패턴(30b)과 전기적으로 연결되는 제2 외부 전극이 형성될 수 있다.

또한, 본 발명의 일 실시예에 따르면 제1 내부 전극 패턴(30a)과 더미 패턴(40a)이 1개 이상의 유전체층을 사이에 두고 서로 번갈아가며 제1 측면으로 인출되도록 형성될 수 있다. 또한, 제2 내부 전극 패턴(30b)과 제1 더미 패턴(40b)은 1개 이상의 유전체층을 사이에 두고 서로 번갈아가며 제3 측면으로 인출되도록 형성될 수 있다.

상기 적층 본체(320)의 제1 측면에는 제1 내부 전극 패턴(30a)과 전기적으로 연결되는 제1 외부 전극이 형성되며, 상기 적층 본체(320)의 제3 측면에는 제2 내부 전극 패턴(30b)과 전기적으로 연결되는 제2 외부 전극이 형성될 수 있다.

도 5a를 참조하면, 상기 제1 내부 전극 패턴(30a)은 제2 외부 전극과 절연되기 위하여 제2 외부 전극이 형성되는 제3 측면으로부터 소정의 간격(D1)을 두고 모든 유전전체층을 덮도록 형성될 수 있다. 그리고 상기 제2 내부 전극 패턴(30b)은 제1 외부 전극과 절연되기 위하여 제1 외부 전극이 형성되는 제1 측면으로부터 소정의 간격(D2)을 두고 모든 유전체층을 덮도록 형성될 수 있다.

그러나 제1 내부 전극 패턴(30a) 또는 제2 내부 전극 패턴(30b)과 제3 측면 또는 제1 측면 사이는 상대적으로 층간 밀도가 작은 구간에 해당하므로 적층 본체에서 단차가 생기는 구간이 될 수 있다. 그에 따라, 제1 측면과 제3 측면으로 갈수록 적층 본체의 두께가 얇아지는 현상이 발생할 수 있다.

따라서, 본 발명의 일 실시예에 따르면 상기 제1 내부 전극 패턴(30a)과 제3 측면 사이 또는 제2 내부 전극 패턴(30b)과 제1 측면 사이의 공간에 각각 제2 더미 패턴(40b) 및 제1 더미 패턴(40a)이 배치될 수 있다.

상기 제1 더미 패턴(40a) 및 제2 더미 패턴(40b)은 라인 패턴(40)이 칩 사이즈로 절단되어 형성된 패턴으로써, 제1 내부 전극 패턴(30a)과 제3 측면 사이 또는 제2 내부 전극 패턴(30b)과 제1 측면 사이의 공간에 배치되어 층간 단차가 발생하는 것을 방지하여 균일한 두께의 적층 본체가 형성되게 한다.

그리고 본 발명의 일 실시예에 따르면 제1 내부 전극 패턴(30a)과 제2 더미 패턴(40b)은 동일한 유전체층에 형성되며, 그에 따라서 d1의 간격만큼 이격되도록 형성될 수 있으며, 상기 간격 d1은 제1 내부 전극 패턴(30a)과 제2 더미 패턴(40b)이 전기적 절연성을 유지할 수 있을 만큼의 최소한의 절연거리에 해당한다.

또한, 본 발명의 일 실시예에 따르면, 제2 내부 전극 패턴(30b)과 제1 더미 패턴(30a)은 동일한 유전체층에 형성되며, 서로 d2의 간격만큼 이격되도록 형성될 수 있다. 그리고 상기 d2는 제2 내부 전극 패턴(30b)과 제1 더미 패턴(30a) 사이의 전기적 절연성을 유지할 수 있는 만큼의 최소한의 절연거리에 해당한다.

본 발명의 일 실시예에 따르면 상기 내부 전극 패턴은 스트라이프형 내부 전극 패턴이 절단되어 형성되고, 더미 패턴은 라인 패턴이 절단되어 형성되었다. 상기 내부 전극 패턴과 더미 패턴은 상기 스트라이프형 내부 전극 패턴과 라인 패턴이 적층 및 압착되어 형성된 것으로서, 그 간격은 더욱 작아질 수 있다.

도 5a를 참조하면, 제1 내부 전극 패턴(30a)과 제3 측면 사이의 거리를 D1, 제2 내부 전극 패턴(30b)과 제1 측면 사이의 거리를 D2, 제1 내부 전극 패턴과 제2 더미 패턴 사이의 거리를 d1 그리고 제2 내부 전극 패턴과 제1 더미 패턴 사이의 거리를 d2 라고 도시하였다.

본 발명의 일 실시예에 따르면, 상기 내부 전극 패턴과 측면 사이의 거리에 해당하는 D1, D2는 150㎛이하일 수 있다. 150㎛를 초과하는 경우 내부 전극 패턴의 용량을 확보하기 어렵기 때문이다.

본 발명의 일 실시예에 따르면, 상기 내부 전극 패턴과 더미 패턴 사이의 간격 d1, d2는 70㎛ 이하일 수 있는데, 70㎛ 이상의 값을 갖는 경우 내부 전극 패턴의 용량을 확보하기 어렵고 단차를 완화하기 어렵기 때문이다.

도 5b는 도 4의 적층 본체(320)의 B-B'라인을 따라 절단한 단면을 나타내는 도면이다.

도 5b를 참조하면, 상기 적층 본체(320)는 복수개의 유전체층이 적층되여 형성된다. 그리고 상기 적층 본체(320) 내부에는 복수개의 내부 전극 패턴(30) 최소한의 절연성을 유지하기 위한 최소 면적을 제외한 모든 유전체층을 덮도록 형성되어 적층되어 B-B' 방향으로는 단차가 형성되지 않는다.

이에 따라, 복수개의 박막 유전체층을 형성하더라도 각각의 유전체층은 A-A' 방향과 B-B' 방향으로 모두 단차가 형성되지 않기 때문에 복수개의 유전체층은 거의 균일한 두께를 가질 수 있다.

더 나아가, 균일한 두께를 갖는 복수개의 유전체층이 적층된 적층 본체(320) 역시 두께가 거의 균일할 수 있다.

보다 구체적으로, 상기 적층 본체(320)의 높이를 h1이라 하고, 적층 본체 내부에 형성된 제1 및 제2 내부 전극 패턴에 의하여 단차가 형성된 부분의 높이를 h2라 한다면, 상기 h1, h2는 다음과 같은 [식 2]을 만족할 수 있다.

[식 2]

(h1-h2)/h1≤ 0.1

다시 말해, 상기 적층 본체(320)의 높이 h1과 단차가 형성된 부분의 높이 h2의 차이는 10% 이하일 수 있다. 그에 따라 적층 본체(320)는 균일한 두께를 가질 수 있다.

상기 단차가 형성되어 들어간 부분의 높이가 작을수록 균일한 두께를 갖는 적층 본체(320)를 형성할 수 있다. 상기 적층 본체(320)의 높이 차가 작을수록 복수개의 유전체층은 균일한 두께를 가질 수 있고, 그에 따라 단차 발생에 의해 발생했던 층간 쇼트 불량 등의 문제를 해소할 수 있다.

본 발명의 일 실시예에 따라 제조된 적층 세라믹 콘덴서(1)의 경우 유전체층을 덮도록 내부 전극 패턴이 형성되기 때문에 적층되었을 대에 복수개의 유전체층은 균일한 두께를 갖게 된다. 따라서, 단차가 거의 없는 적층 본체를 형성할 수 있다.

본 발명의 일 실시예에 따르면, 유전체층을 덮도록 내부 전극 패턴을 형성하기 때문에 제1 내부 전극 패턴과 제2 내부 전극 패턴이 모두 노출된 측면으로 세라믹 슬러리가 도포되어 제1 사이드 부 및 제2 사이드 부를 형성할 수 있는 데, 그에 따라 두께 산포가 균일한 유전체층이 적층된 세라믹 콘덴서를 제조할 수 있고, 소정의 두께를 갖는 제1 사이드 부 및 제2 사이드 부가 형성된 적층 세라믹 콘덴서를 제조할 수 있다.

본 발명의 일 실시예에 따른 적층 세라믹 콘덴서 제조방법에 따르면, 스트라이프형 내부 전극 패턴과 라인 패턴을 유전체층을 장축 방향으로 인쇄하기 때문에 인쇄의 해상도를 높일 수 있다. 그리고 인쇄 해상도가 높아짐에 따라 내부 전극 패턴과 더미 패턴의 최소한의 간격을 확보할 수 있고, 그에 따라 칩의 소형화가 가능해진다.

또한, 본 발명의 일 실시예에 따른 적층 세라믹 콘덴서 제조방법에 따르면, 단차를 해소할 수 있는 더미 패턴이 인쇄되기 때문에 유전체층의 단차가 해소되어 유전체층의 층간 두께 변화가 거의 작은 칩을 제조할 수 있다. 또한, 내부 전극 패턴이 유전체층의 일부분에 형성되지 않고 유전체층을 덮도록 형성되기 때문에 적층 본체 내부에서의 유전체층의 단차를 해소할 수 있다. 적층 세라믹 콘덴서의 단차를 최소화하므로 내부 전극 패턴의 전기적 연결성을 확보할 수 있고 제품의 신뢰도를 향상시킬 수 있다.

[실시예]

스트라이프형 내부 전극 패턴 사이의 간격 (a) 라인 패턴 폭(b) 인쇄 겹침 여부 140㎛ 30㎛ X 40㎛ X 50㎛ X 60㎛ X 70㎛ 120㎛ 30㎛ X 40㎛ X 50㎛

본 발명의 일 실시예에 따라 복수개의 스트라이프형 내부 전극 패턴 사이의 간격인 a가 140㎛ 및 120㎛가 되도록 라인 패턴을 인쇄하였다.

그리고, 상기 스트라이프형 내부 전극 패턴과 인접한 스트라이프형 내부 전극 패턴 사이에 라인 패턴의 폭 b을 달리하여 스트라이프형 내부 전극 패턴과 라인 패턴의 인쇄 겹침 여부를 확인하였다.

상기 표를 참조하면, 스트라이프형 내부 전극 패턴 사이의 간격 a 가 140㎛ 이하인 경우, 60㎛ 이하의 폭을 갖는 라인 패턴을 인쇄한 경우 스트라이프형 내부 전극 패턴과 라인 패턴 사이의 인쇄 겹침이 일어나지 않는 것을 확인할 수 있었다.

또한, 스트라이프형 내부 전극 패턴 사이의 간격 a가 120㎛ 이하인 경우, 40㎛ 이하의 라인 패턴을 인쇄한 경우 인쇄 겹침이 일어나지 않은 것을 확인할 수 있었다.

Claims (17)

  1. 복수개의 세라믹 그린시트 위에 서로 평행한 복수개의 스트라이프형 내부 전극 패턴을 상기 스트라이프형 내부 전극 패턴의 장축 방향으로 인쇄하는 단계;
    상기 복수개의 스트라이프형 내부 전극 패턴 사이에 각각 라인 패턴을 상기 라인 패턴의 장축 방향으로 인쇄하는 단계; 및
    상기 스트라이프형 내부 전극 패턴과 상기 라인 패턴이 인쇄된 세라믹 그린시트를 절단하는 단계;를 포함하고,
    상기 스트라이프형 내부 전극 패턴 및 상기 라인 패턴이 인쇄된 층의 각 절단면에 상기 스트라이프형 내부 전극 패턴 및 상기 라인 패턴 중 적어도 어느 하나의 적어도 일부가 노출되도록 하는 적층 세라믹 콘덴서 제조방법.
  2. 제1항에 있어서,
    상기 라인 패턴은 상기 스트라이프형 내부 전극 패턴을 인쇄와 동시에 또는 인쇄한 후에 인쇄하는 적층 세라믹 콘덴서 제조방법.
  3. 제1항에 있어서,
    상기 복수개의 스트라이프형 내부 전극 패턴 사이의 간격을 a라 정의하고, 라인 패턴의 폭을 b라 정의하면, 상기 a, b는 다음과 같은 [식 1]을 만족하는 적층 세라믹 콘덴서 제조방법.
    [식 1]
    1㎛ ≤ a-2b ≤200㎛
  4. 제1항에 있어서,
    상기 스트라이프형 내부 전극 패턴과 라인 패턴 사이의 간격이 110㎛ 이하가 되도록 인쇄하는 적층 세라믹 콘덴서 제조방법.
  5. 제1항에 있어서,
    상기 복수개의 스트라이프형 내부 전극 패턴 사이의 간격이 140㎛인 경우,
    라인 패턴의 폭이 60㎛ 이하인 적층 세라믹 콘덴서 제조방법.
  6. 제1항에 있어서,
    상기 복수개의 스트라이프형 내부 전극 패턴 사이의 간격이 120㎛인 경우,
    라인 패턴의 폭이 40㎛ 이하인 적층 세라믹 콘덴서 제조방법.
  7. 제1항에 있어서,
    상기 복수개의 스트라이프형 내부 전극 패턴과 라인 패턴은 인쇄 면적에 대한 인쇄 번짐 면적의 비율이 12% 이하인 적층 세라믹 콘덴서 제조방법.
  8. 제1항에 있어서, 상기 절단하는 단계는,
    상기 복수개의 세라믹 그린시트를 스트라이프형 내부 전극 패턴이 서로 엇갈리게 교차 적층하는 단계; 및
    상기 복수개의 세라믹 그린시트를 절단하여 복수개의 적층 본체를 형성하는 단계;
    를 포함하는 적층 세라믹 콘덴서 제조방법.
  9. 제8항에 있어서,
    상기 스트라이프형 내부 전극 패턴을 서로 엇갈리게 교차 적층하는 단계는,
    상기 스트라이프형 내부 전극 패턴의 중앙부와 인접한 세라믹 그린시트에 배치된 라인 패턴의 중앙부가 일직선상에 배치되도록 상기 복수개의 세라믹 그린 시트를 교차 적층하는 적층 세라믹 콘덴서 제조방법.
  10. 제8항에 있어서,
    상기 복수개의 세라믹 그린시트를 절단하는 단계는,
    상기 복수개의 세라믹 그린시트를 복수개의 스프라이트형 내부 전극 패턴의 수직 방향으로 절단하여 제1 절단면 및 제2 절단면을 갖는 막대형 적층체를 형성하는 단계;
    상기 막대형 적층체를 상기 스프라이트형 내부 전극 패턴의 중앙부와 인접한 세라믹 그린시트에 배치된 라인 패턴의 중앙부를 포함하도록 칩 사이즈로 절단하여 제3 절단면 및 제4 절단면을 갖는 적층 본체를 형성하는 단계;
    를 포함하는 적층 세라믹 콘덴서 제조방법.
  11. 제10항에 있어서,
    상기 막대형 적층체를 적층 본체로 절단하기 전 또는 후에,
    상기 막대형 적층체의 제1 절단면 및 제2 절단면에 세라믹 슬러리를 도포하여 제1 사이드 부 및 제2 사이드 부를 형성하는 단계
    를 더 포함하는 적층 세라믹 콘덴서 제조방법.
  12. 제10항에 있어서,
    상기 적층 본체의 상기 제3 절단면 및 제4 절단면 각각에 제1 외부 전극 및 제2 외부 전극 형성하는 단계;
    를 더 포함하는 적층 세라믹 콘덴서 제조방법.
  13. 복수개의 유전체층이 적층되며, 제1 측면, 제2 측면, 제3 측면 및 제4 측면을 포함하는 적층 본체;
    상기 적층 본체의 서로 대향하는 제1 측면 및 제3 측면에 각각 형성된 제1 외부 전극 및 제2 외부 전극;
    상기 적층 본체의 내부에, 각각 제1 측면 및 제3 측면으로 인출되도록 형성되고, 각각 제3 측면 및 제1 측면으로부터 소정의 간격을 두고 유전체층을 덮도록 형성된 제1 내부 전극 패턴 및 제2 내부 전극 패턴; 및
    상기 제3 측면과 제1 내부 전극 패턴 사이 및 상기 제1 측면과 제2 내부 전극 패턴 사이에 각각 형성되는 제2 더미 패턴 및 제1 더미 패턴;
    을 포함하고,
    상기 제1 내부 전극 패턴이 형성되는 층에는, 상기 제1 내부 전극 패턴 및 상기 제2 더미 패턴 중 적어도 어느 하나의 패턴이 적어도 일부 해당 층에서 상기 제1 내지 제4 측면으로 각각 노출되며,
    상기 제2 내부 전극 패턴이 형성되는 층에는, 상기 제2 내부 전극 패턴 및 상기 제1 더미 패턴 중 적어도 어느 하나의 패턴이 적어도 일부 해당 층에서 상기 제1 내지 제4 측면으로 각각 노출되는 적층 세라믹 콘덴서.
  14. 제13항에 있어서,
    상기 제1 내부 전극 패턴 또는 상기 제2 내부 전극 패턴과 제3 측면 또는 제1 측면과의 거리는 150㎛ 이하인 적층 세라믹 콘덴서.
  15. 제13항에 있어서,
    상기 적층 본체의 서로 대향하는 제2 측면과 제4 측면에 각각 세라믹 슬러리가 도포되어 형성된 제1 사이드부 및 제2 사이드 부;
    를 포함하는 적층 세라믹 콘덴서.
  16. 제13항에 있어서,
    상기 적층 본체의 높이를 h1이라 하고, 적층 본체 내부에 형성된 제1 및 제2 내부 전극 패턴에 의하여 단차가 형성된 부분의 높이를 h2라 한다면, 상기 h1, h2는 다음과 같은 [식 2]을 만족하는 적층 세라믹 콘덴서.
    [식 2]
    (h1-h2)/h1≤ 0.1
  17. 제13항에 있어서,
    상기 제1 내부 전극 패턴 또는 상기 제2 내부 전극 패턴과 제2 더미 패턴 또는 제1 더미 패턴과의 거리는 70㎛ 이하인 적층 세라믹 콘덴서.
KR1020100126974A 2010-12-13 2010-12-13 적층 세라믹 콘덴서 및 그 제조방법 KR101141489B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020100126974A KR101141489B1 (ko) 2010-12-13 2010-12-13 적층 세라믹 콘덴서 및 그 제조방법

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
KR1020100126974A KR101141489B1 (ko) 2010-12-13 2010-12-13 적층 세라믹 콘덴서 및 그 제조방법
JP2011164053A JP2012129493A (ja) 2010-12-13 2011-07-27 積層セラミックコンデンサ及びその製造方法
US13/191,849 US9159494B2 (en) 2010-12-13 2011-07-27 Multilayer ceramic condenser and method of manufacturing the same
US14/847,826 US9595392B2 (en) 2010-12-13 2015-09-08 Multilayer ceramic condenser and method of manufacturing the same

Publications (1)

Publication Number Publication Date
KR101141489B1 true KR101141489B1 (ko) 2012-05-03

Family

ID=46199169

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100126974A KR101141489B1 (ko) 2010-12-13 2010-12-13 적층 세라믹 콘덴서 및 그 제조방법

Country Status (3)

Country Link
US (2) US9159494B2 (ko)
JP (1) JP2012129493A (ko)
KR (1) KR101141489B1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5810956B2 (ja) * 2012-02-13 2015-11-11 株式会社村田製作所 積層セラミックコンデンサの製造方法及び積層セラミックコンデンサ
KR20170078136A (ko) * 2015-12-29 2017-07-07 삼성전기주식회사 적층 전자 부품 및 그 제조 방법
KR20170078164A (ko) * 2015-12-29 2017-07-07 삼성전기주식회사 적층 전자 부품 및 그 제조방법

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004186342A (ja) * 2002-12-02 2004-07-02 Kyocera Corp セラミック積層体及びその製法
KR20060058675A (ko) * 2003-07-09 2006-05-30 티디케이가부시기가이샤 적층세라믹 부품 및 그 제조방법
JP2010092896A (ja) * 2008-10-03 2010-04-22 Murata Mfg Co Ltd 積層セラミック電子部品およびその製造方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03108306A (en) * 1989-09-21 1991-05-08 Murata Mfg Co Ltd Manufacture of multilayer capacitor
US5072329A (en) * 1991-04-01 1991-12-10 Avx Corporation Delamination resistant ceramic capacitor and method of making same
US5597494A (en) * 1993-03-26 1997-01-28 Murata Manufacturing Co., Ltd. Method of manufacturing multilayer ceramic electronic component
JPH0935998A (ja) * 1995-07-21 1997-02-07 Matsushita Electric Ind Co Ltd 積層貫通コンデンサー
JPH1050545A (ja) 1996-07-29 1998-02-20 Kyocera Corp Multilayer ceramic capacitors
JP3757630B2 (ja) * 1997-07-24 2006-03-22 松下電器産業株式会社 積層セラミック電子部品の製造方法
JP2002305127A (ja) 2001-04-09 2002-10-18 Tdk Corp 積層セラミック電子部品およびその製造方法
JP4561471B2 (ja) * 2005-05-20 2010-10-13 株式会社村田製作所 積層型電子部品の製造方法および積層型電子部品の内部電極形成用スクリーン印刷版
KR20060026933A (ko) 2006-03-02 2006-03-24 최호욱 이필름 칩 콘덴서의 제조 방법과 설비 구조
US7859823B2 (en) * 2007-06-08 2010-12-28 Murata Manufacturing Co., Ltd. Multi-layered ceramic electronic component
JP4720818B2 (ja) * 2007-11-29 2011-07-13 Tdk株式会社 積層コンデンサの製造方法
JP5315987B2 (ja) 2008-12-26 2013-10-16 株式会社村田製作所 積層セラミックコンデンサの製造方法
KR101141402B1 (ko) * 2011-03-09 2012-05-03 삼성전기주식회사 적층 세라믹 커패시터 및 그 제조방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004186342A (ja) * 2002-12-02 2004-07-02 Kyocera Corp セラミック積層体及びその製法
KR20060058675A (ko) * 2003-07-09 2006-05-30 티디케이가부시기가이샤 적층세라믹 부품 및 그 제조방법
JP2010092896A (ja) * 2008-10-03 2010-04-22 Murata Mfg Co Ltd 積層セラミック電子部品およびその製造方法

Also Published As

Publication number Publication date
US20150380166A1 (en) 2015-12-31
US20120147515A1 (en) 2012-06-14
JP2012129493A (ja) 2012-07-05
US9159494B2 (en) 2015-10-13
US9595392B2 (en) 2017-03-14

Similar Documents

Publication Publication Date Title
US9685272B2 (en) Multilayer ceramic capacitor having multilayer external electrodes and board having the same
US10431379B2 (en) Method of manufacturing a multilayer ceramic capacitor
KR102018307B1 (ko) 적층 세라믹 커패시터 및 그 실장 기판
US8422196B2 (en) Multilayer ceramic electronic component
US9036328B2 (en) Multilayer ceramic electronic component
KR101141457B1 (ko) 적층 세라믹 콘덴서 및 그 제조방법
KR101598289B1 (ko) 적층 세라믹 커패시터 및 그 실장 기판
JP5512625B2 (ja) 積層セラミックキャパシタ及びその製造方法
JP6371365B2 (ja) Multilayer ceramic capacitor
JP6138467B2 (ja) 電子部品及びその製造方法
JP6632808B2 (ja) 積層セラミックコンデンサ
JP2015226053A (ja) 積層セラミックキャパシタ、積層セラミックキャパシタの製造方法、及び積層セラミックキャパシタの実装基板
KR101548797B1 (ko) 적층 세라믹 커패시터 및 그 제조방법
KR101681358B1 (ko) 적층 세라믹 커패시터 및 그 제조방법
KR101514604B1 (ko) 적층 세라믹 커패시터 및 그 실장 기판
US9449763B2 (en) Multilayer ceramic electronic component having alternatively offset internal electrodes and method of manufacturing the same
JP2011100830A (ja) 積層コンデンサ、その実装構造、及びその製造方法
JP4049182B2 (ja) 積層コンデンサ
KR101187939B1 (ko) 적층 세라믹 커패시터 및 그 제조방법
KR101141342B1 (ko) 적층 세라믹 커패시터 및 그 제조방법
US9042081B2 (en) Multilayer ceramic capacitor and method of manufacturing the same
KR102067173B1 (ko) 적층 세라믹 커패시터 및 그 제조 방법
US9025310B2 (en) Multilayer ceramic capacitor and method of manufacturing the same
US8941973B2 (en) Multilayer ceramic electronic component and method of manufacturing the same
KR101300359B1 (ko) 적층 세라믹 전자부품 및 그 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20170102

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20180403

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20190401

Year of fee payment: 8