CN110739151A - 多层电容器 - Google Patents

多层电容器 Download PDF

Info

Publication number
CN110739151A
CN110739151A CN201910188315.6A CN201910188315A CN110739151A CN 110739151 A CN110739151 A CN 110739151A CN 201910188315 A CN201910188315 A CN 201910188315A CN 110739151 A CN110739151 A CN 110739151A
Authority
CN
China
Prior art keywords
multilayer capacitor
electrodes
curvature
radius
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201910188315.6A
Other languages
English (en)
Other versions
CN110739151B (zh
Inventor
朴柄圭
延龙震
姜素罗
崔才烈
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electro Mechanics Co Ltd
Original Assignee
Samsung Electro Mechanics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1020180119058A external-priority patent/KR102198536B1/ko
Application filed by Samsung Electro Mechanics Co Ltd filed Critical Samsung Electro Mechanics Co Ltd
Publication of CN110739151A publication Critical patent/CN110739151A/zh
Application granted granted Critical
Publication of CN110739151B publication Critical patent/CN110739151B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G2/00—Details of capacitors not covered by a single one of groups H01G4/00-H01G11/00
    • H01G2/02—Mountings
    • H01G2/06—Mountings specially adapted for mounting on a printed-circuit support
    • H01G2/065—Mountings specially adapted for mounting on a printed-circuit support for surface mounting, e.g. chip capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/005—Electrodes
    • H01G4/012—Form of non-self-supporting electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/224—Housing; Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/30—Stacked capacitors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10015—Non-printed capacitor

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Ceramic Capacitors (AREA)

Abstract

本发明提供一种多层电容器，所述多层电容器包括主体以及位于所述主体的外表面上的外电极。所述主体包括与介电层交替地层叠的多个内电极。所述外电极电连接到所述内电极。所述主体的覆盖部的边缘是圆形的。圆形边缘具有曲率半径R并且主体具有厚度T，使得R和T满足10μm≤R≤T/4。在所述多个内电极中，在所述覆盖部的每个中的内电极的宽度小于中央部的内电极的宽度。

Description

多层电容器
本申请要求于2018年7月20日在韩国知识产权局提交的第10-2018-0084786号韩国专利申请以及于2018年10月5日在韩国知识产权局提交的第10-2018-0119058号韩国专利申请的优先权的权益，所述韩国专利申请的公开内容通过引用被全部包含于此。
技术领域
本公开涉及一种多层电容器。
背景技术
电容器是能够存储电力的元件。当电压施加到彼此相反的电极时，电荷在电极中的每个中累积。当施加直流(DC)电压时，电力随着电流流入电容器中而累积，直到累积完成并且没有更多电流流入电容器中为止。另一方面，当施加交流(AC)电压时，AC电流连续地流动，同时电极的极性交替。
根据设置在电极之间的绝缘体的类型对电容器进行分类。电容器可以是构造有铝电极并且在铝电极之间设置有薄氧化膜的铝电解电容器、使用钽作为电极材料的钽电容器、电极之间使用高k介电材料(诸如钛酸钡)的陶瓷电容器、具有层叠结构的高k陶瓷用作设置在电极之间的介电材料的多层陶瓷电容器(MLCC)、使用聚苯乙烯膜作为电极之间的介电材料的薄膜电容器等。
MLCC具有优异的温度特性和频率特性的优势，并且可实现小尺寸。近来，MLCC已经被广泛应用于各个领域内的装置，诸如，高频电路。
在根据现有技术的MLCC中，多个介电片可被层叠以形成层叠结构，具有相反极性的外电极可分别形成在多层主体的外表面上，并且内电极可在层叠结构中交替地层叠以分别电连接到外电极。
随着电子产品日益小型化和高度集成，已经积极地进行了对MLCC的小型化和高集成度的研究。在MLCC的情况下，已经进行了各种尝试来提高内电极的连接性，同时使介电层薄化，以层叠更多介电层，从而增大电容并减小电容器的尺寸。
例如，内电极的端部可弯曲以填充台阶，并且边距部分消除因盖的凹入和边距宽度减小所引起的台阶而造成的空隙。随着因台阶引起的空隙被消除，电容层也通过边距宽度减小而伸展。内电极的不规则的结构伸展导致MLCC的可靠性(诸如，击穿电压(BDV特性)等)的降低。
作为解决上述缺点的方案，已经开发了一种沿长度方向切割主体的两个侧表面之后附接侧边距部分的方法。然而，复杂的制造工艺导致生产率低。此外，当侧边距部分形成为具有小的厚度时，角边距部分的厚度也会减小并且使防潮可靠性劣化。
发明内容
本公开的一方面在于提供一种多层电容器，该多层电容器确保防潮可靠性，并显著增加有效体积。
根据本公开的一方面，一种多层电容器包括主体以及设置在所述主体的外表面上的外电极。所述主体包括多个内电极以介电层介于它们之间的方式交替地层叠的层叠结构。所述外电极电连接到所述内电极。所述主体包括中央部以及在所述介电层的层叠方向上位于所述中央部之上和之下的覆盖部。所述主体的所述覆盖部具有圆形边缘。所述主体具有厚度T，并且所述圆形边缘中的每个具有曲率半径R，所述曲率半径R满足关系10μm≤R≤T/4。在所述多个内电极中，在所述覆盖部的每个中的内电极的宽度小于在所述中央部中的内电极的宽度。
在所述多个内电极中，所述覆盖部中的内电极的宽度可随着所述内电极接近所述主体的上表面而减小。
所述多个内电极可包括分别在所述主体的在长度方向上彼此相对的第一表面和第二表面暴露的第一内电极和第二内电极。可在基本上垂直于所述长度方向的宽度方向上测量所述多个内电极的宽度。
所述主体可具有在多个介电层的所述层叠方向上彼此相对的第三表面和第四表面。所述主体可具有连接到所述第一表面至所述第四表面并且彼此相对的第五表面和第六表面。
所述圆形边缘可位于所述第三表面与所述第五表面连接处和所述第三表面与所述第六表面连接处以及所述第四表面与所述第五表面连接处和所述第四表面与所述第六表面连接处。
当从所述主体的表面到内电极的最小距离称为边距时，所述覆盖部中的圆形边缘中的每个圆形边缘处的边距δ可大于或等于所述第五表面和所述第六表面处的边距Wg。
边距δ和Wg可满足1≤δ/Wg≤1.2。
边距Wg可满足0.5μm≤Wg≤T/12。
边距Wg可满足0.5μm≤Wg≤15μm。
所述第三表面和所述第四表面可具有满足Wg≤Tg的边距Tg。
所述相应的覆盖部的圆形边缘可具有满足10μm≤R≤60μm的曲率半径R。
由所述多个内电极的端部限定的虚拟表面可具有圆形边缘，并且所述圆形边缘的曲率半径可各自等于所述覆盖部的相应的圆形边缘的曲率半径。
所述虚拟表面的所述圆形边缘的曲率半径可小于所述覆盖部的相应的所述圆形边缘的曲率半径。
当从所述主体的表面到内电极的最小距离称为边距时，覆盖部中的圆形边缘的曲率半径“R”可等于所述圆形边缘的所述边距“δ”与所述虚拟表面的曲率半径“r”之和。
围绕介于内电极之间的介电层的边距区域可比其它位置具有更低水平的紧密度。
所述边距区域可包括具有不同水平的紧密度的至少两个区域。邻近内电极区域的内部介电区域的紧密度可高于围绕所述内部介电区域的外部介电区域的紧密度。
根据本公开的一方面，一种多层电容器可包括主体以及设置在所述主体的外表面上的外电极。所述主体可包括具有多个内电极，所述多个内电极以介电层介于它们之间的方式交替地层叠。所述外电极可电连接到所述内电极。所述主体可包括中央部以及在多个所述介电层的层叠方向上位于所述中央部之上和之下的覆盖部。所述主体的所述覆盖部可具有圆形边缘。在所述覆盖部中，由所述多个内电极的端部限定的虚拟表面也可具有圆形边缘。
所述虚拟表面的所述圆形边缘可面对所述覆盖部的对应的圆形边缘。
所述虚拟表面的所述圆形边缘的曲率半径可各自等于所述覆盖部的对应的圆形边缘的曲率半径。
所述虚拟表面的所述圆形边缘的曲率半径可各自小于所述覆盖部的对应的圆形边缘的曲率半径。
当从所述主体的表面到内电极的最小距离称为边距时，所述覆盖部的圆形边缘的曲率半径“R”可基本上等于所述覆盖部的所述圆形边缘的所述边距“δ”与所述虚拟表面的曲率半径“r”之和。
根据本公开的一方面，一种多层电容器包括：主体，包括多个内电极，所述多个内电极以介电层介于它们之间的方式层叠，并且所述主体包括：中央部，具有在宽度方向上彼此相对的第一侧表面和第二侧表面，所述宽度方向垂直于所述内电极的层叠方向并且基本上水平，上覆盖部，在所述层叠方向上位于所述中央部之上，并且具有从所述中央部的相应的第一侧表面向所述主体的在所述层叠方向上的上表面弯曲的侧表面和从所述中央部的相应的第二侧表面向所述主体的在所述层叠方向上的上表面弯曲的侧表面，以及下覆盖部，在所述层叠方向上位于所述中央部之下，并且具有从所述中央部的相应的第一侧表面向所述主体的在所述层叠方向上的下表面弯曲的侧表面和从所述中央部的相应的第二侧表面向所述主体的在所述层叠方向上的下表面弯曲的侧表面，以及外电极，位于所述主体上并且电连接到所述多个内电极，其中，所述主体具有在所述层叠方向上的第一厚度，所述上覆盖部具有在所述层叠方向上的第二厚度，并且所述下覆盖部具有在所述层叠方向上的第三厚度，并且所述第二厚度和所述第三厚度均小于或等于所述第一厚度的四分之一，并且其中，所述中央部包括所述多个内电极中的在所述宽度方向上具有基本上相等宽度的第一内电极，并且所述上覆盖部和所述下覆盖部分别包括所述多个内电极中的具有小于所述第一内电极的宽度的宽度的第二内电极和第三内电极。
根据本公开的一方面，一种多层电容器包括：主体，包括内电极区域和边距区域，所述内电极区域包括多个内电极，所述多个内电极以介电层介于它们之间的方式层叠，其中，所述内电极区域的表面由所述内电极的端点限定，所述边距区域在层叠方向和宽度方向上围绕所述内电极区域，所述宽度方向基本上垂直于所述层叠方向；和外电极，位于所述主体上，并且电连接到所述多个内电极，其中，所述内电极区域的所述表面包括圆形边缘，其中，所述边距区域在所述内电极区域的所述表面与所述主体的基本上平行于所述层叠方向的侧表面之间具有第一厚度Wg，并且在所述内电极区域的所述圆形边缘中的一个处的表面与所述主体的表面上的最接近的点之间具有第二厚度δ，并且所述第一厚度和所述第二厚度满足1≤δ/Wg≤1.2。
附图说明
通过结合附图进行的以下详细描述，本公开的以上和其它方面、特征和优点将被更清楚地理解，在附图中：
图1是根据本公开中的示例性实施例的多层电容器的示意性透视图；
图2是沿图1中的线I-I’截取的截面图；
图3是沿图1中的线II-II’截取的截面图；
图4是沿图1中的线I-I’截取的截面图的区域的轮廓；
图5示出了能够适用于变型实施例的主体的形状；以及
图6至图8示出了制造根据本公开中的示例性实施例的多层电容器的工艺。
具体实施方式
在下文中，将如下参照附图描述本公开的实施例。
然而，本公开可以许多不同形式进行例示，并且不应解释为限于这里所阐述的特定实施例。
更确切地，提供这些实施例以向本领域技术人员传达本公开的范围。
在附图中，为了清楚起见，可夸大元件的形状和尺寸。
此外，在附图中，可通过相同附图标记来指定在相同发明构思的范围内具有相同功能的元件。
图1是根据本公开中的示例性实施例的多层电容器的示意性透视图。图2是沿图1中的线I-I’截取的截面图。图3是沿图1中的线II-II’截取的截面图。图4是沿图1中的线I-I’截取的截面图的区域的轮廓。
参照图1至图4，根据示例性实施例的多层电容器100包括主体110以及外电极131和132。主体包括介电层111以及多个内电极121和122。内电极121和122以介电层111介于它们之间的方式层叠。在主体110中，上覆盖部A1和下覆盖部A2具有圆形边缘。在多个内电极121和122中，覆盖部A1和A2中的内电极的宽度可小于中央部A3中的内电极的宽度。
通过层叠多个介电层111(例如，层叠多个生片)并烧结层叠的生片形成主体110。多个介电层111可通过这样的烧结工艺而彼此一体化。主体110的形状和尺寸以及层叠的介电层111的数量不限于本实施例的形状和尺寸以及数量。如图1中所示，主体110可以呈例如多个层叠的介电层111的形式，并且可具有例如六面体形状。
主体110可具有第一表面S1和第二表面S2，内电极121和122分别暴露在第一表面S1和第二表面S2。第一表面S1和第二表面S2可在长度方向(图中的X方向)上彼此相对。主体可具有在多个介电层111的层叠方向(图中的Z方向)上彼此相对的第三表面S3和第四表面S4。主体可具有在宽度方向(图中的Y方向)上彼此相对的第五表面S5和第六表面S6。
包括在主体110中的介电层111可包括具有高介电常数的陶瓷材料，例如，诸如钛酸钡(BaTiO3)基材料的BT-基材料，如果其它材料可获得足够的电容，则也可使用其它材料。根据需要，与作为主材料的这样的陶瓷材料一起，介电层111还可包括添加剂、有机溶剂、增塑剂，粘合剂、分散剂等。添加剂可包括金属成分，并且可在制造过程中以金属氧化物的形式添加。金属氧化物可包括例如MnO2、Dy2O3、BaO、MgO、Al2O3、SiO2、Cr2O3和CaCO3中的至少一种。
可通过将包含导电金属的膏体印刷成具有预定的厚度并烧结印刷的膏体来获得多个内电极121和122。多个内电极121和122可包括分别暴露在第一表面S1和第二表面S2的第一内电极121和第二内电极122。第一内电极121和第二内电极122可分别连接到外电极121和外电极122，以具有彼此相反的极性。第一内电极121和第二内电极122可通过介于它们之间的介电层111而彼此电绝缘。然而，外电极131和132的数量或者外电极131和132与内电极121和122的连接方式可改变。内电极121和122的主材料可以是例如镍(Ni)、铜(Cu)、钯(Pd)、银(Ag)或它们的合金。
外电极131和132可分别设置在主体110的外表面上，并且可包括分别电连接到第一内电极121和第二内电极122的第一外电极131和第二外电极132。可通过将利用包含导电金属的材料制备的膏体涂敷到主体110来形成外电极131和132。导电金属可以是例如镍(Ni)、铜(Cu)、钯(Pd)、金(Au)或它们的合金。外电极131和132可另外包括镀层，以将多层电容器100安装在板上。
在本实施例中，主体110的边缘是圆形的以抑制碎裂(chipping)缺陷，并且设置在主体110的覆盖部A1和A2中的内电极121和122比设置在中央部A3中的内电极121和122具有相对较小的宽度。从主体110的表面到最靠近该表面的内电极的部分的最小距离可称为边距。覆盖部A1和A2的圆形边缘中的边距可大于或等于中央部A3中的边距。可通过连接多个内电极121和122的端部来限定虚拟表面120。在覆盖部A1和A2中，虚拟表面可具有圆形边缘。
在根据本实施例的主体110中，边距的尺寸、圆形边缘的曲率半径、主体厚度、主体长度等被最优化。这种结构可实现高水平的电容，同时使得多层电容器100小型化。此外，防潮可靠性可提高。
主体110包括中央部A3以及覆盖部A1和A2。覆盖部A1和A2在层叠方向(Z方向)上分别位于中央部A3之上和之下。内电极121和122位于覆盖部A1和A2中以及中央部A3中。覆盖部A1和A2中的内电极可比中央部A3中的内电极具有更小的宽度。如图2中所示，覆盖部A1和A2中的内电极121和122的宽度可随着它们越靠近主体110的表面而减小。内电极121和122的宽度可定义为在宽度方向(Y方向)上的距离，该宽度方向是基本上垂直于第一表面S1和第二表面S2彼此相对的长度方向(X方向)并且还基本上垂直于介电层111的层叠方向(Z方向)的方向。
如上所述，主体110在覆盖部A1和A2中具有圆形边缘，这使多层电容器100的碎裂缺陷降低。具体地，在上覆盖部A1中，第三表面S3与第五表面S5和第六表面S6连接的边缘可以是圆形的(图2中上部的圆形边缘)，并且在下覆盖部A2中，第四表面S4与第五表面S5和第六表面S6连接的边缘可以是圆形的(图2中下部的圆形边缘)。
在下文中，将参照图4描述诸如边距的尺寸、圆形边缘的曲率半径、主体厚度和主体长度等的最优条件。在图4中，内电极插设有介电层的内电极区域是在虚拟表面120内的区域。在这种情况下，层叠方向(Z方向)用于定义主体110的厚度“T”，并且宽度方向(Y方向)用于定义主体110的宽度“W”。
主体110的边距可定义为从主体110的表面到最靠近该表面的内电极的距离，或者从主体110的表面到与虚拟表面120对应的内电极区域的距离。用δ表示覆盖部A1和A2中的每个圆形边缘的边距，并且用Wg表示在第五表面S5和第六表面S6中的每个的边距(对应于主体110的宽度方向边距)。在本实施例中，圆形边缘的边距δ大于或等于宽度方向边距Wg。在现有技术中，内电极是彼此不对齐的，这使得难以形成宽度方向边距。为了解决该问题，通常执行单独的工艺以形成宽度方向边距。在这样的现有技术结构中，难以充分确保主体110的圆形边缘的边距。此外，当主体110被小型化并且层叠的内电极的数量增加时，防潮可靠性劣化。
在本实施例中，覆盖部A1和A2中的内电极121和122的宽度与主体110的圆形边缘相对应。由于这样的形状，可充分地确保圆形边缘的边距δ大于或等于宽度方向边距Wg。更详细地，圆形边缘的边距δ和宽度方向边距Wg可满足1≤δ/Wg≤1.2。当圆形边缘的边距δ大于宽度方向边距Wg的1.2倍时，覆盖部A1和A2的内电极121和122的宽度会显著减小并且电容会降低。
随着圆形边缘的边距δ增大，还可提高在小型化的主体110中的防潮可靠性。因此，主体110可包括更大量的内电极121和122，以实现提高电容。例如，通过增大主体110的有效体积来提高电容。
在本实施例的情况下，中央部A3中的内电极121和122的宽度可均匀一致。这可通过将陶瓷层叠结构切割成单个片单元的工艺实现。宽度的均匀一致性可基于内电极121和122的相应端部的位置来确定。例如，基于宽度方向(Y方向)，内电极121和122的端部的位置的偏差可小于或等于0.1微米(μm)。
主体110在层叠方向(也称为厚度方向)上的边距(例如，第三表面S3和第四表面S4的厚度方向边距Tg)可满足Wg≤Tg。厚度方向边距Tg和宽度方向边距Wg可通过相同的工艺形成。对应于用于覆盖边距的基层的介电层可设置在最上边的内电极之上和最下边的内电极之下，结果厚度方向边距Tg可略大于宽度方向边距Wg。宽度方向边距Wg可满足0.5μm≤Wg≤15μm，并且可设计为确保主体110的防潮可靠性并且充分确保电容。类似地，厚度方向边距Tg可满足0.5μm≤Tg≤15μm。可考虑主体110的厚度T来设置宽度方向边距Wg，详细地，宽度方向边距Wg可满足0.5μm≤Wg≤T/12。例如，主体110的厚度可以是大约200μm至大约400μm。
覆盖部A1和A2中的每个圆形边缘的曲率半径R可设计承受由多层电容器100的重量和加工期间的负载导致的碎裂。详细地，可考虑主体110的厚度T来设置曲率半径R，并且曲率半径R可满足10μm≤R≤T/4。作为示例，覆盖部A1和A2中的每个的厚度可等于曲率半径R，在这种情况下，覆盖部A1和A2中的每个的厚度可小于或等于主体110的厚度T的四分之一。如上所述，主体110的厚度T可以是例如大约200μm至大约400μm。在这种情况下，覆盖部A1和A2中的内电极区域的圆形边缘可具有与主体110的圆形边缘基本上相同的圆形形状(例如，基本上相同的曲率半径)。内电极区域可以是虚拟表面120内的区域，该虚拟表面120通过在内电极121和122的层叠方向上连接覆盖部A1和A2中的内电极121和122的端部来限定。如所示出的，虚拟表面120的圆形边缘可面对覆盖部A1和A2的对应的圆形边缘。
如图4中所示，虚拟表面120的圆形边缘的曲率半径r可小于覆盖部A1和A2的圆形边缘的曲率半径R。在这种情况下，曲率半径r和曲率半径R可彼此共用中心。
覆盖部A1和A2的每个圆形边缘的曲率半径R可等于通过使圆形边缘处的边距δ与对应的虚拟表面120的圆形边缘的曲率半径r相加而获得的值。
但是实施例不限于此，例如，虚拟表面120的圆形边缘的曲率半径r可基本上等于覆盖部A1和A2的圆形边缘的曲率半径R。
围绕主体110中的多个内电极121和122的轮廓区域(例如，围绕图4中的内电极区域的区域)可称为边距区域112和113。另外，边距区域112和113可统称为边距区域。边距区域112和113中的介电材料的紧密度水平可低于其它区域中(诸如，内电极区域中)的紧密度水平。边距区域112和113可通过形成陶瓷层叠结构并涂覆陶瓷层叠结构来获得。边距区域112和113之间的紧密度上的差异可能由制造方法上的差异导致。例如，在所述多个内电极与所述主体的侧表面之间的边距区域可包括具有第一紧密度的内部介电区域和具有第二紧密度的外部介电区域，所述外部介电区域比所述内部介电区域更靠近所述主体的侧表面，并且所述内部介电区域的所述第一紧密度可大于所述外部介电区域的所述第二紧密度。将领会的是，术语“紧密度水平”(或“紧密度”)与其中存在的空隙的密度成反比。
如图5中所示，边距区域112和113均可包括介电材料具有不同紧密度水平的两层。例如，厚度边距区域112均可包括第一层112a和第二层112b，并且侧边距区域113均可包括第一层113a和第二层113b。在内电极区域中介于多个内电极之间的介电层111的紧密度水平可高于边距区域112和113中的介电材料的紧密度水平。
将参照图6至图8描述示例性制造方法。
如图6中所示，层叠介电层111以及内电极121和122，以制备陶瓷层叠结构115。由于介电层111尚未烧结因此它们处于陶瓷生片状态。可通过混合陶瓷粉末颗粒、粘合剂、溶剂等来制备浆料并使用刮刀法使浆料形成为具有几微米厚度的片来制造陶瓷生片。
可将用于内电极的导电膏涂敷到陶瓷生片的表面，以形成第一内电极图案和第二内电极图案。第一内电极图案和第二内电极图案可使用丝网印刷方法形成。用于内电极的导电膏可包括金属(例如，镍)。用于内电极的导电膏可包括导电金属和添加剂，其中，添加剂可以是非金属和金属氧化物中的至少一种。导电金属可包括镍。添加剂可包括钛酸钡和钛酸锶。可通过层叠其上形成内电极图案的多个生片并且对层叠的生片进行加压来实现陶瓷层叠结构115。然后，如果必要，可将陶瓷层叠结构115划分成单个片单元。在这种情况下，可使内电极121和122暴露以连接到外电极。由于切割工艺，暴露的内电极121和122可具有均匀一致的宽度。例如，内电极121和122的最大宽度与最小宽度之间的差异可小于0.1μm。在图6中，将与用于覆盖边距的基层相对应的介电层111层叠在设置在最上部和最下部上的内电极121和122上。然而，如果需要，可显著减小这样的用于覆盖边距的基层。例如，这样的基层可具有与内电极121和122之间的介电层111的厚度相同的厚度。
如图7中所示，陶瓷层叠结构115的边缘可打磨成圆形。具体地，设置在最上部和最下部(对应于上述主体的覆盖部)的内电极121和122二者可被打磨为从陶瓷层叠结构115暴露。由于打磨工艺，在多个内电极121和122中，设置在主体的覆盖部中的内电极的宽度可小于设置在主体的中央部中的内电极的宽度。在打磨陶瓷层叠结构115的边缘的现有工艺的情况下，可使用滚筒抛光/振动打磨(barrelpolishing)等。
如图8中所示，涂层膜116形成在陶瓷层叠结构115的表面上，以构成上述主体的边距区域的至少部分。作为示例性工艺，涂层膜116可通过将与介电层111的材料相同的材料涂敷到陶瓷层叠结构115的表面而形成。涂层膜116可涂覆在陶瓷层叠结构115的整个表面上，并且涂覆工艺可以是例如使用喷涂器注射介电浆料的工艺。通过在制造陶瓷层叠结构115之后形成单独的涂层膜116，主体的边距区域可形成为均匀一致且纤薄。因此，在具有低防潮性的边缘区域中可获得足够厚的边距。另外，由于涂层膜116是沿着陶瓷层叠结构115的表面形成的，所以涂层膜116可自然地具有圆形边缘。在这种情况下，可因此省去额外的形成圆形边缘的工艺。因此，涂层膜116的圆形边缘和陶瓷层叠结构115的圆形边缘可设置为彼此面对并且可具有相同的曲率。
可烧结陶瓷层叠结构115，并且涂敷涂层膜116。当将涂层膜116涂敷到陶瓷层叠结构115的整个表面时，可通过表面打磨去除涂层膜116的部分，以使内电极121和122暴露。可使用抛光工艺、磨光工艺等执行表面打磨。
如上所述，根据示例性实施例的多层电容器可确保高电容，且有利于小型化，并且由于其提高的防潮特性而可具有提高的可靠性。
虽然以上已经示出并描述了示例性实施例，但是对于本领域技术人员而言显而易见的是，在不脱离由所附权利要求限定的本发明的范围的情况下，可进行修改和变型。

Claims (29)

1.一种多层电容器，包括：
主体，包括多个内电极，所述多个内电极以介电层介于它们之间的方式交替地层叠；和
外电极，位于所述主体的外表面上，并且电连接到所述多个内电极的相应的内电极，
其中，所述主体包括中央部、上覆盖部和下覆盖部，所述上覆盖部在多个所述介电层的层叠方向上位于所述中央部之上，所述下覆盖部在所述层叠方向上位于所述中央部之下，
其中，所述上覆盖部和所述下覆盖部均具有圆形边缘，
其中，所述主体具有在所述层叠方向上的厚度T，并且所述圆形边缘中的每个具有相应的曲率半径R，所述曲率半径R满足10μm≤R≤T/4，并且
其中，所述上覆盖部中的第一内电极具有在基本上垂直于所述层叠方向的宽度方向上的第一宽度，所述下覆盖部中的第二内电极具有在所述宽度方向上的第二宽度，所述中央部中的第三内电极具有在所述宽度方向上的第三宽度，并且所述第一宽度和所述第二宽度均小于所述第三宽度。
2.根据权利要求1所述的多层电容器，
其中，所述上覆盖部和所述下覆盖部均包括具有相应宽度的内电极，所述上覆盖部包括的内电极的相应宽度随着所述内电极在所述层叠方向上越靠近主体的相应上表面而减小，所述下覆盖部包括的内电极的相应宽度随着所述内电极在所述层叠方向上越靠近主体的相应下表面而减小，并且，
其中，所述中央部包括具有相应宽度的内电极，所述中央部包括的内电极的相应宽度基本上彼此相等。
3.根据权利要求1所述的多层电容器，其中，所述多个内电极包括分别在所述主体的在长度方向上彼此相对的第一表面和第二表面暴露的第一内电极和第二内电极，所述长度方向基本上垂直于所述层叠方向和所述宽度方向二者。
4.根据权利要求3所述的多层电容器，其中，所述主体具有在所述层叠方向上彼此相对的第三表面和第四表面以及连接到所述第一表面至所述第四表面并且在所述宽度方向上彼此相对的第五表面和第六表面。
5.根据权利要求4所述的多层电容器，其中，所述圆形边缘位于所述第三表面与所述第五表面连接处和所述第三表面与所述第六表面连接处以及所述第四表面与所述第五表面连接处和所述第四表面与所述第六表面连接处。
6.根据权利要求5所述的多层电容器，其中，第一边距δ大于或等于第二边距Wg，所述第一边距δ是从所述多个内电极的内电极到所述圆形边缘中的一个的最小距离，所述第二边距Wg是在所述多个内电极的所述中央部中的内电极到所述第五表面或所述第六表面之间的在所述宽度方向上的距离。
7.根据权利要求6所述的多层电容器，其中，δ和Wg满足1≤δ/Wg≤1.2。
8.根据权利要求6所述的多层电容器，其中，Wg满足0.5μm≤Wg≤T/12。
9.根据权利要求6所述的多层电容器，其中，Wg满足0.5μm≤Wg≤15μm。
10.根据权利要求6所述的多层电容器，其中，第三边距Tg满足Wg≤Tg，所述第三边距Tg是所述多个内电极的最上边的内电极与所述第三表面之间的最小距离或最下边的内电极与所述第四表面之间的最小距离。
11.根据权利要求1所述的多层电容器，其中，所述圆形边缘具有满足10μm≤R≤60μm的相应的曲率半径R。
12.根据权利要求1所述的多层电容器，其中，由在所述上覆盖部和所述下覆盖部中的所述多个内电极的端部限定的虚拟表面具有圆形边缘，并且
所述虚拟表面的圆形边缘均具有相应的曲率半径，所述虚拟表面的圆形边缘的相应的曲率半径基本上等于所述上覆盖部或所述下覆盖部的最接近的圆形边缘的相应的曲率半径。
13.根据权利要求1所述的多层电容器，其中，由在所述上覆盖部和所述下覆盖部中的所述多个内电极的端部限定的虚拟表面具有圆形边缘，并且
所述虚拟表面的圆形边缘均具有相应的曲率半径，所述虚拟表面的所述圆形边缘的相应的曲率半径小于所述上覆盖部或所述下覆盖部的最接近的圆形边缘的相应的曲率半径。
14.根据权利要求13所述的多层电容器，其中，当从所述主体的表面到所述多个内电极中的内电极的最小距离称为边距时，所述上覆盖部和所述下覆盖部中的一个的圆形边缘的曲率半径基本上等于所述上覆盖部和所述下覆盖部中的所述一个的所述圆形边缘处的所述边距与所述虚拟表面的圆形边缘的曲率半径之和。
15.根据权利要求1所述的多层电容器，其中，所述介电层的围绕所述多个内电极的轮廓区域具有第一紧密度，所述第一紧密度小于所述介电层的在所述多个内电极的内电极之间的内电极区域中的第二紧密度。
16.根据权利要求1所述的多层电容器，其中，在所述多个内电极与所述主体的侧表面之间的边距区域包括具有第一紧密度的内部介电区域和具有第二紧密度的外部介电区域，所述外部介电区域比所述内部介电区域更靠近所述主体的侧表面，并且
所述内部介电区域的所述第一紧密度大于所述外部介电区域的所述第二紧密度。
17.一种多层电容器，包括：
主体，包括多个内电极，所述多个内电极以介电层介于它们之间的方式交替地层叠；和
外电极，位于所述主体的外表面上并且电连接到所述多个内电极的相应的内电极，
其中，所述主体包括中央部、上覆盖部和下覆盖部，所述上覆盖部在多个所述介电层的层叠方向上位于所述中央部之上，所述下覆盖部在所述层叠方向上位于所述中央部之下，
其中，所述主体的所述上覆盖部和所述下覆盖部均具有圆形边缘，并且
其中，由在所述主体的所述上覆盖部和所述下覆盖部中的多个内电极的端部限定的虚拟表面具有圆形边缘。
18.根据权利要求17所述的多层电容器，其中，所述虚拟表面的所述圆形边缘面对所述上覆盖部或所述下覆盖部的相应圆形边缘。
19.根据权利要求17所述的多层电容器，其中，所述虚拟表面的所述圆形边缘的曲率半径各自基本上等于所述上覆盖部或所述下覆盖部的最接近的圆形边缘的曲率半径。
20.根据权利要求17所述的多层电容器，其中，所述虚拟表面的所述圆形边缘的曲率半径各自小于所述上覆盖部或所述下覆盖部的最接近的圆形边缘的曲率半径。
21.根据权利要求20所述的多层电容器，其中，当从所述主体的表面到所述多个内电极中的内电极的最小距离称为边距时，所述上覆盖部和所述下覆盖部中的一个覆盖部的圆形边缘的曲率半径基本上等于所述上覆盖部和所述下覆盖部中的所述一个的所述圆形边缘处的所述边距与所述虚拟表面的圆形边缘的曲率半径之和。
22.一种多层电容器，包括：
主体，包括多个内电极，所述多个内电极以介电层介于它们之间的方式层叠，并且所述主体包括：
中央部，具有在宽度方向上彼此相对的第一侧表面和第二侧表面，所述宽度方向垂直于所述内电极的层叠方向并且基本上水平，
上覆盖部，在所述层叠方向上位于所述中央部之上，并且具有从所述中央部的相应的第一侧表面向所述主体的在所述层叠方向上的上表面弯曲的侧表面和从所述中央部的相应的第二侧表面向所述主体的在所述层叠方向上的上表面弯曲的侧表面，以及
下覆盖部，在所述层叠方向上位于所述中央部之下，并且具有从所述中央部的相应的第一侧表面向所述主体的在所述层叠方向上的下表面弯曲的侧表面和从所述中央部的相应的第二侧表面向所述主体的在所述层叠方向上的下表面弯曲的侧表面，以及
外电极，位于所述主体上并且电连接到所述多个内电极，
其中，所述主体具有在所述层叠方向上的第一厚度，所述上覆盖部具有在所述层叠方向上的第二厚度，并且所述下覆盖部具有在所述层叠方向上的第三厚度，并且所述第二厚度和所述第三厚度均小于或等于所述第一厚度的四分之一，并且
其中，所述中央部包括所述多个内电极中的在所述宽度方向上具有基本上相等宽度的第一内电极，并且所述上覆盖部和所述下覆盖部分别包括所述多个内电极中的具有小于所述第一内电极的宽度的宽度的第二内电极和第三内电极。
23.根据权利要求22所述的多层电容器，其中，所述第二内电极具有使得所述第二内电极的端点与所述主体的表面的最接近的相应的点隔开基本上相等的量的相应的宽度。
24.根据权利要求22所述的多层电容器，
其中，所述上覆盖部的弯曲的侧表面均具有第一曲率半径，
其中，由所述第二内电极的端点限定的虚拟表面具有圆形边缘，每个所述圆形边缘具有第二曲率半径，并且
所述第一曲率半径基本上等于所述第二曲率半径。
25.根据权利要求22所述的多层电容器，其中，第一边缘Wg和第二边缘δ满足1≤δ/Wg≤1.2，所述第一边缘Wg是所述第一内电极与所述主体的表面的最接近的相应的点之间的距离，所述第二边缘δ是所述第二内电极与所述主体的表面的最接近的相应的点之间的距离。
26.一种多层电容器，包括：
主体，包括内电极区域和边距区域，所述内电极区域包括多个内电极，所述多个内电极以介电层介于它们之间的方式层叠，其中，所述内电极区域的表面由所述内电极的端点限定，所述边距区域在层叠方向和宽度方向上围绕所述内电极区域，所述宽度方向基本上垂直于所述层叠方向；和
外电极，位于所述主体上，并且电连接到所述多个内电极，
其中，所述内电极区域的所述表面包括圆形边缘，
其中，所述边距区域在所述内电极区域的所述表面与所述主体的基本上平行于所述层叠方向的侧表面之间具有第一厚度Wg，并且在所述内电极区域的所述圆形边缘中的一个处的表面与所述主体的表面上的最接近的点之间具有第二厚度δ，并且所述第一厚度和所述第二厚度满足1≤δ/Wg≤1.2。
27.根据权利要求26所述的多层电容器，其中，所述第一厚度Wg基本上等于所述第二厚度δ。
28.根据权利要求26所述的多层电容器，其中，所述边距区域在所述内电极区域的所述表面与所述主体的在所述层叠方向上的上表面之间具有第三厚度Tg，所述第三厚度Tg大于或等于所述第一厚度Wg。
29.根据权利要求26所述的多层电容器，
其中，所述边距区域包括围绕所述内电极区域的内部区域以及围绕所述内部区域的外部区域，
其中，所述内电极区域的介电层具有第一紧密度，所述内部区域具有小于所述第一紧密度的第二紧密度，并且所述外部区域具有小于所述第二紧密度的第三紧密度。
CN201910188315.6A 2018-07-20 2019-03-13 多层电容器 Active CN110739151B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
KR20180084786 2018-07-20
KR10-2018-0084786 2018-07-20
KR1020180119058A KR102198536B1 (ko) 2018-07-20 2018-10-05 적층형 커패시터
KR10-2018-0119058 2018-10-05

Publications (2)

Publication Number Publication Date
CN110739151A true CN110739151A (zh) 2020-01-31
CN110739151B CN110739151B (zh) 2022-12-06

Family

ID=69162508

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910188315.6A Active CN110739151B (zh) 2018-07-20 2019-03-13 多层电容器

Country Status (3)

Country Link
US (1) US10971308B2 (zh)
JP (1) JP2020013974A (zh)
CN (1) CN110739151B (zh)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11276526B2 (en) * 2018-08-29 2022-03-15 Samsung Electro-Mechanics Co., Ltd. Multilayer capacitor
JP7435947B2 (ja) * 2018-08-29 2024-02-21 サムソン エレクトロ－メカニックス カンパニーリミテッド． 積層型キャパシタ
KR102392247B1 (ko) * 2018-10-11 2022-04-29 가부시키가이샤 무라타 세이사쿠쇼 전자부품
JP7234951B2 (ja) * 2020-01-17 2023-03-08 株式会社村田製作所 積層セラミックコンデンサ
JP2021174829A (ja) * 2020-04-22 2021-11-01 株式会社村田製作所 積層セラミックコンデンサ
JP2021174837A (ja) * 2020-04-23 2021-11-01 株式会社村田製作所 積層セラミックコンデンサ
JP7492306B2 (ja) 2020-05-22 2024-05-29 太陽誘電株式会社 セラミック電子部品およびその製造方法
JP2022016003A (ja) * 2020-07-10 2022-01-21 株式会社村田製作所 電子部品
JP7380619B2 (ja) * 2021-03-12 2023-11-15 株式会社村田製作所 積層セラミックコンデンサ
JP2023047645A (ja) * 2021-09-27 2023-04-06 株式会社村田製作所 積層セラミックコンデンサ
WO2024018753A1 (ja) * 2022-07-19 2024-01-25 株式会社村田製作所 電子部品

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11297566A (ja) * 1998-04-07 1999-10-29 Murata Mfg Co Ltd 積層セラミック電子部品
JP2000124057A (ja) * 1998-10-12 2000-04-28 Tdk Corp 積層型セラミックコンデンサ
CN103250217A (zh) * 2010-12-06 2013-08-14 株式会社村田制作所 叠层陶瓷电子元件
CN104112586A (zh) * 2013-04-17 2014-10-22 三星电机株式会社 多层陶瓷电子元件及用于安装多层陶瓷电子元件的安装板
US20170011852A1 (en) * 2015-07-09 2017-01-12 Murata Manufacturing Co., Ltd. Electronic component and method for manufacturing the same
US20170213647A1 (en) * 2016-01-21 2017-07-27 Samsung Electro-Mechanics Co., Ltd. Multilayer ceramic capacitor and board having the same
US20170301471A1 (en) * 2016-04-14 2017-10-19 Taiyo Yuden Co., Ltd. Multi-Layer Ceramic Capacitor and Method of Producing the Same
US20180166217A1 (en) * 2016-12-13 2018-06-14 Taiyo Yuden Co., Ltd. Multi-Layer Ceramic Capacitor and Method of Producing the Same

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002299146A (ja) * 2001-03-30 2002-10-11 Kyocera Corp 積層セラミックコンデンサ及びその製造方法
JP2006278557A (ja) * 2005-03-28 2006-10-12 Tdk Corp 積層セラミック電子部品
KR101141342B1 (ko) 2011-03-09 2012-05-03 삼성전기주식회사 적층 세라믹 커패시터 및 그 제조방법
KR101548798B1 (ko) 2013-04-16 2015-08-31 삼성전기주식회사 적층 세라믹 전자부품 및 그 실장 기판
KR102122934B1 (ko) 2013-07-22 2020-06-15 삼성전기주식회사 적층 세라믹 커패시터 및 그 실장 기판
JP2015026844A (ja) * 2014-08-13 2015-02-05 株式会社村田製作所 積層セラミックコンデンサ、これを含む積層セラミックコンデンサ連、および、積層セラミックコンデンサの実装体
KR102145315B1 (ko) * 2015-01-06 2020-08-18 삼성전기주식회사 적층 세라믹 커패시터 및 적층 세라믹 커패시터의 실장 기판
KR101701049B1 (ko) 2015-08-07 2017-01-31 삼성전기주식회사 적층 세라믹 전자부품 및 적층 세라믹 전자부품의 제조방법
JP2018037492A (ja) * 2016-08-30 2018-03-08 太陽誘電株式会社 積層セラミックコンデンサ及びその製造方法
JP7044465B2 (ja) * 2016-12-26 2022-03-30 太陽誘電株式会社 積層セラミックコンデンサ
JP7122818B2 (ja) * 2017-11-30 2022-08-22 太陽誘電株式会社 積層セラミック電子部品及びその製造方法

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11297566A (ja) * 1998-04-07 1999-10-29 Murata Mfg Co Ltd 積層セラミック電子部品
JP2000124057A (ja) * 1998-10-12 2000-04-28 Tdk Corp 積層型セラミックコンデンサ
CN103250217A (zh) * 2010-12-06 2013-08-14 株式会社村田制作所 叠层陶瓷电子元件
CN104112586A (zh) * 2013-04-17 2014-10-22 三星电机株式会社 多层陶瓷电子元件及用于安装多层陶瓷电子元件的安装板
US20170011852A1 (en) * 2015-07-09 2017-01-12 Murata Manufacturing Co., Ltd. Electronic component and method for manufacturing the same
US20170213647A1 (en) * 2016-01-21 2017-07-27 Samsung Electro-Mechanics Co., Ltd. Multilayer ceramic capacitor and board having the same
US20170301471A1 (en) * 2016-04-14 2017-10-19 Taiyo Yuden Co., Ltd. Multi-Layer Ceramic Capacitor and Method of Producing the Same
US20180166217A1 (en) * 2016-12-13 2018-06-14 Taiyo Yuden Co., Ltd. Multi-Layer Ceramic Capacitor and Method of Producing the Same

Also Published As

Publication number Publication date
CN110739151B (zh) 2022-12-06
JP2020013974A (ja) 2020-01-23
US10971308B2 (en) 2021-04-06
US20200027661A1 (en) 2020-01-23

Similar Documents

Publication Publication Date Title
CN110739151B (zh) 多层电容器
CN111161953B (zh) 多层电容器
KR102144766B1 (ko) 적층형 커패시터
US8773839B2 (en) Multilayer ceramic electronic component
CN110880419B (zh) 多层电容器
CN110875145B (zh) 多层电容器
CN110880422B (zh) 多层电容器
CN110875140B (zh) 多层电容器
US11961673B2 (en) Multilayer ceramic capacitor
KR102504064B1 (ko) 적층형 커패시터
KR102126415B1 (ko) 적층형 커패시터
KR102198536B1 (ko) 적층형 커패시터
KR102118495B1 (ko) 적층형 커패시터
KR102149962B1 (ko) 적층형 커패시터
CN114360906A (zh) 多层电容器
CN114373631A (zh) 多层电容器

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant