CN114360906A - 多层电容器 - Google Patents

多层电容器 Download PDF

Info

Publication number
CN114360906A
CN114360906A CN202110684288.9A CN202110684288A CN114360906A CN 114360906 A CN114360906 A CN 114360906A CN 202110684288 A CN202110684288 A CN 202110684288A CN 114360906 A CN114360906 A CN 114360906A
Authority
CN
China
Prior art keywords
multilayer capacitor
bottleneck structure
length
internal electrodes
substantially flat
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110684288.9A
Other languages
English (en)
Inventor
李种晧
孙命赞
姜心忠
沈银珍
金善花
金柄秀
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electro Mechanics Co Ltd
Original Assignee
Samsung Electro Mechanics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electro Mechanics Co Ltd filed Critical Samsung Electro Mechanics Co Ltd
Publication of CN114360906A publication Critical patent/CN114360906A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/005—Electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/005—Electrodes
    • H01G4/012—Form of non-self-supporting electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/005—Electrodes
    • H01G4/008—Selection of materials
    • H01G4/0085—Fried electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics
    • H01G4/1209—Ceramic dielectrics characterised by the ceramic dielectric material
    • H01G4/1218—Ceramic dielectrics characterised by the ceramic dielectric material based on titanium oxides or titanates
    • H01G4/1227—Ceramic dielectrics characterised by the ceramic dielectric material based on titanium oxides or titanates based on alkaline earth titanates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals
    • H01G4/248—Terminals the terminals embracing or surrounding the capacitive element, e.g. caps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/30—Stacked capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals
    • H01G4/232—Terminals electrically connecting two or more layers of a stacked or rolled capacitor

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Materials Engineering (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Ceramic Capacitors (AREA)

Abstract

本公开提供一种多层电容器，所述多层电容器包括：主体，包括介电层和内电极；以及外电极，设置在主体的外表面上并连接到内电极。主体包括：第一表面和第二表面，内电极暴露于第一表面和第二表面，第一表面和第二表面在第一方向上彼此相对；第三表面和第四表面，在第二方向上彼此相对，第二方向是介电层堆叠的方向；以及第五表面和第六表面，在第三方向上彼此相对。内电极中的至少一个内电极包括第一瓶颈结构和第二瓶颈结构，第一瓶颈结构的第三方向外部区域的第一方向长度小于第一瓶颈结构的内部区域的第一方向长度，第二瓶颈结构的第一方向外部区域的第三方向长度小于第二瓶颈结构的内部区域的第三方向长度。

Description

多层电容器
本申请要求于2020年10月12日在韩国知识产权局提交的第 10-2020-0131113号韩国专利申请的优先权的权益，所述韩国专利申请的公开 内容通过引用被全部包含于此。
技术领域
本公开涉及一种多层电容器。
背景技术
电容器是能够储存电的装置，其基本上基于以下原理：当向电容器施加 电压时，在两个面对的电极中的每个电极中累积电荷。当施加直流(DC)电 压时，电流在电容器中流动，而电荷在其中累积，当累积完成时，没有电流 流动。此外，当施加交流(AC)电压时，AC电流流动，同时电极的极性交 替。
电容器可分为各种类型，诸如电极利用铝形成并且在铝电极之间设置薄 氧化物膜的铝电解电容器、使用钽作为电极材料的钽电容器、在电极之间使 用诸如钛酸钡等的高k介电材料的陶瓷电容器、使用高k陶瓷作为设置在电 极之间的介电材料的多层结构的多层陶瓷电容器(MLCC)、使用聚苯乙烯膜 作为电极之间的介电材料的膜电容器等。
在电容器之中，MLCC的优势是具有优异的温度特性和频率特性，可以 以小尺寸实现，因此已经广泛应用于诸如高频率电路的各种领域。近年来， 一直尝试实现较小的多层陶瓷电容器，为此，介电层和内电极形成为薄的。
此外，最近，已经进行了许多尝试来改善防潮可靠性和减少由于在板安 装期间出现应力而引起的裂纹。
发明内容
本公开的一方面可提供一种针对外部影响具有改善的可靠性(例如，防 潮可靠性)的多层电容器。
本公开的一方面还可提供一种在安装在板等上时通过减少裂纹而具有改 善的结构稳定性的多层电容器。
根据本公开的一方面，一种多层电容器可包括：主体，包括堆叠的多个 介电层和多个内电极的多层结构，且所述介电层介于所述多个内电极之间； 以及外电极，设置在所述主体的外表面上并连接到所述内电极。所述主体可 包括：第一表面和第二表面，所述多个内电极暴露于所述第一表面和所述第 二表面，所述第一表面和所述第二表面在第一方向上彼此相对；第三表面和 第四表面，在第二方向上彼此相对，所述第二方向是所述多个介电层堆叠的 方向；以及第五表面和第六表面，在与所述第一方向和所述第二方向垂直的第三方向上彼此相对。所述多个内电极中的至少一个内电极可包括第一瓶颈 结构和第二瓶颈结构。所述第一瓶颈结构的第三方向外部区域的第一方向长 度可小于所述第一瓶颈结构的内部区域的第一方向长度，并且所述第二瓶颈 结构的第一方向外部区域的第三方向长度可小于所述第二瓶颈结构的内部区 域的第三方向长度。
所述第一瓶颈结构和所述第二瓶颈结构可彼此连接，并且所述第一瓶颈 结构的外表面和所述第二瓶颈结构的外表面可以是不连续的。
所述第二瓶颈结构可连接到所述外电极。
所述第一瓶颈结构可具有在所述第一方向上向内凹入到所述主体中的形 状，所述第二瓶颈结构可具有在所述第三方向上向内凹入到所述主体中的形 状。
所述第一瓶颈结构的外表面和所述第二瓶颈结构的外表面可包括相对于 所述第一表面和所述第五表面倾斜的平面。
所述第一瓶颈结构可具有第一方向长度在所述第三方向上朝向所述主体 的外侧减小的形状。
所述第二瓶颈结构可具有所述第三方向长度在所述第一方向上朝向所述 主体的外侧减小的形状。
所述第一瓶颈结构可设置在所述多个内电极中的所述至少一个内电极的 与所述第一表面和所述第二表面相邻的两个区域中。
所述第一瓶颈结构的设置在与所述第一表面相邻的所述区域中的部分的 形状和设置在与所述第二表面相邻的所述区域中的部分的形状可彼此相同或 不同。
所述第二瓶颈结构可设置在所述多个内电极中的所述至少一个内电极的 与所述第五表面和所述第六表面相邻的两个区域中。
所述第一瓶颈结构和所述第二瓶颈结构可通过连接部彼此连接，所述连 接部在所述第三方向上与所述外电极中的一个外电极叠置。
在所述多个内电极中的所述至少一个内电极中，所述第一瓶颈结构可具 有基本上平坦的部分，所述基本上平坦的部分具有预定的第三方向长度。
所述基本上平坦的部分可连接到所述第二瓶颈结构。
在所述多个内电极中的所述至少一个内电极中，所述基本上平坦的部分 可在所述第三方向上提供最外表面。
C/L可大于或等于0.069，其中，C是从所述基本上平坦的部分到所述第 二瓶颈结构的第一方向长度，L是所述主体的第一方向长度。
C可大于B，其中，C是从所述基本上平坦的部分到所述第二瓶颈结构 的第一方向长度，B是所述第二瓶颈结构的第一方向长度。
D/W可大于或等于0.013，其中，D是所述第一瓶颈结构在所述第三方 向上的长度，W是所述主体在所述第三方向上的长度。
根据本公开的一方面，一种多层电容器可包括：主体，包括介电层以及 第一内电极和第二内电极的多层结构，且所述介电层介于所述第一内电极与 所述第二内电极之间，所述主体包括：第一表面和第二表面，所述第一内电 极和所述第二内电极分别暴露于所述第一表面和所述第二表面，所述第一表 面和所述第二表面在第一方向上彼此相对；第三表面和第四表面，在第二方 向上彼此相对，所述第二方向是所述介电层堆叠的方向；以及第五表面和第 六表面，在与所述第一方向和所述第二方向垂直的第三方向上彼此相对；第一外电极，设置在所述第一表面上并连接到所述第一内电极，并且包括分别 在所述第五表面的一部分和所述第六表面的一部分上延伸的带部；以及第二 外电极，设置在所述第二表面上并连接到所述第二内电极，并且包括分别在 所述第五表面的另一部分和所述第六表面的另一部分上延伸的带部。所述第 一内电极中的一个内电极可包括面对所述第五表面和所述第六表面中的一个 表面的基本上平坦的部分。在所述第一内电极中，所述基本上平坦的部分可 具有在所述第三方向上的最大长度。所述基本上平坦的部分可设置在与所述第一外电极的所述带部之间的区域间隔开的区域中。
所述第一内电极中的所述一个内电极还可包括设置在所述基本上平坦的 部分与所述第一表面之间的一个或更多个基本上平坦的部分。
所述一个或更多个基本上平坦的部分可相对于所述第一表面以及所述第 五表面和所述第六表面中的所述一个表面倾斜。
所述第一内电极中的所述一个内电极还可包括设置在所述基本上平坦的 部分与所述第一表面之间的另一基本上平坦的部分，并且所述另一基本上平 坦的部分可基本上平行于所述第一方向延伸。
所述另一基本上平坦的部分的在所述第一方向上彼此相对的端部可分别 连接到所述第一内电极中的所述一个内电极的弯曲部分。
所述另一基本上平坦的部分的一部分可设置在所述第一外电极的所述带 部之间的所述区域中，所述另一基本上平坦的部分的另一部分可设置在所述 第一外电极的所述带部之间的所述区域之外。
根据本公开的一方面，一种多层电容器可包括：主体，包括介电层以及 第一内电极和第二内电极的多层结构，且所述介电层介于所述第一内电极与 所述第二内电极之间，所述主体包括：第一表面和第二表面，所述第一内电 极和所述第二内电极分别暴露于所述第一表面和所述第二表面，所述第一表 面和所述第二表面在第一方向上彼此相对；第三表面和第四表面，在第二方 向上彼此相对，所述第二方向是所述介电层堆叠的方向；以及第五表面和第 六表面，在与所述第一方向和所述第二方向垂直的第三方向上彼此相对；第一外电极，设置在所述第一表面上并连接到所述第一内电极，并且包括分别 在所述第五表面的一部分和所述第六表面的一部分上延伸的带部；以及第二 外电极，设置在所述第二表面上并连接到所述第二内电极，并且包括分别在 所述第五表面的另一部分和所述第六表面的另一部分上延伸的带部。所述第 一内电极中的一个内电极的基本上沿着所述第一方向延伸的第一部分在所述 第三方向上的长度可小于所述第一内电极中的所述一个内电极的中央部分在 所述第三方向上的长度，并且可大于所述第一内电极中的所述一个内电极的 与所述第一外电极接触的第二部分在所述第三方向上的长度。
所述第一部分的一部分可设置在所述第一外电极的所述带部之间的区域 中，所述第一部分的另一部分可设置在所述第一外电极的所述带部之间的所 述区域之外。
所述第一部分的在所述第一方向上彼此相对的端部可分别连接到所述第 一内电极中的所述一个内电极的弯曲部分。
附图说明
通过下面结合附图的具体实施方式，本公开的以上和其他方面、特征和 其他优点将被更清楚地理解，在附图中：
图1是示意性示出根据本公开中的示例性实施例的多层电容器的外型的 立体图；
图2是图1的多层电容器沿着线I-I'截取的截面图；
图3是图1的多层电容器沿着线II-II'截取的截面图；
图4单独示出了图3的一个内电极；
图5和图6示出了可在变型实施例中采用的内电极；以及
图7和图8示出了根据本公开中的示例性实施例的作为制造多层电容器 的工艺的一部分的用于形成内电极的导电图案的形状。
具体实施方式
现将参照附图详细描述本公开的示例性实施例。
图1是示意性示出根据本公开中的示例性实施例的多层电容器的外型的 立体图。图2是图1的多层电容器沿着线I-I'截取的截面图。图3是图1的多 层电容器沿着线II-II'截取的截面图，图4单独示出了图3的一个内电极。图 5和图6示出了可在变型实施例中采用的内电极。
参照图1至图4，根据本公开中的示例性实施例的多层电容器100包括 主体110以及外电极131和132，主体110包括堆叠的介电层111以及多个内 电极121和122且介电层111介于多个内电极121和122之间，多个内电极 121和122中的至少一些内电极具有瓶颈(bottleneck)结构151和152。换句 话说，多个瓶颈结构151和152形成在多个内电极121和122的至少一部分 中。
主体110包括堆叠有多个介电层111的多层结构，并且可例如通过堆叠 多个生片之后烧结多个生片来获得。通过烧结工艺，多个介电层111可具有 一体的形式。主体110的形状和尺寸以及堆叠的介电层111的数量不限于该 示例性实施例中所示的那些。例如，如图1中所示，主体110可具有类似于 矩形平行六面体的形状。主体110包括：第一表面S1和第二表面S2，内电 极121和122分别暴露于第一表面S1和第二表面S2，第一表面S1和第二表面S2在第一方向(X方向)上彼此相对；第三表面S3和第四表面S4，在作 为多个介电层111堆叠的方向的第二方向(Z方向)上彼此相对；以及第五 表面S5和第六表面S6，在与第一方向和第二方向垂直的第三方向(Y方向) 上彼此相对。
包括在主体110中的介电层111可包括具有高介电常数的陶瓷材料，例 如BT基陶瓷，即钛酸钡(BaTiO3)基陶瓷，但是也可使用本领域已知的其 他材料，只要获得足够的电容即可。如果需要，与作为主成分的这样的陶瓷 材料一起，介电层111还可包括添加剂、有机溶剂、增塑剂、粘合剂和分散 剂。这里，添加剂可包括金属成分和Si成分，并且可在制造工艺期间以诸如 氧化物的化合物的形式被添加。这样的添加剂的示例可包括MnO2、Dy2O3、BaO、MgO、Al2O3、SiO2、Cr2O3和CaCO3中的至少一种。
多个内电极121和122可通过在陶瓷生片的一个表面上印刷预定厚度的 包含导电金属的膏之后烧结该膏来获得。在这种情况下，如图2中所示，多 个内电极121和122可包括分别暴露于主体110的彼此相对的第一表面S1和 第二表面S2的第一内电极121和第二内电极122。这里，第一内电极121和 第二内电极122可连接到不同的外电极131和132以在被驱动时具有相反的 极性，并且可通过设置在第一内电极121与第二内电极122之间的介电层111 彼此电分离。然而，外电极131和132的数量或用于将外电极与内电极121 和122连接的方法可根据示例性实施例而变化。内电极121和122的主成分 材料可包括镍(Ni)、铜(Cu)、钯(Pd)、银(Ag)等，并且也可使用它们 的合金。
外电极131和132可形成在主体110的外表面上，并且可包括分别连接 到第一内电极121和第二内电极122的第一外电极131和第二外电极132。 外电极131和132可通过制备包含导电金属的材料作为膏，然后将该膏涂敷 到主体110的方法来形成。导电金属的示例包括镍(Ni)、铜(Cu)、钯(Pd)、 银(Ag)或它们的合金。这里，可在如此形成的电极层上形成包括Ni、Sn 等的至少一个镀层。
参照图3和图4，在本示例性实施例中，多个内电极121和122中的至 少一些内电极具有第一瓶颈结构151和第二瓶颈结构152。在第一瓶颈结构 151中，第三方向(Y方向)上的外部区域在第一方向(X方向)上的长度小 于内部区域的长度。在第二瓶颈结构152中，第一方向(X方向)上的外部 区域在第三方向(Y方向)上的长度小于内部区域的长度。在这种情况下， 第一内电极121的第二瓶颈结构152可连接到第一外电极131，第二内电极 122的第二瓶颈结构152可连接到第二外电极132，并且图3示出了第二瓶颈 结构152连接到第一外电极131的构造。
由于多个瓶颈结构(即第一瓶颈结构151和第二瓶颈结构152)形成在 内电极121和122中，因此可改善多层电容器100的防潮可靠性，并且这样 的效果的原因是因为湿气等可容易渗透的主体110的角部A区域与内电极 121和122之间的距离增大。在这种情况下，当在内电极121和122中形成 瓶颈结构151和152时，电容会减小。然而，可通过优化第一瓶颈结构151 和第二瓶颈结构152的形状来使电容的减小最小化，稍后将描述其细节。此 外，具有上述形状的瓶颈结构151和152也可形成在第二内电极122中，以 下描述也可应用于第二内电极122。
如附图中所示，第一瓶颈结构151和第二瓶颈结构152可彼此连接。在 这种情况下，第一瓶颈结构151的外表面和第二瓶颈结构152的外表面可以 是不连续的(例如，第二瓶颈结构152的外表面不是按照第一瓶颈结构151 的外表面的形状连续过渡)。这意味着第一瓶颈结构151的外表面和第二瓶颈 结构152的外表面不形成一个连续表面，而是形成彼此分开的瓶颈结构。
第一瓶颈结构151可具有在第一方向(X方向)上向内凹入到主体110 中的形状。类似地，第二瓶颈结构152可具有在第三方向(Y方向)上凹入 到主体110中的形状。换句话说，第一瓶颈结构151的外表面和第二瓶颈结 构152的外表面具有向内凹入到主体110中的形状，而不是从主体110向外 凸出，由此可在使电容的减小最小化的范围内增大主体110的角部A与内电 极121和122之间的间隔，从而改善多层电容器100的防潮可靠性和应力稳 定性。
此外，在图3和图4的示例性实施例中，第一瓶颈结构151的外表面和 第二瓶颈结构152的外表面具有包括弯曲表面的结构，但可修改形状，只要 保持瓶颈形状即可。例如，如图5中所示，内电极121'包括修改形状的第一 瓶颈结构151和第二瓶颈结构152，并且第一瓶颈结构151的外表面和第二 瓶颈结构152的外表面各自包括平面，并且这样的平面相对于主体110的第 一表面S1和第五表面S5(或第六表面S6)倾斜。在这种情况下，第一瓶颈结构151的外表面的斜率和第二瓶颈结构152的外表面的斜率可彼此不同。 此外，尽管图5示出了第一瓶颈结构151的外表面和第二瓶颈结构152的外 表面各自包括相对于主体110的第一表面S1和第五表面S5(或第六表面S6) 倾斜的两个平面，但不限于此，例如，第一瓶颈结构151的外表面和第二瓶 颈结构152的外表面可各自包括相对于主体110的第一表面S1和第五表面 S5(或第六表面S6)倾斜的一个或者三个或更多个平面。
再次参照图3和图4，将详细描述第一瓶颈结构151和第二瓶颈结构152 的形状。首先，在第一瓶颈结构151中，第一瓶颈结构151在第一方向(X 方向)上的长度在第三方向(Y方向)上朝向主体110的外侧减小。类似地， 在第二瓶颈结构152中，第二瓶颈结构152在第三方向(Y方向)上的长度 在第一方向(X方向)上朝向主体110的外侧减小。然而，这里，第一瓶颈 结构151和第二瓶颈结构152的长度不必在一个方向上逐渐变化，并且如果 作为整体保持瓶颈结构，则在局部区域中的长度可以是相同的。
另外，第一瓶颈结构151可形成在内电极121和122的与第一表面S1 和第二表面S2相邻的两个区域中。另外，第二瓶颈结构152可形成在内电极 121和122的与第五表面S5和第六表面S6相邻的两个区域中。在这种情况 下，如图中所示，第一瓶颈结构151的形成在与第一表面S1相邻的区域中的 部分和第一瓶颈结构151的形成在与第二表面S2相邻的区域中的部分可具有 相同的形状。然而，如图6中所示，在根据设计需要修改的示例的内电极121” 中，形成在与第一表面S1相邻的区域中的部分的形状和形成在与第二表面 S2相邻的区域中的两个部分的形状可彼此不同，并且这可同样地应用于第二 瓶颈结构152。也就是说，第二瓶颈结构152的形成在与第五表面S5相邻的 区域中的部分和第二瓶颈结构152的形成在与第六表面S6相邻的区域中的部 分的形状可相同或不同。概括来说时，这意味着在图4中，长度C和长度F 可彼此相同或不同，类似地，长度D和长度E可彼此相同或不同。稍后将描 述长度C、D、E和F的定义。
如上所述，在该示例性实施例中，多个瓶颈结构151和152在可充分确 保电容的范围内形成在内电极121和122上。针对该设计，可确定第一瓶颈 结构151和第二瓶颈结构152的尺寸条件。具体地，第一瓶颈结构151和第 二瓶颈结构152彼此连接的连接部121C可在第三方向(Y方向)上与外电极 131和132(例如，外电极131和132的带部)叠置，这对应于图3中的第一 外电极131。在这种情况下，在第一方向(X方向)上，从第一瓶颈结构151 的平坦部分P2的边缘到第二瓶颈结构152的第一瓶颈结构151的长度C可 长于第二瓶颈结构152的长度B。该条件认为，如果第二瓶颈结构152的长 度增大到不与第一外电极131叠置的程度，则电容的减小可以是显著的。
如附图中所示，第一瓶颈结构151可具有平坦部分P1和平坦部分P2， 在内电极121和122中平坦部分P1具有在第三方向(Y方向)上的第一恒定 长度，在内电极121和122中平坦部分P2具有在第三方向(Y方向)上的第 二恒定长度。第一恒定长度可小于第二恒定长度。在这种情况下，在平坦部 分P1和P2之中，第一平坦部分P1连接到第二瓶颈结构152，并且第二瓶颈 结构152在第三方向(Y方向)上的长度可小于第一恒定长度。第一平坦部 分P1可设置在连接到第二瓶颈结构152的区域中，并且可用于减轻可能在内 电极121和122的外表面上发生的形状突然变化的目的。此外，在平坦部分 P1和P2之中，在内电极121和122中第二平坦部分P2在第三方向(Y方向) 上形成最外表面。第二平坦部分P2可用于通过在内电极121和122之间获得 足够的重叠区域来有助于提高电容的目的。在一个示例中，平坦部分可指的 是理想的平坦部分或完美的平坦部分，或者也可指的是基本上平坦的部分。 平坦部分P1和P2中的每个或两个或者平坦部分P1和P2中的每个或两个的 边缘可基本上沿着或平行于第一方向(X方向)延伸。在一个示例中，“基本 上平坦”、“基本上沿着”、“基本上平行”等可包括可省略“基本上”的理想 或完美情况，并且还可包括存在本领域普通技术人员可识别的工艺误差/测量 误差或余量的非理想或不完美情况。
在本示例性实施例中，考虑到防潮可靠性、裂纹发生率、电容特性等， 可在最佳范围内选择第一瓶颈结构151的长度条件和第二瓶颈结构152的长 度条件。具体地，参照图3和图4，当在第一方向(X方向)上连接第二平 坦部分P2和第二瓶颈结构152的长度为C并且主体110在第一方向(X方向) 上的长度为L时，C/L可大于或等于0.069。另外，关于第一瓶颈结构151和 第二瓶颈结构152的相对长度条件，当第二瓶颈结构152在第一方向(X方 向)上的长度为B时，C可大于B。这是因为，如上所述，如果第二瓶颈结 构152的长度过度增大，则电容可能显著减小。
此外，在第一瓶颈结构151在第三方向(Y方向)上的长度条件的情况 下，当第一瓶颈结构151在第三方向(Y方向)上的长度为D并且主体110 在第三方向(Y方向)上的长度为W时，D/W可大于或等于0.013。在长度D和E不同的情况下，第一瓶颈结构151在第三方向(Y方向)上的长度可 指的是相对于第二瓶颈结构152的长度D或者长度D和长度E的平均值。
本公开的发明人在如下改变第一瓶颈结构151的长度条件和第二瓶颈结 构152的长度条件的同时测量电容、裂纹发生率和防潮可靠性。首先，下面 的表1示出了参考例和示例中使用的瓶颈结构的长度条件。这里，参考例样 品(Ref.)是每个比值为0的情况，其对应于仅包括第二瓶颈结构而没有第一 瓶颈结构的结构，在该结构中，除了第二瓶颈结构之外的内电极在俯视图中 可具有矩形形状。
[表1]
C/L F/L D/W E/W
Ref. 0 0 0 0
示例1 0.035 0.035 0.006 0.006
示例2 0.069 0.069 0.013 0.013
示例3 0.104 0.104 0.063 0.063
示例4 0.139 0.139 0.125 0.125
示例5 0.208 0.208 0.188 0.188
下面的表2示出了关于在将制造的MLCC样品安装在板上之前，基于主 体的覆盖面积在外部是否发生裂纹的试验结果。作为试验结果，可看出，与 不采用第一瓶颈结构的情况(Ref.)相比，采用第一瓶颈结构的示例中的缺陷 率减小，具体地，当满足上述C/L条件和D/W条件时，缺陷率降低或者为零 (0)。
[表2]
Figure BDA0003123839390000101
下面的表3示出了关于在将制造的MLCC样品安装在板上之后，是否由 于应力等(由板的翘曲引起)而发生裂纹的试验结果。与以上试验结果的结 果类似，可看出，在安装裂纹试验的结果中，与不采用第一瓶颈结构的情况 (Ref.)相比，采用第一瓶颈结构的示例中的缺陷率减小，具体地，当满足上 述C/L条件和D/W条件时，缺陷率降低或者为零(0)。
[表3]
Figure BDA0003123839390000111
下面的表4示出了关于制造的MLCC样品的防潮性是否有缺陷的试验结 果，这里，测量主体(具体地，覆盖区域)的电阻特性(IR)，并且将电阻值 低于参照值的样品确定为有缺陷。可看出，在防潮性缺陷的试验结果中，与 不采用第一瓶颈结构的情况(Ref.)相比，采用第一瓶颈结构的示例中的缺陷 率减小，具体地，当满足上述C/L条件和D/W条件时，缺陷率为零(0)。
[表4]
Figure BDA0003123839390000112
接下来，如下面的表5中所示，测量Ref.、示例2和示例5的电容。参 照表5的结果，可看出，与仅具有一个瓶颈结构的Ref.相比，采用多个瓶颈 结构的示例中的电容劣化不显著，并且确保了足够的电容。
[表5]
Figure BDA0003123839390000121
此外，图7和图8示出了根据本公开中的示例性实施例的作为制造多层 电容器的工艺的一部分的用于形成内电极的导电图案的形状。
为了形成主体110，介电层111以及内电极121和122被堆叠以形成陶 瓷层叠体，这里，介电层111在烧制之前处于陶瓷生片状态。陶瓷生片可通 过以下方法来制备：混合陶瓷粉末、粘合剂、溶剂等以制备浆料，并且通过 刮刀法将浆料制造成具有数μm或小于1μm的厚度的片类型。之后可烧结陶 瓷生片以形成介电层111。
可通过在陶瓷生片上涂敷用于内电极的导电膏来形成图案化的内电极 121。在这种情况下，可通过丝网印刷法或凹版印刷法形成内电极121。用于 内电极的导电膏可包括导电金属和添加剂，并且添加剂可以是非金属氧化物 或金属氧化物中的至少一种。导电金属可包括镍。添加剂可包括作为金属氧 化物的钛酸钡或钛酸锶。
图7示出了涂敷用于形成内电极121的导电膏并且两个内电极121彼此 连接的形式。在介电层和导电膏堆叠的状态下，可将层叠体切割成单独的组 件单元，以实现具有多个瓶颈结构的内电极。此后，可烧制陶瓷生片层叠体， 之后可形成连接到内电极121的外电极以完成多层电容器。
此外，图8示出了更多的内电极121彼此连接的涂敷导电膏的状态。相 邻内电极121的第一瓶颈结构彼此连接，并且当被切割成单独的组件单元时， 第一瓶颈结构可暴露于介电层的外部。可形成侧边缘部以覆盖内电极121的 暴露的侧表面。侧边缘部可利用与介电层111相同的陶瓷材料形成。
如上所述，根据本公开中的示例性实施例的多层电容器可针对来自外部 的影响具有改善的可靠性(例如，防潮可靠性)。此外或单独地，当将根据本 公开中的示例性实施例的多层电容器安装在板上时，可减少裂纹以改善结构 稳定性。
虽然上面已经示出和描述了示例性实施例，但是对于本领域技术人员来 说将显而易见的是，在不脱离由所附权利要求限定的本公开的范围的情况下， 可进行修改实施例和变型。

Claims (26)

1.一种多层电容器，包括：
主体，包括堆叠的多个介电层和多个内电极的多层结构，且所述介电层介于所述多个内电极之间；以及
外电极，设置在所述主体的外表面上并连接到所述内电极，
其中，所述主体包括：第一表面和第二表面，所述多个内电极暴露于所述第一表面和所述第二表面，所述第一表面和所述第二表面在第一方向上彼此相对；第三表面和第四表面，在第二方向上彼此相对，所述第二方向是所述多个介电层堆叠的方向；以及第五表面和第六表面，在与所述第一方向和所述第二方向垂直的第三方向上彼此相对，并且
所述多个内电极中的至少一个内电极包括第一瓶颈结构和第二瓶颈结构，
所述第一瓶颈结构的第三方向外部区域的第一方向长度小于所述第一瓶颈结构的内部区域的第一方向长度，并且
所述第二瓶颈结构的第一方向外部区域的第三方向长度小于所述第二瓶颈结构的内部区域的第三方向长度。
2.如权利要求1所述的多层电容器，其中，
所述第一瓶颈结构和所述第二瓶颈结构彼此连接，并且所述第一瓶颈结构的外表面和所述第二瓶颈结构的外表面是不连续的。
3.如权利要求1所述的多层电容器，其中，
所述第二瓶颈结构连接到所述外电极。
4.如权利要求1所述的多层电容器，其中，
所述第一瓶颈结构具有在所述第一方向上向内凹入到所述主体中的形状，所述第二瓶颈结构具有在所述第三方向上向内凹入到所述主体中的形状。
5.如权利要求1所述的多层电容器，其中，
所述第一瓶颈结构的外表面和所述第二瓶颈结构的外表面包括相对于所述第一表面和所述第五表面倾斜的平面。
6.如权利要求1所述的多层电容器，其中，
所述第一瓶颈结构具有第一方向长度在所述第三方向上朝向所述主体的外侧减小的形状。
7.如权利要求1所述的多层电容器，其中，
所述第二瓶颈结构具有第三方向长度在所述第一方向上朝向所述主体的外侧减小的形状。
8.如权利要求1所述的多层电容器，其中，
所述第一瓶颈结构设置在所述多个内电极中的所述至少一个内电极的与所述第一表面和所述第二表面相邻的两个区域中。
9.如权利要求8所述的多层电容器，其中，
所述第一瓶颈结构的设置在与所述第一表面相邻的所述区域中的部分的形状和设置在与所述第二表面相邻的所述区域中的部分的形状彼此相同或不同。
10.如权利要求1所述的多层电容器，其中，
所述第二瓶颈结构设置在所述多个内电极中的所述至少一个内电极的与所述第五表面和所述第六表面相邻的两个区域中。
11.如权利要求1所述的多层电容器，其中，
所述第一瓶颈结构和所述第二瓶颈结构通过连接部彼此连接，所述连接部在所述第三方向上与所述外电极中的一个外电极叠置。
12.如权利要求1所述的多层电容器，其中，
在所述多个内电极中的所述至少一个内电极中，所述第一瓶颈结构具有基本上平坦的部分，所述基本上平坦的部分具有预定的第三方向长度。
13.如权利要求12所述的多层电容器，其中，
所述基本上平坦的部分连接到所述第二瓶颈结构。
14.如权利要求12所述的多层电容器，其中，
在所述多个内电极中的所述至少一个内电极中，所述基本上平坦的部分在所述第三方向上提供最外表面。
15.如权利要求14所述的多层电容器，其中，
C/L大于或等于0.069，其中，C是从所述基本上平坦的部分到所述第二瓶颈结构的第一方向长度，L是所述主体的第一方向长度。
16.如权利要求14所述的多层电容器，其中，
C大于B，其中，C是从所述基本上平坦的部分到所述第二瓶颈结构的第一方向长度，B是所述第二瓶颈结构的第一方向长度。
17.如权利要求1-16中任一项所述的多层电容器，其中，
D/W大于或等于0.013，其中，D是所述第一瓶颈结构在所述第三方向上的长度，W是所述主体在所述第三方向上的长度。
18.一种多层电容器，包括：
主体，包括介电层以及第一内电极和第二内电极的多层结构，且所述介电层介于所述第一内电极与所述第二内电极之间，所述主体包括：第一表面和第二表面，所述第一内电极和所述第二内电极分别暴露于所述第一表面和所述第二表面，所述第一表面和所述第二表面在第一方向上彼此相对；第三表面和第四表面，在第二方向上彼此相对，所述第二方向是所述介电层堆叠的方向；以及第五表面和第六表面，在与所述第一方向和所述第二方向垂直的第三方向上彼此相对；
第一外电极，设置在所述第一表面上并连接到所述第一内电极，并且包括分别在所述第五表面的一部分和所述第六表面的一部分上延伸的带部；以及
第二外电极，设置在所述第二表面上并连接到所述第二内电极，并且包括分别在所述第五表面的另一部分和所述第六表面的另一部分上延伸的带部，
其中，所述第一内电极中的一个内电极包括面对所述第五表面和所述第六表面中的一个表面的基本上平坦的部分，
在所述第一内电极中，所述基本上平坦的部分具有在所述第三方向上的最大长度，并且
所述基本上平坦的部分设置在与所述第一外电极的所述带部之间的区域间隔开的区域中。
19.如权利要求18所述的多层电容器，其中，
所述第一内电极中的所述一个内电极还包括设置在所述基本上平坦的部分与所述第一表面之间的一个或更多个基本上平坦的部分。
20.如权利要求19所述的多层电容器，其中，
所述一个或更多个基本上平坦的部分相对于所述第一表面以及所述第五表面和所述第六表面中的所述一个表面倾斜。
21.如权利要求18所述的多层电容器，其中，
所述第一内电极中的所述一个内电极还包括设置在所述基本上平坦的部分与所述第一表面之间的另一基本上平坦的部分，并且
所述另一基本上平坦的部分基本上平行于所述第一方向延伸。
22.如权利要求21所述的多层电容器，其中，
所述另一基本上平坦的部分的在所述第一方向上彼此相对的端部分别连接到所述第一内电极中的所述一个内电极的弯曲部分。
23.如权利要求21所述的多层电容器，其中，
所述另一基本上平坦的部分的一部分设置在所述第一外电极的所述带部之间的所述区域中，所述另一基本上平坦的部分的另一部分设置在所述第一外电极的所述带部之间的所述区域之外。
24.一种多层电容器，包括：
主体，包括介电层以及第一内电极和第二内电极的多层结构，且所述介电层介于所述第一内电极与所述第二内电极之间，所述主体包括：第一表面和第二表面，所述第一内电极和所述第二内电极分别暴露于所述第一表面和所述第二表面，所述第一表面和所述第二表面在第一方向上彼此相对；第三表面和第四表面，在第二方向上彼此相对，所述第二方向是所述介电层堆叠的方向；以及第五表面和第六表面，在与所述第一方向和所述第二方向垂直的第三方向上彼此相对；
第一外电极，设置在所述第一表面上并连接到所述第一内电极，并且包括分别在所述第五表面的一部分和所述第六表面的一部分上延伸的带部；以及
第二外电极，设置在所述第二表面上并连接到所述第二内电极，并且包括分别在所述第五表面的另一部分和所述第六表面的另一部分上延伸的带部，
其中，所述第一内电极中的一个内电极的基本上沿着所述第一方向延伸的第一部分在所述第三方向上的长度小于所述第一内电极中的所述一个内电极的中央部分在所述第三方向上的长度，并且大于所述第一内电极中的所述一个内电极的与所述第一外电极接触的第二部分在所述第三方向上的长度。
25.如权利要求24所述的多层电容器，其中，
所述第一部分的一部分设置在所述第一外电极的所述带部之间的区域中，所述第一部分的另一部分设置在所述第一外电极的所述带部之间的所述区域之外。
26.如权利要求24所述的多层电容器，其中，
所述第一部分的在所述第一方向上彼此相对的端部分别连接到所述第一内电极中的所述一个内电极的弯曲部分。
CN202110684288.9A 2020-10-12 2021-06-21 多层电容器 Pending CN114360906A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020200131113A KR20220048221A (ko) 2020-10-12 2020-10-12 적층형 커패시터
KR10-2020-0131113 2020-10-12

Publications (1)

Publication Number Publication Date
CN114360906A true CN114360906A (zh) 2022-04-15

Family

ID=81078129

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110684288.9A Pending CN114360906A (zh) 2020-10-12 2021-06-21 多层电容器

Country Status (4)

Country Link
US (2) US11908623B2 (zh)
JP (1) JP2022063833A (zh)
KR (1) KR20220048221A (zh)
CN (1) CN114360906A (zh)

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02312217A (ja) * 1989-05-26 1990-12-27 Murata Mfg Co Ltd 積層コンデンサ
JP2002299148A (ja) * 2001-03-30 2002-10-11 Kyocera Corp 積層セラミックコンデンサ及びその製造方法
US6829134B2 (en) * 2002-07-09 2004-12-07 Murata Manufacturing Co., Ltd. Laminated ceramic electronic component and method for manufacturing the same
JP2006190774A (ja) * 2005-01-05 2006-07-20 Murata Mfg Co Ltd 積層セラミック電子部品
EP2449569B1 (en) * 2009-07-01 2015-08-26 Kemet Electronics Corporation Multilayer capacitor with high capacitance and high voltage capability
KR101197787B1 (ko) * 2010-10-29 2012-11-05 삼성전기주식회사 적층형 세라믹 캐패시터 및 이의 제조방법
JP5605342B2 (ja) * 2010-11-09 2014-10-15 株式会社村田製作所 電子部品及び基板モジュール
WO2012132684A1 (ja) * 2011-03-28 2012-10-04 株式会社村田製作所 電子部品
KR101832490B1 (ko) 2011-05-31 2018-02-27 삼성전기주식회사 적층 세라믹 커패시터
KR101843184B1 (ko) * 2011-06-16 2018-03-29 삼성전기주식회사 적층형 칩 소자 및 그 제조방법
KR20140080019A (ko) * 2012-12-20 2014-06-30 삼성전기주식회사 적층 세라믹 커패시터 및 적층 세라믹 커패시터의 실장 기판
KR102061505B1 (ko) * 2013-04-02 2020-01-02 삼성전기주식회사 적층 세라믹 커패시터 및 그 제조 방법
KR20140038916A (ko) * 2013-10-31 2014-03-31 삼성전기주식회사 적층 세라믹 커패시터 및 그 실장 기판
JP2015043448A (ja) * 2014-10-08 2015-03-05 株式会社村田製作所 積層セラミックコンデンサ
KR20160051309A (ko) * 2014-11-03 2016-05-11 삼성전기주식회사 적층 세라믹 전자 부품 및 그 실장 기판
KR102183422B1 (ko) * 2014-11-17 2020-11-26 삼성전기주식회사 적층 세라믹 커패시터
KR102236098B1 (ko) * 2015-02-16 2021-04-05 삼성전기주식회사 적층 세라믹 전자 부품
JP6699471B2 (ja) * 2016-09-13 2020-05-27 株式会社村田製作所 積層セラミックコンデンサ
JP6848399B2 (ja) * 2016-12-02 2021-03-24 株式会社村田製作所 積層電子部品の製造方法
US10741328B2 (en) * 2018-02-09 2020-08-11 Taiyo Yuden Co., Ltd. Multi-layer ceramic electronic component
CN216016831U (zh) * 2019-01-17 2022-03-11 株式会社村田制作所 Lc复合部件以及通信终端装置
JP2021103711A (ja) * 2019-12-25 2021-07-15 株式会社村田製作所 積層セラミック電子部品

Also Published As

Publication number Publication date
KR20220048221A (ko) 2022-04-19
US20240145167A1 (en) 2024-05-02
JP2022063833A (ja) 2022-04-22
US11908623B2 (en) 2024-02-20
US20220115181A1 (en) 2022-04-14

Similar Documents

Publication Publication Date Title
US20180061571A1 (en) Multilayer ceramic electronic component and method of manufacturing the same
KR101983129B1 (ko) 적층 세라믹 전자부품 및 이의 제조방법
CN111180202B (zh) 多层电容器
CN111161953B (zh) 多层电容器
KR102121579B1 (ko) 적층 세라믹 전자부품
CN110739151A (zh) 多层电容器
CN110875140B (zh) 多层电容器
CN110880422B (zh) 多层电容器
CN112185702B (zh) 多层陶瓷电容器
CN112201477A (zh) 电容器组件
US11756734B2 (en) Multilayer ceramic electronic component
CN114446649A (zh) 多层电容器
CN116259483A (zh) 陶瓷电子组件
KR102504064B1 (ko) 적층형 커패시터
US20150103468A1 (en) Multilayer ceramic electronic component and method of manufacturing the same
KR102126415B1 (ko) 적층형 커패시터
CN114360906A (zh) 多层电容器
CN112151273A (zh) 多层陶瓷电子组件
US11705277B2 (en) Multilayer capacitor
KR20200009978A (ko) 적층형 커패시터
US11557438B2 (en) Multilayer capacitor
US11600441B2 (en) Multilayer electronic component
KR102449364B1 (ko) 적층 세라믹 전자부품
US20230260706A1 (en) Multilayer electronic component
KR20230068021A (ko) 적층형 커패시터

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination