KR20220048221A

KR20220048221A - 적층형 커패시터

Info

Publication number: KR20220048221A
Application number: KR1020200131113A
Authority: KR
Inventors: 이종호; 손명찬; 강심충; 심은진; 김선화; 김병수
Original assignee: 삼성전기주식회사
Priority date: 2020-10-12
Filing date: 2020-10-12
Publication date: 2022-04-19
Also published as: CN114360906A; JP2022063833A; US11908623B2; US20220115181A1

Abstract

본 발명의 일 실시형태는 복수의 유전체층의 적층 구조와 상기 유전체층을 사이에 두고 적층된 복수의 내부 전극을 포함하는 바디 및 상기 바디 외부에 형성되어 상기 내부 전극과 접속된 외부 전극을 포함하며, 상기 바디는 상기 복수의 내부 전극이 노출되며 제1 방향으로 서로 대향하는 제1면 및 제2면, 상기 복수의 유전체층의 적층 방향인 제2 방향으로 서로 대향하는 제3면 및 제4면, 그리고 상기 제1 및 제2 방향에 수직한 제3 방향으로 서로 대향하는 제5면 및 제6면을 포함하며, 상기 복수의 내부 전극 중 적어도 일부는 상기 제3 방향의 외측 영역이 내측 영역보다 상기 제1 방향 길이가 작은 제1 병목 구조 및 상기 제1 방향의 외측 영역이 내측 영역보다 상기 제3 방향 길이가 작은 제2 병목 구조를 포함하는 적층형 커패시터를 제공한다.

Description

적층형 커패시터 {MULTILAYER CAPACITOR}

본 발명은 적층형 커패시터에 관한 것이다.

커패시터는 전기를 저장할 수 있는 소자로서, 기본적으로 2개의 전극을 대향시켜 전압을 걸면 각 전극에 전기가 축적되는 원리를 이용한다. 직류 전압을 인가한 경우에는 전기가 축전되면서 커패시터 내부에 전류가 흐르지만, 축적이 완료되면 전류가 흐르지 않게 된다. 한편, 교류 전압을 인가한 경우, 전극의 극성이 교변하면서 교류 전류가 흐르게 된다.

이러한 커패시터는 전극 간에 구비되는 절연체의 종류에 따라서, 알루미늄으로 전극을 구성하고 상기 알루미늄 전극 사이에 얇은 산화막을 구비하는 알루미늄 전해 커패시터, 전극 재료로 탄탈륨을 사용하는 탄탈륨 커패시터, 전극 사이에 티타늄 바륨과 같은 고유전율의 유전체를 사용하는 세라믹 커패시터, 전극 사이에 구비되는 유전체로 고유전율계 세라믹을 다층 구조로 사용하는 적층 세라믹 커패시터(Multi-Layer Ceramic Capacitor, MLCC), 전극 사이의 유전체로 폴리스티렌 필름을 사용하는 필름 커패시터 등 여러 종류로 구분될 수 있다.

이 중에서 적층 세라믹 커패시터는 온도 특성 및 주파수 특성이 우수하고 소형으로 구현 가능하다는 장점을 가지고 있어 최근 고주파 회로 등 다양한 분야에서 많이 응용되고 있다. 최근에는 적층 세라믹 커패시터를 더욱 작게 구현하기 위한 시도가 계속되고 있으며 이를 위해 유전체층과 내부 전극을 얇게 형성하고 있다.

한편, 최근 적층형 커패시터 관련 분야에서는 내습 신뢰성과 기판 실장 시 응력 발생에 의한 크랙 등을 저감하고자 하는 시도가 많이 이루어지고 있다.

본 발명의 목적 중 하나는 외부로부터의 영향으로부터 신뢰성(예컨대 내습 신뢰성)이 향상될 수 있는 적층형 커패시터를 구현하는 것이다.

본 발명의 목적 중 하나는 기판 등에 실장 시 크랙이 저감되어 구조적 안정성이 향상될 수 있는 적층형 커패시터를 구현하는 것이다.

상술한 과제를 해결하기 위한 방법으로, 본 발명은 일 예를 통하여 적층형 커패시터의 신규한 구조를 제안하고자 하며, 구체적으로, 복수의 유전체층의 적층 구조와 상기 유전체층을 사이에 두고 적층된 복수의 내부 전극을 포함하는 바디 및 상기 바디 외부에 형성되어 상기 내부 전극과 접속된 외부 전극을 포함하며, 상기 바디는 상기 복수의 내부 전극이 노출되며 제1 방향으로 서로 대향하는 제1면 및 제2면, 상기 복수의 유전체층의 적층 방향인 제2 방향으로 서로 대향하는 제3면 및 제4면, 그리고 상기 제1 및 제2 방향에 수직한 제3 방향으로 서로 대향하는 제5면 및 제6면을 포함하며, 상기 복수의 내부 전극 중 적어도 일부는 상기 제3 방향의 외측 영역이 내측 영역보다 상기 제1 방향 길이가 작은 제1 병목 구조 및 상기 제1 방향의 외측 영역이 내측 영역보다 상기 제3 방향 길이가 작은 제2 병목 구조를 포함한다.

일 실시 예에서, 상기 제1 및 제2 병목 구조는 서로 연결되며, 상기 제1 병목 구조의 외측면과 제2 병목 구조의 외측면은 불연속할 수 있다.

일 실시 예에서, 상기 제2 병목 구조는 상기 외부 전극과 접속될 수 있다.

일 실시 예에서, 상기 제1 병목 구조는 상기 제1 방향으로 상기 바디의 내측으로 함몰된 형상이며, 상기 제2 병목 구조는 상기 제3 방향으로 상기 바디의 내측으로 함몰된 형상일 수 있다.

일 실시 예에서, 상기 제1 및 제2 병목 구조의 외측면은 상기 제1면 및 제3면에 대하여 기울어진 평면을 포함할 수 있다.

일 실시 예에서, 상기 제1 병목 구조는 상기 제3 방향으로 상기 바디의 외측으로 갈수록 상기 제1 방향 길이가 작아지는 형상일 수 있다.

일 실시 예에서, 상기 제2 병목 구조는 상기 제1 방향으로 상기 바디의 외측으로 갈수록 상기 제3 방향 길이가 작아지는 형상일 수 있다.

일 실시 예에서, 상기 제1 병목 구조는 상기 내부 전극에서 상기 제1면 및 제2면에 인접한 영역에 모두 형성될 수 있다.

일 실시 예에서, 상기 제1 병목 구조는 상기 제1면에 인접한 영역에 형성된 부분과 상기 제2면에 인접한 영역에 모두 형성된 부분의 형상이 서로 다를 수 있다.

일 실시 예에서, 상기 제2 병목 구조는 상기 내부 전극에서 상기 제5면 및 제6면에 인접한 영역에 모두 형성될 수 있다.

일 실시 예에서, 상기 제1 및 제2 병목 구조는 서로 연결되며 이들의 연결부는 상기 제3 방향으로 상기 외부 전극과 오버랩될 수 있다.

일 실시 예에서, 상기 제1 병목 구조는 상기 내부 전극에서 상기 제3 방향 길이가 일정한 평탄부를 가질 수 있다.

일 실시 예에서, 상기 평탄부는 상기 제2 병목 구조와 연결될 수 있다.

일 실시 예에서, 상기 평탄부는 상기 내부 전극에서 상기 제3 방향의 최외측면을 형성할 수 있다.

일 실시 예에서, 상기 제1 병목 구조에서 상기 평탄부와 상기 제2 병목 구조를 연결하는 상기 제1 방향 길이를 C라 하고 상기 바디의 상기 제1 방향 길이를 L이라 할 때, C/L은 0.069 이상일 수 있다.

일 실시 예에서, 상기 제1 병목 구조에서 상기 평탄부와 상기 제2 병목 구조를 연결하는 상기 제1 방향 길이를 C라 하고 상기 제2 병목 구조의 상기 제1 방향 길이를 B라 할 때, C > B일 수 있다.

일 실시 예에서, 상기 제1 병목 구조의 상기 제3 방향 길이를 D라 하고 상기 바디의 상기 제3 방향 길이를 W라 할 때, D/W은 0.013 이상일 수 있다.

본 발명의 일 예에 따른 적층형 커패시터의 경우, 외부로부터의 영향으로부터 신뢰성(예컨대 내습 신뢰성)이 향상될 수 있다. 이와 동시에 또는 이와 별도로 기판 등에 실장 시 크랙이 저감되어 구조적 안정성이 향상될 수 있다.

도 1은 본 발명의 일 실시 형태에 따른 적층형 커패시터의 외관을 개략적으로 도시한 사시도이다.
도 2는 도 1의 적층형 커패시터에서 I-I` 단면도이다.
도 3은 도 1의 적층형 커패시터에서 II-II` 단면도이며, 도 4는 도 3에서 1개의 내부 전극을 따로 도시한 것이다.
도 5 및 도 6은 변형된 예에 채용될 수 있는 내부 전극을 나타낸다.
도 7 및 도 8은 본 발명의 일 실시 형태에 따른 적층형 커패시터를 제조하는 공정의 일부로서 내부 전극 형성을 위한 도전성 패턴의 형태를 나타낸다.

이하, 구체적인 실시형태 및 첨부된 도면을 참조하여 본 발명의 실시형태를 설명한다. 그러나, 본 발명의 실시형태는 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 이하 설명하는 실시형태로 한정되는 것은 아니다. 또한, 본 발명의 실시형태는 통상의 기술자에게 본 발명을 더욱 완전하게 설명하기 위해서 제공되는 것이다. 따라서, 도면에서의 요소들의 형상 및 크기 등은 보다 명확한 설명을 위해 과장될 수 있으며, 도면상의 동일한 부호로 표시되는 요소는 동일한 요소이다.

그리고 도면에서 본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하고, 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었으며, 동일한 사상의 범위 내의 기능이 동일한 구성요소는 동일한 참조부호를 사용하여 설명한다. 나아가, 명세서 전체에서, 어떤 부분이 어떤 구성요소를 "포함"한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있는 것을 의미한다.

도 1은 본 발명의 일 실시 형태에 따른 적층형 커패시터의 외관을 개략적으로 도시한 사시도이다. 도 2는 도 1의 적층형 커패시터에서 I-I` 단면도이다. 그리고 도 3은 도 1의 적층형 커패시터에서 II-II` 단면도이며, 도 4는 도 3에서 1개의 내부 전극을 따로 도시한 것이다. 그리고 도 5 및 도 6은 변형된 예에 채용될 수 있는 내부 전극을 나타낸다.

도 1 내지 3을 참조하면, 본 발명의 일 실시 형태에 따른 적층형 커패시터(100)는 유전체층(111) 및 이를 사이에 두고 적층된 복수의 내부 전극(121, 122)을 포함하는 바디(110) 및 외부 전극(131, 132)을 포함하며, 복수의 내부 전극(121, 122) 중 적어도 일부는 병목 구조(151, 152)를 갖는다. 다시 말해, 복수의 내부 전극(121, 122) 중 적어도 일부에 복수의 병목 구조(151, 152)가 형성된 형태이다.

바디(110)는 복수의 유전체층(111)이 적층된 적층 구조를 포함하며, 예컨대 복수의 그린 시트를 적층한 후 소결하여 얻어질 수 있다. 이러한 소결 공정에 의하여 복수의 유전체층(111)은 일체화된 형태를 가질 수 있다. 바디(110)의 형상과 치수 및 유전체층(111)의 적층 수가 본 실시 형태에 도시된 것으로 한정되는 것은 아니며, 예를 들어, 도 1에 도시된 형태와 같이, 바디(110)는 직육면체와 유사한 형상을 가질 수 있다. 바디(110)는 내부 전극(121, 122)이 각각 노출되며 제1 방향(X 방향)으로 서로 대향하는 제1면(S1) 및 제2면(S2), 복수의 유전체층(111)의 적층 방향인 제2 방향(Z 방향)으로 서로 대향하는 제3면(S3) 및 제4면(S4), 그리고 제1 및 제2 방향에 수직한 제3 방향(Y 방향)으로 서로 대향하는 제5면(S5) 및 제6면(S6)을 포함한다.

바디(110)에 포함된 유전체층(111)은 고유전율을 갖는 세라믹 재료를 포함할 수 있으며, 예를 들어 BT계, 즉, 티탄산바륨(BaTiO₃)계 세라믹을 포함할 수 있지만, 충분한 정전 용량을 얻을 수 있는 한 당 기술 분야에서 알려진 다른 물질도 사용 가능할 것이다. 유전체층(111)에는 주성분인 이러한 세라믹 재료와 함께 필요한 경우, 첨가제, 유기용제, 가소제, 결합제 및 분산제 등이 더 포함될 수 있다. 여기서 첨가제의 경우, 금속 성분을 포함하며 이들은 제조 과정에서 금속 산화물 형태로 첨가될 수 있다. 이러한 금속 산화물 첨가제의 예로서, MnO₂, Dy₂O₃, BaO, MgO, Al₂O₃, SiO₂, Cr₂O₃ 및 CaCO₃ 중 적어도 하나의 물질을 포함할 수 있다.

복수의 내부 전극(121, 122)은 세라믹 그린 시트의 일면에 소정의 두께로 도전성 금속을 포함하는 페이스트를 인쇄한 후 이를 소결하여 얻어질 수 있다. 이 경우, 복수의 내부 전극(121, 122)은 도 2에 도시된 형태와 같이, 바디(110)의 서로 대향하는 제1면(S1) 및 제2면(S2)으로 노출된 제1 및 제2 내부 전극(121, 122)을 포함할 수 있다. 이 경우, 제1 및 제2 내부 전극(121, 122)은 서로 다른 외부 전극(131, 132)과 연결되어 구동 시 서로 다른 극성을 가질 수 있으며, 이들 사이에 배치된 유전체층(111)에 의해 서로 전기적으로 분리될 수 있다. 다만, 외부 전극(131, 132)의 개수나 내부 전극(121, 122)과의 연결 방식은 실시 형태에 따라 달라질 수 있을 것이다. 내부 전극(121, 122)을 이루는 주요 구성 물질은 니켈(Ni), 구리(Cu), 팔라듐(Pd), 은(Ag) 등을 예로 들 수 있으며, 이들의 합금도 사용할 수 있을 것이다.

외부 전극(131, 132)은 바디(110)의 외부에 형성되며, 제1 및 제2 내부 전극(121, 122)과 각각 접속된 제1 및 제2 외부 전극(131, 132)을 포함할 수 있다. 제1 및 제2 외부 전극(131, 132)은 도전성 금속을 포함하는 물질을 페이스트로 제조한 후 이를 바디(110)에 도포하는 방법 등으로 형성될 수 있으며, 도전성 금속의 예로서, 니켈(Ni), 구리(Cu), 팔라듐(Pd), 금(Au) 또는 이들의 합금을 들 수 있다. 그리고 이렇게 형성된 전극층 상에는 Ni, Sn 등을 포함하는 적어도 하나의 도금층이 형성될 수 있다.

도 3 및 도 4를 참조하면, 본 실시 형태에서는 복수의 내부 전극(121, 122) 중 적어도 일부는 제1 및 제2 병목 구조(151, 152)를 갖는다. 제1 병목 구조(151)는 제3 방향(Y 방향)의 외측 영역이 내측 영역보다 제1 방향(X 방향) 길이가 작다. 제2 병목 구조(152)는 제1 방향(X 방향)의 외측 영역이 내측 영역보다 제3 방향(X 방향) 길이가 작다. 이 경우, 제2 병목 구조(152)는 외부 전극(131, 132)과 접속될 수 있으며 도 3에서는 제1 외부 전극(131)과 접속된 형태를 나타내고 있다.

내부 전극(121, 122)에 복수의 병목 구조, 즉, 제1 및 제2 병목 구조(151, 152)가 형성됨에 따라 적층형 커패시터(100)의 내습 신뢰성이 향상될 수 있으며, 이러한 효과를 내는 이유 중 하나는 습기 등의 침입하기에 용이한 바디(110)의 모서리(A) 영역과 내부 전극(121, 122) 사이의 거리가 종래보다 증가되기 때문으로 볼 수 있다. 이 경우, 내부 전극(121, 122)에 병목 구조(151, 152)가 생기면 정전 용량이 저감될 수 있는데 제1 및 제2 병목 구조(151, 152)의 형태를 최적화함으로써 정전 용량이 저감되는 것을 최소화 될 수 있으며, 이에 관한 보다 상세한 사항들은 후술한다. 한편, 상술한 형태의 병목 구조(151, 152)는 제2 내부 전극(122)에도 형성될 수 있으며, 이하의 설명 역시 제2 내부 전극(122)에도 적용될 수 있을 것이다.

도시된 형태와 같이, 제1 및 제2 병목 구조(151, 152)는 서로 연결될 수 있는데 이 경우, 제1 병목 구조(151)의 외측면과 제2 병목 구조(152)의 외측면은 불연속할 수 있다. 이는 제1 및 제2 병목 구조(151, 152)의 외측면이 하나의 연속한 면을 형성하지 않고 제1 및 제2 병목 구조(151, 152)가 서로 별개의 병목 구조를 형성함을 의미한다.

제1 병목 구조(151)는 제1 방향(X 방향)으로 바디(110)의 내측으로 함몰된 형상일 수 있다. 이와 유사하게, 제2 병목 구조(152)는 제3 방향(Y 방향)으로 바디(110)의 내측으로 함몰된 형상일 수 있다. 다시 말해, 제1 및 제2 병목 구조(151, 152)는 외측면이 바디(110)의 외측으로 볼록한 형태보다는 바디(110)의 내측으로 함몰된 형상을 갖는데 이러한 형태에 의하여 정전 용량의 저감이 최소화된 범위에서 바디(110)의 모서리(A)와 내부 전극(121, 122)의 간격을 증가시킬 수 있으므로 적층형 커패시터(100)의 내습 신뢰성, 응력 안정성 등을 향상시킬 수 있다.

한편, 도 3 및 도 4의 실시 형태에서는 제1 및 제2 병목 구조(151, 152)의 외측면이 곡면을 포함하는 구조를 나타내고 있지만 병목 형태를 유지하고 있다면 다른 형상으로 변형될 수도 있을 것이다. 예컨대, 도 5에 도시된 형태와 같이, 내부 전극(121`)은 변형된 형상의 제1 및 제2 병목 구조(151, 152)를 포함하며, 제1 및 제2 병목 구조(151, 152)의 외측면은 평면을 포함하는데, 이러한 평면은 바디의 제1면(S1) 및 제3면(S3)에 대하여 기울어진 형태이다. 이 경우, 제1 및 제2 병목 구조(151, 152)의 외측면 기울기는 서로 다를 수 있다.

다시 도 3 및 도 4를 참조하여 제1 및 제2 병목 구조(151, 152)의 형태를 더욱 구체적으로 살펴보면, 우선, 제1 병목 구조(151)는 제3 방향(Y 방향)으로 바디(110)의 외측으로 갈수록 제1 방향(X 방향) 길이가 작아지는 형상일 수 있다. 이와 유사하게, 제2 병목 구조(152)는 제1 방향(X 방향)으로 바디(110)의 외측으로 갈수록 제3 방향(Y 방향) 길이가 작아지는 형상일 수 있다. 다만, 제1 및 제2 병목 구조(151, 152)는 일 방향으로 갈수록 길이가 점차적으로 변화하여야만 하는 것은 아니며 전체적으로 볼 때 병목 구조를 유지하고 있다면 일부 영역에서 길이가 일정한 구간이 존재할 수도 있을 것이다.

또한, 제1 병목 구조(151)는 내부 전극(121, 122)에서 제1면(S1) 및 제2면(S2)에 인접한 영역에 모두 형성될 수 있다. 그리고 제2 병목 구조(152)는 내부 전극(121, 122)에서 제5면(S5) 및 제6면(S6)에 인접한 영역에 모두 형성될 수 있다. 이 경우, 도시된 형태와 같이, 제1 병목 구조(151)는 제1면(S1)에 인접한 영역에 형성된 부분과 제2면(S2)에 인접한 영역에 모두 형성된 부분의 형상이 서로 동일한 형태일 수 있다. 다만, 도 6에 도시된 형태와 같이, 설계의 필요에 따라 변형된 예의 내부 전극(121``)에서는 제1 병목 구조(151)는 제1면(S1)에 인접한 영역에 형성된 부분과 제2면(S2)에 인접한 영역에 모두 형성된 부분의 형상이 서로 다를 수도 있으며, 이는 제2 병목 구조(152)도 마찬가지라 할 것이다. 이를 일반화하여 설명하면, 도 4에서, 길이 C와 길이 F가 서로 다를 수 있으며, 마찬가지로, 길이 D와 길이 E가 서로 다를 수 있음을 의미한다.

상술한 바와 같이 본 실시 형태에서는 정전 용량을 충분히 확보할 수 있는 범위에서 내부 전극(121, 122)에 복수의 병목 구조(151, 152)를 형성하였으며 이러한 설계를 위해 제1 및 제2 병목 구조(151, 152)의 크기 조건이 결정될 수 있다. 구체적으로, 제1 및 제2 병목 구조(151, 152)가 서로 연결되는 연결부(121C)는 제3 방향(Y 방향)으로 외부 전극(131, 132)과 오버랩 될 수 있으며, 도 3을 기준으로는 제1 외부 전극(131)에 해당한다. 이 경우, 제1 병목 구조(151)의 길이(C)가 제2 병목 구조(152)의 길이(B)보다 길 수 있다. 이러한 조건은 제1 병목 구조(121)의 길이가 제1 외부 전극(131)과 오버랩되지 않는 정도까지 길어지는 경우 정전 용량의 감소가 두드러질 수 있음을 고려한 것이다.

도시된 형태와 같이, 제1 병목 구조(151)는 내부 전극(121, 122)에서 제3 방향(Y 방향) 길이가 일정한 평탄부(P1, P2)를 가질 수 있다. 이 경우, 평탄부(P1, P2) 중 제2 병목 구조와 연결된 것은 제1 평탄부(P1)에 해당한다. 제1 평탄부(P1)는 제공될 수 있다. 제2 병목 구조(152)와 연결되는 영역에 배치되어 내부 전극(121, 122)의 외측면에 생길 수 있는 급격한 형상의 변화를 완화하는 목적 등으로 채용될 수 있다. 또한, 평탄부(P1, P2) 중 내부 전극(121, 122)에서 제3 방향(Y 방향)의 최외측면을 형성하는 것은 제2 평탄부(P2)에 해당한다. 제2 평탄부(P2)는 내부 전극(121, 122) 사이에 충분한 오버랩 면적이 얻어져서 정전 용량 향상에 기여하기 위한 목적 등으로 채용될 수 있다.

본 실시 형태에서, 제1 및 제2 병목 구조(151, 152)는 그 길이 조건을 내습신뢰성, 크랙 발생율, 정전 용량 특성 등을 고려하여 최적의 범위로 선택될 수 있다. 구체적으로, 도 3 및 도 4를 참조하면, 제1 평탄부(P1)와 제2 병목 구조(152)를 연결하는 제1 방향(X 방향) 길이를 C라 하고 바디(110)의 제1 방향(X 방향) 길이를 L이라 할 때, C/L은 0.069 이상일 수 있다. 또한, 제1 및 제2 병목 구조(151, 152)의 상대적인 길이 조건과 관련하여, 제2 병목 구조(152)의 제1 방향 길이(X 방향)를 B라 할 때, C > B일 수 있다. 상술한 바와 같이, 제2 병목 구조(152)의 길이가 지나치게 늘어나는 경우 정전 용량의 감소가 크게 발생할 수 있기 때문이다.

그리고 제1 병목 구조(151)의 제3 방향(Y 방향) 길이 조건의 경우, 제1 병목 구조(151)의 제3 방향(Y 방향) 길이를 D라 하고 바디(110)의 제3 방향(Y 방향) 길이를 W라 할 때, D/W은 0.013 이상일 수 있다.

본 발명의 발명자들은 아래와 같이 제1 및 제2 병목 구조(151, 152)의 길이 조건을 변경하면서 정전 용량, 크랙 발생율, 내습 신뢰성을 측정하였다. 우선, 아래 표 1은 Ref.와 실시 예들에서 채용된 병목부의 길이 조건을 나타낸다. 여기서, Ref. 샘플은 각 비율 값이 0인 경우로서 제1 병목부 없이 제2 병목부만 있는 구조에 해당하며, 제2 병목부 외의 내부 전극은 상부에서 보았을 때 직사각형 형태를 갖는다.

	C/L	F/L	D/W	E/W
Ref.	0	0	0	0
실시 예 1	0.035	0.035	0.006	0.006
실시 예 2	0.069	0.069	0.013	0.013
실시 예 3	0.104	0.104	0.063	0.063
실시 예 4	0.139	0.139	0.125	0.125
실시 예 5	0.208	0.208	0.188	0.188

아래 표 2는 제조된 MLCC 시료들을 기판에 실장 하기 전 바디의 커버 영역을 중심으로 외관에 크랙이 발생하였는지 실험한 결과이다. 실험 결과, 제1 병목부가 채용되어 있지 않은 경우(Ref.)에 비하여 제1 병목부를 채용한 실시 예들에서 불량율이 저감되는 것을 확인하였으며, 특히, 상술한 C/L 조건, D/W 조건을 만족하는 경우 불량율은 0 수준이 되었다.

	시료 수	외관 크랙 수량	불량율(ppm)
Ref.	400	7	17500
실시 예 1	400	6	15000
실시 예 2	400	1	2500
실시 예 3	400	0	0
실시 예 4	400	0	0
실시 예 5	400	0	0

아래 표 3은 제조된 MLCC 시료들을 기판에 실장 후 기판 휨에 의하여 발생하는 응력 등에 의하여 크랙이 발생하였는지 실험한 결과이다. 위 실험 결과와 유사하게 실장 크랙 실험 결과에서도 제1 병목부가 채용되어 있지 않은 경우(Ref.)에 비하여 제1 병목부를 채용한 실시 예들에서 불량율이 저감되는 것을 확인하였으며, 특히, 상술한 C/L 조건, D/W 조건을 만족하는 경우 불량율은 0 수준이 되었다.

	시료 수	실장 크랙 수량	불량율(ppm)
Ref.	1000	3	3000
실시 예 1	1000	3	3000
실시 예 2	1000	1	1000
실시 예 3	1000	0	0
실시 예 4	1000	0	0
실시 예 5	1000	0	0

아래 표 4는 제조된 MLCC 시료들에 대하여 내습 불량 여부를 실험한 결과이며, 바디, 특히 커버 영역의 저항 특성(IR)을 측정하여 기준보다 저항 값이 낮은 경우를 불량으로 처리하였다. 내습 불량 실험 결과에서도 제1 병목부가 채용되어 있지 않은 경우(Ref.)에 비하여 제1 병목부를 채용한 실시 예들에서 불량율이 저감되는 것을 확인하였으며, 특히, 상술한 C/L 조건, D/W 조건을 만족하는 경우 불량율은 0 수준이 되었다.

	시료 수	내습 불량 수량	불량율(ppm)
Ref.	1200	4	333.333
실시 예 1	1200	1	833.3333
실시 예 2	1200	0	0
실시 예 3	1200	0	0
실시 예 4	1200	0	0
실시 예 5	1200	0	0

다음으로, 아래 표 5와 같이, Ref. 실시 예 2 및 실시 예 5에 대하여 정전 용량을 측정하였다. 표 5의 결과를 참조하면, 복수의 병목부가 채용된 실시 예들에서 1개의 병목부만 있는 Ref.와 비교하여 정전 용량의 저하가 뚜렷하지 않고 충분한 정전 용량을 확보할 수 있음을 확인하였다.

	정전 용량(Ref. 1차 결과 대비 백분율)
	1차	2차	3차
Ref.	100.0%	96.9%	96.1%
실시 예 2	96.5%	97.8%	99.7%
실시 예 5	99.1%	98.3%	98.3%

한편, 도 7 및 도 8은 본 발명의 일 실시 형태에 따른 적층형 커패시터를 제조하는 공정의 일부로서 내부 전극 형성을 위한 도전성 패턴의 형태를 나타낸다.

바디(110)를 형성하기 위하여 유전체층(111)과 내부 전극(121, 122)을 적층하여 세라믹 적층체를 마련하는데 여기서 유전체층(111)은 소성 전이므로 세라믹 그린시트 상태이다. 상기 세라믹 그린시트는 세라믹 분말, 바인더, 용제 등을 혼합하여 슬러리를 제조하고, 상기 슬러리를 닥터 블레이드 법 등으로 수㎛ 또는 1㎛ 이하의 두께를 갖는 시트(sheet)형으로 제작할 수 있다. 상기 세라믹 그린시트는 이후 소결되어 유전체층(111)을 형성할 수 있다.

상기 세라믹 그린시트 상에는 내부 전극용 도전성 페이스트를 도포하여 패턴 형태의 내부 전극(121)을 형성할 수 있으며, 이 경우, 내부 전극(121)은 스크린 인쇄법 또는 그라비아 인쇄법에 의하여 형성될 수 있다. 상기 내부전극용 도전성 페이스트는 도전성 금속과 첨가제를 포함하며, 상기 첨가제는 비금속 및 금속 산화물 중 어느 하나 이상일 수 있다. 상기 도전성 금속은 니켈을 포함할 수 있다. 상기 첨가제는 금속 산화물로서 티탄산바륨 또는 티탄산스트론튬을 포함할 수 있다.

도 7의 경우, 내부 전극(121) 형성을 위한 도전성 페이스트가 도포된 형태를 나타내며, 2개의 내부 전극(121)이 서로 연결되어 있다. 유전체층과 도전성 페이스트가 적층된 상태에서 이를 개별 부품 단위로 다이싱하여 복수의 병목 구조를 갖는 내부 전극(121)을 구현할 수 있다. 이후, 상기 세라믹 그린 시트 적층체를 소성하며, 이후 내부 전극(121)과 연결되도록 외부 전극을 형성하여 적층형 커패시터를 완성할 수 있다.

한편, 도 8의 경우, 보다 많은 내부 전극들(121)이 연결된 형태의 도전성 페이스트의 도포 상태를 나타낸다. 내부 전극들(121)은 제1 병목 구조가 연결되어 있는데 개별 부품 단위로 절단하는 경우 제1 병목 구조가 유전체층 외부로 노출될 수 있다. 이렇게 노출된 내부 전극(121)의 측면을 커버하도록 사이드 마진부를 형성할 수 있으며, 사이드 마진부는 유전체층(111)과 같은 세라믹 물질로 형성될 수 있다.

본 발명은 상술한 실시형태 및 첨부된 도면에 의해 한정되는 것이 아니며, 첨부된 청구범위에 의해 한정된다. 따라서, 청구범위에 기재된 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 다양한 형태의 치환, 변형 및 변경이 가능하다는 것은 당 기술분야의 통상의 지식을 가진 자에게는 자명할 것이며, 이 또한 첨부된 청구범위에 기재된 기술적 사상에 속한다 할 것이다.

100: 적층형 커패시터
110: 바디
111: 유전체층
121, 122: 내부 전극
131, 132: 외부전극
151, 152: 병목 구조

Claims

복수의 유전체층의 적층 구조와 상기 유전체층을 사이에 두고 적층된 복수의 내부 전극을 포함하는 바디; 및
상기 바디 외부에 형성되어 상기 내부 전극과 접속된 외부 전극;을 포함하며,
상기 바디는 상기 복수의 내부 전극이 노출되며 제1 방향으로 서로 대향하는 제1면 및 제2면, 상기 복수의 유전체층의 적층 방향인 제2 방향으로 서로 대향하는 제3면 및 제4면, 그리고 상기 제1 및 제2 방향에 수직한 제3 방향으로 서로 대향하는 제5면 및 제6면을 포함하며,
상기 복수의 내부 전극 중 적어도 일부는 상기 제3 방향의 외측 영역이 내측 영역보다 상기 제1 방향 길이가 작은 제1 병목 구조 및 상기 제1 방향의 외측 영역이 내측 영역보다 상기 제3 방향 길이가 작은 제2 병목 구조를 포함하는 적층형 커패시터.
제1항에 있어서,
상기 제1 및 제2 병목 구조는 서로 연결되며,
상기 제1 병목 구조의 외측면과 제2 병목 구조의 외측면은 불연속한 적층형 커패시터.
제1항에 있어서,
상기 제2 병목 구조는 상기 외부 전극과 접속된 적층형 커패시터.
제1항에 있어서,
상기 제1 병목 구조는 상기 제1 방향으로 상기 바디의 내측으로 함몰된 형상이며, 상기 제2 병목 구조는 상기 제3 방향으로 상기 바디의 내측으로 함몰된 형상인 적층형 커패시터.
제1항에 있어서,
상기 제1 및 제2 병목 구조의 외측면은 상기 제1면 및 제3면에 대하여 기울어진 평면을 포함하는 적층형 커패시터.
제1항에 있어서,
상기 제1 병목 구조는 상기 제3 방향으로 상기 바디의 외측으로 갈수록 상기 제1 방향 길이가 작아지는 형상인 적층형 커패시터.
제1항에 있어서,
상기 제2 병목 구조는 상기 제1 방향으로 상기 바디의 외측으로 갈수록 상기 제3 방향 길이가 작아지는 형상인 적층형 커패시터.
제1항에 있어서,
상기 제1 병목 구조는 상기 내부 전극에서 상기 제1면 및 제2면에 인접한 영역에 모두 형성된 적층형 커패시터.
제8항에 있어서,
상기 제1 병목 구조는 상기 제1면에 인접한 영역에 형성된 부분과 상기 제2면에 인접한 영역에 모두 형성된 부분의 형상이 서로 다른 적층형 커패시터.
제1항에 있어서,
상기 제2 병목 구조는 상기 내부 전극에서 상기 제5면 및 제6면에 인접한 영역에 모두 형성된 적층형 커패시터.
제1항에 있어서,
상기 제1 및 제2 병목 구조는 서로 연결되며 이들의 연결부는 상기 제3 방향으로 상기 외부 전극과 오버랩되는 적층형 커패시터.
제1항에 있어서,
상기 제1 병목 구조는 상기 내부 전극에서 상기 제3 방향 길이가 일정한 평탄부를 갖는 적층형 커패시터.
제12항에 있어서,
상기 평탄부는 상기 제2 병목 구조와 연결된 적층형 커패시터.
제12항에 있어서,
상기 평탄부는 상기 내부 전극에서 상기 제3 방향의 최외측면을 형성하는 적층형 커패시터.
제14항에 있어서,
상기 제1 병목 구조에서 상기 평탄부와 상기 제2 병목 구조를 연결하는 상기 제1 방향 길이를 C라 하고 상기 바디의 상기 제1 방향 길이를 L이라 할 때, C/L은 0.069 이상인 적층형 커패시터.
제14항에 있어서,
상기 제1 병목 구조에서 상기 평탄부와 상기 제2 병목 구조를 연결하는 상기 제1 방향 길이를 C라 하고 상기 제2 병목 구조의 상기 제1 방향 길이를 B라 할 때, C > B인 적층형 커패시터.
제1항에 있어서,
상기 제1 병목 구조의 상기 제3 방향 길이를 D라 하고 상기 바디의 상기 제3 방향 길이를 W라 할 때, D/W은 0.013 이상인 적층형 커패시터.