JP7492306B2 - セラミック電子部品およびその製造方法 - Google Patents

セラミック電子部品およびその製造方法 Download PDF

Info

Publication number
JP7492306B2
JP7492306B2 JP2020089360A JP2020089360A JP7492306B2 JP 7492306 B2 JP7492306 B2 JP 7492306B2 JP 2020089360 A JP2020089360 A JP 2020089360A JP 2020089360 A JP2020089360 A JP 2020089360A JP 7492306 B2 JP7492306 B2 JP 7492306B2
Authority
JP
Japan
Prior art keywords
internal electrode
laminated
electrode layer
electrode layers
layers
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2020089360A
Other languages
English (en)
Other versions
JP2021184432A (ja
Inventor
雄斗 大和
尚 浅井
貴之 服部
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiyo Yuden Co Ltd
Original Assignee
Taiyo Yuden Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiyo Yuden Co Ltd filed Critical Taiyo Yuden Co Ltd
Priority to JP2020089360A priority Critical patent/JP7492306B2/ja
Priority to US17/325,110 priority patent/US11699553B2/en
Publication of JP2021184432A publication Critical patent/JP2021184432A/ja
Application granted granted Critical
Publication of JP7492306B2 publication Critical patent/JP7492306B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • BPERFORMING OPERATIONS; TRANSPORTING
    • B32LAYERED PRODUCTS
    • B32BLAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B18/00Layered products essentially comprising ceramics, e.g. refractory products
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/30Stacked capacitors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/005Electrodes
    • H01G4/008Selection of materials
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/005Electrodes
    • H01G4/012Form of non-self-supporting electrodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/018Dielectrics
    • H01G4/06Solid dielectrics
    • H01G4/08Inorganic dielectrics
    • H01G4/12Ceramic dielectrics
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/018Dielectrics
    • H01G4/06Solid dielectrics
    • H01G4/08Inorganic dielectrics
    • H01G4/12Ceramic dielectrics
    • H01G4/1209Ceramic dielectrics characterised by the ceramic dielectric material
    • H01G4/1218Ceramic dielectrics characterised by the ceramic dielectric material based on titanium oxides or titanates
    • H01G4/1227Ceramic dielectrics characterised by the ceramic dielectric material based on titanium oxides or titanates based on alkaline earth titanates
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/224Housing; Encapsulation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/38Multiple capacitors, i.e. structural combinations of fixed capacitors
    • H01G4/385Single unit multiple capacitors, e.g. dual capacitor in one coil
    • CCHEMISTRY; METALLURGY
    • C04CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04BLIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B2235/00Aspects relating to ceramic starting mixtures or sintered ceramic products
    • C04B2235/65Aspects relating to heat treatments of ceramic bodies such as green ceramics or pre-sintered ceramics, e.g. burning, sintering or melting processes
    • C04B2235/658Atmosphere during thermal treatment
    • C04B2235/6582Hydrogen containing atmosphere
    • CCHEMISTRY; METALLURGY
    • C04CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04BLIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B2235/00Aspects relating to ceramic starting mixtures or sintered ceramic products
    • C04B2235/65Aspects relating to heat treatments of ceramic bodies such as green ceramics or pre-sintered ceramics, e.g. burning, sintering or melting processes
    • C04B2235/66Specific sintering techniques, e.g. centrifugal sintering
    • CCHEMISTRY; METALLURGY
    • C04CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04BLIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B2235/00Aspects relating to ceramic starting mixtures or sintered ceramic products
    • C04B2235/65Aspects relating to heat treatments of ceramic bodies such as green ceramics or pre-sintered ceramics, e.g. burning, sintering or melting processes
    • C04B2235/66Specific sintering techniques, e.g. centrifugal sintering
    • C04B2235/661Multi-step sintering
    • C04B2235/662Annealing after sintering
    • C04B2235/663Oxidative annealing
    • CCHEMISTRY; METALLURGY
    • C04CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04BLIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B2237/00Aspects relating to ceramic laminates or to joining of ceramic articles with other articles by heating
    • C04B2237/30Composition of layers of ceramic laminates or of ceramic or metallic articles to be joined by heating, e.g. Si substrates
    • C04B2237/32Ceramic
    • C04B2237/34Oxidic
    • C04B2237/345Refractory metal oxides
    • C04B2237/346Titania or titanates
    • CCHEMISTRY; METALLURGY
    • C04CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04BLIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B2237/00Aspects relating to ceramic laminates or to joining of ceramic articles with other articles by heating
    • C04B2237/50Processing aspects relating to ceramic laminates or to the joining of ceramic articles with other articles by heating
    • C04B2237/68Forming laminates or joining articles wherein at least one substrate contains at least two different parts of macro-size, e.g. one ceramic substrate layer containing an embedded conductor or electrode
    • CCHEMISTRY; METALLURGY
    • C04CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04BLIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B2237/00Aspects relating to ceramic laminates or to joining of ceramic articles with other articles by heating
    • C04B2237/50Processing aspects relating to ceramic laminates or to the joining of ceramic articles with other articles by heating
    • C04B2237/78Side-way connecting, e.g. connecting two plates through their sides
    • CCHEMISTRY; METALLURGY
    • C04CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04BLIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B35/00Shaped ceramic products characterised by their composition; Ceramics compositions; Processing powders of inorganic compounds preparatory to the manufacturing of ceramic products
    • C04B35/01Shaped ceramic products characterised by their composition; Ceramics compositions; Processing powders of inorganic compounds preparatory to the manufacturing of ceramic products based on oxide ceramics
    • C04B35/46Shaped ceramic products characterised by their composition; Ceramics compositions; Processing powders of inorganic compounds preparatory to the manufacturing of ceramic products based on oxide ceramics based on titanium oxides or titanates
    • C04B35/462Shaped ceramic products characterised by their composition; Ceramics compositions; Processing powders of inorganic compounds preparatory to the manufacturing of ceramic products based on oxide ceramics based on titanium oxides or titanates based on titanates
    • C04B35/465Shaped ceramic products characterised by their composition; Ceramics compositions; Processing powders of inorganic compounds preparatory to the manufacturing of ceramic products based on oxide ceramics based on titanium oxides or titanates based on titanates based on alkaline earth metal titanates
    • C04B35/468Shaped ceramic products characterised by their composition; Ceramics compositions; Processing powders of inorganic compounds preparatory to the manufacturing of ceramic products based on oxide ceramics based on titanium oxides or titanates based on titanates based on alkaline earth metal titanates based on barium titanates
    • C04B35/4682Shaped ceramic products characterised by their composition; Ceramics compositions; Processing powders of inorganic compounds preparatory to the manufacturing of ceramic products based on oxide ceramics based on titanium oxides or titanates based on titanates based on alkaline earth metal titanates based on barium titanates based on BaTiO3 perovskite phase

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Ceramic Engineering (AREA)
  • Materials Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Structural Engineering (AREA)
  • Organic Chemistry (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Ceramic Capacitors (AREA)

Description

本発明は、セラミック電子部品およびその製造方法に関する。
積層セラミックコンデンサの大容量化が進み、電解コンデンサから積層セラミックコンデンサへの置き換えが進んでいる。そのため、大型で大容量の積層セラミックコンデンサの需要が高まっている(例えば、特許文献1及び2)
特開2019-110158号公報 特開2014-241453号公報
積層セラミックコンデンサは、例えば、内部電極層が誘電体層を挟んで積層された容量領域と、内部電極層の側部を保護するサイドマージン領域と、を有する。大型大容量の積層セラミックコンデンサでは、内部電極層の積層数が多いため、積層セラミックコンデンサが重くなる。そのため、製造工程や実装時においてわずかな高さから落下した場合でも、その衝撃によって積層セラミックコンデンサにクラックが発生し、耐湿性が悪化する場合がある。
また、大容量化に伴って内部電極層の薄層化及び多積層化が進むと、焼成時において容量領域とサイドマージン領域との収縮差が大きくなり、クラックが発生しやすくなる。また、容量領域を保護するカバー層が厚いほど、収縮時の追従性が悪化し、カバー層にクラックが発生するリスクが高まる。
さらに、外部電極の焼き付け時に、外部電極の主成分金属と内部電極層の主成分金属とが相互拡散し、内部電極層が膨張することで、クラックが発生する場合がある。信頼性の観点から、外部電極の焼き付け温度は高い方がよいが、焼き付け温度が高いほど外部電極の主成分金属の拡散距離が長くなるため、クラックの発生率が上昇する。このクラックは外部電極よりも内側で発生するため、外観から確認することができず、信頼性の低下を招いてしまう。
本発明は、上記課題に鑑みなされたものであり、クラックの発生を抑制できるセラミック電子部品およびその製造方法を提供することを目的とする。
本発明に係るセラミック電子部品は、セラミックを主成分とする誘電体層と、第1の内部電極層と、が交互に積層された第1の積層構造と、前記誘電体層と、第2の内部電極層とが交互に積層され、積層方向において前記第1の積層構造の外側に設けられた第2の積層構造と、を備え、略直方体形状を有し、積層された複数の前記第1の内部電極層が交互に対向する2端面に露出するように形成され、積層された複数の前記第2の内部電極層が交互に前記2端面に露出するように形成された積層チップと、前記2端面から前記積層チップの少なくともいずれかの側面にかけて形成された1対の外部電極と、を備え、前記第1の内部電極層及び前記第2の内部電極層の主成分と前記外部電極の主成分とは異なり、前記積層方向及び前記2端面の対向方向と直交する方向における前記第1の内部電極層の幅は、前記直交する方向における前記第2の内部電極層の幅よりも大きく、異なる外部電極に接続された隣接する前記第1の内部電極層同士が対向する第1の容量領域において、前記積層方向における高さ1mmあたりの前記第1の内部電極層の積層数は、500以上であり、異なる外部電極に接続された隣接する前記第2の内部電極層同士が対向する第2の容量領域において、前記積層方向における高さ1mmあたりの前記第2の内部電極層の積層数は、500以上であり、前記2端面の対向方向に直交する断面において、前記直交する方向において対向する前記積層チップの2側面側に延びた前記第1の内部電極層の端部を結んだ線を延長した線と、前記第2の内部電極層のうち最外の第2の内部電極層と、前記第1の内部電極層のうち最外の第1の内部電極層とによって規定される第1領域の面積に対し、前記第1領域内において前記第2の内部電極層が存在しない第2領域の総面積の割合であるマージン部比率が、0.502以上である、ことを特徴とする。
上記セラミック電子部品において、前記対向方向に直交する断面において、前記積層チップの前記積層方向における上面及び下面と2側面とを接続する稜線部と前記第1の内部電極層および前記第2の内部電極層のいずれかとの最短距離は、10μm以上であるとしてもよい。
上記セラミック電子部品において、前記積層チップのサイズは、長さ1.6mm以上、幅0.8mm以上、高さ0.8mm以上であるとしてもよい。
上記セラミック電子部品において、前記第1の内部電極層及び前記第2の内部電極層の主成分はニッケルであり、前記外部電極の主成分は銅であるとしてもよい。
本発明に係るセラミック電子部品の製造方法は、セラミック誘電体層グリーンシートと、金属導電ペーストの第1パターンとが、前記金属導電ペーストが対向する2端面に露出するように交互に積層された第1の積層部分と、セラミック誘電体層グリーンシートと、金属導電ペーストの第2パターンとが、前記金属導電ペーストが対向する2端面に露出するように交互に積層され、前記第1の積層部分の積層方向における外側に設けられた第2の積層部分と、を含むセラミック積層体を準備する工程と、前記セラミック積層体を焼成して、誘電体層と、第1の内部電極層と、が交互に積層された第1の積層構造と、前記誘電体層と、第2の内部電極層とが交互に積層され、積層方向において前記第1の積層構造の外側に設けられた第2の積層構造と、を備え、略直方体形状を有し、積層された複数の前記第1の内部電極層が交互に対向する2端面に露出するように形成され、積層された複数の前記第2の内部電極層が交互に前記2端面に露出するように形成された積層チップを得る工程と、前記積層チップの前記2端面から、前記積層チップの少なくともいずれかの側面にかけて金属ペーストを塗布する工程と、前記金属ペーストを焼き付けて外部電極を形成する工程と、を含み、前記積層方向及び前記2端面の対向方向と直交する方向における前記第1の内部電極層の幅は、前記直交する方向における前記第2の内部電極層の幅よりも大きく、異なる外部電極に接続された隣接する前記第1の内部電極層同士が対向する第1の容量領域において、前記積層方向における高さ1mmあたりの前記第1の内部電極層の積層数は、500以上であり、異なる外部電極に接続された隣接する前記第2の内部電極層同士が対向する第2の容量領域において、前記積層方向における高さ1mmあたりの前記第2の内部電極層の積層数は、500以上であり、前記2端面の対向方向に直交する断面において、前記直交する方向において対向する前記積層チップの2側面側に延びた前記第1の内部電極層の端部を結んだ線を延長した線と、前記第2の内部電極層のうち最外の第2の内部電極層と、前記第1の内部電極層のうち最外の第1の内部電極層とによって規定される第1領域の面積に対し、前記第1領域内において前記第2の内部電極層が存在しない第2領域の総面積の割合であるマージン部比率が、0.502以上である、ことを特徴とする。
本発明によれば、クラックの発生を抑制できるセラミック電子部品およびその製造方法を提供できる。
第1実施形態に係る積層セラミックコンデンサの部分断面斜視図である。 図2は、図1のA-A線断面図である。 図3(A)及び図3(B)は、図1のB-B線断面図である。 図4(A)は、内部電極層の幅が変化しない積層セラミックコンデンサの部分断面斜視図であり、図4(B)は、図4(A)のA-A線断面図であり、図4(C)は、図4(A)のB-B線断面図である。 図5は、積層セラミックコンデンサ200の落下試験の結果を示す。 図6(A)は、積層セラミックコンデンサの稜線部の半径Rに対する、積層セラミックコンデンサの製造工程でのクラック発生率を示すグラフであり、図6(B)は、半径Rについて説明するための図である。 図7は、稜線部と内部電極層との距離のうち最も短い距離D1が異なる積層セラミックコンデンサを異なる高さから落下させた後、耐湿性負荷試験を実施した結果を示す。 図8は、最短距離D1とカバー層の厚みを変えた積層セラミックコンデンサにおいて、焼成時にクラックが生じたか否かを示す図である。 図9(A)は、内部電極層12の幅が変化しない積層セラミックコンデンサの焼成前後の状態を示す断面図であり、図9(B)は、実施形態に係る積層セラミックコンデンサの焼成前後の状態を示す断面図である。 図10は、外部電極の焼き付け温度に対する信頼性試験の結果と外部電極の焼き付け後に、クラックが発生している割合を示すグラフである。 図11(A)及び図11(B)は、外部電極の焼き付け時におけるクラックの発生について説明するための図であり、図11(C)は、本実施形態において外部電極の焼き付け時におけるクラックの発生が抑制される理由を説明するための図である。 実施形態に係る積層セラミックコンデンサの製造方法を示すフローチャートである。 図13(A)~図13(D)は、積層工程を例示する図である。 図14(A)及び図14(B)は、積層工程を例示する図である。 図15は、積層工程を例示する図である。 図16は、第1の内部電極層の幅に対する第2の内部電極層の幅の割合に対する、焼成後の積層チップにおけるクラック発生率を示す図である。 図17(A)~図17(C)は、マージン部比率について説明するための図である。 図18は、マージン部比率に対する、外部電極焼き付け後の外部電極下のクラック発生率を示す図である。
以下、図面を参照しつつ、実施形態について説明する。
(実施形態)
図1は、実施形態に係る積層セラミックコンデンサ100の部分断面斜視図である。図2は、図1のA-A線断面図である。図3(A)及び図3(B)は、図1のB-B線断面図である。図1~図3(B)で例示するように、積層セラミックコンデンサ100は、略直方体形状を有する積層チップ10と、積層チップ10のいずれかの対向する2端面に設けられた外部電極20a,20bとを備える。なお、積層チップ10の当該2端面以外の4面のうち、積層方向の上面および下面以外の2面を側面と称する。外部電極20a,20bは、積層チップ10の積層方向の上面、下面および2側面に延在している。ただし、外部電極20a,20bは、互いに離間している。
積層チップ10は、誘電体として機能するセラミック材料を含む誘電体層11と、内部電極層12とが、交互に積層された積層構造を有する。各内部電極層12の端縁は、積層チップ10の外部電極20aが設けられた端面と、外部電極20bが設けられた端面とに、交互に露出している。それにより、各内部電極層12は、外部電極20aと外部電極20bとに、交互に導通している。また、積層チップ10において、4つの側面のうち、誘電体層11と内部電極層12との積層方向(以下、積層方向と称する。)の上面と下面とは、カバー層13によって形成されている。カバー層13は、セラミック材料を主成分とする。例えば、カバー層13の主成分材料は、誘電体層11の主成分材料と同じである。
図3(A)及び図3(B)に示すように、積層セラミックコンデンサ100では、積層方向及び2端面の対向方向(以後、対向方向と記載する)と直交する方向(以後、直交方向と記載する)において、内部電極層12の幅が2段階に変化している。より具体的には、図3(A)に示すように、内部電極層12は、第1の内部電極層12aと、第2の内部電極層12bとを含み、図3(B)に示すように、直交方向における第2の内部電極層12bの幅W2は、第1の内部電極層12aの幅W1よりも小さくなっている。
第1の内部電極層12aは、第1の内部電極層12aと誘電体層11とが交互に積層された第1の積層構造に含まれ、第2の内部電極層12bは、第2の内部電極層12bと誘電体層11とが交互に積層された第2の積層構造に含まれる。したがって、積層セラミックコンデンサ100では、誘電体層11と内部電極層12とが交互に積層された積層構造は、積層方向において第2の積層構造、第1の積層構造、および第2の積層構造を下から順に積層した構成を有する。すなわち、第2の積層構造は、積層方向において、第1の積層構造の外側に設けられている。
積層セラミックコンデンサ100のサイズは、例えば、長さ1.6mm、幅0.8mm、高さ0.8mmであり、または長さ2.0mm、幅1.2mm、高さ1.2mmであり、または長さ3.2mm、幅1.6mm、高さ1.6mmであり、または長さ3.2mm、幅2.5mm、高さ2.5mmであり、または長さ4.5mm、幅3.2mm、高さ2.5mmであるが、これらのサイズに限定されるものではない。
内部電極層12は、Ni(ニッケル),Cu(銅),Sn(スズ)等の卑金属を主成分とする。内部電極層12として、Pt(白金),Pd(パラジウム),Ag(銀),Au(金)などの貴金属やこれらを含む合金を用いてもよい。内部電極層12の平均厚みは、例えば、1μm以下である。誘電体層11は、例えば、一般式ABOで表されるペロブスカイト構造を有するセラミック材料を主成分とする。なお、当該ペロブスカイト構造は、化学量論組成から外れたABO3-αを含む。例えば、当該セラミック材料として、BaTiO(チタン酸バリウム),CaZrO(ジルコン酸カルシウム),CaTiO(チタン酸カルシウム),SrTiO(チタン酸ストロンチウム),ペロブスカイト構造を形成するBa1-x-yCaSrTi1-zZr(0≦x≦1,0≦y≦1,0≦z≦1)等を用いることができる。誘電体層11の平均厚みは、例えば、1μm以下である。
外部電極20a,20bは、Cu,Ni,Al(アルミニウム),Zn(亜鉛),Ag,Au,Pd,Ptなどの金属、またはこれらの2以上の合金(例えば、CuとNiとの合金)を主成分とする。本実施形態において、外部電極20a,20bの主成分金属と、内部電極層12の主成分金属とは異なる。例えば、内部電極層12の主成分金属に対する外部電極20a,20bの主成分金属の拡散係数は、外部電極20a,20bの主成分金属に対する内部電極層12の主成分金属の拡散係数よりも大きい。例えば、内部電極層12の主成分金属はNiであり、外部電極20a,20bの主成分金属はCuである。
図2及び図3(A)で例示するように、外部電極20aに接続された内部電極層12と外部電極20bに接続された内部電極層12とが対向する領域は、積層セラミックコンデンサ100において電気容量を生じる領域である。そのため、当該電気容量を生じる領域を、容量領域14と称する。すなわち、容量領域14は、異なる外部電極に接続された隣接する内部電極層12同士が対向する領域である。
本実施形態では、容量領域14は、第1の容量領域14aと第2の容量領域14bとを含む。第1の容量領域14aは、外部電極20aに接続された第1の内部電極層12aと外部電極20bに接続された第1の内部電極層12aとが対向する領域である。すなわち、第1の容量領域14aは、異なる外部電極に接続された隣接する第1の内部電極層12a同士が対向する領域である。
また、第2の容量領域14bは、外部電極20aに接続された第2の内部電極層12bと外部電極20bに接続された第2の内部電極層12bとが対向する領域である。すなわち、第2の容量領域14bは、異なる外部電極に接続された隣接する第2の内部電極層12b同士が対向する領域である。
図2に示すように、外部電極20aに接続された内部電極層12同士が外部電極20bに接続された内部電極層12を介さずに対向する領域をエンドマージン領域15と称する。また、外部電極20bに接続された内部電極層12同士が、外部電極20aに接続された内部電極層12を介さずに対向する領域も、エンドマージン領域15である。すなわち、エンドマージン領域15は、同じ外部電極に接続された内部電極層12が異なる外部電極に接続された内部電極層12を介さずに対向する領域である。エンドマージン領域15は、電気容量を生じない領域である。
図3(A)で例示するように、積層チップ10において、積層チップ10の2側面から第1の内部電極層12aに至るまでの領域をサイドマージン領域16と称する。すなわち、サイドマージン領域16は、上記積層体において積層された複数の第1の内部電極層12aが2側面側に延びた端部を覆うように設けられた領域である。サイドマージン領域16も、電気容量を生じない領域である。
また、図3(A)で例示するように、カバー層13と、サイドマージン領域16と、容量領域14と、に囲まれた部分をマージン部17と称する。マージン部17も電気容量を生じない領域である。
本実施形態では、積層チップ10の2端面の対向方向に直交する断面において、積層チップ10の側面と上面及び下面とを接続する稜線部P1と、内部電極層12との距離のうち最も短い距離(図3(B)の例では、最外の第2の内部電極層12bの端部と稜線部P1との距離)をD1とすると、最短距離D1は、10μm以上となっている。これにより、クラックが生じたとしても、クラックが内部電極層12に到達するのを抑制することができる。
また、本実施形態に係る積層セラミックコンデンサ100では、容量領域14の積層方向の高さ1mmあたり内部電極層12の積層数は、500以上であり、これにより大容量を実現している。より具体的には、第1の容量領域14aにおいて、積層方向における高さ1mmあたりの第1の内部電極層12aの積層数は、500以上である。また、第2の容量領域14bにおいて、積層方向における高さ1mmあたりの第2の内部電極層12bの積層数も、500以上である。
このような多積層の積層セラミックコンデンサ100は比重が高いため、落下などの衝撃によりクラックが発生するおそれがある。しかしながら、上述したように、本実施形態に係る積層セラミックコンデンサ100では、セラミックを主成分とする誘電体層11と、第1の内部電極層12aと、が交互に積層された第1の積層構造と、誘電体層11と、第2の内部電極層12bとが交互に積層され、積層方向において第1の積層構造の外側に設けられた第2の積層構造と、を備え、積層方向及び2端面の対向方向と直交する方向における第2の内部電極層12bの幅W2が、第1の内部電極層12aの幅W1よりも小さくなっている。これにより、クラックの発生が抑制できる。この点について具体的に説明する。
まず、本実施形態に係る積層セラミックコンデンサ100と異なり、内部電極層12の幅が変化しない積層セラミックコンデンサ200について説明する。図4(A)は、内部電極層12の幅が変化しない積層セラミックコンデンサ200の部分断面斜視図であり、図4(B)は、図4(A)のA-A線断面図であり、図4(C)は、図4(A)のB-B線断面図である。図4(C)に示すように、積層セラミックコンデンサ200は、内部電極層12の幅が変化しないことを除き、積層セラミックコンデンサ100と同様の構成を有する。
図5は、長さ1.6mm、幅0.8mm、高さ0.8mmの積層セラミックコンデンサ200の落下試験の結果を示す。図5において、横軸は、容量領域14の積層方向における高さ1mmあたりの内部電極層12の積層数を示し、縦軸は、積層セラミックコンデンサ200を落下させた高さを示す。図5に示すように、内部電極層の積層数が500層/mm以上となると、積層セラミックコンデンサ200自体が重くなるため、0.03mという比較的低い高さからの落下でも、クラックが発生してしまう。このような落下によって発生したクラックによって、積層セラミックコンデンサの耐湿性が悪化する。
図6(A)は、積層セラミックコンデンサ200の稜線部P1の半径R(図4(C)参照)に対する、積層セラミックコンデンサ200の製造工程でのクラック発生率を示すグラフであり、図6(B)は、半径Rについて説明するための図である。
図6(B)に示すように、積層セラミックコンデンサ200の上面および端面における稜線部P1の開始点同士を結んだ線分L1の長さをWとし、線分L1と直交する方向において、線分L1から稜線部P1まで伸ばした線分のうち、最も長い線分L2の長さをhとしたとき、半径Rは以下の式で表すことができる。
R=((W/2)+h)/2h
図6(A)において、積層セラミックコンデンサ200のサイズは、長さ1.6mm、幅0.8mm、高さ0.8mmである。図6(A)に示すように、積層セラミックコンデンサ200のサイズが長さ1.6mm、幅0.8mm、高さ0.8mmの場合、半径Rを105μm以上とすると、製造工程におけるクラックの発生が抑制できることがわかる。
しかしながら、積層セラミックコンデンサ200のように内部電極層12の幅が一定であると、稜線部P1の半径Rが大きくなるほど、稜線部P1と内部電極層12の端部との最短距離D1が短くなるため、クラックが内部電極層12に到達する可能性が高くなる。したがって、稜線部P1の半径Rを大きくすることが難しい。これに対し、本実施形態に係る積層セラミックコンデンサ100では、カバー層13の近傍に幅が狭い第2の内部電極層12bが配置されているため、内部電極層12の幅が変化しない場合と比較して稜線部P1の半径Rを大きくとることができる。
図7は、稜線部P1と内部電極層12との距離のうち最も短い距離D1が異なる積層セラミックコンデンサ200を異なる高さから落下させた後、耐湿性負荷試験を実施した結果を示している。耐湿性負荷試験では、落下後の積層セラミックコンデンサ200に、温度45℃、相対湿度95%で10Vの電圧を印加し、500時間保持した。その後に、絶縁抵抗計で直流抵抗を計測し、1MΩ以下となった場合に不良とした。
図7において、白丸は最短距離D1が10μm以上の場合を示し、×は10μm未満の場合を示している。図7に示すように、最短距離D1を10μm以上とすると、不良が発生しないことがわかる。
ここで、例えば、長さ1.6mm、幅0.8mm、高さ0.8mmの積層セラミックコンデンサ200において、稜線部P1の半径Rを105μmとし、最短距離D1を10μm以上としようとすると、カバー層13の厚みを160μm以上とする必要がある。
図8は、最短距離D1とカバー層13の厚みとを変えた積層セラミックコンデンサ200において、焼成時にクラックが生じたか否かを示す図である。図8に示すように、最短距離D1を10μm以上とし、かつ、カバー層13の厚みを160μm以上とすると、焼成時にカバー層13にクラックが生じてしまう。これは、図9(A)においてハッチングで示す内部電極層12が積層された部分P11は焼成による収縮が大きく、サイドマージン領域16に対応する部分P12は収縮が小さいため、カバー層13がその収縮差に追従できないためだと考えられる。
一方、本実施形態に係る積層セラミックコンデンサ100では、内部電極層12の幅を2段階に変化させている。そのため、図9(B)に示すように、第1の内部電極層12aのみが積層されている部分P22は、第1の内部電極層12aと第2の内部電極層12bとが積層されている部分P21よりも収縮が小さい。このように、部分P21と部分P23との間に、収縮が中程度の部分P22が介在するため、カバー層13の追従性が改善され、焼成時のクラックの発生が抑制される。なお、図9(A)及び図9(B)において、点線は、焼成前のカバー層の位置を表し、二点鎖線は内部電極層12が積層された領域を示している。
さらに、図10は、外部電極20a,20bの焼き付け温度に対する信頼性試験の結果と外部電極20a,20bの焼き付け後に、クラックが発生している割合を示すグラフである。図10において、白丸は、信頼性試験において不良とされたサンプルの割合を示し、黒丸は、クラックの発生率を示す。図10に示すように、焼き付け温度が高いほど、信頼性は高くなるが、クラックの発生率が増加する。なお、信頼性試験では、105℃の環境下で10Vの直流電圧をサンプルに印加し、絶縁破壊に至る時間が1000時間未満のサンプルを不良とした。
これは、図11(A)及び図11(B)に示すように、内部電極層12と外部電極20a,20bとが焼付け時に反応し、このとき、外部電極20a,20bの金属成分であるCuが内部電極層12へ拡散し、内部電極層12が膨張するために、図11(A)及び図11(B)において矢印で示すように、サイドマージン領域16及びエンドマージン領域15に外側に向かう応力が生じ、カバー層13と、サイドマージン領域16と、エンドマージン領域15とが重なる部分にクラック30が生じるからであると考えられる。
積層セラミックコンデンサ200では、内部電極層12の端部からクラックが発生しやすいが、本実施形態に係る積層セラミックコンデンサ100のようにマージン部17を有さない。従って、カバー層13が応力に対して十分な強度を有さずに、クラックが発生してしまうと考えられる。一方、積層セラミックコンデンサ100では、内部電極層12の幅が変化する部分(図11(C)にP30で示す)からクラックが発生しやすいと考えられるが、マージン部17を有するために、焼き付け時に生じる外側に向かう応力に対して十分な強度が得られ、クラックの発生が抑制できる。
以上詳細に説明したように、本実施形態に係る積層セラミックコンデンサ100によれば、クラックの発生を抑制できる。
なお、第2の内部電極層12bの幅W2が小さくなるほど、積層セラミックコンデンサ100の容量が小さくなってしまう。そこで、第1の内部電極層12aの幅W1に対する第2の内部電極層12bの幅W2の割合は、0.5以上とすることが好ましく、0.55以上とすることがより好ましく、0.60以上とすることがさらに好ましい。一方、第2の内部電極層12bの幅W2の割合を大きくすると、マージン部の面積が小さくなるため、外部電極20a,20b焼き付け時の応力に対する耐久性が低下し、クラックが発生するおそれがある。したがって、第1の内部電極層12aの幅W1に対する第2の内部電極層12bの幅W2の割合は0.75以下とすることが好ましく、0.7以下とすることがより好ましく、0.65以下とすることがさらに好ましい。
なお、第1の内部電極層12aの幅W1は、±4%の範囲で互いに異なっていてもよく、第2の内部電極層12bの幅W2は、±4%の範囲で互いに異なっていてもよい。したがって、第1の内部電極層12aの幅W1に対する第2の内部電極層12bの幅W2の割合は、複数の第1の内部電極層12aの幅W1の平均値に対する複数の第2の内部電極層12bの幅W2の平均値の割合であってもよい。
次に、実施形態に係る積層セラミックコンデンサ100の製造方法について説明する。図12 は、実施形態に係る積層セラミックコンデンサ100の製造方法を示すフローチャートである。
(原料粉末作製工程)
まず、誘電体層11を形成するための誘電体材料を用意する。誘電体材料は、誘電体層11の主成分セラミックを含む。誘電体層11に含まれるAサイト元素およびBサイト元素は、通常はABOの粒子の焼結体の形で誘電体層11に含まれる。例えば、BaTiOは、ペロブスカイト構造を有する正方晶化合物であって、高い誘電率を示す。このBaTiOは、一般的に、二酸化チタンなどのチタン原料と炭酸バリウムなどのバリウム原料とを反応させてチタン酸バリウムを合成することで得ることができる。誘電体層11の主成分セラミックの合成方法としては、従来種々の方法が知られており、例えば固相法、ゾル-ゲル法、水熱法等が知られている。本実施形態においては、これらのいずれも採用することができる。
得られたセラミック粉末に、目的に応じて所定の添加化合物を添加する。添加化合物としては、Zr(ジルコニウム)、Ca(カルシウム)、Sr(ストロンチウム)、Mg(マグネシウム)、Mn(マンガン)、V(バナジウム)、Cr(クロム)、希土類元素の酸化物、並びに、Co(コバルト)、Ni、Li(リチウム)、B(ホウ素)、Na(ナトリウム)、K(カリウム)およびSi(ケイ素)の酸化物もしくはガラスが挙げられる。
次に、エンドマージン領域15およびサイドマージン領域16を形成するためのマージン材料を用意する。マージン材料は、エンドマージン領域15およびサイドマージン領域16の主成分セラミックを含む。主成分セラミックとして、例えば、BaTiO粉を作製する。BaTiO粉は、誘電体材料と同様の手順により作製することができる。得られたBaTiO粉末に、目的に応じて所定の添加化合物を添加する。添加化合物としては、Zr、Ca、Sr、Mg、Mn、V、Cr、希土類元素の酸化物、並びに、Co、Ni、Li、B、Na、KおよびSiの酸化物もしくはガラスが挙げられる。
次に、カバー層13を形成するためのカバー材料を用意する。カバー材料は、カバー層13の主成分セラミックを含む。主成分セラミックとして、例えば、BaTiO粉を作製する。BaTiO粉は、誘電体材料と同様の手順により作製することができる。得られたBaTiO粉末に、目的に応じて所定の添加化合物を添加する。添加化合物としては、Zr、Ca、Sr、Mg、Mn、V、Cr、希土類元素の酸化物、並びに、Co、Ni、Li、B、Na、KおよびSiの酸化物もしくはガラスが挙げられる。なお、カバー材料として、上述したマージン材料を用いてもよい。
(積層工程)
次に、原料粉末作製工程で得られた誘電体材料に、ポリビニルブチラール(PVB)樹脂等のバインダと、エタノール、トルエン等の有機溶剤と、可塑剤とを加えて湿式混合する。得られたスラリーを使用して、例えばダイコータ法やドクターブレード法により、基材上に例えば厚み0.8μm以下の帯状の誘電体グリーンシート51を塗工して乾燥させる。
次に、図13(A)で例示するように、誘電体グリーンシート51の表面に、有機バインダを含む内部電極層形成用の金属導電ペーストをスクリーン印刷、グラビア印刷等により印刷することで、第1の内部電極層用の第1パターン52aを配置する。金属導電ペーストには、共材としてセラミック粒子を添加する。セラミック粒子の主成分は、特に限定するものではないが、誘電体層11の主成分セラミックと同じであることが好ましい。
次に、原料粉末作製工程で得られたマージン材料に、エチルセルロース系等のバインダと、ターピネオール系等の有機溶剤とを加え、ロールミルにて混練して逆パターン層用のマージンペーストを得る。図13(A)で例示するように、誘電体グリーンシート51上において、第1パターン52aが印刷されていない周辺領域にマージンペーストを印刷することで第2パターン53aを配置し、第1パターン52aとの段差を埋める。
その後、図13(B)で例示するように、第1の内部電極層12aと誘電体層11とが互い違いになるように、かつ第1の内部電極層12aが誘電体層11の長さ方向の両端面に端縁が交互に露出して極性の異なる一対の外部電極20a,20bに交互に引き出されるように、誘電体グリーンシート51、第1パターン52aおよび第2パターン53aを積層していき、第1の積層部分を得る。例えば、誘電体グリーンシート51の積層数を300~950層とする。
次に、図13(C)で例示するように、誘電体グリーンシート51の表面に、内部電極層形成用の金属導電ペーストをスクリーン印刷、グラビア印刷等により印刷することで、第2の内部電極層用の第3パターン52bを配置する。2側面の対向方向における第2の内部電極層用の第3パターン52bの幅W4は、第1の内部電極層用の第1パターン52aの幅W3よりも狭くなっている。
図13(C)で例示するように、誘電体グリーンシート51上において、第3パターン52bが印刷されていない周辺領域にマージンペーストを印刷することで第4パターン53bを配置し、第3パターン52bとの段差を埋める。
その後、図13(D)で例示するように、第2の内部電極層12bと誘電体層11とが互い違いになるように、かつ第2の内部電極層12bが誘電体層11の長さ方向の両端面に端縁が交互に露出して極性の異なる一対の外部電極20a,20bに交互に引き出されるように、誘電体グリーンシート51、第3パターン52bおよび第4パターン53bを積層していき、第2の積層部分を得る。例えば、誘電体グリーンシート51の積層数を25~250層とする。
次に、図14(A)及び図14(B)に示すように、第2の積層部分、第1の積層部分、第2の積層部分を順に積層し、セラミック積層体を得る。なお、図14(A)は、図1のA-A断面に相当する断面図であり、図14(B)は、図1のB-B断面に相当する断面図である。
次に、原料粉末作製工程で得られたカバー材料に、ポリビニルブチラール(PVB)樹脂等のバインダと、エタノール、トルエン等の有機溶剤と、可塑剤とを加えて湿式混合する。得られたスラリーを使用して、例えばダイコータ法やドクターブレード法により、基材上に例えば厚み10μm以下の帯状のカバーシート54を塗工して乾燥させる。図14(A)及び図14(B)で例示するように、セラミック積層体の上下にカバーシート54を所定数(例えば2~10層)だけ積層して熱圧着させ、所定チップ寸法(例えば1.6mm×0.8mm)にカットする。なお、所定数のカバーシート54を積層して圧着してから、セラミック積層体の上下に貼り付けてもよい。
サイドマージン領域の一部は、上記第1及び第2の積層部分の側面に貼り付けまたは塗布してもよい。具体的には、第2の内部電極層12bと誘電体層11とが互い違いになるように、かつ第2の内部電極層12bが誘電体層11の長さ方向の両端面に端縁が交互に露出して極性の異なる一対の外部電極20a,20bに交互に引き出されるように、誘電体グリーンシート51、第3パターン52bおよび第4パターン53bを所定層数(例えば25~250層)だけ積層する。次に、第1の内部電極層12aと誘電体層11とが互い違いになるように、かつ第1の内部電極層12aが誘電体層11の長さ方向の両端面に端縁が交互に露出して極性の異なる一対の外部電極20a,20bに交互に引き出されるように、誘電体グリーンシート51、第1パターン52aおよび第2パターン53aを所定層数(例えば300~950層)だけ積層する。さらに、第2の内部電極層12bと誘電体層11とが互い違いになるように、かつ第2の内部電極層12bが誘電体層11の長さ方向の両端面に端縁が交互に露出して極性の異なる一対の外部電極20a,20bに交互に引き出されるように、誘電体グリーンシート51、第3パターン52bおよび第4パターン53bを所定層数(例えば25~250層)だけ積層する。
次に、上下にカバー層13となるカバーシート54を積層し、圧着する。その後、得られた積層体を、所定寸法にカットして、第1及び第2の内部電極層12a,12bのパターンが1つおきに露出する2端面と、全ての第1の内部電極層12aのパターンが露出する2側面とを有する積層体を形成する。次に、図15に示すように、積層体の側面に、サイドマージンペーストで形成したシート55を貼り付ける、またはサイドマージンペーストを塗布することで、サイドマージン領域を形成してもよい。サイドマージンペーストには、マージンペーストを用いることができる。
(焼成工程)
このようにして得られたセラミック積層体を、例えば、Hが1.0体積%程度の還元雰囲気中において、1100℃~1400℃程度の焼成温度で2時間程度焼成する。このようにして、内部に焼結体からなる誘電体層11と内部電極層12とが交互に積層され、最外層にカバー層13が形成された積層チップ10が得られる。なお、過焼結による温度特性の悪化を抑制するために、焼成温度を1100℃~1200℃とすることが好ましい。
(再酸化処理工程)
その後、Nガス雰囲気中で600℃~1000℃で再酸化処理を行ってもよい。
(外部電極形成工程)
次に、焼成後の積層チップ10の内部電極層パターンが露出する2端面に、外部電極形成用導電ペーストを塗布する。外部電極形成用導電ペーストは、外部電極20a,20bの主成分金属(本実施形態では、Cu)の粉末と、ガラス成分と、バインダと、溶剤と、必要に応じてその他助剤とを含んでいる。バインダおよび溶剤は、上記したセラミックペーストと同様のものを使用できる。
次に、窒素雰囲気中で、外部電極形成用導電ペーストを塗布した積層チップ10を約770℃以下の温度で焼付ける。これにより、外部電極20a,20bが焼付けられる。
その後、めっき処理により、外部電極20a,20bに、Cu,Ni,Sn等の金属コーティングを行ってもよい。
本実施形態に係る製造方法によれば、内部電極層12の幅を2段階に変化させている。そのため、サイドマージン領域16と隣り合う領域では、内部電極層12の積層数が、積層セラミックコンデンサ200よりも少なくなっているため、焼成時の収縮差が小さくなる。このため、焼成時にカバー層13にクラックが発生することが抑制される。
さらに、内部電極層12が階段状になっている部分にマージン部が存在するため、外部電極の焼き付け時に生じる外側に向かう応力に対して十分な強度が得られるため、クラックの発生が抑制できる。
実施形態に係る積層セラミックコンデンサを作製し、信頼性について調べた。
チタン酸バリウム粉末に対して添加物を添加し、ボールミルで十分に湿式混合粉砕して誘電体材料を得た。チタン酸バリウム粉末に対して添加物を添加し、ボールミルで十分に湿式混合粉砕してマージン材料を得た。チタン酸バリウム粉末に対して添加物を添加し、ボールミルで十分に湿式混合粉砕してカバー材料を得た。
誘電体材料に有機バインダとしてブチラール系、溶剤としてトルエン、エチルアルコールを加えてドクターブレード法にて誘電体グリーンシート51を作製した。得られた誘電体グリーンシート51に金属導電ペーストの第3パターン52bを印刷した。また、誘電体グリーンシート51に金属導電ペーストの第1パターン52aを印刷した。第3パターン52bの位置が交互にずれるように、第3パターン52bが印刷された誘電体グリーンシート51を30枚重ね、次に、第1パターン52aの位置が交互にずれるように、第1パターン52aが印刷された誘電体グリーンシート51を840枚重ね、さらに、その上に、第3パターン52bの位置が交互にずれるように、第3パターン52bが印刷された誘電体グリーンシート51を30枚重ねた。
カバー材料に有機バインダとしてブチラール系、溶剤としてトルエン、エチルアルコールを加えてドクターブレード法にてカバーシート54を作製した。その後、重ねた誘電体グリーンシート51の上下に、カバーシート54を積層して熱圧着し、積層体を作成した。
その後、積層体を所定の寸法にカットし、焼成を行うことで積層チップを作製した。
その後、Cuフィラー、ガラス成分、バインダ、および溶剤を含む外部電極形成用導電ペーストを積層チップに塗布し、焼き付け、積層セラミックコンデンサを得た。
第1の内部電極層12aの幅W1に対する第2の内部電極層12bの幅W2の割合を変えて、焼成後の積層チップにおけるクラック発生率を調べた。
(実施例1および2)
実施例1では、第1の内部電極層12aの幅W1に対する第2の内部電極層12bの幅W2の割合を0.5とした。実施例2では、第1の内部電極層12aの幅W1に対する第2の内部電極層12bの幅W2の割合を0.75とした。
(比較例1~3)
比較例1では、第1の内部電極層12aの幅W1に対する第2の内部電極層12bの幅W2の割合を0.4とし、比較例2では、0.9とし、比較例3では、1とした。
図16に結果を示す。図16に示すように、比較例1~3のサンプルではクラックが発生したが、実施例1および2ではクラックが発生しなかった。
次に、図17(A)に示すように、2端面の対向方向に直交する断面において、積層チップ10の2側面側に延びた第1の内部電極層12aの端部を結んだ線を延長した線と、容量領域14の最外層の内部電極層12と、最外の第1の内部電極層12aとによって規定される領域R1の面積に対し、当該領域R1内において内部電極層12が存在しない領域R2の総面積の割合をマージン部比率とし、マージン部比率が、外部電極焼き付け後の外部電極下のクラック発生率に与える影響を調べた。
(実施例3および4)
実施例3では、図17(A)に示すように、内部電極層12の幅を2段階に変化させ、マージン部比率を0.502とし、実施例4では、0.525とした。
(比較例5~7)
比較例5および6では、図17(B)に示すように、内部電極層12の幅を3段階に変化させ、マージン部比率をそれぞれ0.475および0.495とした。また、比較例7では、図17(C)に示すように、内部電極層12の幅を4段階に変化させ、マージン部比率を0.465とした。
図18に結果を示す。図18に示すように、内部電極層12の幅を3段階に変化させた比較例5および6、ならびに4段階に変化させた比較例7では、クラックが発生した。一方、内部電極層12の幅を2段階に変化させた実施例3及び4では、クラックは発生しなかった。このことにより、内部電極層12の幅を2段階に変化させた場合には、外部電極の焼き付け時に生じる内部電極層の膨張による応力に対して十分な強度が得られることがわかった。
以上、本発明の実施例について詳述したが、本発明は係る特定の実施例に限定されるものではなく、特許請求の範囲に記載された本発明の要旨の範囲内において、種々の変形・変更が可能である。
10 積層チップ
11 誘電体層
12 内部電極層
12a 第1の内部電極層
12b 第2の内部電極層
13 カバー層
14 容量領域
14a 第1の容量領域
14b 第2の容量領域
15 エンドマージン領域
16 サイドマージン領域
20a,20b 外部電極
100 積層セラミックコンデンサ

Claims (7)

  1. セラミックを主成分とする誘電体層と、第1の内部電極層と、が交互に積層された第1の積層構造と、前記誘電体層と、第2の内部電極層とが交互に積層され、積層方向において前記第1の積層構造の外側に設けられた第2の積層構造と、を備え、略直方体形状を有し、積層された複数の前記第1の内部電極層が交互に対向する2端面に露出するように形成され、積層された複数の前記第2の内部電極層が交互に前記2端面に露出するように形成された積層チップと、
    前記2端面から前記積層チップの少なくともいずれかの側面にかけて形成された1対の外部電極と、
    を備え、
    前記第1の内部電極層及び前記第2の内部電極層の主成分と前記外部電極の主成分とは異なり、
    前記積層方向及び前記2端面の対向方向と直交する方向における前記第1の内部電極層の幅は、前記直交する方向における前記第2の内部電極層の幅よりも大きく、
    異なる外部電極に接続された隣接する前記第1の内部電極層同士が対向する第1の容量領域において、前記積層方向における高さ1mmあたりの前記第1の内部電極層の積層数は、500以上であり、
    異なる外部電極に接続された隣接する前記第2の内部電極層同士が対向する第2の容量領域において、前記積層方向における高さ1mmあたりの前記第2の内部電極層の積層数は、500以上であり、
    前記2端面の対向方向に直交する断面において、前記直交する方向において対向する前記積層チップの2側面側に延びた前記第1の内部電極層の端部を結んだ線を延長した線と、前記第2の内部電極層のうち最外の第2の内部電極層と、前記第1の内部電極層のうち最外の第1の内部電極層とによって規定される第1領域の面積に対し、前記第1領域内において前記第2の内部電極層が存在しない第2領域の総面積の割合であるマージン部比率が、0.502以上である、
    ことを特徴とするセラミック電子部品。
  2. 前記対向方向に直交する断面において、前記積層チップの前記積層方向における上面及び下面と2側面とを接続する稜線部と前記第1の内部電極層および前記第2の内部電極層のいずれかとの最短距離は、10μm以上である、
    ことを特徴とする請求項1に記載のセラミック電子部品。
  3. 前記第1の内部電極層は300層から950層、前記第2の内部電極層は25層から250層である請求項1または請求項2に記載のセラミック電子部品。
  4. 前記積層チップのサイズは、長さ1.6mm以上、幅0.8mm以上、高さ0.8mm以上である、
    ことを特徴とする請求項1から請求項3のいずれか1項に記載のセラミック電子部品。
  5. 前記第1の内部電極層及び前記第2の内部電極層の主成分はニッケルであり、
    前記外部電極の主成分は銅である、
    ことを特徴とする請求項1から請求項4のいずれか1項に記載のセラミック電子部品。
  6. 前記誘電体層の厚みは1μm以下である請求項1から請求項5のいずれか一項に記載のセラミック電子部品。
  7. セラミック誘電体層グリーンシートと、金属導電ペーストの第1パターンとが、前記金属導電ペーストが対向する2端面に露出するように交互に積層された第1の積層部分と、セラミック誘電体層グリーンシートと、金属導電ペーストの第2パターンとが、前記金属導電ペーストが対向する2端面に露出するように交互に積層され、前記第1の積層部分の積層方向における外側に設けられた第2の積層部分と、を含むセラミック積層体を準備する工程と、
    前記セラミック積層体を焼成して、誘電体層と、第1の内部電極層と、が交互に積層された第1の積層構造と、前記誘電体層と、第2の内部電極層とが交互に積層され、積層方向において前記第1の積層構造の外側に設けられた第2の積層構造と、を備え、略直方体形状を有し、積層された複数の前記第1の内部電極層が交互に対向する2端面に露出するように形成され、積層された複数の前記第2の内部電極層が交互に前記2端面に露出するように形成された積層チップを得る工程と、
    前記積層チップの前記2端面から、前記積層チップの少なくともいずれかの側面にかけて金属ペーストを塗布する工程と、
    前記金属ペーストを焼き付けて外部電極を形成する工程と、
    を含み、
    前記積層方向及び前記2端面の対向方向と直交する方向における前記第1の内部電極層の幅は、前記直交する方向における前記第2の内部電極層の幅よりも大きく、
    異なる外部電極に接続された隣接する前記第1の内部電極層同士が対向する第1の容量領域において、前記積層方向における高さ1mmあたりの前記第1の内部電極層の積層数は、500以上であり、
    異なる外部電極に接続された隣接する前記第2の内部電極層同士が対向する第2の容量領域において、前記積層方向における高さ1mmあたりの前記第2の内部電極層の積層数は、500以上であり、
    前記2端面の対向方向に直交する断面において、前記直交する方向において対向する前記積層チップの2側面側に延びた前記第1の内部電極層の端部を結んだ線を延長した線と、前記第2の内部電極層のうち最外の第2の内部電極層と、前記第1の内部電極層のうち最外の第1の内部電極層とによって規定される第1領域の面積に対し、前記第1領域内において前記第2の内部電極層が存在しない第2領域の総面積の割合であるマージン部比率が、0.502以上である、
    ことを特徴とするセラミック電子部品の製造方法。
JP2020089360A 2020-05-22 2020-05-22 セラミック電子部品およびその製造方法 Active JP7492306B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2020089360A JP7492306B2 (ja) 2020-05-22 2020-05-22 セラミック電子部品およびその製造方法
US17/325,110 US11699553B2 (en) 2020-05-22 2021-05-19 Ceramic electronic component and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2020089360A JP7492306B2 (ja) 2020-05-22 2020-05-22 セラミック電子部品およびその製造方法

Publications (2)

Publication Number Publication Date
JP2021184432A JP2021184432A (ja) 2021-12-02
JP7492306B2 true JP7492306B2 (ja) 2024-05-29

Family

ID=78608317

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020089360A Active JP7492306B2 (ja) 2020-05-22 2020-05-22 セラミック電子部品およびその製造方法

Country Status (2)

Country Link
US (1) US11699553B2 (ja)
JP (1) JP7492306B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2024009788A1 (ja) * 2022-07-05 2024-01-11 太陽誘電株式会社 積層セラミックコンデンサ、包装体、及び回路基板
KR20240045634A (ko) * 2022-09-30 2024-04-08 삼성전기주식회사 적층형 커패시터

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000077260A (ja) 1998-08-31 2000-03-14 Murata Mfg Co Ltd 積層セラミック電子部品及びその製造方法
JP2013098525A (ja) 2011-11-02 2013-05-20 Samsung Electro-Mechanics Co Ltd 積層セラミック電子部品及びその製造方法
JP2019176127A (ja) 2018-03-28 2019-10-10 太陽誘電株式会社 積層セラミック電子部品及びその製造方法
JP2020013974A (ja) 2018-07-20 2020-01-23 サムソン エレクトロ−メカニックス カンパニーリミテッド. 積層型キャパシタ
JP2020036001A (ja) 2018-08-29 2020-03-05 サムソン エレクトロ−メカニックス カンパニーリミテッド. 積層型キャパシタ

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8120891B2 (en) * 2007-12-17 2012-02-21 Murata Manufacturing Co., Ltd. Multilayer capacitor having low equivalent series inductance and controlled equivalent series resistance
KR101565641B1 (ko) * 2013-04-17 2015-11-03 삼성전기주식회사 적층 세라믹 전자부품 및 그 실장 기판
KR101532141B1 (ko) * 2013-09-17 2015-06-26 삼성전기주식회사 적층 세라믹 전자부품 및 적층 세라믹 전자부품 실장 기판
JP2014241453A (ja) 2014-09-25 2014-12-25 株式会社村田製作所 積層セラミックコンデンサ
JP2018037492A (ja) * 2016-08-30 2018-03-08 太陽誘電株式会社 積層セラミックコンデンサ及びその製造方法
JP7122818B2 (ja) * 2017-11-30 2022-08-22 太陽誘電株式会社 積層セラミック電子部品及びその製造方法
JP7347919B2 (ja) 2017-12-15 2023-09-20 太陽誘電株式会社 積層セラミックコンデンサ
US11049660B2 (en) * 2018-03-28 2021-06-29 Taiyo Yuden Co., Ltd. Multi-layer ceramic electronic component and method of producing the same

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000077260A (ja) 1998-08-31 2000-03-14 Murata Mfg Co Ltd 積層セラミック電子部品及びその製造方法
JP2013098525A (ja) 2011-11-02 2013-05-20 Samsung Electro-Mechanics Co Ltd 積層セラミック電子部品及びその製造方法
JP2019176127A (ja) 2018-03-28 2019-10-10 太陽誘電株式会社 積層セラミック電子部品及びその製造方法
JP2020013974A (ja) 2018-07-20 2020-01-23 サムソン エレクトロ−メカニックス カンパニーリミテッド. 積層型キャパシタ
JP2020036001A (ja) 2018-08-29 2020-03-05 サムソン エレクトロ−メカニックス カンパニーリミテッド. 積層型キャパシタ

Also Published As

Publication number Publication date
US11699553B2 (en) 2023-07-11
US20210366658A1 (en) 2021-11-25
JP2021184432A (ja) 2021-12-02

Similar Documents

Publication Publication Date Title
US11551868B2 (en) Ceramic electronic device and manufacturing method of ceramic electronic device
JP7227690B2 (ja) 積層セラミックコンデンサおよびその製造方法
JP7424740B2 (ja) 積層セラミックコンデンサおよびその製造方法
JP7231340B2 (ja) セラミック電子部品およびその製造方法
JP2018182128A (ja) 積層セラミックコンデンサおよびその製造方法
JP2019102766A (ja) セラミック電子部品およびその製造方法
JP7569131B2 (ja) セラミック電子部品およびその製造方法
JP7506467B2 (ja) セラミック電子部品の製造方法
JP7453888B2 (ja) セラミック電子部品およびその製造方法
JP7338961B2 (ja) セラミック電子部品およびその製造方法
TW202124332A (zh) 陶瓷電子零件及其製造方法
JP7492306B2 (ja) セラミック電子部品およびその製造方法
JP2024128124A (ja) セラミック電子部品およびその製造方法
US10943734B2 (en) Multilayer ceramic capacitor and manufacturing method of the same
KR20220009872A (ko) 세라믹 전자 부품 및 그 제조 방법
JP7427460B2 (ja) セラミック電子部品、回路基板、およびセラミック電子部品の製造方法
US11557432B2 (en) Ceramic electronic device, circuit substrate and manufacturing method of ceramic electronic device
WO2024162392A1 (ja) セラミック電子部品およびその製造方法
WO2024172089A1 (ja) セラミック電子部品、セラミック電子部品の製造方法、及び実装基板
JP7498912B2 (ja) セラミック電子部品、実装基板およびセラミック電子部品の製造方法
WO2024180936A1 (ja) 積層セラミック電子部品及びその製造方法
US12073996B2 (en) Ceramic electronic device, powder material, paste material, and manufacturing method of ceramic electronic device
WO2024204572A1 (ja) セラミック電子部品およびその製造方法
WO2024070485A1 (ja) セラミック電子部品およびその製造方法
JP7421328B2 (ja) セラミック電子部品

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210413

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210511

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20230410

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20231221

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20240109

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20240311

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20240430

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20240514

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20240514

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20240514

R150 Certificate of patent or registration of utility model

Ref document number: 7492306

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150