JP2020013974A - 積層型キャパシタ - Google Patents

Abstract

【課題】有効体積を最大化しながらも、耐湿信頼性を確保することができる積層型キャパシタを提供する。【解決手段】本発明の一実施形態は、複数の誘電体層の積層構造と上記誘電体層を挟んで積層された複数の内部電極を含む本体と、上記本体の外部に形成され、上記内部電極と電気的に連結された外部電極と、を含み、上記本体は、中央部と、上記複数の誘電体層の積層方向に上記中央部の上部と下部に位置するカバー部とに区分され、上記本体において上記カバー部は、角が曲面に形成され、且つ上記曲面角の曲率半径Ｒと上記本体の厚さＴは、１０μｍ≦Ｒ≦Ｔ／４の条件を満たし、上記複数の内部電極のうち上記カバー部に配置された内部電極は、上記中央部に配置された内部電極より幅が狭い、積層型キャパシタを提供する。【選択図】図２

Description

本発明は積層型キャパシタに関する。

キャパシタは、電気を貯蔵することができる素子であって、基本的に２つの電極を対向させて電圧をかけると、各電極に電気が蓄積されるものである。直流電圧を印加した場合には、電気が蓄積されながらキャパシタ内部に電流が流れるが、蓄積が完了すると、電流が流れなくなる。一方、交流電圧を印加した場合、電極の極性が交番しながら交流電流が流れるようになる。

かかるキャパシタは、電極間に備えられる絶縁体の種類に応じて、アルミニウムで電極を構成し、上記アルミニウム電極の間に薄い酸化膜を備えるアルミ電解キャパシタ、電極材料としてタンタルを用いるタンタルキャパシタ、電極の間にチタン酸バリウムのような高誘電率の誘電体を用いるセラミックキャパシタ、電極の間に備えられる誘電体であって、高誘電率系セラミックを多層構造として用いる積層セラミックキャパシタ（Ｍｕｌｔｉ−Ｌａｙｅｒ Ｃｅｒａｍｉｃ Ｃａｐａｃｉｔｏｒ、ＭＬＣＣ）、電極の間の誘電体としてポリスチレンフィルムを用いるフィルムキャパシタなど、様々な種類に区分することができる。

これらのうち、積層セラミックキャパシタは、温度特性及び周波数特性に優れ、小型に実現可能であるという利点を有することから、最近、高周波回路などの様々な分野で多く応用されている。

従来技術による積層セラミックキャパシタは、複数個の誘電体シートが積層されて積層体を形成し、上記積層体の外部には互いに異なる極性を有する外部電極が形成され、上記積層体の内部に交互に積層された内部電極が、上記それぞれの外部電極に電気的に連結されることができる。

最近、電子製品の小型化及び高集積化に伴い、積層セラミックキャパシタにおいても、小型化、高集積化のための多くの研究が行われている。特に、積層セラミックキャパシタの場合、高容量化及び小型化のために、誘電体層を薄層化して高積層化し、且つ内部電極の連結性を向上させようとする様々な試みがなされている。

特に、超高容量の積層セラミックを開発するにあたり、薄膜の誘電体層及び内部電極の高積層製品に対する信頼性確保がさらに重要となっている。積層数が増加するにつれて、内部電極と誘電体層の厚さの差による段差が増加する。このような段差により、本体を圧着する緻密化工程で誘電体層の横方向の伸びが発生し、これによって電極先端部の反り現象が発生するようになる。

即ち、内部電極の先端は、段差を補うために反るようになり、マージン部は、カバーの凹陥とマージン幅の減少により、段差による空き空間を除去するようになる。段差による空き空間の除去によって減少するマージン幅の分だけ、容量層も伸びるようになる。このような内部電極の構造的な不規則な伸びにより、積層セラミックキャパシタの耐電圧特性などの信頼性が低下する。

かかる問題点を解決するために、本体の長さ方向の両側面を切断した後、側面マージン部を付着する方案が開発されたが、複雑な製造方法のために生産性が低く、側面マージン部を薄く形成する場合、コーナーマージン部の厚さも同時に薄くなって耐湿信頼性に劣るという問題が発生し得る。

本発明の一目的は、有効体積を最大化しながらも、耐湿信頼性を確保することができる積層型キャパシタを提供することにある。

上述の課題を解決するための方法として、本発明は、一例を挙げて積層型キャパシタの新規構造を提案する。具体的には、複数の誘電体層の積層構造と上記誘電体層を挟んで積層された複数の内部電極とを含む本体と、上記本体の外部に形成され、上記内部電極と電気的に連結された外部電極と、を含み、上記本体は、中央部と、上記複数の誘電体層の積層方向において上記中央部の上部と下部に位置するカバー部とに区分され、上記本体において上記カバー部は、角が曲面に形成され、且つ上記曲面角の曲率半径Ｒと上記本体の厚さＴは、１０μｍ≦Ｒ≦Ｔ／４の条件を満たし、上記本体において上記カバー部は、角が曲面に形成され、上記複数の内部電極のうち上記カバー部に配置された内部電極は、上記中央部に配置された内部電極より幅が狭い形態である。

本発明の一実施形態において、上記複数の内部電極のうち上記カバー部に配置された内部電極は、上記本体の表面に近接して配置された内部電極であるほど幅が狭くてもよい。

本発明の一実施形態において、上記複数の内部電極はそれぞれ、上記本体の互いに対向する第１面及び第２面に露出した第１及び第２内部電極を含み、上記複数の内部電極の幅は、上記第１面及び第２面を連結する方向と、上記複数の誘電体層の積層方向に垂直な方向の幅であることができる。

本発明の一実施形態において、上記本体は、上記複数の誘電体層の積層方向に互いに対向する第３面及び第４面と、上記第１面から第４面と連結され、互いに対向する第５面及び第６面と、を含むことができる。

本発明の一実施形態において、上記カバー部において上記第３面が上記第５面及び第６面と連結された角と、上記第４面が上記第５面及び第６面と連結された角は、曲面に形成されることができる。

本発明の一実施形態において、上記複数の内部電極のうち上記本体の表面から最も近い内部電極までの距離をマージンとするとき、上記カバー部において曲面に形成された角のマージンδは、上記第５面及び第６面のマージンＷｇ以上であることができる。

本発明の一実施形態において、上記δ及び上記Ｗｇは、１≦δ／Ｗｇ≦１．２の条件を満たすことができる。

本発明の一実施形態において、上記Ｗｇは、０．５μｍ≦Ｗｇ≦Ｔ／１２の条件を満たすことができる。

本発明の一実施形態において、上記Ｗｇは、０．５μｍ≦Ｗｇ≦１５μｍの条件を満たすことができる。

本発明の一実施形態において、上記第３面及び第４面のマージンＴｇは、Ｗｇ≦Ｔｇの条件を満たすことができる。

本発明の一実施形態において、上記カバー部において曲面に形成された角の曲率半径（Ｒ）は、１０μｍ≦Ｒ≦６０μｍの条件を満たすことができる。

本発明の一実施形態において、上記本体のカバー部に配置された複数の内部電極の端部を上記複数の誘電体層の積層方向に連結して得られた仮想の面は、曲面を形成し、上記曲面の曲率は、上記カバー部において曲面に形成された角の曲率と同一であることができる。

本発明の一実施形態において、上記本体のカバー部に配置された複数の内部電極の端部を上記複数の誘電体層の積層方向に連結して得られた仮想の面は、曲面を形成し、上記曲面の曲率半径は、上記カバー部において曲面に形成された角の曲率半径より小さくてもよい。

本発明の一実施形態において、上記複数の内部電極のうち上記本体の表面から最も近い内部電極までの距離をマージンとするとき、上記カバー部において曲面に形成された角の曲率半径は、上記仮想の面の曲率半径に、上記カバー部において曲面に形成された角のマージンδを足したものと同一であることができる。

本発明の一実施形態において、上記本体において上記複数の内部電極を囲む外側領域をマージン領域とするとき、上記誘電体層の緻密度は、上記マージン領域が残りの領域より低くてもよい。

本発明の一実施形態において、上記マージン領域は、上記誘電体層が互いに異なる緻密度を有する２つの層を含み、上記２つの層のうち上記複数の内部電極に隣接する層における上記誘電体層の緻密度がより高くてもよい。

本発明の他の側面は、複数の誘電体層の積層構造と上記誘電体層を挟んで積層された複数の内部電極を含む本体と、上記本体の外部に形成され、上記内部電極と電気的に連結された外部電極と、を含み、上記本体は、中央部と、上記複数の誘電体層の積層方向に上記中央部の上部と下部に位置するカバー部とに区分され、上記本体において上記カバー部は、角が曲面に形成され、上記本体のカバー部に配置された複数の内部電極の端部を上記複数の誘電体層の積層方向に連結して得られた仮想の面は、曲面を形成する、積層型キャパシタを提供する。

本発明の一実施形態において、上記仮想の面と、上記カバー部において曲面に形成された角は、互いに向かい合う形態であることができる。

本発明の一実施形態において、上記仮想の面の曲率は、上記カバー部において曲面に形成された角の曲率と同一であることができる。

本発明の一実施形態において、上記仮想の面の曲率半径は、上記カバー部において曲面に形成された角の曲率半径より小さくてもよい。

本発明の一実施形態において、上記複数の内部電極のうち上記本体の表面から最も近い内部電極までの距離をマージンとするとき、上記カバー部において曲面に形成された角の曲率半径は、上記仮想の面の曲率半径に、上記カバー部において曲面に形成された角のマージンδを足したものと同一であることができる。

本発明の一例による積層型キャパシタの場合、小型化に有利でありながらも、高い電気容量を確保することができ、且つ耐湿特性に優れるため、高い信頼性を有することができる。

本発明の一実施形態による積層型キャパシタの一部を切開して概略的に示す斜視図である。 図１の積層型キャパシタにおいてＩ−Ｉ'線に沿った断面図である。 図１の積層型キャパシタにおいてＩＩ−ＩＩ'線に沿った断面図である。 図１の積層型キャパシタにおいてＩ−Ｉ'線に沿った断面図であり、内部電極が配置された領域の外側を点線で表示したものである。 変形された例において採用され得る本体の形態を示す図である。 本発明の一実施形態による積層型キャパシタを製造する工程を示す図である。 本発明の一実施形態による積層型キャパシタを製造する工程を示す図である。 本発明の一実施形態による積層型キャパシタを製造する工程を示す図である。

以下では、添付の図面を参照して本発明の好ましい実施形態について説明する。しかし、本発明の実施形態は様々な他の形態に変形されることができ、本発明の範囲は以下で説明する実施形態に限定されない。また、本発明の実施形態は、当該技術分野で平均的な知識を有する者に本発明をより完全に説明するために提供されるものである。したがって、図面における要素の形状及び大きさなどはより明確な説明のために拡大縮小表示（又は強調表示や簡略化表示）がされることがあり、図面上に同一符号で表示される要素は同一要素である。

なお、本発明を明確に説明すべく、図面において説明と関係ない部分は省略し、様々な層及び領域を明確に表現するために厚さを拡大して示し、同一思想の範囲内において機能が同一である構成要素に対しては同一の参照符号を用いて説明する。さらに、明細書全体において、ある構成要素を「含む」というのは、特に反対である記載がない限り、他の構成要素を除外するのではなく、他の構成要素をさらに含むことができるということを意味する。

図１は本発明の一実施形態による積層型キャパシタの一部を切開して概略的に示す斜視図である。図２は図１の積層型キャパシタにおいてＩ−Ｉ'線に沿った断面図であり、図３は図１の積層型キャパシタにおいてＩＩ−ＩＩ'線に沿った断面図である。図４は図１の積層型キャパシタにおいてＩ−Ｉ'線に沿った断面図であり、内部電極が配置された領域の外側を点線で表示したものである。

図１〜４を参照すると、本発明の一実施形態による積層型キャパシタ１００は、誘電体層１１１及びこれを挟んで積層された複数の内部電極１２１、１２２を含む本体１１０と、外部電極１３１、１３２と、を含み、本体１１０においてカバー部Ａ１、Ａ２の角は曲面に形成される。そして、図２に示されている形態のように、複数の内部電極１２１、１２２のうちカバー部Ａ１、Ａ２に配置された内部電極は、中央部Ａ３に配置された内部電極より幅が狭い形態である。

本体１１０は、複数の誘電体層１１１が積層されている形態であり、例えば、複数のグリーンシートを積層した後に焼結して得ることができる。このような焼結工程によって、複数の誘電体層１１１は一体化した形態を有することができる。本体１１０の形状と寸法、及び誘電体層１１１の積層数は、本実施形態に示されているものに限定されず、例えば、図１に示されている形態のように、本体１１０は直方体形状を有することができる。本体１１０は、内部電極１２１、１２２がそれぞれ露出する第１面Ｓ１及び第２面Ｓ２、複数の誘電体層１１１の積層方向（Ｚ方向）に互いに対向する第３面Ｓ３及び第４面Ｓ４、及び第１面から第４面Ｓ１、Ｓ２、Ｓ３、Ｓ４と連結され、且つ互いに対向する第５面Ｓ５及び第６面Ｓ６を含むことができる。

本体１１０に含まれている誘電体層１１１は、高誘電率を有するセラミック材料を含むことができ、例えば、ＢＴ系、つまり、チタン酸バリウム（ＢａＴｉＯ_３）系セラミックを含むことができるが、十分な静電容量が得られる限り、当技術分野において知られている他の材料も使用可能である。誘電体層１１１には、主成分である上記セラミック材料と共に、必要に応じて、添加剤、有機溶剤、可塑剤、結合剤、及び分散剤などがさらに含まれることができる。ここで、添加剤の場合、金属成分を含み、これらは製造過程で金属酸化物の形態で添加されることができる。かかる金属酸化物添加剤は、例えば、ＭｎＯ_２、Ｄｙ_２Ｏ_３、ＢａＯ、ＭｇＯ、Ａｌ_２Ｏ_３、ＳｉＯ_２、Ｃｒ_２Ｏ_３、及びＣａＣＯ_３のうち少なくとも一つの材料を含むことができる。

複数の内部電極１２１、１２２は、セラミックグリーンシートの一面に所定の厚さに導電性金属を含むペーストを印刷した後、それを焼結して得ることができる。この場合、複数の内部電極１２１、１２２は、図３に示されている形態のように、本体１１０の互いに対向する第１面Ｓ１及び第２面Ｓ２に露出した第１及び第２内部電極１２１、１２２を含むことができる。このとき、第１及び第２内部電極１２１、１２２は、互いに異なる外部電極１３１、１３２と連結され、駆動時に互いに異なる極性を有することができ、これらの間に配置された誘電体層１１１によって互いに電気的に分離されることができる。但し、外部電極１３１、１３２の個数や内部電極１２１、１２２との連結方式は、実施形態に応じて変わることができる。内部電極１２１、１２２をなす主要構成材料としては、ニッケル（Ｎｉ）、銅（Ｃｕ）、パラジウム（Ｐｄ）、銀（Ａｇ）などが挙げられるが、これらの合金も用いることができる。

外部電極１３１、１３２は、本体１１０の外部に形成され、第１及び第２内部電極１２１、１２２とそれぞれ電気的に連結された第１及び第２外部電極１３１、１３２を含むことができる。外部電極１３１、１３２は、導電性金属を含む材料をペーストで製造した後、それを本体１１０に塗布する方法などで形成されることができ、導電性金属は、例えば、ニッケル（Ｎｉ）、銅（Ｃｕ）、パラジウム（Ｐｄ）、金（Ａｕ）、又はこれらの合金が挙げられる。また、積層型キャパシタ１００を基板に実装するために、必要に応じて外部電極１３１、１３２はめっき層をさらに含むことができる。

本実施形態では、本体１１０の角を曲面に形成してチッピング（ｃｈｉｐｐｉｎｇ）不良を抑制し、本体１１０のカバー部Ａ１、Ａ２に配置された内部電極１２１、１２２の幅を相対的に狭くした。また、本実施形態の本体１１０が有する構造的特性は、これと異なるように表現されることができる。具体的に、複数の内部電極１２１、１２２のうち本体１１０の表面から最も近い内部電極までの距離をマージンとするとき、カバー部Ａ１、Ａ２において曲面に形成された角のマージンは、本体１１０の幅方向マージン以上であることができ、これに関しては後述する。また、本実施形態の本体１１０が有する構造的特性は、さらに別の形態で表現されることができ、本体１１０のカバー部Ａ１、Ａ２に配置された複数の内部電極１２１、１２２の端部を複数の誘電体層１１１の積層方向に連結して得られた仮想の面は、曲面を形成することができる。これについても後述する。

一方、本実施形態では、性能向上のために、本体１１０においてマージンの大きさ、曲面の曲率半径、厚さ、長さなどを最適化した。このような構造によって積層型キャパシタ１００を小型化しながらも、高いレベルの容量を確保することができるようにし、さらに、耐湿信頼性が向上するようにした。以下、これを具体的に説明する。

本体１１０は、中央部Ａ３とカバー部Ａ１、Ａ２とに区分され、カバー部Ａ１、Ａ２は、複数の誘電体層１１１の積層方向（図面を基準にＺ方向）に中央部Ａ３の上部と下部に位置する。カバー部Ａ１、Ａ２と中央部Ａ３には内部電極１２１、１２２が配置されるが、カバー部Ａ１、Ａ２に配置された内部電極の幅は、中央部Ａ３に配置された内部電極の幅より狭い。この場合、図示の形態のように、複数の内部電極１２１、１２２のうちカバー部Ａ１、Ａ２に配置された内部電極は、本体１１０の表面に近接して配置された内部電極であるほど幅が狭くてもよい。ここで、内部電極１２１、１２２の幅は、第１面Ｓ１及び第２面Ｓ２を連結する方向（Ｘ方向）と、複数の誘電体層１１１の積層方向（Ｚ方向）に垂直な方向の幅、つまり、Ｙ方向の幅と定義することができる。

上述のように、本体１１０のカバー部Ａ１、Ａ２において、角は曲面に形成され、これにより積層型キャパシタ１００のチッピング不良を低減する機能などを行うことができる。具体的に、カバー部Ａ１、Ａ２において、第３面Ｓ３が第５面Ｓ５及び第６面Ｓ６と連結された角（図２において上部の曲面角）と、第４面Ｓ４が第５面Ｓ５及び第６面Ｓ６と連結された角（図２において下部の曲面角）は、曲面に形成されることができる。

図４を参照して、本体１１０においてマージンの大きさ、曲面の曲率半径、厚さ、長さなどの最適条件を説明する。図４において内部電極が配置された領域は、内部電極領域１２０と定義して点線で表示した。この場合、Ｚ方向を本体１１０の厚さ方向、Ｙ方向を本体１１０の幅方向と定義し、それぞれを厚さＴと幅Ｗと定義した。

まず、本体１１０のマージンは、上記複数の内部電極のうち表面から最も近い内部電極までの距離と定義されることができる。具体的に、カバー部Ａ１、Ａ２において曲面に形成された角のマージンはδである。そして、第５面Ｓ５及び第６面Ｓ６のマージンはＷｇであり、これが本体１１０の幅方向マージンに該当する。本実施形態では、曲面角のマージンδが幅方向マージンＷｇ以上となるようにした。従来では、内部電極が整列されず、幅方向マージンを形成することが困難であり、これを改善するために幅方向マージンを別に形成する工程を用いていた。このような構造では、本体１１０の曲面角のマージンδを十分に確保することが困難であり、特に本体１１０を小型化し、内部電極の積層数を増加させる場合に耐湿信頼性が脆弱となるという問題がある。

本実施形態では、カバー部Ａ１、Ａ２に配置された内部電極１２１、１２２の幅を調節して、全体的に本体１１０の曲面角に対応する形状を有するようにした。このような形態によって曲面角のマージンδを十分に確保することができ、幅方向マージンＷｇ以上であることができる。より具体的に、曲面角のマージンδ及び幅方向マージンＷｇの場合、１≦δ／Ｗｇ≦１．２の条件を満たすことができる。曲面角のマージンδが幅方向マージンＷｇの１．２倍を超える場合、カバー部Ａ１、Ａ２において内部電極１２１、１２２の幅が大幅に減少して、電気容量が低減され得る。

曲面角のマージンδが大きくなるにつれて、小型化された本体１１０においても耐湿信頼性が向上し、本体１１０は、多数の内部電極１２１、１２２を含むことにより、向上した電気容量を実現することができる。これは、同一の本体１１０の体積を基準として算定したときの電気容量、即ち、有効体積の増加を意味する。

一方、本実施形態の場合、中央部Ａ３に配置された内部電極１２１、１２２は、幅が均一であることができる。これは、後述するように、セラミック積層体を個々のチップ単位で切断する工程によって得ることができる。ここで、幅の均一性は、内部電極１２１、１２２の端部位置を基準として決定することができ、例えば、上記幅方向（Ｙ方向）を基準に、内部電極１２１、１２２の端部位置の偏差は０．１μｍ以下であることができる。

また、本体１１０の厚さ方向のマージン、つまり、第３面Ｓ３及び第４面Ｓ４のマージンＴｇと幅方向マージンＷｇは、Ｗｇ≦Ｔｇの条件を満たすことができる。後述するように、厚さ方向マージンＴｇ領域と幅方向マージンＷｇは、同一の工程により形成されることができ、最上部及び最下部の内部電極１２１、１２２にカバー用ベース層に該当する誘電体層が形成されている場合、厚さ方向マージンＴｇが幅方向マージンＷｇよりやや大きくてもよい。また、幅方向マージンＷｇは０．５μｍ≦Ｗｇ≦１５μｍの条件を満たすことができ、これは、本体１１０の耐湿信頼性と十分な電気容量を確保するための観点から設計されたものである。同様に、厚さ方向マージンＴｇも０．５μｍ≦Ｗｇ≦１５μｍの条件を満たすことができる。そして、幅方向マージンＷｇは、本体１１０の厚さＴを考慮して設定されることができ、具体的に０．５μｍ≦Ｗｇ≦Ｔ／１２の条件を満たすことができる。ここで、本体１１０の厚さＴは、例えば、約２００〜４００μｍであることができる。

また、カバー部Ａ１、Ａ２において曲面に形成された角の曲率半径Ｒは、積層型キャパシタ１００の重量と工程中の負荷によるチッピングに耐えられるように設計されることができ、具体的に１０μｍ≦Ｒ≦６０μｍの条件を満たすことができる。そして曲率半径Ｒは、本体１１０の厚さＴを考慮して設定されることができ、具体的に１０μｍ≦Ｒ≦Ｔ／４の条件を満たすことができる。上述のように、本体１１０の厚さＴは、例えば、約２００〜４００μｍであることができる。この場合、カバー部Ａ１、Ａ２の内部電極領域１２０の曲面領域も、本体１１０の角と実質的に同様に曲がった形状、つまり、実質的に同一の曲率を有することができる。また、内部電極領域１２０の曲面領域は、カバー部Ａ１、Ａ２に配置された内部電極１２１、１２２の端部を積層方向に連結して得られた仮想の面である。図示の形態のように、内部電極領域１２０の上記仮想の面と、カバー部Ａ１、Ａ２において曲面に形成された角は、互いに向かい合う形態であることができる。

また、図４に示されている形態のように、カバー部Ａ１、Ａ２に配置された内部電極１２１、１２２の端部を積層方向に連結して得られた仮想の面の場合、曲率半径ｒがカバー部Ａ１、Ａ２において曲面に形成された角の曲率半径Ｒより小さくてもよい。この場合、上記曲率半径ｒ、Ｒは、互いに中心を共有することができる。

なお、カバー部Ａ１、Ａ２の曲面角が有する曲率半径Ｒは、上記仮想の面の曲率半径ｒに、カバー部Ａ１、Ａ２において曲面に形成された角のマージンδを足したものと同一であることができる。

一方、本体１１０において複数の内部電極１２１、１２２を囲む外側領域、即ち、図４において内部電極領域１２０を囲む領域をマージン領域１１２、１１３とするとき、誘電体層１１１の緻密度は、マージン領域１１２、１１３が残りの領域より低くてもよい。後述するように、マージン領域１１２、１１３は、セラミック積層体を製造した後、それをコーティングする方式などで得ることができるが、緻密度の差は、このような製造方式の違いに起因するものであり得る。ここで、緻密度は、内部に存在する空隙の密度と反比例する概念として理解することができる。

また、図５に示されている形態のように、マージン領域１１２、１１３は、誘電体層１１１が互いに異なる緻密度を有する２つの層を含むことができる。つまり、厚さマージン領域１１２は、第１層及び第２層１１２ａ、１１２ｂを含み、同様に、サイドマージン領域１１３は、第１層及び第２層１１３ａ、１１３ｂを含むことができる。ここで、複数の内部電極、つまり、内部電極領域１２０に隣接する第１層及び第２層１１２ａ、１１２ｂにおける誘電体層１１１の緻密度がより高くてもよい。これは上述の内容と同様の理由として、セラミック積層体の製造時、内部電極領域１２０の他に存在する誘電体領域が焼成後にマージン領域１１２、１１３に残っている場合に該当する。

上述の積層型キャパシタの構造をさらに明確に理解するために、図６〜８を参照して製造方法の一例を説明する。

まず、図６に示されている形態のように、誘電体層１１１と内部電極１２１、１２２を積層してセラミック積層体１１５を設ける。ここで、誘電体層１１１は焼成前であるため、セラミックグリーンシート状態である。上記セラミックグリーンシートは、セラミック粉末、バインダー、溶剤などを混合してスラリーを製造し、上記スラリーをドクターブレード法で数μｍの厚さを有するシート（ｓｈｅｅｔ）状に製作することができる。上記セラミックグリーンシートは、その後焼結されて誘電体層１１１を形成することができる。

上記セラミックグリーンシート上には、内部電極用導電性ペーストを塗布して内部電極パターンを形成することができ、この場合、上記内部電極パターンは、スクリーン印刷法またはグラビア印刷法により形成されることができる。上記内部電極用導電性ペーストは、導電性金属と添加剤を含み、上記添加剤は、非金属及び金属酸化物のいずれか以上であることができる。上記導電性金属は、ニッケルを含むことができる。上記添加剤は、金属酸化物としてチタン酸バリウム又はチタン酸ストロンチウムを含むことができる。内部電極パターンが形成されたセラミックグリーンシートを多数積層し、それを加圧してセラミック積層体１１５を実現することができる。以後、必要に応じて、個々のチップ単位でセラミック積層体１１５を切断することができ、この場合、外部電極との連結のために内部電極１２１、１２２が露出するようにすることができる。切断工程によって露出した内部電極１２１、１２２は、均一な幅を有することができる。例えば、内部電極１２１、１２２のうち幅が最も大きい内部電極と小さい内部電極の差は０．１μｍ未満であることができる。一方、図６では、最上部及び最下部の内部電極１２１、１２２に、カバー用ベース層に該当する誘電体層１１１が積層されているが、かかるカバー用ベース層は、必要に応じて最小化することができ、例えば、内部電極１２１、１２２の間の誘電体層１１１と同一の厚さを有することもできる。

以後、図７に示されている形態のように、セラミック積層体１１５の角が曲面となるように研磨する。具体的に、最上部と最下部（上記した内容のうち本体のカバー部に該当）に配置された内部電極１２１、１２２がセラミック積層体１１５から露出するように共に研磨されることができる。このような研磨工程によって、複数の内部電極１２１、１２２のうち本体のカバー部に配置された内部電極は、中央部に配置された内部電極より幅が狭い形態で形成されることができる。セラミック積層体１１５の角を研磨する本工程の場合、バレル研磨などを用いることができる。

以後、図８に示されている形態のように、セラミック積層体１１５の表面にコーティング層１１６を形成する。これは、上述の本体のマージン領域の少なくとも一部をなす。一工程の例として、コーティング層１１６は、誘電体層１１１をなす物質と同一の物質をセラミック積層体１１５の表面に塗布する方式で形成されることができる。この場合、コーティング層１１６は、セラミック積層体１１５の表面全体にコーティングされることができ、例えば、誘電体スラリーをスプレーで噴霧する工程などを用いることができる。セラミック積層体１１５を製造した後、コーティング層１１６を別に形成することにより本体のマージン領域を均一に且つ薄く形成することができ、特に、耐湿に脆弱な本体の角領域で十分な厚さのマージンを得ることができる。また、コーティング層１１６は、セラミック積層体１１５の表面に沿って形成されるため、自然に曲面角を有することができ、この場合、曲面角を形成するための追加の工程を省略することができる。これにより、コーティング層１１６の曲面角とセラミック積層体１１５の曲面角は、互いに向かい合うように配置されることができ、互いに同一の曲率を有することができる。

以後、コーティング層１１６が適用された状態で、セラミック積層体１１５を焼成する。コーティング層１１６がセラミック積層体１１５の表面全体に適用された場合には、面研磨を介してそれを一部除去することにより、内部電極１２１、１２２を露出させることができる。ここで、面研磨は、ポリシング、グラインディングなどの工程を用いることができる。

以上、本発明の実施形態について詳細に説明したが、本発明の技術的範囲はこれに限定されず、特許請求の範囲に記載された本発明の技術的思想から外れない範囲内で多様な修正及び変形が可能であるということは、当技術分野の通常の知識を有する者には明らかである。

１００ 積層型キャパシタ
１１０ 本体
１１１ 誘電体層
１１２、１１３ マージン領域
１１５ セラミック積層体
１１６ コーティング層
１２０ 内部電極領域
１２１、１２２ 内部電極
１３１、１３２ 外部電極

Claims (21)

1. 複数の誘電体層の積層構造と前記誘電体層を挟んで積層された複数の内部電極を含む本体と、
   前記本体の外部に形成され、前記内部電極と電気的に連結された外部電極と、を含み、
   前記本体は、中央部と、前記複数の誘電体層の積層方向に前記中央部の上部と下部に位置するカバー部とに区分され、
   前記本体において、前記カバー部は角が曲面に形成され、且つ曲面角の曲率半径Ｒと前記本体の厚さＴは、１０μｍ≦Ｒ≦Ｔ／４の条件を満たし、
   前記複数の内部電極のうち前記カバー部に配置された内部電極は、前記中央部に配置された内部電極より幅が狭い、積層型キャパシタ。
2. 前記複数の内部電極のうち前記カバー部に配置された内部電極は、前記本体の表面に近接して配置された内部電極であるほど幅が狭い、請求項１に記載の積層型キャパシタ。
3. 前記複数の内部電極はそれぞれ、前記本体の互いに対向する第１面及び第２面に露出した第１及び第２内部電極を含み、前記複数の内部電極の幅は、前記第１面及び第２面を連結する方向と、前記複数の誘電体層の積層方向に垂直な方向の幅である、請求項１または２に記載の積層型キャパシタ。
4. 前記本体は、前記複数の誘電体層の積層方向に互いに対向する第３面及び第４面と、前記第１面から第４面と連結され、互いに対向する第５面及び第６面と、を含む、請求項３に記載の積層型キャパシタ。
5. 前記カバー部において、前記第３面が前記第５面及び第６面と連結された角と、前記第４面が前記第５面及び第６面と連結された角は、曲面に形成される、請求項４に記載の積層型キャパシタ。
6. 前記複数の内部電極のうち前記本体の表面から最も近い内部電極までの距離をマージンとするとき、
   前記カバー部において曲面に形成された角のマージンδは、前記第５面及び第６面のマージンＷｇ以上である、請求項５に記載の積層型キャパシタ。
7. 前記δ及び前記Ｗｇは、１≦δ／Ｗｇ≦１．２の条件を満たす、請求項６に記載の積層型キャパシタ。
8. 前記Ｗｇは、０．５μｍ≦Ｗｇ≦Ｔ／１２の条件を満たす、請求項６または７に記載の積層型キャパシタ。
9. 前記Ｗｇは、０．５μｍ≦Ｗｇ≦１５μｍの条件を満たす、請求項６から８のいずれか一項に記載の積層型キャパシタ。
10. 前記第３面及び第４面のマージンＴｇは、Ｗｇ≦Ｔｇの条件を満たす、請求項６から９のいずれか一項に記載の積層型キャパシタ。
11. 前記カバー部において曲面に形成された角の曲率半径Ｒは、１０μｍ≦Ｒ≦６０μｍの条件を満たす、請求項１から１０のいずれか一項に記載の積層型キャパシタ。
12. 前記本体のカバー部に配置された複数の内部電極の端部を前記複数の誘電体層の積層方向に連結して得られた仮想の面は、曲面を形成し、前記曲面の曲率は、前記カバー部において曲面に形成された角の曲率と同一である、請求項１から１１のいずれか一項に記載の積層型キャパシタ。
13. 前記本体のカバー部に配置された複数の内部電極の端部を前記複数の誘電体層の積層方向に連結して得られた仮想の面は、曲面を形成し、前記曲面の曲率半径は、前記カバー部において曲面に形成された角の曲率半径より小さい、請求項１から１１のいずれか一項に記載の積層型キャパシタ。
14. 前記複数の内部電極のうち前記本体の表面から最も近い内部電極までの距離をマージンとするとき、前記カバー部において曲面に形成された角の曲率半径は、前記仮想の面の曲率半径に、前記カバー部において曲面に形成された角のマージンδを足したものと同一である、請求項１３に記載の積層型キャパシタ。
15. 前記本体において前記複数の内部電極を囲む外側領域をマージン領域とするとき、前記誘電体層の緻密度は、前記マージン領域が残りの領域より低い、請求項１から１４のいずれか一項に記載の積層型キャパシタ。
16. 前記マージン領域は、前記誘電体層が互いに異なる緻密度を有する少なくとも２つの層を含み、前記少なくとも２つの層のうち前記複数の内部電極に隣接する層における前記誘電体層の緻密度がより高い、請求項１５に記載の積層型キャパシタ。
17. 複数の誘電体層の積層構造と前記誘電体層を挟んで積層された複数の内部電極とを含む本体と、
    前記本体の外部に形成され、前記内部電極と電気的に連結された外部電極と、を含み、
    前記本体は、中央部と、前記複数の誘電体層の積層方向に前記中央部の上部と下部に位置するカバー部とに区分され、
    前記本体において前記カバー部は、角が曲面に形成され、
    前記本体のカバー部に配置された複数の内部電極の端部を前記複数の誘電体層の積層方向に連結して得られた仮想の面は、曲面を形成する、積層型キャパシタ。
18. 前記仮想の面と、前記カバー部において曲面に形成された角は、互いに向かい合う形態である、請求項１７に記載の積層型キャパシタ。
19. 前記仮想の面の曲率は、前記カバー部において曲面に形成された角の曲率と同一である、請求項１７または１８に記載の積層型キャパシタ。
20. 前記仮想の面の曲率半径は、前記カバー部において曲面に形成された角の曲率半径より小さい、請求項１７または１８に記載の積層型キャパシタ。
21. 前記複数の内部電極のうち前記本体の表面から最も近い内部電極までの距離をマージンとするとき、前記カバー部において曲面に形成された角の曲率半径は、前記仮想の面の曲率半径に、前記カバー部において曲面に形成された角のマージンδを足したものと同一である、請求項２０に記載の積層型キャパシタ。