JP7435947B2 - 積層型キャパシタ - Google Patents

積層型キャパシタ Download PDF

Info

Publication number
JP7435947B2
JP7435947B2 JP2019136409A JP2019136409A JP7435947B2 JP 7435947 B2 JP7435947 B2 JP 7435947B2 JP 2019136409 A JP2019136409 A JP 2019136409A JP 2019136409 A JP2019136409 A JP 2019136409A JP 7435947 B2 JP7435947 B2 JP 7435947B2
Authority
JP
Japan
Prior art keywords
main body
margin
internal electrodes
multilayer capacitor
dielectric layers
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2019136409A
Other languages
English (en)
Other versions
JP2020036001A (ja
Inventor
ギュ パク、ビョン
ラ カン、ソ
ジン ユン、ヨン
ヨル チョイ、ジェ
ミン パク、ジュン
Original Assignee
サムソン エレクトロ-メカニックス カンパニーリミテッド.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1020180123342A external-priority patent/KR102118495B1/ko
Application filed by サムソン エレクトロ-メカニックス カンパニーリミテッド. filed Critical サムソン エレクトロ-メカニックス カンパニーリミテッド.
Publication of JP2020036001A publication Critical patent/JP2020036001A/ja
Application granted granted Critical
Publication of JP7435947B2 publication Critical patent/JP7435947B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/30Stacked capacitors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/224Housing; Encapsulation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/005Electrodes
    • H01G4/012Form of non-self-supporting electrodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/018Dielectrics
    • H01G4/06Solid dielectrics
    • H01G4/08Inorganic dielectrics
    • H01G4/12Ceramic dielectrics
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/228Terminals
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/228Terminals
    • H01G4/232Terminals electrically connecting two or more layers of a stacked or rolled capacitor

Description

本発明は、積層型キャパシタに関するものである。
キャパシタは、電気を保存することができる素子であって、基本的に二つの電極を対向させ、電圧が印加されると、各電極に電気が蓄積される。ここで、直流電圧が印加された場合には、電気が蓄電されてキャパシタ内部に電流が流れるが、蓄積が完了すると電流が流れなくなる。一方、交流電圧が印加された場合には、電極の極性が交変しながら交流電流が流れるようになる。
かかるキャパシタは、電極間に備えられる絶縁体の種類に応じて、アルミニウム電極を構成し、上記アルミニウム電極間に薄い酸化膜が備えられるアルミ電解キャパシタ、電極材料としてタンタルを用いるタンタルキャパシタ、電極間にチタンバリウムのような高誘電率の誘電体を用いるセラミックキャパシタ、電極間に備えられる誘電体として高誘電率系セラミックを多層構造として用いる積層セラミックキャパシタ(Multi-Layer Ceramic Capacitor、MLCC)、電極間の誘電体としてポリスチレンフィルムを用いるフィルムキャパシタなどといった様々な種類に区分されることができる。
このうち、積層セラミックキャパシタは、温度特性及び周波数特性に優れ、小型で実現可能であるという利点を有することから、最近、高周波回路などの様々な分野で多く応用されている。
従来技術による積層セラミックキャパシタは、複数個の誘電体シートを積層して積層体を形成し、上記積層体の外部に互いに異なる極性を有する外部電極を形成することで、上記積層体の内部に交互に積層された内部電極が上記それぞれの外部電極と電気的に連結されることができる。
最近、電子製品の小型化及び高集積化に伴い、積層セラミックキャパシタに対しても小型化及び高集積化のための研究が多く行われている。特に、積層セラミックキャパシタの場合には、高容量化及び小型化のために、誘電体層を薄層化して高積層化する一方で、内部電極の連結性を向上させるための様々な試みがなされている。
特に、超高容量の積層セラミックを開発するにあたり、薄膜の誘電体層及び内部電極を高積層した製品に対する信頼性の確保がさらに重要になっている。積層数が増加するにつれて、内部電極と誘電体層の厚さ差による段差が増加する。かかる段差は、本体を圧着する緻密化工程における誘電体層の横方向延伸が原因となって電極先端部に反り現象が発生することを招く。
すなわち、内部電極の先端は段差を埋めるために曲がり、マージン部によりカバーの陥没やマージン幅の減少に起因する段差による空き空間が除去される。段差による空き空間が除去されることにより減少するマージン幅の分だけ容量層も延伸するようになる。このような内部電極の構造的な不規則延伸は、積層セラミックキャパシタの耐電圧特性などの信頼性が低下することをもたらす。
かかる問題点を解決するために、本体の長さ方向の両端面を切断した後、サイドマージン部を付着する方法が開発されたが、製造方法が複雑であるため生産性が低く、サイドマージン部を薄く形成すると、コーナーマージン部の厚さも同時に薄くなり、結果として耐湿信頼性が劣化するという問題が生じる可能性がある。
本発明の一目的は、有効体積を最大化するとともに、耐湿信頼性を確保することができる積層型キャパシタを提供することである。
上述した課題を解決するための方法として、本発明は、一例を通じて積層型キャパシタの新たな構造を提案する。具体的には、複数の誘電体層の積層構造を有し、上記誘電体層を間に挟んで積層された複数の内部電極を含む本体と、上記本体の外部に形成され、上記内部電極と電気的に連結された外部電極と、を含み、上記本体は、上記複数の内部電極が配置されて電気容量が形成される活性部、及び上記複数の誘電体層の積層方向において上記活性部の上部及び下部に位置するカバー部に区分され、上記本体は、上記複数の内部電極が露出し、互いに対向する第1面及び第2面、上記複数の誘電体層の積層方向において互いに対向する第3面及び第4面、及び上記第1面から第4面と連結され、互いに対向する第5面及び第6面を含み、上記本体において、上記カバー部は端が曲面からなり、且つ上記曲面からなる端の曲率半径Rと上記本体の厚さTは10μm≦R≦T/4の条件を満たし、上記本体の表面から上記複数の内部電極のうち最も近い内部電極までの距離をマージンとするとき、上記カバー部において、曲面からなる端のマージンδは、上記第5面及び第6面のマージンWgよりも大きいか同一である積層型キャパシタが提供される。
一実施例において、上記カバー部において、上記第3面が上記第5面及び第6面と連結された複数の端、及び上記第4面が上記第5面及び第6面と連結された複数の端は曲面からなることができる。
一実施例において、上記δと上記Wgは1≦δ/Wg≦1.2の条件を満たすことができる。
一実施例において、上記Wgは0.5μm≦Wg≦T/12の条件を満たすことができる。
一実施例において、上記Wgは0.5μm≦Wg≦15μmの条件を満たすことができる。
一実施例において、上記第3面及び第4面のマージンTgはWg<Tgの条件を満たすことができる。
一実施例において、上記曲率半径Rは10μm≦R≦60μmの条件を満たすことができる。
一実施例において、上記カバー部において、曲面からなる端のマージンδは上記曲率半径Rよりも小さくてもよい。
一実施例において、上記複数の内部電極は均一な幅を有することができる。
一実施例において、上記本体における上記複数の内部電極を取り囲む外側領域をマージン領域とするとき、上記誘電体層の緻密度は、上記マージン領域において残りの領域よりも低くてもよい。
一方、本発明の他の側面は、複数の誘電体層の積層構造を有し、上記誘電体層を間に挟んで積層された複数の内部電極を含む本体と、上記本体の外部に形成され、上記内部電極と電気的に連結された外部電極と、を含み、上記本体は、上記複数の内部電極が配置されて電気容量が形成される活性部、及び上記複数の誘電体層の積層方向において上記活性部の上部及び下部に位置するカバー部に区分され、上記本体は、上記複数の内部電極が露出し、互いに対向する第1面及び第2面、上記複数の誘電体層の積層方向において互いに対向する第3面及び第4面、及び上記第1面から第4面と連結され、互いに対向する第5面及び第6面を含み、上記本体において、上記カバー部は端が曲面からなり、上記本体の表面から上記複数の内部電極のうち最も近い内部電極までの距離をマージンとするとき、上記カバー部において、曲面からなる端のマージンδは、上記第5面及び第6面のマージンWgよりも大きいか同一であり、上記本体における上記複数の内部電極を取り囲む外側領域をマージン領域とするとき、上記誘電体層の緻密度は、上記マージン領域において残りの領域よりも低い積層型キャパシタが提供される。
一実施例において、上記マージン領域は、上記誘電体層が、互いに異なる緻密度を有する少なくとも二つの層を含み、上記少なくとも二つの層のうち上記複数の内部電極に隣接する層において上記誘電体層の緻密度がさらに高くてもよい。
一実施例において、上記マージン領域は複数の針状のポア(pore)を含むことができる。
一実施例において、上記複数の針状のポアは上記本体の外形に対応する形状に整列された形であってもよい。
一実施例において、上記本体の外形に対応する形状に整列されたものを一つの列とすると、上記複数の針状のポアは上記列を複数個形成することができる。
本発明の一例による積層型キャパシタは、小型化に有利でありながらも高電気容量を確保することができ、耐湿特性に優れ、且つ高信頼性を有することができる。
本発明の一実施形態による積層型キャパシタの外観を概略的に示す斜視図である。 図1の積層型キャパシタをI-I'線に沿って切断した断面図である。 図1の積層型キャパシタをII-II'線に沿って切断した断面図である。 図1の積層型キャパシタをI-I'線に沿って切断した断面図であって、内部電極が配置された領域の外側を点線で示した図である。 本発明の一実施形態による積層型キャパシタを製造する工程を示す図である。 本発明の一実施形態による積層型キャパシタを製造する工程を示す図である。 本発明の一実施形態による積層型キャパシタを製造する工程を示す図である。 本発明の一実施形態による積層型キャパシタを製造する工程を示す図である。 本発明の一実施形態による積層型キャパシタを製造する工程を示す図である。 本発明の一実施形態による積層型キャパシタを製造する工程を示す図である。 本発明の一実施形態による積層型キャパシタを製造する工程を示す図である。 本発明の一実施形態による積層型キャパシタを製造する工程を示す図である。 本発明の一実施形態による積層型キャパシタを製造する工程を示す図である。
以下では、添付の図面を参照して本発明の好ましい実施形態について説明する。しかし、本発明の実施形態は様々な他の形態に変形されることができ、本発明の範囲は以下で説明する実施形態に限定されない。また、本発明の実施形態は、当該技術分野で平均的な知識を有する者に本発明をより完全に説明するために提供されるものである。したがって、図面における要素の形状及び大きさなどはより明確な説明のために拡大縮小表示(又は強調表示や簡略化表示)がされることがあり、図面上の同一の符号で示される要素は同一の要素である。
なお、本発明を明確に説明すべく、図面において説明と関係ない部分は省略し、様々な層及び領域を明確に表現するために厚さを拡大して示し、同一思想の範囲内において機能が同一である構成要素に対しては同一の参照符号を用いて説明する。さらに、明細書全体において、ある構成要素を「含む」というのは、特に反対の記載がない限り、他の構成要素を除外するのではなく、他の構成要素をさらに含むことができるということを意味する。
図1は本発明の一実施形態による積層型キャパシタの外観を概略的に示す斜視図であり、図2は図1の積層型キャパシタをI-I'線に沿って切断した断面図であり、図3は図1の積層型キャパシタをII-II'線に沿って切断した断面図であり、図4は図1の積層型キャパシタをI-I'線に沿って切断した断面図であって、内部電極が配置された領域の外側を点線で示した図である。
図1から図4を参照すると、本発明の一実施形態による積層型キャパシタ100は、誘電体層111を有し、上記誘電体層111を間に挟んで積層された複数の内部電極121、122を含む本体110と、外部電極131、132と、を含み、本体110におけるカバー部A1、A2の端は曲面からなる。この場合、後述のように、本体110におけるカバー部A1、A2の上記曲面からなる端は、本体110の厚さTと比較して曲率半径Rが10μm≦R≦T/4の条件を満たす。
本体110は、複数の誘電体層111が積層された形であり、例えば、複数のグリーンシートを積層してから焼結することで得られる。かかる焼結工程により、複数の誘電体層111は一体化した形を有することができる。本体110の形状及び寸法ならびに誘電体層111の積層数は本実施形態に示すものに限定されるものではなく、例えば、図1に示すように、本体110は、直方体と同様の形状を有することができる。本体110は、内部電極121、122がそれぞれ露出する第1面S1及び第2面S2、複数の誘電体層111の積層方向Zにおいて互いに対向する第3面S3及び第4面S4、及び第1面から第4面S1、S2、S3、S4と連結され、互いに対向する第5面S5及び第6面S6を含むことができる。
本体110に含まれる誘電体層111は、高誘電率を有するセラミック材料を含むことができ、例えば、BT系、すなわち、チタン酸バリウム(BaTiO)系セラミックを含むことができるが、十分な静電容量を得ることができる限り、当技術分野に公知の他の物質も用いることができる。誘電体層111には、主成分の上記セラミック材料とともに、必要であれば、添加剤、有機溶剤、可塑剤、結合剤、及び分散剤などがさらに含まれることができる。ここで、添加剤は、金属成分を含み、これらは製造過程で金属酸化物の形で添加されることができる。かかる金属酸化物添加剤は、一例として、MnO、Dy、BaO、MgO、Al、SiO、Cr、及びCaCOのうち少なくとも一つの物質を含むことができる。
複数の内部電極121、122は、セラミックグリーンシートの一面に所定の厚さで導電性金属を含むペーストを印刷した後、これを焼結することで得ることができる。この場合、複数の内部電極121、122は、図3に示すように、本体110において互いに対向する第1面S1及び第2面S2に露出する第1及び第2内部電極121、122を含むことができる。ここで、第1及び第2内部電極121、122は、互いに異なる外部電極131、132と連結されて、駆動時に互いに異なる極性を有することができ、これらの間に配置された誘電体層111によって互いに電気的に分離されることができる。図面に示すように、複数の内部電極121、122は均一な幅を有することができる。但し、外部電極131、132の数や内部電極121、122との連結方法は実施形態に応じて異なり得る。内部電極121、122をなす主な構成物質としては、ニッケル(Ni)、銅(Cu)、パラジウム(Pd)、銀(Ag)などが挙げられ、これらの合金も用いることができる。
外部電極131、132は、本体110の外部に形成され、第1及び第2内部電極121、122とそれぞれ電気的に連結された第1及び第2外部電極131、132を含むことができる。外部電極131、132は、導電性金属を含む物質をペーストとして製造した後、これを本体110に塗布する方法などで形成されることができる。導電性金属としては、例えば、ニッケル(Ni)、銅(Cu)、パラジウム(Pd)、金(Au)、又はこれらの合金を挙げることができる。また、積層型キャパシタ100を基板に実装するために、必要であれば、外部電極131、132はメッキ層をさらに含むことができる。
本実施形態では、本体110の端を曲面に形成することでチッピング(chipping)不良を抑制しようとした。また、本実施形態において、本体110が有する構造的特性はこれと異ならせて表現することもできる。具体的には、本体110の表面から複数の内部電極121、122のうち最も近い内部電極までの距離をマージンとするとき、カバー部A1、A2における曲面からなる端のマージンは、本体110の幅方向のマージンよりも大きいか同一であってもよい。これについては後述する。
本実施形態では、性能向上のために、本体110におけるマージンのサイズ、曲面の曲率半径、厚さ、長さなどを最適化した。かかる構造により、積層型キャパシタ100を小型化するとともに、高いレベルの容量を確保することができるようにした。さらに、耐湿信頼性を向上させた。以下、これについて具体的に説明する。
本体110は、活性部A3とカバー部A1、A2に区分される。活性部A3は、複数の内部電極121、122が配置されて、電気容量を形成する領域に該当する。カバー部A1、A2は、複数の誘電体層111の積層方向(図面基準にZ方向)において活性部A3の上部及び下部に位置する。
上述のように、本体110のカバー部A1、A2における端は曲面からなる。これにより、積層型キャパシタ100のチッピング不良を低減する機能などを行うことができる。具体的には、カバー部A1、A2において、第3面S3が第5面S5及び第6面S6と連結された端(図2に示す上部の曲面からなる複数の端)、及び第4面S4が第5面S5及び第6面S6と連結された端(図2に示す下部の曲面からなる複数の端)は曲面からなることができる。
図4を参照して、本体110におけるマージンのサイズ、曲面の曲率半径、厚さ、長さなどの最適条件を説明する。内部電極が配置された領域は、内部電極領域120と定義して図4に点線で示した。ここで、Z方向を本体110の厚さ方向、Y方向を本体110の幅方向と定義し、それぞれを厚さT及び幅Wと定義した。
まず、本体110のマージンは、表面から上記複数の内部電極のうち最も近い内部電極までの距離と定義されることができる。具体的には、カバー部A1、A2における曲面からなる端のマージンはδである。そして、第5面S5及び第6面S6におけるマージンはWgであり、これは本体110の幅方向のマージンに該当する。本実施形態では、曲面からなる端のマージンδを幅方向のマージンWgよりも大きくするか同一にした。従来では、内部電極が整列されず幅方向のマージンを製造することが難しかったため、これを改善するために、幅方向のマージンを別に形成する工程を用いた。かかる構造では、本体110の曲面からなる端のマージンδを十分に確保することが難しく、特に本体110を小型化し、内部電極の積層数を増やす場合には耐湿信頼性が弱くなるという問題がある。
本実施形態では、後述のように、セラミックペーストの噴射工程を行って本体110の端、より具体的には、カバー部A1、A2の端を曲面に形成した。かかる形を取ることにより、曲面からなる端のマージンδを十分に確保することができる。ここで、曲面からなる端のマージンδを幅方向のマージンWgよりも大きくするか同一にする。より具体的には、曲面からなる端のマージンδと幅方向のマージンWgは1≦δ/Wg≦1.2の条件を満たすことができる。曲面からなる端のマージンδが幅方向のマージンWgの1.2倍を超えると、カバー部A1、A2における内部電極121、122の幅が大幅に減少し、電気容量が低減することがある。
曲面からなる端のマージンδが大きくなるにつれて、小型化した本体110においても耐湿信頼性が向上し、複数の内部電極121、122を含むことにより、向上した電気容量を実現することができる。これは、同一の本体110の体積を基準に算定したときの電気容量、すなわち、有効体積の増加を意味する。
一方、本実施形態の場合、活性部A3に配置された内部電極121、122の幅が均一であることができる。これは、後述のように、セラミック積層体を、個々のチップ単位に切断する工程によって得られる。ここで、幅の均一性は、内部電極121、122の端部位置を基準に決定されることができ、例えば、上記幅方向(Y方向)を基準に、内部電極121、122の端部位置の偏差は0.1μmよりも小さいか同一であってもよい。
また、本体110の厚さ方向のマージン、すなわち、第3面S3及び第4面S4のマージンTgと幅方向のマージンWgはWg<Tgの条件を満たすことができる。後述のように、厚さ方向のマージンTg領域と幅方向のマージンWgは、同一工程で形成されることができ、最上部及び最下部の内部電極121、122にカバー用のベース層(以下説明での116、117)に該当する誘電体層が形成される場合、厚さ方向のマージンTgが幅方向のマージンWgよりもやや大きくてもよい。また、幅方向のマージンWgは0.5μm≦Wg≦15μmの条件を満たすことができる。これは、本体110の耐湿信頼性及び十分な電気容量を確保するという観点で設計されたものである。同様に、厚さ方向のマージンTgも0.5μm≦Tg≦15μmの条件を満たすことができる。そして、幅方向のマージンWgは、本体110の厚さTを考慮して設定されることができ、具体的には、0.5μm≦Wg≦T/12の条件を満たすことができる。ここで、本体110の厚さTは、例えば、約200~400μmであってもよい。
また、カバー部A1、A2における曲面からなる端の曲率半径Rは、積層型キャパシタ100の重量及び工程での負荷に起因するチッピングに耐えるように設計されることができ、具体的には、10μm≦R≦60μmの条件を満たすことができる。そして、曲率半径Rは、本体110の厚さTを考慮して設定されることができ、具体的には、10μm≦R≦T/4の条件を満たすことができる。上述のように、本体110の厚さTは、例えば、約200~400μmであってもよい。また、図4に示すように、カバー部A1、A2における曲面からなる端の場合、マージンδは曲率半径Rよりも小さくてもよい。
一方、本体110における複数の内部電極121、122を取り囲む外側領域、すなわち、図4に示すように、内部電極領域120を取り囲む領域をマージン領域112、113とするとき、誘電体層111の緻密度はマージン領域112、113において残りの領域よりも低くてもよい。後述のように、マージン領域112、113は、セラミック積層体を製造した後、これをコーティングする方法などで得られるが、かかる緻密度の差は上記のような製造方法の差に起因したものであり得る。ここで、緻密度は、内部に存在するポアの密度と反比例する概念として理解されることができる。
上述した積層型キャパシタの構造をさらに明確に理解するために、図5から図13を参照して製造方法の一例について説明する。
まず、図5に示すように、誘電体層111と内部電極121、122を積層してセラミック積層体115を設ける。ここで、誘電体層111は、焼成前であるためセラミックグリーンシートの状態である。上記セラミックグリーンシートは、セラミック粉末、バインダー、溶剤などを混合してスラリーを製造し、上記スラリーをドクターブレード法で数μmの厚さを有するシート(sheet)状に製作することができる。上記セラミックグリーンシートは、その後、焼結されて誘電体層111が形成されることができる。
上記セラミックグリーンシート上に内部電極用の導電性ペーストを塗布して内部電極パターンを形成することができる。この場合、上記内部電極パターンは、スクリーン印刷法又はグラビア印刷法により形成されることができる。上記内部電極用の導電性ペーストは導電性金属及び添加剤を含む。上記添加剤は、非金属及び金属酸化物のうちいずれか一つ以上であってもよい。上記導電性金属は、ニッケルを含むことができる。上記添加剤は、金属酸化物としてチタン酸バリウム又はチタン酸ストロンチウムを含むことができる。
次に、内部電極パターンが形成されたセラミックグリーンシートを複数個積層し、これを加圧してセラミック積層体115を実現することができる。この場合、セラミック積層体115は、最上部及び最下部に配置されたカバー用のベース層116、117を含むことにより内部電極121、122を効果的に保護することができる。ここで、カバー用のベース層116、117は、誘電体層111と同一の材料からなってもよく、又は意図した機能に応じてこれとは異なる材料からなってもよい。尚、カバー用のベース層116、117は誘電体層111よりも厚くてもよい。その後、必要であれば、個々のチップ単位でセラミック積層体115を切断することができる。この場合、外部電極との連結のために、内部電極121、122が露出するようにすることができる。切断工程によって露出した内部電極121、122は、均一な幅を有することができる。例えば、内部電極121、122のうち最も幅が大きいものと小さいものの差は0.1μm未満であってもよい。
次に、セラミック積層体115の表面にコーティング層(図10に示す118)を形成し、そのための適切なコーティング工程を行う。本実施形態では、図6に示すように、スプレー装置201を用いてセラミックスラリー202をスプレーコーティングする方法を用いた。この場合、セラミックスラリー202は、誘電体層111を形成するためのグリーンシートと同一の成分、又は上記グリーンシートに流動性を付与するための成分、例えば、液状のバインダーなどをさらに含むことができる。本コーティング工程は、一例として、まず、図7及び図8に示すようにコーティング装置301内にセラミック積層体115を配置し、下部から上部に向かって気流(図7及び図8に示す矢印方向)を発生させる。このようにセラミック積層体115を浮遊させた後、下部(図7)又は上部(図8)に配置されたスプレー装置201のノズルを介してセラミックスラリー202を噴射する。図面に示す形態とは異なって、スプレー装置201は、コーティング装置301の側部に配置されることもできる。かかるコーティング方法により、セラミック積層体115の表面に均一な厚さを有するコーティング層118が形成されることができる。セラミック積層体115を製造した後、別にコーティング層118を形成することにより本体のマージン領域を均一且つ薄く形成することができる。特に、耐湿に弱い本体の端領域において十分な厚さを有するマージンを得ることができる。
また、他のコーティング方法として、図9に示すように、球状の容器の形を有するコーティング装置302を用いることもできる。この場合、コーティング装置302の内側には突起303が形成されることができる。コーティング装置302が回転しながらセラミック積層体115が倒立して移動するようになり、この過程でセラミック積層体115が均一にコーティングされることができる。
図10はセラミック積層体115の表面全体にコーティング層118が形成された状態を示し、図11は図10の積層型キャパシタをIII-III'線に沿って切断した断面図である。図面に示すように、上述したコーティング工程を経ると、コーティング層118の端は曲面を有するようになる。その後、コーティング層118が適用された状態でセラミック積層体115を焼成する。これにより、セラミック積層体115に含まれるグリーンシートとコーティング層118は一体の本体になり得る。
焼成工程を行った後、本体110の一部を除去して内部電極121、122を露出させる。ここで、内部電極121、122が露出する面は、図1を参照して説明したとおり第1面S1及び第2面S2に該当する。但し、必要であれば、本体の他の面を露出させることもできる。本体110の一部を除去する面研磨工程としては、研磨(polishing)や研削(grinding)などを用いることができる。図12は焼成後に面研磨工程を経た本体110、及びこれによって露出した内部電極121、122を示す図である。その後、露出した内部電極121、122と連結されるように、外部電極を形成する。
一方、上述した工程の場合、誘電体層111は、セラミックグリーンシートによって形成され、マージン領域、正確には、マージン領域のうちカバー用のベース層116、117を除いた領域は、セラミックスラリーの噴射によるコーティング工程で形成されるため、焼成後の内部構造にも差がある。換言すると、本体110は、内部電極領域120とマージン領域112、113とで、緻密度などの特性が異なり得る。これも、図13を参照して説明する。図13は図12のA領域を拡大して平面図にして示した図である。
本体110におけるマージン領域とその他の領域(すなわち、内部電極領域)とで誘電体層111の緻密度を比較すると、マージン領域112、113で比較的緻密度がより低い。また、マージン領域112、113は、本体110の外部に近い領域よりも内部電極121、122に近い領域で比較的緻密度が高い。すなわち、マージン領域112、113は、誘電体層111が、互いに異なる緻密度を有する少なくとも二つの層を含み、上記少なくとも二つの層のうち複数の内部電極121、122に隣接する層における誘電体層111の緻密度が高い。この場合、焼成前のカバー用のベース層116、117に該当する領域は、グリーンシートの積層により形成されるため、マージン領域112、113において残りの領域よりも緻密度がさらに高い。
かかるマージン領域112、113の緻密度特性は、上述したコーティング工程によって得られる。セラミックスラリーを噴射する場合、セラミック積層体115の表面には多重の薄いコーティング層が形成され、これらの間には多数のポアが形成される。かかるポアは焼成後にも残る。図13に示すように、本体110のマージン領域112、113には、複数の針状のポアPが残っている。複数の針状のポアPは、多重の薄いコーティング層が形成される過程で生じるため、これらがなす複数の列R1、R2、R3は、本体110の外形に対応する形状に整列された形であり得る。針状のポアPによる複数の列R1、R2、R3は、ポア密度が互いに異なり得る。本体110の表面に近い領域であるほど、さらに遅くコーティングされるためポア密度が比較的低くてもよい。
以上、本発明の実施形態について詳細に説明したが、本発明の範囲はこれに限定されず、特許請求の範囲に記載された本発明の技術的思想から外れない範囲内で多様な修正及び変形が可能であるということは、当技術分野の通常の知識を有する者には明らかである。
100 積層型キャパシタ
110 本体
111 誘電体層
112、113 マージン領域
115 セラミック積層体
116、117 カバー用のベース層
118 コーティング層
120 内部電極領域
121、122 内部電極
131、132 外部電極
201 スプレー装置
202 セラミックスラリー
301、302 コーティング装置
303 突起

Claims (13)

  1. 複数の誘電体層の積層構造を有し、前記複数の誘電体層を間に挟んで積層された複数の内部電極を含む本体と、
    前記本体の外部に形成され、前記複数の内部電極と電気的に連結された外部電極と、を含み、
    前記本体は、前記複数の内部電極が配置されて電気容量が形成される活性部、及び前記複数の誘電体層の積層方向において前記活性部の上部及び下部に位置するカバー部に区分され、
    前記本体は、前記複数の内部電極が露出し、互いに対向する第1面及び第2面、前記複数の誘電体層の積層方向において互いに対向する第3面及び第4面、及び前記第1面から第4面と連結され、互いに対向する第5面及び第6面を含み、
    前記本体において、前記カバー部は端が曲面からなり、且つ前記曲面からなる端の曲率半径Rと前記本体の厚さTは10μm≦R≦T/4の条件を満たし、
    前記本体の表面から前記複数の内部電極のうち最も近い内部電極までの距離をマージンとするとき、前記カバー部において、曲面からなる端のマージンδは、前記第5面及び第6面のマージンWgよりも大きいか同一であり、
    前記本体における前記複数の内部電極を取り囲む外側領域をマージン領域とするとき、前記マージン領域は、前記端で曲面を形成して前記複数の内部電極を覆う少なくとも1つの層を含み、前記マージン領域は、前記本体の外形に対応する形状に整列された複数のポアを含む、積層型キャパシタ。
  2. 前記カバー部において、前記第3面が前記第5面及び第6面と連結された複数の端、及び前記第4面が前記第5面及び第6面と連結された複数の端は曲面からなる、請求項1に記載の積層型キャパシタ。
  3. 前記曲面からなる端のマージンδ及び前記第5面及び第6面のマージンWgは1≦δ/Wg≦1.2の条件を満たす、請求項1または2に記載の積層型キャパシタ。
  4. 前記第5面及び第6面のマージンWgは0.5μm≦Wg≦T/12の条件を満たす、請求項1から3のいずれか一項に記載の積層型キャパシタ。
  5. 前記第5面及び第6面のマージンWgは0.5μm≦Wg≦15μmの条件を満たす、請求項1から4のいずれか一項に記載の積層型キャパシタ。
  6. 前記第3面及び第4面のマージンTgはWg<Tgの条件を満たす、請求項1から5のいずれか一項に記載の積層型キャパシタ。
  7. 前記曲率半径Rは10μm≦R≦60μmの条件を満たす、請求項1から6のいずれか一項に記載の積層型キャパシタ。
  8. 前記カバー部において、前記曲面からなる端のマージンδは前記曲率半径Rよりも小さい、請求項1から7のいずれか一項に記載の積層型キャパシタ。
  9. 前記複数の内部電極は均一な幅を有する、請求項1から8のいずれか一項に記載の積層型キャパシタ。
  10. 前記複数の誘電体層の緻密度は、前記マージン領域において残りの領域よりも低い、請求項1から9のいずれか一項に記載の積層型キャパシタ。
  11. 複数の誘電体層の積層構造を有し、前記複数の誘電体層を間に挟んで積層された複数の内部電極を含む本体と、
    前記本体の外部に形成され、前記複数の内部電極と電気的に連結された外部電極と、を含み、
    前記本体は、前記複数の内部電極が配置されて電気容量が形成される活性部、及び前記複数の誘電体層の積層方向において前記活性部の上部及び下部に位置するカバー部に区分され、
    前記本体は、前記複数の内部電極が露出し、互いに対向する第1面及び第2面、前記複数の誘電体層の積層方向において互いに対向する第3面及び第4面、及び前記第1面から第4面と連結され、互いに対向する第5面及び第6面を含み、
    前記本体において、前記カバー部は端が曲面からなり、
    前記本体の表面から前記複数の内部電極のうち最も近い内部電極までの距離をマージンとするとき、前記カバー部において、曲面からなる端のマージンδは、前記第5面及び第6面のマージンWgよりも大きいか同一であり、
    前記本体における前記複数の内部電極を取り囲む外側領域をマージン領域とするとき、前記マージン領域は、前記端で曲面を形成して前記複数の内部電極を覆う少なくとも1つの層を含み、前記マージン領域は、前記本体の外形に対応する形状に整列された複数のポアを含み、前記複数の誘電体層の緻密度は、前記マージン領域において残りの領域よりも低い、積層型キャパシタ。
  12. 前記マージン領域は、前記複数の誘電体層が、互いに異なる緻密度を有する少なくとも二つの層を含み、前記少なくとも二つの層のうち前記複数の内部電極に隣接する層において前記複数の誘電体層の緻密度がさらに高い、請求項11に記載の積層型キャパシタ。
  13. 前記本体の外形に対応する形状に整列されたものを一つの列とすると、前記複数のポアは前記列を複数個形成する、請求項11または12に記載の積層型キャパシタ。
JP2019136409A 2018-08-29 2019-07-24 積層型キャパシタ Active JP7435947B2 (ja)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
KR20180102001 2018-08-29
KR10-2018-0102001 2018-08-29
KR1020180123342A KR102118495B1 (ko) 2018-08-29 2018-10-16 적층형 커패시터
KR10-2018-0123342 2018-10-16

Publications (2)

Publication Number Publication Date
JP2020036001A JP2020036001A (ja) 2020-03-05
JP7435947B2 true JP7435947B2 (ja) 2024-02-21

Family

ID=69639624

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019136409A Active JP7435947B2 (ja) 2018-08-29 2019-07-24 積層型キャパシタ

Country Status (3)

Country Link
US (1) US11217394B2 (ja)
JP (1) JP7435947B2 (ja)
CN (1) CN110875140B (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11276526B2 (en) * 2018-08-29 2022-03-15 Samsung Electro-Mechanics Co., Ltd. Multilayer capacitor
JP2021174829A (ja) * 2020-04-22 2021-11-01 株式会社村田製作所 積層セラミックコンデンサ
JP2021174837A (ja) * 2020-04-23 2021-11-01 株式会社村田製作所 積層セラミックコンデンサ
WO2024070607A1 (ja) * 2022-09-30 2024-04-04 京セラ株式会社 積層セラミック電子部品の製造方法および積層セラミック電子部品

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002299146A (ja) 2001-03-30 2002-10-11 Kyocera Corp 積層セラミックコンデンサ及びその製造方法
JP2006278557A (ja) 2005-03-28 2006-10-12 Tdk Corp 積層セラミック電子部品
JP2011003845A (ja) 2009-06-22 2011-01-06 Murata Mfg Co Ltd セラミック電子部品の製造方法
JP2011233696A (ja) 2010-04-27 2011-11-17 Tdk Corp 積層電子部品
JP2017022232A (ja) 2015-07-09 2017-01-26 株式会社村田製作所 電子部品およびその製造方法
JP2018037492A (ja) 2016-08-30 2018-03-08 太陽誘電株式会社 積層セラミックコンデンサ及びその製造方法
JP2018107239A (ja) 2016-12-26 2018-07-05 太陽誘電株式会社 積層セラミックコンデンサ及びその製造方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11297566A (ja) * 1998-04-07 1999-10-29 Murata Mfg Co Ltd 積層セラミック電子部品
JP2007243040A (ja) 2006-03-10 2007-09-20 Tdk Corp 積層セラミック電子部品
WO2012077585A1 (ja) 2010-12-06 2012-06-14 株式会社村田製作所 積層セラミック電子部品
KR102122934B1 (ko) * 2013-07-22 2020-06-15 삼성전기주식회사 적층 세라믹 커패시터 및 그 실장 기판
KR102089700B1 (ko) * 2014-05-28 2020-04-14 삼성전기주식회사 적층 세라믹 커패시터, 적층 세라믹 커패시터의 제조 방법 및 적층 세라믹 커패시터의 실장 기판
JP2016040816A (ja) * 2014-08-13 2016-03-24 株式会社村田製作所 積層セラミックコンデンサ、これを含む積層セラミックコンデンサ連、および、積層セラミックコンデンサの実装体
KR101701049B1 (ko) 2015-08-07 2017-01-31 삼성전기주식회사 적층 세라믹 전자부품 및 적층 세라믹 전자부품의 제조방법
KR101792385B1 (ko) 2016-01-21 2017-11-01 삼성전기주식회사 적층 세라믹 커패시터 및 그 실장 기판
JP7125093B2 (ja) * 2018-04-11 2022-08-24 太陽誘電株式会社 積層セラミックコンデンサ及びその製造方法
US10971308B2 (en) * 2018-07-20 2021-04-06 Samsung Electro-Mechanics Co., Ltd Multilayer capacitor
US11276526B2 (en) * 2018-08-29 2022-03-15 Samsung Electro-Mechanics Co., Ltd. Multilayer capacitor
US11145463B2 (en) * 2018-09-05 2021-10-12 Samsung Electro-Mechanics Co., Ltd. Multilayer capacitor
US11094469B2 (en) * 2018-09-05 2021-08-17 Samsung Electro-Mechanics Co., Ltd. Multilayer capacitor
KR102144765B1 (ko) * 2018-11-08 2020-08-14 삼성전기주식회사 적층형 커패시터
KR102144766B1 (ko) * 2018-11-12 2020-08-14 삼성전기주식회사 적층형 커패시터

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002299146A (ja) 2001-03-30 2002-10-11 Kyocera Corp 積層セラミックコンデンサ及びその製造方法
JP2006278557A (ja) 2005-03-28 2006-10-12 Tdk Corp 積層セラミック電子部品
JP2011003845A (ja) 2009-06-22 2011-01-06 Murata Mfg Co Ltd セラミック電子部品の製造方法
JP2011233696A (ja) 2010-04-27 2011-11-17 Tdk Corp 積層電子部品
JP2017022232A (ja) 2015-07-09 2017-01-26 株式会社村田製作所 電子部品およびその製造方法
JP2018037492A (ja) 2016-08-30 2018-03-08 太陽誘電株式会社 積層セラミックコンデンサ及びその製造方法
JP2018107239A (ja) 2016-12-26 2018-07-05 太陽誘電株式会社 積層セラミックコンデンサ及びその製造方法

Also Published As

Publication number Publication date
US11217394B2 (en) 2022-01-04
JP2020036001A (ja) 2020-03-05
CN110875140B (zh) 2022-12-13
US20200075258A1 (en) 2020-03-05
CN110875140A (zh) 2020-03-10

Similar Documents

Publication Publication Date Title
JP7435947B2 (ja) 積層型キャパシタ
US10971308B2 (en) Multilayer capacitor
KR102144765B1 (ko) 적층형 커패시터
JP7331320B2 (ja) 積層型キャパシタ
KR102144766B1 (ko) 적층형 커패시터
CN110880422B (zh) 多层电容器
US11276526B2 (en) Multilayer capacitor
JP7007031B2 (ja) 積層セラミック電子部品及びその製造方法
KR102504064B1 (ko) 적층형 커패시터
KR102126415B1 (ko) 적층형 커패시터
KR102198536B1 (ko) 적층형 커패시터
KR102118495B1 (ko) 적층형 커패시터
KR102149962B1 (ko) 적층형 커패시터
JP2022063833A (ja) 積層型キャパシター
KR20220050485A (ko) 적층형 커패시터
KR20230054078A (ko) 적층형 커패시터

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20211104

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230104

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230308

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20230711

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20231011

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20231024

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20240109

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20240125

R150 Certificate of patent or registration of utility model

Ref document number: 7435947

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150