KR20230054078A - 적층형 커패시터 - Google Patents

적층형 커패시터 Download PDF

Info

Publication number
KR20230054078A
KR20230054078A KR1020210137656A KR20210137656A KR20230054078A KR 20230054078 A KR20230054078 A KR 20230054078A KR 1020210137656 A KR1020210137656 A KR 1020210137656A KR 20210137656 A KR20210137656 A KR 20210137656A KR 20230054078 A KR20230054078 A KR 20230054078A
Authority
KR
South Korea
Prior art keywords
sputtering
layer
layers
external
electrodes
Prior art date
Application number
KR1020210137656A
Other languages
English (en)
Inventor
차준협
전공주
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020210137656A priority Critical patent/KR20230054078A/ko
Publication of KR20230054078A publication Critical patent/KR20230054078A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/005—Electrodes
    • H01G4/012—Form of non-self-supporting electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics
    • H01G4/1209—Ceramic dielectrics characterised by the ceramic dielectric material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/30—Stacked capacitors

Abstract

본 발명의 일 실시형태는 유전체층 및 상기 유전체층을 사이에 두고 적층된 복수의 내부 전극을 포함하는 바디 및 상기 바디 외부에 형성되어 상기 내부 전극과 접속된 외부 전극을 포함하며, 상기 외부 전극은 Ni, Cr, W 중 적어도 하나를 포함하는 제1 스퍼터링층과 Cu, Ag, Au, Al, Ti 중 적어도 하나를 포함하는 제2 스퍼터링층을 포함하되 상기 제1 및 제2 스퍼터링층 중 적어도 하나를 복수 개 포함하는 적층형 커패시터를 제공한다.

Description

적층형 커패시터 {MULTILAYER CAPACITOR}
본 발명은 적층형 커패시터에 관한 것이다.
커패시터는 전기를 저장할 수 있는 소자로서, 기본적으로 2개의 전극을 대향시켜, 전압을 걸면 각 전극에 전기가 축적되는 것이다. 직류 전압을 인가한 경우에는 전기가 축전되면서 커패시터 내부에 전류가 흐르지만, 축적이 완료되면 전류가 흐르지 않게 된다. 한편, 교류 전압을 인가한 경우, 전극의 극성이 교변하면서 교류 전류가 흐르게 된다.
이러한 커패시터는 전극 간에 구비되는 절연체의 종류에 따라서, 알루미늄으로 전극을 구성하고 상기 알루미늄 전극 사이에 얇은 산화막을 구비하는 알루미늄 전해 커패시터, 전극 재료로 탄탈륨을 사용하는 탄탈륨 커패시터, 전극 사이에 티타늄 바륨과 같은 고유전율의 유전체를 사용하는 세라믹 커패시터, 전극 사이에 구비되는 유전체로 고유전율계 세라믹을 다층 구조로 사용하는 적층 세라믹 커패시터(Multi-Layer Ceramic Capacitor, MLCC), 전극 사이의 유전체로 폴리스티렌 필름을 사용하는 필름 커패시터 등 여러 종류로 구분될 수 있다.
이 중에서 적층 세라믹 커패시터는 온도 특성 및 주파수 특성이 우수하고 소형으로 구현 가능하다는 장점을 가지고 있어 최근 고주파 회로 등 다양한 분야에서 많이 응용되고 있다. 최근에는 적층 세라믹 커패시터를 더욱 작게 구현하기 위한 시도가 계속되고 있으며 이를 위해 유전체층, 내부 전극, 외부 전극을 얇게 형성하고 있다. 최근 적층형 커패시터 관련 분야에서는 수분이나 도금액 등의 침투에 의한 불량을 줄여서 내습 신뢰성을 향상시키고자 하는 시도가 많이 이루어지고 있다. 하나의 방법으로서 커패시터 바디의 커버층이나 외부 전극을 두껍게 형성하는 경우, 부품의 크기가 커지고 동일한 크기에서 정전 용량이 저하되는 문제가 있다.
본 발명의 목적 중 하나는 두께가 얇아서 소형화에 유리한 외부 전극을 갖는 적층형 커패시터를 제공하는 것이다. 본 발명의 목적 중 다른 하나는 외부 전극의 두께 균일성이 향상된 적층형 커패시터를 제공하는 것이다.
상술한 과제를 해결하기 위한 방법으로, 본 발명은 일 예를 통하여 적층형 커패시터의 신규한 구조를 제안하고자 하며, 구체적으로, 유전체층 및 상기 유전체층을 사이에 두고 적층된 복수의 내부 전극을 포함하는 바디 및 상기 바디 외부에 형성되어 상기 내부 전극과 접속된 외부 전극을 포함하며, 상기 외부 전극은 Ni, Cr, W 중 적어도 하나를 포함하는 제1 스퍼터링층과 Cu, Ag, Au, Al, Ti 중 적어도 하나를 포함하는 제2 스퍼터링층을 포함하되 상기 제1 및 제2 스퍼터링층 중 적어도 하나를 복수 개 포함한다.
일 실시 예에서, 상기 외부 전극은 상기 바디의 표면에서 멀어지는 방향으로 제1 스퍼터링층/제2 스퍼터링층/제1 스퍼터링층의 적층 구조를 포함할 수 있다.
일 실시 예에서, 상기 외부 전극은 상기 바디의 표면에서 멀어지는 방향으로 제1 스퍼터링층/제2 스퍼터링층/제2 스퍼터링층의 적층 구조를 포함할 수 있다.
일 실시 예에서, 상기 외부 전극은 상기 바디의 표면에서 멀어지는 방향으로 제1 스퍼터링층/제2 스퍼터링층의 적층 구조를 포함할 수 있다.
일 실시 예에서, 상기 외부 전극은 상기 적층 구조가 2회 이상 반복될 수 있다.
일 실시 예에서, 상기 제1 및 제2 스퍼터링층은 글래스 성분을 포함하지 않을 수 있다.
일 실시 예에서, 상기 외부 전극은 상기 제1 및 제2 스퍼터링층을 커버하며, 글래스 성분을 포함하는 소결 전극층을 더 포함할 수 있다.
일 실시 예에서, 상기 소결 전극층에서 상기 바디에서 상기 내부 전극이 노출된 면을 커버하는 메인 영역은 상기 복수의 내부 전극이 적층된 방향을 기준으로 중앙 영역이 상부 및 하부 영역보다 두꺼운 형태일 수 있다.
일 실시 예에서, 상기 소결 전극층에서 상기 바디에서 상기 내부 전극이 노출된 면을 커버하는 메인 영역은 균일한 두께를 가질 수 있다.
일 실시 예에서, 상기 소결 전극층에서 상기 바디에서 상기 복수의 내부 전극이 적층된 방향을 기준으로 대향하는 면들을 커버하는 영역은 상기 메인 영역보다 얇은 형태일 수 있다.
본 발명의 일 예에 따른 적층형 커패시터의 경우, 외부 전극의 소형화, 두께 균일성 등의 특성 중 적어도 하나의 특성이 향상될 수 있다.
도 1은 본 발명의 일 실시 형태에 따른 적층형 커패시터의 외관을 개략적으로 도시한 사시도이다.
도 2는 도 1의 적층형 커패시터에서 I-I` 단면도이다.
도 3은 도 1의 적층형 커패시터에서 II-II` 단면도이다.
도 4 내지 8은 변형된 예에 따른 적층형 커패시터에서 채용될 수 있는 외부 전극을 나타낸다.
이하, 구체적인 실시형태 및 첨부된 도면을 참조하여 본 발명의 실시형태를 설명한다. 그러나, 본 발명의 실시형태는 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 이하 설명하는 실시형태로 한정되는 것은 아니다. 또한, 본 발명의 실시형태는 통상의 기술자에게 본 발명을 더욱 완전하게 설명하기 위해서 제공되는 것이다. 따라서, 도면에서의 요소들의 형상 및 크기 등은 보다 명확한 설명을 위해 과장될 수 있으며, 도면상의 동일한 부호로 표시되는 요소는 동일한 요소이다.
그리고 도면에서 본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하고, 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었으며, 동일한 사상의 범위 내의 기능이 동일한 구성요소는 동일한 참조부호를 사용하여 설명한다. 나아가, 명세서 전체에서, 어떤 부분이 어떤 구성요소를 "포함"한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있는 것을 의미한다.
도 1은 본 발명의 일 실시 형태에 따른 적층형 커패시터의 외관을 개략적으로 도시한 사시도이다. 도 2는 도 1의 적층형 커패시터에서 I-I` 단면도이며, 도 3은 도 1의 적층형 커패시터에서 II-II` 단면도이다. 도 4 내지 8은 변형된 예에 따른 적층형 커패시터에서 채용될 수 있는 외부 전극을 나타낸다.
도 1 내지 3을 참조하면, 본 발명의 일 실시 형태에 따른 적층형 커패시터(100)는 유전체층(111) 및 이를 사이에 두고 적층된 복수의 내부 전극(121, 122)을 포함하는 바디(110) 및 외부 전극(201, 202)을 포함하며, 외부 전극(201, 202)은 제1 및 제2 스퍼터링층(131a, 131b)을 포함한다. 여기서, 외부 전극(201, 202)은 제1 및 제2 스퍼터링층(131a, 131b) 중 적어도 하나를 복수 개 포함하며, 본 실시 형태에서는 제1 스퍼터링층(131a)을 복수 개, 제2 스퍼터링층(131b)을 1개 포함한다. 이 경우, 제1 및 제2 스퍼터링층(131a, 131b)은 교대로 배치될 수 있다.
바디(110)는 복수의 유전체층(111)이 제1 방향(X 방향)으로 적층된 적층 구조를 포함하며, 예컨대 복수의 그린 시트를 적층한 후 소결하여 얻어질 수 있다. 이러한 소결 공정에 의하여 복수의 유전체층(111)은 일체화된 형태를 가질 수 있으며, 복수의 그레인을 포함할 수 있다. 그리고 도 1에 도시된 형태와 같이, 바디(110)는 직육면체와 유사한 형상을 가질 수 있다. 바디(110)에 포함된 유전체층(111)은 고유전율을 갖는 세라믹 재료를 포함할 수 있으며, 예를 들어 BT계, 즉, 티탄산바륨(BaTiO3)계 세라믹을 포함할 수 있지만, 충분한 정전 용량을 얻을 수 있는 한 당 기술 분야에서 알려진 다른 물질도 사용 가능할 것이다. 유전체층(111)에는 주성분인 이러한 세라믹 재료와 함께 필요한 경우, 첨가제, 유기용제, 가소제, 결합제 및 분산제 등이 더 포함될 수 있다. 여기서 첨가제의 경우, 이들은 제조 과정에서 금속 산화물 형태로 첨가될 수 있다. 이러한 금속 산화물 첨가제의 예로서, MnO2, Dy2O3, BaO, MgO, Al2O3, SiO2, Cr2O3 및 CaCO3 중 적어도 하나의 물질을 포함할 수 있다.
복수의 내부 전극(121, 122)은 세라믹 그린 시트의 일면에 소정의 두께로 도전성 금속(예컨대, Ni, Ag, Cu, Ti, Pd 등)을 포함하는 페이스트를 인쇄한 후 이를 소결하여 얻어질 수 있다. 이 경우, 복수의 내부 전극(121, 122)은 바디(110)의 서로 대향하는 방향으로 노출된 제1 및 제2 내부 전극(121, 122)을 포함할 수 있다. 제1 및 제2 내부 전극(121, 122)은 서로 다른 외부 전극(201, 202)과 연결되어 구동 시 서로 다른 극성을 가질 수 있으며, 이들 사이에 배치된 유전체층(111)에 의해 서로 전기적으로 분리될 수 있다. 다만, 외부 전극(201, 202)의 개수나 내부 전극(121, 122)과의 연결 방식은 실시 형태에 따라 달라질 수 있을 것이다.
외부 전극(201, 202)은 바디(110)의 외부에 형성되어 내부 전극(121, 122)과 접속되며, 구체적으로, 바디(110)에서 서로 대향하는 면에 배치된 제1 및 제2 외부 전극(201, 202)을 포함할 수 있다. 제1 및 제2 외부 전극(201, 202)은 제1 및 제2 내부 전극(121, 122)과 각각 접속될 수 있다. 상술한 바와 같이, 제1 외부 전극(201)은 바디(110)의 표면에서 멀어지는 방향으로 제1 스퍼터링층(131a)/제2 스퍼터링층(131b)/제1 스퍼터링층(131a)의 적층 구조를 포함할 수 있다. 마찬가지로 제2 외부 전극(202)은 제1 스퍼터링층(132a)/제2 스퍼터링층(132b)/제1 스퍼터링층(132a)의 적층 구조를 포함할 수 있다. 이하에서 제1 외부 전극(201)에 대한 설명은 제2 외부 전극(202)에도 적용될 수 있을 것이다.
제1 스퍼터링층(131a, 132a)은 Ni, Cr, W 중 적어도 하나를 포함하며, 이러한 금속 성분들은 바디(110)와 높은 접합력을 구현하는데 유리하다. 외부 전극(201, 202)의 최 내측에 바디(110)와 접합력이 우수한 제1 스퍼터링층(131a, 132a)을 채용함으로써 외부 전극(201, 202)의 구조적 안정성이 향상될 수 있다. 제2 스퍼터링층(131b, 132b)은 Cu, Ag, Au, Al, Ti 중 적어도 하나를 포함하며, 이들 금속 성분들은 전기 전도성이 높아서 외부 전극(201, 202)의 전기적 특성을 향상하는데 적합하다. 또한, 본 실시 형태와 같이 제2 스퍼터링층(131b, 132b) 상에 제1 스퍼터링층(131a, 132a)을 더 형성할 경우 그 위에 형성되는 다른 전극층, 예컨대 소결 전극층과 높은 결합력을 유지할 수 있다. 이 경우, 내측의 제1 스퍼터링층(131a, 132a)과 외측의 제1 스퍼터링층(131a, 132a)은 서로 동일한 물질로 형성될 수 있지만, 기능을 고려하여 서로 다른 물질로 형성될 수도 있다.
본 실시 형태와 같이, 다층 구조의 스퍼터링층, 즉, 3층 이상의 스퍼터링층(131a, 131b, 131a)으로 외부 전극(201, 202)을 형성함으로써 외부 전극(201, 202)의 구조적 안정성과 전기적 특성을 충분히 확보할 수 있다. 나아가, 스퍼터링 공정에 의하여 형성된 스퍼터링층(131a, 131b, 131a)은 두께가 얇으면서도 균일하게 형성될 수 있으므로 외부 전극(201, 202)의 크기를 줄일 수 있고 코너 영역 등에서 외부의 습기나 도금액 등의 침투를 효과적으로 차단할 수 있다. 이 경우, 스퍼터링층(131a, 131b, 131a) 각각은 수십 nm에서 수십 μm의 두께를 갖도록 형성될 수 있다. 그리고 스퍼터링층(131a, 131b, 131a)은 스퍼터링 공정에 의하여 형성되므로 종래 사용되는 소결 전극층과 다르며 글래스 성분을 포함하지 않을 수 있다. 따라서, 스퍼터링층(131a, 131b, 131a)을 사용할 경우, 소결 전극층과 비교하여 전기 저항을 저감할 수 있다.
이와 같이, 본 실시 형태에서는 외부 전극(201, 202)에 요구되는 다양한 특성, 예컨대, 바디(110)와의 결합력, 전기적 특성 등을 충족하도록 다층 구조로 형성하였으며, 이 경우, 상기 다층 구조를 스퍼터링층(131a, 131b, 131a)으로 구현함으로써 외부 전극(201, 202)의 크기를 줄이고 내습 신뢰성이 향상되도록 하였다. 이하, 도 4 내지 8을 참조하여 변형된 실시 형태를 설명한다.
우선, 도 4의 실시 형태의 경우, 제1 외부 전극(201)은 제1 및 제2 스퍼터링층(131a, 131b)을 커버하며, 글래스 성분을 포함하는 소결 전극층(141)을 더 포함한다. 마찬가지로, 제2 외부 전극(202)은 제1 및 제2 스퍼터링층(132a, 132b)을 커버하며, 글래스(g) 성분을 포함하는 소결 전극층(142)을 더 포함할 수 있다. 소결 전극층(141, 142)은 도전성 페이스트를 디핑(dipping)하는 공정으로 형성될 수 있으며, 영역에 따라 다른 두께를 가질 수 있다. 구체적으로, 도 4에 도시된 형태와 같이, 바디(110)에서 내부 전극(121, 122)이 노출된 면을 커버하는 메인 영역은 복수의 내부 전극(121, 122)이 적층된 방향(X 방향)을 기준으로 중앙 영역이 상부 및 하부 영역보다 두꺼운 형태일 수 있다. 도 5의 실시 형태에서는 소결 전극층(141, 142)이 디핑(dipping) 공정이 아닌 시트 적층 공정으로 형성된 예를 나타내며, 소결 전극층(141, 142)에서 바디(110)에서 내부 전극(121, 122)이 노출된 면을 커버하는 메인 영역은 균일한 두께를 가질 수 있다. 도 4 및 도 5의 실시 형태의 경우, 소결 전극층(141, 142)에서 바디(110)에서 복수의 내부 전극(121, 122)이 적층된 방향(X 방향)을 기준으로 대향하는 면들(도면을 기준으로 상면 및 하면)을 커버하는 영역은 상기 메인 영역보다 얇은 형태일 수 있다. 또한, 도 6의 실시 형태의 경우, 외부 전극(201, 202)은 도금층(151, 152)을 더 포함하는 형태이다. 도금층(151, 152)은 소결 전극층(141, 142)을 커버하며, 다만, 실시 형태에 따라서는 소결 전극층(141, 142)이 없는 구조도 가능하다. 도금층(151, 152)은 Ni, Sn, Cu 등을 포함하며, 다층 구조로 형성될 수도 있다.
도 7 및 도 8은 스퍼터링층의 형태가 변형된 예를 나타내며, 도 7의 실시 형태의 경우, 외부 전극(201)은 바디(110)의 표면에서 멀어지는 방향으로 제1 스퍼터링층(131a)/제2 스퍼터링층(131b)/제2 스퍼터링층(131b)의 적층 구조를 포함한다. 본 변형 예는 전기적 특성을 강화하기 위한 형태이며, 내측의 제2 스퍼터링층(131b)과 외측의 제2 스퍼터링층(131b)은 서로 동일한 물질로 형성될 수 있지만, 기능을 고려하여 서로 다른 물질로 형성될 수도 있다. 다음으로, 도 8의 실시 형태는 외부 전극(201)은 바디(110)의 표면에서 멀어지는 방향으로 제1 스퍼터링층(131a, 132a)/제2 스퍼터링층(131b, 132b)의 적층 구조를 포함하며, 여기서, 상기 적층 구조가 2회 이상 반복된다. 도 8에서는 상기 적층 구조가 2회 반복된 구조를 나타내고 있지만 3회 이상 반복될 수도 있을 것이다. 제1 스퍼터링층(131a, 132a)/제2 스퍼터링층(131b, 132b)의 적층 회수는 내습 신뢰성과 전기적 특성 등을 고려하여 적절히 결정될 수 있다.
본 발명은 상술한 실시형태 및 첨부된 도면에 의해 한정되는 것이 아니며, 첨부된 청구범위에 의해 한정된다. 따라서, 청구범위에 기재된 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 다양한 형태의 치환, 변형 및 변경이 가능하다는 것은 당 기술분야의 통상의 지식을 가진 자에게는 자명할 것이며, 이 또한 첨부된 청구범위에 기재된 기술적 사상에 속한다 할 것이다.
100: 적층형 커패시터
110: 바디
111: 유전체층
121, 122: 내부 전극
131a, 132a: 제1 스퍼터링층
131b, 132b: 제2 스퍼터링층
141, 142: 소결 전극층
151, 152: 도금층
201, 202: 외부전극

Claims (10)

  1. 유전체층 및 상기 유전체층을 사이에 두고 적층된 복수의 내부 전극을 포함하는 바디; 및
    상기 바디 외부에 형성되어 상기 내부 전극과 접속된 외부 전극;을 포함하며,
    상기 외부 전극은 Ni, Cr, W 중 적어도 하나를 포함하는 제1 스퍼터링층과 Cu, Ag, Au, Al, Ti 중 적어도 하나를 포함하는 제2 스퍼터링층을 포함하되 상기 제1 및 제2 스퍼터링층 중 적어도 하나를 복수 개 포함하는 적층형 커패시터.
  2. 제1항에 있어서,
    상기 외부 전극은 상기 바디의 표면에서 멀어지는 방향으로 제1 스퍼터링층/제2 스퍼터링층/제1 스퍼터링층의 적층 구조를 포함하는 적층형 커패시터.
  3. 제1항에 있어서,
    상기 외부 전극은 상기 바디의 표면에서 멀어지는 방향으로 제1 스퍼터링층/제2 스퍼터링층/제2 스퍼터링층의 적층 구조를 포함하는 적층형 커패시터.
  4. 제1항에 있어서,
    상기 외부 전극은 상기 바디의 표면에서 멀어지는 방향으로 제1 스퍼터링층/제2 스퍼터링층의 적층 구조를 포함하는 적층형 커패시터.
  5. 제4항에 있어서,
    상기 외부 전극은 상기 적층 구조가 2회 이상 반복되는 적층형 커패시터.
  6. 제1항에 있어서,
    상기 제1 및 제2 스퍼터링층은 글래스 성분을 포함하지 않는 적층형 커패시터.
  7. 제1항에 있어서,
    상기 외부 전극은 상기 제1 및 제2 스퍼터링층을 커버하며, 글래스 성분을 포함하는 소결 전극층을 더 포함하는 적층형 커패시터.
  8. 제7항에 있어서,
    상기 소결 전극층에서 상기 바디에서 상기 내부 전극이 노출된 면을 커버하는 메인 영역은 상기 복수의 내부 전극이 적층된 방향을 기준으로 중앙 영역이 상부 및 하부 영역보다 두꺼운 형태인 적층형 커패시터.
  9. 제7항에 있어서,
    상기 소결 전극층에서 상기 바디에서 상기 내부 전극이 노출된 면을 커버하는 메인 영역은 균일한 두께를 갖는 적층형 커패시터.
  10. 제8항 또는 제9항에 있어서,
    상기 소결 전극층에서 상기 바디에서 상기 복수의 내부 전극이 적층된 방향을 기준으로 대향하는 면들을 커버하는 영역은 상기 메인 영역보다 얇은 형태인 적층형 커패시터.
KR1020210137656A 2021-10-15 2021-10-15 적층형 커패시터 KR20230054078A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020210137656A KR20230054078A (ko) 2021-10-15 2021-10-15 적층형 커패시터

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020210137656A KR20230054078A (ko) 2021-10-15 2021-10-15 적층형 커패시터

Publications (1)

Publication Number Publication Date
KR20230054078A true KR20230054078A (ko) 2023-04-24

Family

ID=86141901

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020210137656A KR20230054078A (ko) 2021-10-15 2021-10-15 적층형 커패시터

Country Status (1)

Country Link
KR (1) KR20230054078A (ko)

Similar Documents

Publication Publication Date Title
KR20190116113A (ko) 적층 세라믹 커패시터 및 그 제조 방법
JP5730732B2 (ja) 積層セラミックコンデンサー及びその製造方法
US11694843B2 (en) Multilayer capacitor and method of manufacturing the same
US8508915B2 (en) Multilayer ceramic condenser and method of manufacturing the same
JP7435947B2 (ja) 積層型キャパシタ
JP2021044533A (ja) 積層セラミックキャパシタ及びその製造方法
US20150016020A1 (en) Multilayer ceramic electronic component
JP2022073955A (ja) 積層型キャパシター
KR20220057735A (ko) 적층형 커패시터
JP7248363B2 (ja) 積層セラミックキャパシタ及びその製造方法
US11017953B2 (en) Multilayer ceramic electronic component
KR102504064B1 (ko) 적층형 커패시터
US11830677B2 (en) Multilayer capacitor
US11087923B2 (en) Multi-layered ceramic capacitor
KR20230054078A (ko) 적층형 커패시터
KR20220074264A (ko) 적층형 커패시터
KR102126415B1 (ko) 적층형 커패시터
US11682527B2 (en) Multilayer capacitor
US11705277B2 (en) Multilayer capacitor
US20220115181A1 (en) Multilayer capacitor
KR20230068021A (ko) 적층형 커패시터
KR20230097509A (ko) 적층형 커패시터
KR20230039944A (ko) 적층형 커패시터
KR20230047774A (ko) 적층형 커패시터
KR20230068020A (ko) 적층형 커패시터