KR20230039944A

KR20230039944A - 적층형 커패시터

Info

Publication number: KR20230039944A
Application number: KR1020210122914A
Authority: KR
Inventors: 김휘대; 심원철; 이택정; 유진오; 안영규
Original assignee: 삼성전기주식회사
Priority date: 2021-09-15
Filing date: 2021-09-15
Publication date: 2023-03-22
Also published as: CN115810488A; US20230091278A1; JP2023043143A

Abstract

본 발명의 일 실시형태는 유전체층 및 상기 유전체층을 사이에 두고 적층된 제1 및 제2 내부 전극을 포함하는 바디와, 상기 바디에서 서로 인접하지 않은 제1 모서리 및 제2 모서리에 각각 배치되며 상기 제1 내부 전극과 접속된 한 쌍의 제1 외부 전극과, 상기 바디에서 서로 인접하지 않은 제3 모서리 및 제4 모서리에 각각 배치되며 상기 제2 내부 전극과 접속된 한 쌍의 제2 외부 전극 및 적어도 상기 제1 및 제2 외부 전극으로 커버되지 않은 상기 바디의 표면에 배치되며 세라믹 소결체를 포함하는 보강부를 포함하는 적층형 커패시터를 제공한다.

Description

적층형 커패시터 {MULTILAYER CAPACITOR}

본 발명은 적층형 커패시터에 관한 것이다.

커패시터는 전기를 저장할 수 있는 소자로서, 일반적으로 2개의 전극을 대향시켜 전압을 걸면 각 전극에 전기가 축적되는 원리를 이용한다. 직류 전압을 인가한 경우에는 전기가 축전되면서 커패시터 내부에 전류가 흐르지만, 축적이 완료되면 전류가 흐르지 않게 된다. 한편, 교류 전압을 인가한 경우, 전극의 극성이 교변하면서 교류 전류가 흐르게 된다.

이러한 커패시터는 전극 간에 구비되는 절연체의 종류에 따라서, 알루미늄으로 전극을 구성하고 상기 알루미늄 전극 사이에 얇은 산화막을 구비하는 알루미늄 전해 커패시터, 전극 재료로 탄탈륨을 사용하는 탄탈륨 커패시터, 전극 사이에 티탄산바륨과 같은 고유전율의 유전체를 사용하는 세라믹 커패시터, 전극 사이에 구비되는 유전체로 고유전율계 세라믹을 다층 구조로 사용하는 적층 세라믹 커패시터(Multi-Layer Ceramic Capacitor, MLCC), 전극 사이의 유전체로 폴리스티렌 필름을 사용하는 필름 커패시터 등 여러 종류로 구분될 수 있다.

이 중에서 적층 세라믹 커패시터는 온도 특성 및 주파수 특성이 우수하고 소형으로 구현 가능하다는 장점을 가지고 있어 최근 고주파 회로 등 다양한 분야에서 많이 응용되고 있다. 최근에는 적층 세라믹 커패시터를 더욱 작게 구현하기 위한 시도가 계속되고 있으며 이를 위해 유전체층과 내부 전극을 얇게 형성하고 있다.

최근 전자부품의 두께 감소 요구가 커지고 있으며, 이에 따라 적층 세라믹 커패시터의 두께를 얇게 하기 위한 연구가 계속되고 있으나 두께가 얇아질 경우 적층 세라믹 커패시터의 강도를 충분히 확보하기 어렵고 이에 따라 기판 등에 실장 시 결함이 발생할 가능성이 높아진다.

본 발명의 목적 중 하나는 강도 특성이 향상된 적층형 커패시터를 제공하는 것이다. 본 발명의 목적 중 다른 하나는 외부 전극의 구조적 안정성이 향상된 적층형 커패시터를 제공하는 것이다.

상술한 과제를 해결하기 위한 방법으로, 본 발명은 일 예를 통하여 적층형 커패시터의 신규한 구조를 제안하고자 하며, 구체적으로, 유전체층 및 상기 유전체층을 사이에 두고 적층된 제1 및 제2 내부 전극을 포함하는 바디와, 상기 바디에서 서로 인접하지 않은 제1 모서리 및 제2 모서리에 각각 배치되며 상기 제1 내부 전극과 접속된 한 쌍의 제1 외부 전극과, 상기 바디에서 서로 인접하지 않은 제3 모서리 및 제4 모서리에 각각 배치되며 상기 제2 내부 전극과 접속된 한 쌍의 제2 외부 전극 및 적어도 상기 제1 및 제2 외부 전극으로 커버되지 않은 상기 바디의 표면에 배치되며 세라믹 소결체를 포함하는 보강부를 포함한다.

일 실시 예에서, 상기 세라믹 소결체는 상기 유전체층에 포함된 세라믹 성분과 다른 세라믹 성분을 포함할 수 있다.

일 실시 예에서, 상기 유전체층은 티탄산바륨 성분을 포함하며, 상기 세라믹 소결체는 알루미나 성분을 포함할 수 있다.

일 실시 예에서, 상기 바디에서 상기 보강부와 접하는 영역은 상기 세라믹 소결체를 구성하는 성분을 포함할 수 있다.

일 실시 예에서, 상기 바디에서 상기 보강부와 접하는 영역은 상기 세라믹 소결체에 포함된 소결 조제 성분을 포함할 수 있다.

일 실시 예에서, 상기 소결 조제 성분은 MgO를 포함할 수 있다.

일 실시 예에서, 상기 보강부에서 상기 바디에 접하는 영역은 상기 바디에서 상기 보강부와 접하는 영역을 구성하는 성분을 포함할 수 있다.

일 실시 예에서, 상기 제1 및 제2 내부 전극의 적층 방향으로 측정한 길이를 두께로 정의할 때 상기 보강부가 위치하는 상기 바디의 표면으로부터 측정한 제1 및 제2 외부 전극의 두께(t1)와 상기 보강부의 두께(t2)는 0 ≤ (t1-t2)/t1 < 1/3의 조건을 만족할 수 있다.

일 실시 예에서, 상기 제1 및 제2 외부 전극은 상기 바디에서 상기 제1 및 제2 내부 전극의 적층 방향으로 대향하는 제1면 및 제2면에 형성되고 상기 바디의 측면의 일부를 커버하도록 연장된 형태일 수 있다.

일 실시 예에서, 상기 제1 및 제2 외부 전극은 상기 제1면 및 제2면 중 적어도 하나에 배치된 시드층 및 상기 시드층을 커버하는 도금층을 포함할 수 있다.

일 실시 예에서, 상기 도금층은 상기 제1면 및 제2면을 커버하며 상기 바디의 측면의 일부를 커버하도록 연장된 형태일 수 있다.

일 실시 예에서, 상기 시드층은 상기 바디에서 상기 제1 및 제2 내부 전극이 노출된 측면은 커버하지 않는 형태일 수 있다.

일 실시 예에서, 상기 바디는 상기 제1 및 제2 내부 전극의 적층 방향으로 보았을 때 정방형일 수 있다.

일 실시 예에서, 상기 제1 및 제2 내부 전극의 적층 방향으로 보았을 때 일 변이(250+n*350)μm의 -10%와 +10% 사이에 해당하는 길이를 가지며, 여기서 n은 자연수일 수 있다.

일 실시 예에서, 상기 제1 및 제2 내부 전극의 적층 방향으로 측정한 길이를 두께라 할 때 70μm 이하의 두께를 가질 수 있다.

한편, 본 발명의 다른 측면은,

유전체층 및 상기 유전체층을 사이에 두고 적층된 제1 및 제2 내부 전극을 포함하는 바디와, 상기 바디의 측면을 커버하여 상기 제1 및 제2 내부 전극과 각각 접속되며, 상기 바디에서 상기 제1 및 제2 내부 전극의 적층 방향을 기준으로 서로 대향하는 제1면 및 제2면 중 제2면으로만 연장된 제1 및 제2 외부 전극 및 상기 제1 및 제2 외부 전극으로 커버되지 않은 상기 바디의 표면 중 적어도 상기 제2면에 배치되며 세라믹 소결체를 포함하는 보강부를 포함하는 적층형 커패시터를 제공한다.

일 실시 예에서, 상기 보강부는 상기 바디의 제2면에만 배치될 수 있다.

일 실시 예에서, 상기 보강부는 상기 바디의 제1면 및 제2면에 배치될 수 있다.

본 발명의 일 예에 따른 적층형 커패시터의 경우, 강도 특성, 외부 전극의 구조적 안정성 등의 특성 중 적어도 하나의 특성이 향상될 수 있다.

도 1은 본 발명의 일 실시 형태에 따른 적층형 커패시터의 외관을 개략적으로 도시한 사시도이다.
도 2 내지 도 5은 도 1의 단면도에 해당한다.
도 7 내지 11은 본 발명의 일 실시 형태에 따른 적층형 커패시터를 제조하는 공정 예를 나타낸다.
도 12 내지 14는 변형 예 따른 적층형 커패시터를 나타낸다.

이하, 구체적인 실시형태 및 첨부된 도면을 참조하여 본 발명의 실시형태를 설명한다. 그러나, 본 발명의 실시형태는 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 이하 설명하는 실시형태로 한정되는 것은 아니다. 또한, 본 발명의 실시형태는 통상의 기술자에게 본 발명을 더욱 완전하게 설명하기 위해서 제공되는 것이다. 따라서, 도면에서의 요소들의 형상 및 크기 등은 보다 명확한 설명을 위해 과장될 수 있으며, 도면상의 동일한 부호로 표시되는 요소는 동일한 요소이다.

그리고 도면에서 본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하고, 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었으며, 동일한 사상의 범위 내의 기능이 동일한 구성요소는 동일한 참조부호를 사용하여 설명한다. 나아가, 명세서 전체에서, 어떤 부분이 어떤 구성요소를 "포함"한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있는 것을 의미한다.

도 1은 본 발명의 일 실시 형태에 따른 적층형 커패시터의 외관을 개략적으로 도시한 사시도이다. 도 2 내지 도 6은 도 1의 단면도에 해당한다.

도 1 내지 4를 참조하면, 본 발명의 일 실시 형태에 따른 적층형 커패시터(100)는 유전체층(102) 및 이를 사이에 두고 적층된 제1 및 제2 내부 전극(111, 112)을 포함하는 바디(101), 제1 및 제2 외부 전극(121, 122), 그리고 바디(101)의 표면에 배치된 보강부(103)를 포함한다.

바디(101)는 유전체층(102)을 포함하며, 예컨대 복수의 그린 시트를 적층한 후 소결하여 얻어질 수 있다. 이러한 소결 공정에 의하여 복수의 유전체층(102)은 일체화된 형태를 가질 수 있다. 그리고 도 2 내지 4에 도시된 형태와 같이, 바디(101)는 제1 및 제2 내부 전극(111, 112)의 적층 방향(X 방향)으로 보았을 때 정방형 구조를 가질 수 있다.

바디(101)에 포함된 유전체층(102)은 고유전율을 갖는 세라믹 재료를 포함할 수 있으며, 예를 들어 티탄산바륨(BaTiO₃)계 세라믹을 포함할 수 있지만, 충분한 정전 용량을 얻을 수 있는 한 당 기술 분야에서 알려진 다른 물질도 사용 가능할 것이다. 유전체층(102)에는 주성분인 이러한 세라믹 재료와 함께 필요한 경우, 첨가제, 유기용제, 가소제, 결합제 및 분산제 등이 더 포함될 수 있다. 여기서 첨가제의 경우, 이들은 제조 과정에서 금속 산화물 형태로 첨가될 수 있다. 이러한 금속 산화물 첨가제의 예로서, MnO₂, Dy₂O₃, BaO, MgO, Al₂O₃, SiO₂, Cr₂O₃ 및 CaCO₃ 중 적어도 하나의 물질을 포함할 수 있다.

바디(101) 내에는 제1 및 제2 내부 전극(111, 112)이 배치되며, 이들은 예컨대 세라믹 그린 시트의 일면에 소정의 두께로 도전성 금속을 포함하는 페이스트를 인쇄한 후 이를 소결하여 얻어질 수 있다. 제1 및 제2 내부 전극(111, 112)을 이루는 주요 구성 물질은 Cu, Ni, Ag, Pd 등을 예로 들 수 있으며, 이들의 합금도 사용할 수 있을 것이다. 도 3을 참조하면, 제1 내부 전극(111)은 한 쌍의 제1 외부 전극(121)과 접속되며, 제1 메인부(131) 및 제1 인출부(132)를 포함할 수 있다. 제1 인출부(132)의 경우, 제1 메인부(131)로부터 바디(101)의 제1 및 제2 모서리(C1, C2)를 연결하는 대각선 방향으로 연장되어 제1 외부 전극(121)과 접속될 수 있다.

도 4를 참조하면, 제2 내부 전극(112)은 한 쌍의 제2 외부 전극(122)과 접속되며, 제2 메인부(141) 및 제2 인출부(142)를 포함할 수 있다. 제2 인출부(142)의 경우, 제2 메인부(141)로부터 바디(101)의 제3 및 제4 모서리(C3, C4)를 연결하는 대각선 방향으로 연장되어 제2 외부 전극(122)과 접속될 수 있다.

제1 외부 전극(121)은 바디(101)에서 서로 인접하지 않은 제1 모서리(C1) 및 제2 모서리(C2)에 각각 배치되어 제1 내부 전극(111)과 접속되며 이를 위하여 한 쌍 이상 구비될 수 있다. 이와 유사하게 제2 외부 전극(122)은 바디(101)에서 서로 인접하지 않은 제3 모서리(C3) 및 제2 모서리(C4)에 각각 배치되어 제2 내부 전극(112)과 접속되며 이를 위하여 한 쌍 이상 구비될 수 있다. 도 2에 도시된 형태와 같이, 제1 및 제2 외부 전극(121)은 바디(101)에서 제1 및 제2 내부 전극(111, 112)의 적층 방향(X 방향)으로 대향하는 제1면(S1) 및 제2면(S2)에 형성되고 바디(101)의 측면의 일부를 커버하도록 연장된 형태일 수 있다.

제1 및 제2 외부 전극(121, 122)은 금속 등과 같이 전기 전도성을 갖는 것이라면 어떠한 물질을 사용하여 형성될 수 있고, 전기적 특성, 구조적 안정성 등을 고려하여 구체적인 물질이 결정될 수 있으며, 나아가 다층 구조를 가질 수 있다. 예를 들어, 제1 및 제2 외부 전극(121, 122)은 도전성 금속 및 글라스를 포함한 소성(firing) 전극을 포함할 수 있으며, 이를 커버하는 도금층을 더 포함할 수 있다. 이러한 소성 전극에 포함할 될 수 있는 도전성 금속으로는 예를 들어, 니켈(Ni), 구리(Cu) 및 그들의 합금 중 하나 이상일 수 있다. 또한 상기 도금층의 경우, 실장 특성을 향상시키는 역할을 수행할 수 있으며, Ni, Sn, Pd 및 이들의 합금 중 하나 이상을 포함하는 도금층일 수 있고, 복수의 층으로 형성될 수 있다. 다만, 후술할 실시 형태와 같이 제1 및 제2 외부 전극(121, 122)은 시드층 및 도금층을 포함할 수 있으며, 이 경우, 제1 및 제2 외부 전극(121, 122)은 얇고 균일한 형태로 구현될 수 있다.

본 실시 형태와 같이 적층형 커패시터(100)가 4단자 구조를 갖는 경우 얇은 두께를 갖는 경우에도 강성을 유지하는데 유리할 수 있지만 적층형 커패시터(100)의 박형화 요구가 증가됨에 따라 강성 특성을 확보하는데 한계가 있다. 여기서 적층형 커패시터(100)의 두께(T)는 제1 및 제2 내부 전극(111, 112)의 적층 방향(X 방향)으로 측정한 길이를 기준으로 정의될 수 있으며 적층형 커패시터(100)는 약 70μm 이하의 두께를 가질 수 있다. 또한, 서로 다른 극성의 외부 전극들(121, 122)이 바디(101)의 모서리(C1, C2, C3, C4)에 교대로 배치됨에 따라 ESL (Equivalent Series Inductance)이 저감될 수 있다.

보강부(103)는 바디(101)의 표면에서 제1 및 제2 외부 전극(121)으로 커버되지 않은 영역에 배치되며 세라믹 소결체를 포함한다. 보강부(103)는 바디(101)의 제1면(S1) 및 제2면(S2)을 커버하며 이와 동시에 바디(101)의 측면도 커버할 수 있다. 본 실시 형태에서는 보강부(103)가 바디(101)의 표면에서 제1 및 제2 외부 전극(121)으로 커버되지 않은 영역 전체를 커버하고 있지만 보강부(103)로서 기능할 수 있다면 일부 영역은 커버되지 않은 구조로 변형될 수도 있을 것이다. 상술한 바와 같이 4단자 구조를 갖는 적층형 커패시터(100)의 두께가 얇아지는 경우(예컨대 70μm 이하), 강성 특성이 저하될 수 있는데 보강부(103)를 채용함으로써 바디(101)의 두께가 증가되는 효과를 가져올 수 있으며 이에 따라 적층형 커패시터(100)의 강성 특성이 향상될 수 있다. 또한, 보강부(103)는 바디(101)와 외부 전극(121, 122)의 높이 단차를 줄일 수 있으므로 높이 단차에 의하여 발생할 수 있는 문제, 예컨대, 부품의 기울어짐, 전극 벗겨짐 등을 방지할 수 있다.

보강부(103)는 세라믹 소결체를 포함한다. 보강부(103)가 세라믹 소결체를 포함하는 경우 보강부(103)와 유전체층(102)은 한번의 소성 공정을 통하여 소결될 수 있다. 이 경우, 보강부(103)가 세라믹 소결체가 아닌 수지 등의 성분으로 구성된 형태보다 바디(101)와의 결합력, 구조적 안정성 등이 향상될 수 있다. 보강부(103)에 포함된 세라믹 소결체는 유전체층(102)에 포함된 세라믹 성분과 다른 세라믹 성분을 포함할 수 있다. 예를 들어, 상기 세라믹 소결체는 유전체층(102)에 포함된 세라믹 성분보다 강성 특성이 우수한 다른 세라믹 성분을 포함할 수 있다. 더욱 구체적으로, 유전체층(102)은 티탄산바륨 성분을 포함하며, 상기 세라믹 소결체는 알루미나 성분을 포함할 수 있다. 유전체층(102)과 보강부(103)의 세라믹 성분들이 서로 다른 성분을 포함하는 경우 소결 온도가 서로 달라질 수 있으며, 예컨대, 알루미나는 티탄산바륨보다 더 높은 온도에서 소결된다. 유전체층(102)과 보강부(103)의 세라믹 성분들이 유사한 온도에서 소결될 수 있도록 보강부(103)는 소결 조제를 포함할 수 있으며 상기 소결 조제는 MgO 등과 같은 금속 산화물을 포함할 수 있다. 그리고 소성 공정 중에 이러한 소결 조제 성분을 포함하여 상기 보강부(103)의 세라믹 소결체를 구성하는 성분은 상기 바디(101) 방향으로 확산될 수 있다. 이에 따라 바디(101)에서 보강부(103)와 접하는 영역은 상기 세라믹 소결체를 구성하는 성분을 포함할 수 있다. 이와 유사하게 바디(101)를 구성하는 성분도 보강부(103)로 확산될 수 있으며, 이로 인해 보강부(103)에서 바디(101)에 접하는 영역은 바디(101)에서 보강부(103)와 접하는 영역을 구성하는 성분을 포함할 수 있다.

보강부(103)의 두께(t2)는 상술한 강성 특성과 단차 저감 기능 등을 고려하여 결정될 수 있다. 본 실시 형태에서는 제1 및 제2 내부 전극(111, 112)의 적층 방향(X 방향)으로 측정한 길이를 두께로 정의할 때 보강부(103)가 위치하는 바디(101)의 표면으로부터 측정한 제1 및 제2 외부 전극(121, 122)의 두께(t1)와 보강부(103)의 두께(t2)는 0 ≤ (t1-t2)/t1 < 1/3의 조건을 만족한다. 보강부(103)가 외부 전극(121, 122)보다 두꺼운 경우 (t1>t2)에는 보강부(103)로 인하여 적층형 커패시터(100)의 두께(T)가 증가된다. 보강부(103)이 외부 전극(121, 122)보다 얇은 경우, 그 하한은 (t1-t2)/t1 < 1/3의 조건을 만족하는 것이 바람직하며, 보강부(103)가 지나치게 얇아져서 (t1-t2)/t1이 1/3보다 크거나 같은 경우에는 보강부(103)와 외부 전극(121, 122)의 단차가 커지고 강성 특성이나 전극의 구조적 안정성도 충분히 확보되지 않을 수 있다. 도 2의 실시 형태에서는 t1 > t2인 형태를 나타내고 있지만 상술한 조건에 포함되어 있는 것처럼 t1 t2, 즉, 보강부(103)와 외부 전극(121, 122)은 서로 동일한 두께를 가질 수 있으며 이는 도 6의 실시 형태와 같다. 보강부(103)와 외부 전극(121, 122)의 두께를 측정하는 방법의 일 예를 들면, 적층형 커패시터(100)의 일 단면에서 등간격으로 복수(예컨대 5회 이상)의 지점에서 보강부(103)와 외부 전극(121, 122)의 두께를 측정한 후 평균값을 산출할 수 있다. 그리고 이러한 계산을 적층형 커패시터(100)의 복수의 단면에 대하여 실행할 수도 있을 것이다.

다음의 표 1은 보강부와 외부 전극의 두께 조건에 따라 부품의 강도와 박리 테스트 결과를 정리한 것이다. 본 발명의 상술한 실시 형태에서 제시한 기준을 만족하지 못하는 실시 예는 *로 표시하였다. 여기서 강도는 보강부가 없는 t2=0인 경우(실시 예 1)를 1로 하여 상대적인 강도를 시뮬레이션 한 결과이다. 박리 테스트는 플럭스 등의 잔사를 제거하기 위해 부품에 세척액을 분사하는 경우 외부 전극이 박리하는 여부를 O (박리 없음), X (박리 발생)로 나타낸 것이며, 분사압은 40-120Psi 수준에서 조절하였다.

실시 예	(t1-t2)/t1	상대 강도	박리 테스트
1*	1	1.00	X
2*	0.75	1.18	X
3*	0.5	1.39	X
4	0.25	1.59	O
5	0	1.81	O
6*	-0.25	2.05	O
7*	-0.5	2.32	X
8*	-0.75	2.62	X
9*	-1	2.91	X

실시 예 1은 보강부가 없는 형태로서 강도가 상대적으로 낮고 박리 테스트도 통과하지 못하였다. 실시 예 2, 3은 (t1-t2)/t1 > 1/3이며, 보강부의 두께가 충분히 확보되지 못하여 강도 특성이 상대적으로 낮고 박리 테스트도 통과하지 못하였다. 또한, 실시 예 6 내지 9의 경우, 보강부가 두꺼워짐에 따라 강도 특성은 우수하였지만 부품의 두께가 증가하게 되므로 적층형 커패시터의 박형화 측면에서 부적합하다. 특히, 실시 예 7 내지 9는 보강부와 외부 전극의 두께 차이가 과도하게 커져서 박리 테스트의 결과도 좋지 않은 것을 확인할 수 있다. 이와 비교하여, 보강부의 두께가 적절한 수준을 갖는 실시 예 4, 5의 경우(0 ≤ (t1-t2)/t1 < 1/3의 조건 만족), 부품의 두께를 증가시키지 않으면서도 강도 특성과 전극의 구조적 안정성을 모두 확보할 수 있었다.

한편, 상술한 바와 같이, 바디(101)는 제1 및 제2 내부 전극(111, 112)의 적층 방향(X 방향)으로 보았을 때 정방형 구조를 가질 수 있으며, 이에 따라 적층형 커패시터(100)도 전체적으로 정방형에 유사한 형태가 될 수 있다. 적층형 커패시터(100)의 크기는 예로서, X 방향으로 보았을 때 일 변의 길이(A1, A2)가 (250+n*350)μm로서 여기서 n은 자연수일 수 있다. 예컨대 n이 1인 경우 적층형 커패시터(100)는 600μm*600μm의 크기를 갖는다. 다만 오차 범위를 고려하여 일 변의 길이(A1, A2)는 (250+n*350)μm의 -10%와 +10% 사이에 해당하는 값을 가질 수 있다. 여기서 일 변의 길이가 350μm의 배수로 커지도록 한 것은 실장 시 솔더 볼 등의 피치 값을 고려한 것이다. 그리고 적층형 커패시터(100)의 두께(T)는 X 방향으로 측정한 길이를 기준으로 70μm 이하로 얇게 구현될 수 있다. 한편, 적층형 커패시터(100)의 두께(T) 및 일 변의 길이(A1, A2)는 다수의 영역에서 측정된 값 중 최대 값을 의미할 수 있으며, 이와 달리 다수의 값을 평균한 값일 수도 있다.

도 5를 참조하여, 본 발명의 변형된 실시 형태를 설명한다. 도 5의 실시 형태는 이전 실시 형태에서 외부 전극의 형태가 변형되었으며 동일한 구성에 대해서는 상세한 설명을 생략한다. 제1 및 제2 외부 전극(221, 222)은 시드층(141, 142) 및 도금층(151, 152)을 각각 포함한다. 시드층(141, 142)은 바디(101)의 제1면(S1) 및 제2면(S2) 중 적어도 하나에 배치될 수 있으며, 본 실시 형태에서는 시드층(141, 142)은 바디(101)의 제1면(S1) 및 제2면(S2) 모두에 배치되어 있다. 시드층(141, 142)은 도금층(151, 152)을 형성하기 위한 시드로 기능하며, 예컨대 Ni층을 바디(101)의 표면에 도포하는 방식으로 형성될 수 있다. 도금층(151, 152)은 바디(101)의 제1면(S1) 및 제2면(S2)을 커버하며 바디(101)의 측면의 일부를 커버하도록 연장된 형태이다. 도금층(151, 152)은 Cu, Ni 등의 성분을 포함할 수 있다. 이 경우, 시드층(141, 142)은 바디(101)에서 제1 및 제2 내부 전극(111, 112)이 노출된 측면은 커버하지 않는 형태일 수 있으며, 도금층(151, 152) 중 바디(101)의 측면과 접촉하면서 이를 커버하는 영역은 제1 및 제2 내부 전극(111, 112)을 시드로 하여 형성될 수 있다.

한편 도 5의 실시 형태에서는 보강부(103)가 외부 전극(221, 222)보다 얇게 구현되어 있지만, 보강부(103)와 외부 전극(221, 222)은 서로 동일한 두께를 가질 수 있으며 이는 도 11에 도시된 형태와 같다. 도 5 및 도 11의 실시 형태와 같이, 제1 및 제2 외부 전극(221, 222)을 도금층으로 형성함으로써 전극의 두께가 얇고 균일하게 형성될 수 있으며 적층형 커패시터(100)를 박형화 하는데 유리할 수 있다.

도 7 내지 11은 본 발명의 일 실시 형태에 따른 적층형 커패시터를 제조하는 공정 예를 나타낸다. 우선, 도 7에 도시된 형태와 같이, 세라믹 그린 시트(104)와 내부 전극 패턴(110)을 적층하여 적층체를 형성하며 이러한 적층체 표면에 시드 패턴(140)을 형성한다. 이는 도 5의 실시 형태를 기준으로 한 것이며 실시 형태에 따라 시드 패턴(140)을 형성하는 공정을 제외될 수도 있다. 다음으로, 도 8에 도시된 형태와 같이, 적층체의 표면에 보강부(103)를 형성하며 보강부(103)는 세라믹 그린 시트(104)의 주성분, 예컨대 티탄산바륨과 다른 세라믹 재질인 알루미나를 포함할 수 있으며 이 외에 MgO 등의 소결조제다. 보강부(103)는 이러한 성분들을 포함하는 세라믹 그린 시트 형태로 제조되어 적층체 표면에 네거티스 인쇄 방식 등으로 형성될 수 있다. 이후, 도 9에 도시된 형태와 같이 커패시터 단위로 절단하며, 도 10은 절단 공정과 소결 공정 후의 상태를 나타낸 단면도이다. 이후, 도 11에 도시된 형태와 같이 전해 도금 등의 공정을 이용하여 시드층(141, 142)과 바디(101)의 표면을 커버하도록 도금층(151, 152)을 형성하며, 이 경우, 바디(101)의 제1면(S1) 및 제2면(S2)으로부터 측정한 높이를 기준으로 제1 및 제2 외부 전극(221, 222)과 보강부(103)의 두께는 동일할 수 있다.

도 12 내지 14를 참조하여 본 발명의 또 다른 변형 예에 따른 적층형 커패시터를 설명한다. 상술한 실시 형태가 4단자 구조를 갖는 것과 달리 본 변형 예의 경우, 적층형 커패시터(200)는 2단자 구조이며 소위 하면 전극 형태이다. 하면 전극 구조의 적층형 커패시터(200) 역시 박형화에 유리하며 보강부(303)를 채용함으로써 강성 특성의 향상과 단차 저감 효과를 기대할 수 있다. 적층형 커패시터(200)는 바디(101)와 제1 및 제2 외부 전극(321, 322)을 포함하는데, 여기서 바디(101)는 유전체층(102) 및 이를 사이에 두고 적층된 제1 및 제2 내부 전극(311, 312)을 포함한다. 제1 및 제2 외부 전극(321, 322)는 바디(101)의 측면을 커버하여 제1 및 제2 내부 전극(321, 322)과 각각 접속되며, 바디(101)의 제1면(S1) 및 제2면(S2) 중 제2면(S2)으로만 연장된다. 이 경우, 제1 외부 전극(321)는 시드층(341) 및 이를 커버하는 도금층(351)을 포함할 수도 있으며, 마찬가지로 제2 외부 전극(322)는 시드층(342) 및 이를 커버하는 도금층(352)을 포함할 수 있다. 보강부(303)는 세라믹 소결체를 포함하며, 제1 및 제2 외부 전극(321, 322)으로 커버되지 않은 바디(101)의 표면 중 적어도 제2면(S2)에 배치되며 본 실시 형태에서는 제2면(S2)에만 배치된 형태를 나타내고 있다. 보강층(303)를 바디(101)의 제2면(S2)에만 배치함으로써 적층형 커패시터(200)의 두께를 증가시키기 않으면서도 강성 특성과 단차 저감 효과를 향상시킬 수 있다. 다만 이러한 효과를 더욱 증대시키기 위하여 도 14의 실시 형태와 같이 보강부(303)를 바디(101)의 제1면(S1)에도 배치할 수도 있을 것이다.

본 발명은 상술한 실시형태 및 첨부된 도면에 의해 한정되는 것이 아니며, 첨부된 청구범위에 의해 한정된다. 따라서, 청구범위에 기재된 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 다양한 형태의 치환, 변형 및 변경이 가능하다는 것은 당 기술분야의 통상의 지식을 가진 자에게는 자명할 것이며, 이 또한 첨부된 청구범위에 기재된 기술적 사상에 속한다 할 것이다.

100, 200: 적층형 커패시터
101: 바디
102: 유전체층
103, 303: 보강부
111, 112: 내부 전극
121, 122, 221, 222: 외부전극
141, 142: 시드층
151, 152: 도금층

Claims

유전체층 및 상기 유전체층을 사이에 두고 적층된 제1 및 제2 내부 전극을 포함하는 바디;
상기 바디에서 서로 인접하지 않은 제1 모서리 및 제2 모서리에 각각 배치되며 상기 제1 내부 전극과 접속된 한 쌍의 제1 외부 전극;
상기 바디에서 서로 인접하지 않은 제3 모서리 및 제4 모서리에 각각 배치되며 상기 제2 내부 전극과 접속된 한 쌍의 제2 외부 전극; 및
적어도 상기 제1 및 제2 외부 전극으로 커버되지 않은 상기 바디의 표면에 배치되며 세라믹 소결체를 포함하는 보강부;
를 포함하는 적층형 커패시터.
제1항에 있어서,
상기 세라믹 소결체는 상기 유전체층에 포함된 세라믹 성분과 다른 세라믹 성분을 포함하는 적층형 커패시터.
제2항에 있어서,
상기 유전체층은 티탄산바륨 성분을 포함하며, 상기 세라믹 소결체는 알루미나 성분을 포함하는 적층형 커패시터.
제1항에 있어서,
상기 바디에서 상기 보강부와 접하는 영역은 상기 세라믹 소결체를 구성하는 성분을 포함하는 적층형 커패시터.
제4항에 있어서,
상기 바디에서 상기 보강부와 접하는 영역은 상기 세라믹 소결체에 포함된 소결 조제 성분을 포함하는 적층형 커패시터.
제5항에 있어서,
상기 소결 조제 성분은 MgO를 포함하는 적층형 커패시터.
제1항에 있어서,
상기 보강부에서 상기 바디에 접하는 영역은 상기 바디에서 상기 보강부와 접하는 영역을 구성하는 성분을 포함하는 적층형 커패시터.
제1항에 있어서,
상기 제1 및 제2 내부 전극의 적층 방향으로 측정한 길이를 두께로 정의할 때 상기 보강부가 위치하는 상기 바디의 표면으로부터 측정한 제1 및 제2 외부 전극의 두께(t1)와 상기 보강부의 두께(t2)는 0 ≤ (t1-t2)/t1 < 1/3의 조건을 만족하는 적층형 커패시터.
제1항에 있어서,
상기 제1 및 제2 외부 전극은 상기 바디에서 상기 제1 및 제2 내부 전극의 적층 방향으로 대향하는 제1면 및 제2면에 형성되고 상기 바디의 측면의 일부를 커버하도록 연장된 형태인 적층형 커패시터.
제9항에 있어서,
상기 제1 및 제2 외부 전극은 상기 제1면 및 제2면 중 적어도 하나에 배치된 시드층 및 상기 시드층을 커버하는 도금층을 포함하는 적층형 커패시터.
제10항에 있어서,
상기 도금층은 상기 제1면 및 제2면을 커버하며 상기 바디의 측면의 일부를 커버하도록 연장된 형태인 적층형 커패시터.
제10항에 있어서,
상기 시드층은 상기 바디에서 상기 제1 및 제2 내부 전극이 노출된 측면은 커버하지 않는 형태인 적층형 커패시터.
제1항에 있어서,
상기 바디는 상기 제1 및 제2 내부 전극의 적층 방향으로 보았을 때 정방형인 적층형 커패시터.
제13항에 있어서,
상기 제1 및 제2 내부 전극의 적층 방향으로 보았을 때 일 변이(250+n*350)μm의 -10%와 +10% 사이에 해당하는 길이를 가지며, 여기서 n은 자연수인 적층형 커패시터.
제14항에 있어서,
상기 제1 및 제2 내부 전극의 적층 방향으로 측정한 길이를 두께라 할 때 70μm 이하의 두께를 갖는 적층형 커패시터.
유전체층 및 상기 유전체층을 사이에 두고 적층된 제1 및 제2 내부 전극을 포함하는 바디;
상기 바디의 측면을 커버하여 상기 제1 및 제2 내부 전극과 각각 접속되며, 상기 바디에서 상기 제1 및 제2 내부 전극의 적층 방향을 기준으로 서로 대향하는 제1면 및 제2면 중 제2면으로만 연장된 제1 및 제2 외부 전극; 및
상기 제1 및 제2 외부 전극으로 커버되지 않은 상기 바디의 표면 중 적어도 상기 제2면에 배치되며 세라믹 소결체를 포함하는 보강부;
를 포함하는 적층형 커패시터.
제16항에 있어서,
상기 보강부는 상기 바디의 제2면에만 배치된 적층형 커패시터.
제16항에 있어서,
상기 보강부는 상기 바디의 제1면 및 제2면에 배치된 적층형 커패시터.