JP6496271B2 - 積層セラミックコンデンサ及びその製造方法 - Google Patents
積層セラミックコンデンサ及びその製造方法 Download PDFInfo
- Publication number
- JP6496271B2 JP6496271B2 JP2016080787A JP2016080787A JP6496271B2 JP 6496271 B2 JP6496271 B2 JP 6496271B2 JP 2016080787 A JP2016080787 A JP 2016080787A JP 2016080787 A JP2016080787 A JP 2016080787A JP 6496271 B2 JP6496271 B2 JP 6496271B2
- Authority
- JP
- Japan
- Prior art keywords
- element body
- ceramic capacitor
- multilayer ceramic
- recess
- internal electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000003985 ceramic capacitor Substances 0.000 title claims description 71
- 238000004519 manufacturing process Methods 0.000 title claims description 32
- 238000000034 method Methods 0.000 claims description 42
- 239000000919 ceramic Substances 0.000 claims description 40
- 238000010304 firing Methods 0.000 claims description 15
- 239000000463 material Substances 0.000 claims description 15
- 238000005498 polishing Methods 0.000 claims description 9
- 239000000843 powder Substances 0.000 claims description 6
- 239000002994 raw material Substances 0.000 claims description 6
- 238000012545 processing Methods 0.000 claims description 5
- 238000001035 drying Methods 0.000 claims description 3
- 239000007791 liquid phase Substances 0.000 claims description 3
- 239000002245 particle Substances 0.000 claims description 3
- 238000002788 crimping Methods 0.000 claims 3
- 238000005520 cutting process Methods 0.000 description 20
- KDLHZDBZIXYQEI-UHFFFAOYSA-N Palladium Chemical compound [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 description 12
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 10
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 10
- 239000007772 electrode material Substances 0.000 description 9
- 238000009413 insulation Methods 0.000 description 8
- 230000015572 biosynthetic process Effects 0.000 description 7
- 239000010949 copper Substances 0.000 description 7
- 239000010931 gold Substances 0.000 description 7
- 238000003475 lamination Methods 0.000 description 6
- 239000010410 layer Substances 0.000 description 6
- 229910052751 metal Inorganic materials 0.000 description 6
- 239000002184 metal Substances 0.000 description 6
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 5
- 239000000956 alloy Substances 0.000 description 5
- 229910045601 alloy Inorganic materials 0.000 description 5
- 229910052802 copper Inorganic materials 0.000 description 5
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 5
- 229910052737 gold Inorganic materials 0.000 description 5
- 229910052763 palladium Inorganic materials 0.000 description 5
- 239000004020 conductor Substances 0.000 description 4
- 229910052759 nickel Inorganic materials 0.000 description 4
- 229910052697 platinum Inorganic materials 0.000 description 4
- 238000009420 retrofitting Methods 0.000 description 4
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 3
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 3
- 238000007747 plating Methods 0.000 description 3
- 229910052709 silver Inorganic materials 0.000 description 3
- 239000004332 silver Substances 0.000 description 3
- 239000002002 slurry Substances 0.000 description 3
- DJOYTAUERRJRAT-UHFFFAOYSA-N 2-(n-methyl-4-nitroanilino)acetonitrile Chemical compound N#CCN(C)C1=CC=C([N+]([O-])=O)C=C1 DJOYTAUERRJRAT-UHFFFAOYSA-N 0.000 description 2
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 2
- 229910002113 barium titanate Inorganic materials 0.000 description 2
- JRPBQTZRNDNNOP-UHFFFAOYSA-N barium titanate Chemical compound [Ba+2].[Ba+2].[O-][Ti]([O-])([O-])[O-] JRPBQTZRNDNNOP-UHFFFAOYSA-N 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000002706 hydrostatic effect Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 229910052760 oxygen Inorganic materials 0.000 description 2
- 239000001301 oxygen Substances 0.000 description 2
- 238000003825 pressing Methods 0.000 description 2
- 238000004080 punching Methods 0.000 description 2
- 239000010936 titanium Substances 0.000 description 2
- 229910052582 BN Inorganic materials 0.000 description 1
- PZNSFCLAULLKQX-UHFFFAOYSA-N Boron nitride Chemical compound N#B PZNSFCLAULLKQX-UHFFFAOYSA-N 0.000 description 1
- FYYHWMGAXLPEAU-UHFFFAOYSA-N Magnesium Chemical compound [Mg] FYYHWMGAXLPEAU-UHFFFAOYSA-N 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N Titan oxide Chemical compound O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 description 1
- HCHKCACWOHOZIP-UHFFFAOYSA-N Zinc Chemical compound [Zn] HCHKCACWOHOZIP-UHFFFAOYSA-N 0.000 description 1
- 229910052788 barium Inorganic materials 0.000 description 1
- DSAJWYNOEDNPEQ-UHFFFAOYSA-N barium atom Chemical compound [Ba] DSAJWYNOEDNPEQ-UHFFFAOYSA-N 0.000 description 1
- DQBAOWPVHRWLJC-UHFFFAOYSA-N barium(2+);dioxido(oxo)zirconium Chemical compound [Ba+2].[O-][Zr]([O-])=O DQBAOWPVHRWLJC-UHFFFAOYSA-N 0.000 description 1
- WEUCVIBPSSMHJG-UHFFFAOYSA-N calcium titanate Chemical compound [O-2].[O-2].[O-2].[Ca+2].[Ti+4] WEUCVIBPSSMHJG-UHFFFAOYSA-N 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000009713 electroplating Methods 0.000 description 1
- 238000007429 general method Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000007646 gravure printing Methods 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 238000003698 laser cutting Methods 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 229910052749 magnesium Inorganic materials 0.000 description 1
- 239000011777 magnesium Substances 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 238000003672 processing method Methods 0.000 description 1
- 238000005488 sandblasting Methods 0.000 description 1
- 238000007650 screen-printing Methods 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- VEALVRVVWBQVSL-UHFFFAOYSA-N strontium titanate Chemical compound [Sr+2].[O-][Ti]([O-])=O VEALVRVVWBQVSL-UHFFFAOYSA-N 0.000 description 1
- 229910052718 tin Inorganic materials 0.000 description 1
- 239000011135 tin Substances 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- 238000003826 uniaxial pressing Methods 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
- 229910052725 zinc Inorganic materials 0.000 description 1
- 239000011701 zinc Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/30—Stacked capacitors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G13/00—Apparatus specially adapted for manufacturing capacitors; Processes specially adapted for manufacturing capacitors not provided for in groups H01G4/00 - H01G11/00
- H01G13/006—Apparatus or processes for applying terminals
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/018—Dielectrics
- H01G4/06—Solid dielectrics
- H01G4/08—Inorganic dielectrics
- H01G4/12—Ceramic dielectrics
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/224—Housing; Encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/228—Terminals
- H01G4/232—Terminals electrically connecting two or more layers of a stacked or rolled capacitor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/228—Terminals
- H01G4/242—Terminals the capacitive element surrounding the terminal
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/005—Electrodes
- H01G4/012—Form of non-self-supporting electrodes
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Chemical & Material Sciences (AREA)
- Ceramic Engineering (AREA)
- Inorganic Chemistry (AREA)
- Ceramic Capacitors (AREA)
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
Description
本発明は、積層セラミックコンデンサ及びその製造方法に関する。
近年、電子機器の小型化及び高性能化に伴い、電子機器に用いられる積層セラミックコンデンサに対する小型化及び大容量化の要望がますます強くなってきている。この要望に応えるためには、積層セラミックコンデンサの内部電極を拡大することが有効である。内部電極を拡大するためには、内部電極の周囲の絶縁性を確保するためのサイドマージン部を薄くする必要がある。
この一方で、一般的な積層セラミックコンデンサの製造方法では、各工程（例えば、内部電極のパターニング、積層シートの切断など）の精度により、均一な厚さのサイドマージン部を形成することが難しい。したがって、このような積層セラミックコンデンサの製造方法では、サイドマージン部を薄くするほど、内部電極の周囲の絶縁性を確保することが難しくなる。
特許文献１，２には、サイドマージン部を後付けする技術が開示されている。つまり、これらの技術では、積層シートを切断することにより、側面に内部電極が露出した積層チップが作製される。そして、この積層チップの側面にサイドマージン部を設けることにより、素体が作製される。
これにより、特許文献１，２に記載の技術では、均一な厚さのサイドマージン部を有する素体が得られる。したがって、これらの技術に係る積層セラミックコンデンサでは、サイドマージン部を薄くして内部電極を拡大する場合にも、内部電極の周囲の絶縁性を確保することができる。
また、積層セラミックコンデンサには、特許文献１，２に記載の技術とは別に、外部電極の素体に対する接続強度を向上させる技術が求められる。このような技術により、外部電極が素体から剥離することを防止することができるため、積層セラミックコンデンサにおいて高い信頼性が得られる。
特許文献３には、素体に対する外部電極の接続強度を向上可能な技術が開示されている。この技術では、素体における外部電極が設けられる領域に、内部電極に接続されていないダミー電極を露出させる。この技術では、金属で形成されたダミー電極に対して外部電極が良好な接続性を有するため、素体に対する外部電極の接続強度が向上する。
しかしながら、特許文献１，２に記載のサイドマージン部を後付けする技術では、特許文献３に記載のダミー電極をサイドマージン部に配置することが困難である。したがって、サイドマージン部を後付けする構成においても、素体に対する外部電極の接続強度を向上可能な技術が求められる。
以上のような事情に鑑み、本発明の目的は、外部電極の素体に対する高い接続強度が得られる積層セラミックコンデンサ及びその製造方法を提供することにある。
上記目的を達成するため、本発明の一形態に係る積層セラミックコンデンサは、素体と、第１外部電極と、第２外部電極と、を具備する。
上記素体は、相互に対向する第１及び第２端面と、上記第１及び第２端面の間に延びる側面と、上記第１端面と上記側面との第１稜部に沿って延びる第１凹部と、上記第２端面と上記側面との第２稜部に沿って延びる第２凹部と、上記第１端面及び上記第１凹部に引き出された第１内部電極と、上記第１内部電極に対向し、上記第２端面及び上記第２凹部に引き出された第２内部電極と、を有する。
上記第１外部電極は、上記第１端面側から上記素体を覆う。
上記第２外部電極は、上記第２端面側から上記素体を覆う。
上記素体は、相互に対向する第１及び第２端面と、上記第１及び第２端面の間に延びる側面と、上記第１端面と上記側面との第１稜部に沿って延びる第１凹部と、上記第２端面と上記側面との第２稜部に沿って延びる第２凹部と、上記第１端面及び上記第１凹部に引き出された第１内部電極と、上記第１内部電極に対向し、上記第２端面及び上記第２凹部に引き出された第２内部電極と、を有する。
上記第１外部電極は、上記第１端面側から上記素体を覆う。
上記第２外部電極は、上記第２端面側から上記素体を覆う。
この構成では、第１及び第２内部電極が露出した第１及び第２凹部が設けられる。これにより、第１及び第２外部電極が、第１及び第２端面のみならず、第１及び第２凹部においても第１及び第２内部電極と接続される。つまり、この構成では、第１及び第２外部電極と第１及び第２内部電極とが接続する領域を広く確保することができる。これにより、第１及び第２外部電極の素体に対する高い接続強度が得られる。
上記素体は、上記第１及び第２端面との間にそれぞれ上記第１及び第２凹部を形成するように上記側面に沿って配置されたサイドマージン部を更に有してもよい。
この構成では、サイドマージン部を後付けすることにより、第１及び第２凹部を容易に形成可能となる。
この構成では、サイドマージン部を後付けすることにより、第１及び第２凹部を容易に形成可能となる。
上記第１及び第２外部電極が上記側面まで延出していてもよい。
この構成では、第１及び第２端面、並びに第１及び第２凹部に露出する第１及び第２内部電極の全体が第１及び第２外部電極に覆われる。これにより、第１及び第２外部電極と第１及び第２内部電極とが接続する領域を更に広く確保することができる。
この構成では、第１及び第２端面、並びに第１及び第２凹部に露出する第１及び第２内部電極の全体が第１及び第２外部電極に覆われる。これにより、第１及び第２外部電極と第１及び第２内部電極とが接続する領域を更に広く確保することができる。
上記第１凹部の上記第１端部からの深さが上記第１端面と上記第２内部電極との間隔の３０％以下であり、かつ上記第２凹部の上記第２端部からの深さが上記第２端面と上記第１内部電極との間隔の３０％以下であってもよい。
この構成では、第１外部電極と第２内部電極との絶縁性、及び第２外部電極と第１内部電極との絶縁性がより確実に得られる。これにより、積層セラミックコンデンサでは、耐湿性が向上するため、高い信頼性が得られる。
この構成では、第１外部電極と第２内部電極との絶縁性、及び第２外部電極と第１内部電極との絶縁性がより確実に得られる。これにより、積層セラミックコンデンサでは、耐湿性が向上するため、高い信頼性が得られる。
本発明の一形態に係る積層セラミックコンデンサの製造方法では、相互に対向する第１及び第２端面と、上記第１及び第２端面の間に延びる側面と、上記第１端面と上記側面との第１稜部に沿って延びる第１凹部と、上記第２端面と上記側面との第２稜部に沿って延びる第２凹部と、上記第１端面及び上記第１凹部に引き出された第１内部電極と、上記第１内部電極に対向し、上記第２端面及び上記第２凹部に引き出された第２内部電極と、を有する素体が作製される。
上記第１端面側から上記素体を覆う第１外部電極が形成される。
上記第２端面側から上記素体を覆う第２外部電極が形成される。
上記第１端面側から上記素体を覆う第１外部電極が形成される。
上記第２端面側から上記素体を覆う第２外部電極が形成される。
複数のセラミックシートを圧着することにより、上記第１及び第２内部電極が配置された積層チップが作製されてもよい。
上記積層チップに、上記側面に沿って延びるサイドマージン部を形成することにより未焼成の上記素体が作製されてもよい。
この構成では、サイドマージン部を後付けすることにより、第１及び第２凹部を容易に形成可能となる。
上記積層チップに、上記側面に沿って延びるサイドマージン部を形成することにより未焼成の上記素体が作製されてもよい。
この構成では、サイドマージン部を後付けすることにより、第１及び第２凹部を容易に形成可能となる。
上記積層チップに形成されたサイドマージン部を乾燥させて収縮させることにより上記第１及び第２凹部が形成されてもよい。
未焼成の上記素体に加工を施すことにより上記第１及び第２凹部が形成されてもよい。
上記加工はバレル研磨であってもよい。
未焼成の上記素体に加工を施すことにより上記第１及び第２凹部が形成されてもよい。
上記加工はバレル研磨であってもよい。
上記サイドマージン部が、上記積層チップよりも焼成時の収縮率が大きい材料で構成された未焼成の上記素体が作製されてもよい。
未焼成の上記素体を焼成することにより上記第１及び第２凹部が形成されてもよい。
上記サイドマージン部が、上記積層チップよりも焼成時に液相を生じやすい材料で構成されてもよい。
上記サイドマージン部が、上記積層チップよりも原料粉末の割合が少ない材料で構成されてもよい。
上記サイドマージン部が、上記積層チップよりも原料粉末の平均粒径が小さい材料で構成されてもよい。
未焼成の上記素体を焼成することにより上記第１及び第２凹部が形成されてもよい。
上記サイドマージン部が、上記積層チップよりも焼成時に液相を生じやすい材料で構成されてもよい。
上記サイドマージン部が、上記積層チップよりも原料粉末の割合が少ない材料で構成されてもよい。
上記サイドマージン部が、上記積層チップよりも原料粉末の平均粒径が小さい材料で構成されてもよい。
これらの構成では、サイドマージン部を後付けする構成において、素体に容易に凹部を形成することができる。
外部電極の素体に対する高い接続強度が得られる積層セラミックコンデンサ及びその製造方法を提供することができる。
以下、図面を参照しながら、本発明の実施形態を説明する。
図面には、適宜相互に直交するＸ軸、Ｙ軸、及びＺ軸が示されている。Ｘ軸、Ｙ軸、及びＺ軸は全図において共通である。
図面には、適宜相互に直交するＸ軸、Ｙ軸、及びＺ軸が示されている。Ｘ軸、Ｙ軸、及びＺ軸は全図において共通である。
［積層セラミックコンデンサ１０の全体構成］
図１〜３は、本発明の第１の実施形態に係る積層セラミックコンデンサ１０を示す図である。図１は、積層セラミックコンデンサ１０の斜視図である。図２は、積層セラミックコンデンサ１０の図１のＡ−Ａ'線に沿った断面図である。図３は、積層セラミックコンデンサ１０の図１のＢ−Ｂ'線に沿った断面図である。
図１〜３は、本発明の第１の実施形態に係る積層セラミックコンデンサ１０を示す図である。図１は、積層セラミックコンデンサ１０の斜視図である。図２は、積層セラミックコンデンサ１０の図１のＡ−Ａ'線に沿った断面図である。図３は、積層セラミックコンデンサ１０の図１のＢ−Ｂ'線に沿った断面図である。
積層セラミックコンデンサ１０は、素体１１と、第１外部電極１４と、第２外部電極１５と、を具備する。外部電極１４，１５は、相互に離間し、素体１１を挟んでＸ軸方向に対向している。
素体１１は、Ｘ軸方向を向いた２つの端面Ｔ１，Ｔ２と、Ｙ軸方向を向いた２つの側面Ｓ１，Ｓ２と、Ｚ軸方向を向いた２つの主面Ｍ１，Ｍ２と、を有する。素体１１の側面Ｓ１，Ｓ２と主面Ｍ１，Ｍ２とを接続する４つの稜部は面取りされている。また、素体１１の端面Ｔ１，Ｔ２と側面Ｓ１，Ｓ２とを接続する４つの稜部には凹部２２，２３（図４〜６参照）が設けられている。凹部２２，２３の詳細な構成については後述する。
素体１１の寸法は、任意に決定可能である。例えば、素体１１では、Ｘ軸方向の寸法を１．０ｍｍとし、Ｙ軸及びＺ軸方向の寸法を０．５ｍｍとすることができる。
なお、素体１１の形状はこのような形状に限定されない。例えば、素体１１の各面は曲面であってもよく、素体１１は全体として丸みを帯びた形状であってもよい。
なお、素体１１の形状はこのような形状に限定されない。例えば、素体１１の各面は曲面であってもよく、素体１１は全体として丸みを帯びた形状であってもよい。
第１外部電極１４は、素体１１を第１端面Ｔ１から覆い、第１端面Ｔ１に接続する側面Ｓ１，Ｓ２及び主面Ｍ１，Ｍ２に延出している。また、第２外部電極１５は、素体１１を第２端面Ｔ２から覆い、第２端面Ｔ２に接続する側面Ｓ１，Ｓ２及び主面Ｍ１，Ｍ２に延出している。これにより、外部電極１４，１５のいずれにおいても、Ｘ−Ｚ平面に平行な断面及びＸ−Ｙ軸に平行な断面の形状がＵ字状となっている。
外部電極１４，１５はそれぞれ、良導体により形成され、積層セラミックコンデンサ１０の端子として機能する。外部電極１４，１５を形成する良導体としては、例えば、ニッケル（Ｎｉ）、銅（Ｃｕ）、パラジウム（Ｐｄ）、白金（Ｐｔ）、銀（Ａｇ）、金（Ａｕ）などを主成分とする金属や合金を用いることができる。
外部電極１４，１５は、単層構造であっても複層構造であってもよい。
外部電極１４，１５は、単層構造であっても複層構造であってもよい。
複層構造の外部電極１４，１５は、例えば、下地膜と表面膜との２層構造や、下地膜と中間膜と表面膜との３層構造として構成されていてもよい。
下地膜は、例えば、ニッケル、銅、パラジウム、白金、銀、金などを主成分とする金属や合金の焼き付け膜とすることができる。
中間膜は、例えば、白金、パラジウム、金、銅、ニッケルなどを主成分とする金属や合金のメッキ膜とすることができる。
表面膜は、例えば、銅、錫、パラジウム、金、亜鉛などを主成分とする金属や合金のメッキ膜とすることができる。
下地膜は、例えば、ニッケル、銅、パラジウム、白金、銀、金などを主成分とする金属や合金の焼き付け膜とすることができる。
中間膜は、例えば、白金、パラジウム、金、銅、ニッケルなどを主成分とする金属や合金のメッキ膜とすることができる。
表面膜は、例えば、銅、錫、パラジウム、金、亜鉛などを主成分とする金属や合金のメッキ膜とすることができる。
素体１１は、積層チップ１６と、サイドマージン部１７と、を有する。
積層チップ１６は、容量形成部１８と、カバー部１９と、エンドマージン部２０，２１と、第１内部電極１２と、第２内部電極１３と、を有する。
サイドマージン部１７は、Ｘ−Ｚ平面に沿って延びる平板状であり、積層チップ１６のＹ軸方向を向いた両側面Ｐ１，Ｐ２をそれぞれ覆っている。
積層チップ１６は、容量形成部１８と、カバー部１９と、エンドマージン部２０，２１と、第１内部電極１２と、第２内部電極１３と、を有する。
サイドマージン部１７は、Ｘ−Ｚ平面に沿って延びる平板状であり、積層チップ１６のＹ軸方向を向いた両側面Ｐ１，Ｐ２をそれぞれ覆っている。
容量形成部１８は、素体１１の中央部に設けられ、積層セラミックコンデンサ１０における電荷を蓄える機能を果たす機能部として構成される。
エンドマージン部２０，２１は、容量形成部１８のＸ軸方向両側に設けられている。つまり、第１エンドマージン部２０は容量形成部１８と第２外部電極１５との間に配置され、
第２エンドマージン部２１は容量形成部１８と第１外部電極１４との間に配置されている。
カバー部１９は、Ｘ−Ｙ平面に沿って延びる平板状であり、容量形成部１８及びエンドマージン部２０，２１のＺ軸方向を向いた両主面をそれぞれ覆っている。
サイドマージン部１７及びカバー部１９は、主に、容量形成部１８及びエンドマージン部２０，２１を保護するとともに、容量形成部１８及びエンドマージン部２０，２１の周囲の絶縁性を確保する機能を有する。
エンドマージン部２０，２１は、容量形成部１８のＸ軸方向両側に設けられている。つまり、第１エンドマージン部２０は容量形成部１８と第２外部電極１５との間に配置され、
第２エンドマージン部２１は容量形成部１８と第１外部電極１４との間に配置されている。
カバー部１９は、Ｘ−Ｙ平面に沿って延びる平板状であり、容量形成部１８及びエンドマージン部２０，２１のＺ軸方向を向いた両主面をそれぞれ覆っている。
サイドマージン部１７及びカバー部１９は、主に、容量形成部１８及びエンドマージン部２０，２１を保護するとともに、容量形成部１８及びエンドマージン部２０，２１の周囲の絶縁性を確保する機能を有する。
内部電極１２，１３は、いずれもＸ−Ｙ平面に沿って延びるシート状であり、Ｚ軸方向に交互に配置されている。第１内部電極１２は、容量形成部１８及び第２エンドマージン部２１にわたって配置され、第１外部電極１４に接続されている。第２内部電極１３は、容量形成部１８及び第１エンドマージン部２０にわたって配置され、第２外部電極１５に接続されている。
したがって、内部電極１２，１３は、容量形成部１８において交差し、相互に対向している。また、第１内部電極１２は、第１エンドマージン部２０によって第２外部電極１５から隔てられることにより、第２外部電極１５から絶縁されている。更に、第２内部電極１３は、第２エンドマージン部２１によって第１外部電極１４から隔てられることにより、第１外部電極１４から絶縁されている。
内部電極１２，１３はそれぞれ、良導体により形成され、積層セラミックコンデンサ１０の内部電極として機能する。内部電極１２，１３を形成する良導体としては、例えばニッケル（Ｎｉ）、銅（Ｃｕ）、パラジウム（Ｐｄ）、白金（Ｐｔ）、銀（Ａｇ）、金（Ａｕ）、又はこれらの合金を含む金属材料が用いられる。
容量形成部１８及びエンドマージン部２０，２１は、誘電体セラミックスによって形成されている。積層セラミックコンデンサ１０では、内部電極１２，１３間の各誘電体セラミック層の容量を大きくするため、容量形成部１８及びエンドマージン部２０，２１を形成する材料として高誘電率の誘電体セラミックスが用いられる。高誘電率の誘電体セラミックスとしては、例えば、チタン酸バリウム（ＢａＴｉＯ３）に代表される、バリウム（Ｂａ）及びチタン（Ｔｉ）を含むペロブスカイト構造の材料が挙げられる。
また、容量形成部１８及びエンドマージン部２０，２１を構成する誘電体セラミックスは、チタン酸バリウム系以外にも、チタン酸ストロンチウム（ＳｒＴｉＯ３）系、チタン酸カルシウム（ＣａＴｉＯ３）系、チタン酸マグネシウム（ＭｇＴｉＯ３）系、ジルコン酸カルシウム（ＣａＺｒＯ３）系、チタン酸ジルコン酸カルシウム（ＰＣＺＴ）系、ジルコン酸バリウム（ＢａＺｒＯ３）系、酸化チタン（ＴｉＯ２）系などであってもよい。
サイドマージン部１７及びカバー部１９も、誘電体セラミックスによって形成されている。サイドマージン部１７及びカバー部１９を形成する材料は、絶縁性セラミックスであればよいが、容量形成部１８及びエンドマージン部２０，２１と同様の組成系の材料を用いることより、製造効率が向上するとともに、素体１１における内部応力が抑制される。
上記の構成により、積層セラミックコンデンサ１０では、第１外部電極１４と第２外部電極１５との間に電圧が印加されると、容量形成部１８において第１内部電極１２と第２内部電極１３との間の複数の誘電体セラミック層に電圧が加わる。これにより、積層セラミックコンデンサ１０では、第１外部電極１４と第２外部電極１５との間の電圧に応じた電荷が蓄えられる。
なお、積層セラミックコンデンサ１０の構成は、特定の構成に限定されず、積層セラミックコンデンサ１０に求められるサイズや性能などに応じて、公知の構成を適宜採用可能である。例えば、容量形成部１８における各内部電極１２，１３の枚数は、適宜決定可能である。
［凹部２２，２３の詳細な構成］
図４〜６は、積層セラミックコンデンサ１０の外部電極１４，１５を透視して素体１１を示す図である。図４は、素体１１の斜視図である。図５は、素体１１の平面図である。図６は、素体１１の側面図である。図４〜６では、外部電極１４，１５の概形を破線で示している。
図４〜６は、積層セラミックコンデンサ１０の外部電極１４，１５を透視して素体１１を示す図である。図４は、素体１１の斜視図である。図５は、素体１１の平面図である。図６は、素体１１の側面図である。図４〜６では、外部電極１４，１５の概形を破線で示している。
素体１１には、第１端面Ｔ１と側面Ｓ１，Ｓ２との第１稜部に沿ってＺ軸方向に延びる第１凹部２２が設けられている。また、素体１１には、第２端面Ｔ２と側面Ｓ１，Ｓ２との第２稜部に沿ってＺ軸方向に延びる第２凹部２３が設けられている。凹部２２，２３は、素体１１のＺ軸方向の全幅にわたって設けられ、端面Ｔ１，Ｔ２及び側面Ｓ１，Ｓ２から窪む溝を形成している。
凹部２２，２３は、サイドマージン部１７のＸ軸方向の両側に設けられている。つまり、サイドマージン部１７は、積層チップ１６よりもＸ軸方向の寸法が小さく、積層チップ１６の端面Ｔ１，Ｔ２から間隔をあけて配置されている。これにより、第１凹部２２には第２エンドマージン部２１の側面Ｐ１，Ｐ２が露出し、第２凹部２３には第１エンドマージン部２０の側面Ｐ１，Ｐ２が露出している。
外部電極１４，１５は、それぞれ凹部２２，２３を覆っている。このため、第１外部電極１４は、第１端面Ｔ１のみならず第１凹部２２においても第１内部電極１２に接続される。また、第２外部電極１５は、第２端面Ｔ２のみならず第２凹部２３においても第２内部電極１３に接続される。このように、積層セラミックコンデンサ１０では、素体１１に凹部２２，２３を設けることにより、外部電極１４，１５と内部電極１２，１３とが接続する領域を広く確保することができる。
外部電極１４，１５は、誘電体セラミックスよりも、金属材料で形成された内部電極１２，１３の方が、より強固に接続可能である。このため、積層セラミックコンデンサ１０では、外部電極１４，１５の素体１１に対する高い接続強度が得られる。したがって、積層セラミックコンデンサ１０では、外部電極１４，１５が素体１１から剥離することを防止することができるため、高い信頼性が得られる。
また、積層セラミックコンデンサ１０では、外部電極１４，１５と内部電極１２，１３との接触面積が大きくなるため、外部電極１４，１５と内部電極１２，１３との接触抵抗が低減される。このため、積層セラミックコンデンサ１０では、等価直列抵抗（ＥＳＲ：Ｅｑｕｉｖａｌｅｎｔ Ｓｅｒｉｅｓ Ｒｅｓｉｓｔａｎｃｅ）を低減することが可能である。
図６には、第１凹部２２の第１端面Ｔ１からの深さＤ２２、第２凹部２３の第２端面Ｔ２からの深さＤ２３、第１エンドマージン部２０のＸ軸方向の寸法Ｄ２０、及び第２エンドマージン部２１のＸ軸方向の寸法Ｄ２１が示されている。
第１凹部２２の深さＤ２２は、第２エンドマージン部２１の寸法Ｄ２１よりも小さい。これにより第１外部電極１４が第１凹部２２内において第２内部電極１３とショートすることを防止することができる。
同様に、第２凹部２３の深さＤ２３は、第１エンドマージン部２０の寸法Ｄ２０よりも小さい。これにより第２外部電極１５が第２凹部２３内において第１内部電極１２とショートすることを防止することができる。
同様に、第２凹部２３の深さＤ２３は、第１エンドマージン部２０の寸法Ｄ２０よりも小さい。これにより第２外部電極１５が第２凹部２３内において第１内部電極１２とショートすることを防止することができる。
凹部２２，２３の深さＤ２２，Ｄ２３が大きいほど、外部電極１４，１５と内部電極１２，１３とが接続する領域を大きく確保することができる。より詳細に、凹部２２，２３の深さＤ２２，Ｄ２３を大きくするにつれて、素体１１と外部電極１４，１５との接続強度が直線的に増大する。このため、素体１１と外部電極１４，１５との接続強度を向上させる観点からは、凹部２２，２３の深さＤ２２，Ｄ２３が大きいことが好ましい。
この一方で、第１凹部２２の深さＤ２２が大きいほど、第１凹部２２内の第１外部電極１４が第２内部電極１３に近接する。また、第２凹部２３の深さＤ２３が大きいほど、第２凹部２３内の第２外部電極１５が第１内部電極１２に近接する。このため、凹部２２，２３の深さＤ２２，Ｄ２３が大きいほど、積層セラミックコンデンサ１０の使用時などに大気中の水分により絶縁不良が発生しやすくなる。
このため、素体１１では、第１凹部２２の深さＤ２２を第２エンドマージン部２１の寸法Ｄ２１の３０％以下に留め、かつ第２凹部２３の深さＤ２３を第１エンドマージン部２０の寸法Ｄ２０の３０％以下に留めることが好ましい。これにより、積層セラミックコンデンサ１０では、耐湿性による絶縁不良が発生することを効果的に防止することができるため、高い信頼性が得られる。
［積層セラミックコンデンサ１０の製造方法］
図７は、積層セラミックコンデンサ１０の製造方法を示すフローチャートである。図８〜１３は、積層セラミックコンデンサ１０の製造過程を示す図である。以下、積層セラミックコンデンサ１０の製造方法について、図７に沿って、図８〜１３を適宜参照しながら説明する。
図７は、積層セラミックコンデンサ１０の製造方法を示すフローチャートである。図８〜１３は、積層セラミックコンデンサ１０の製造過程を示す図である。以下、積層セラミックコンデンサ１０の製造方法について、図７に沿って、図８〜１３を適宜参照しながら説明する。
（ステップＳ０１：セラミックシート準備）
ステップＳ０１では、容量形成部１８及びエンドマージン部２０，２１を形成するための第１セラミックシート１０１及び第２セラミックシート１０２と、カバー部１９を形成するための第３セラミックシート１０３と、を準備する。
ステップＳ０１では、容量形成部１８及びエンドマージン部２０，２１を形成するための第１セラミックシート１０１及び第２セラミックシート１０２と、カバー部１９を形成するための第３セラミックシート１０３と、を準備する。
図８はセラミックシート１０１，１０２，１０３の平面図である。図８（Ａ）はセラミックシート１０１を示し、図８（Ｂ）はセラミックシート１０２を示し、図８（Ｃ）はセラミックシート１０３を示している。セラミックシート１０１，１０２，１０３は、未焼成の誘電体グリーンシートとして構成され、例えば、ロールコーターやドクターブレードを用いてシート状に成形される。
ステップＳ０１の段階では、セラミックシート１０１，１０２，１０３は各積層セラミックコンデンサ１０ごとに切り分けられていない。図８には、各積層セラミックコンデンサ１０ごとに切り分ける際の切断線Ｌｘ，Ｌｙが示されている。切断線ＬｘはＸ軸に平行であり、切断線ＬｙはＹ軸に平行である。
図８に示すように、第１セラミックシート１０１には第１内部電極１２に対応する未焼成の第１内部電極１１２が形成され、第２セラミックシート１０２には第２内部電極１３に対応する未焼成の第２内部電極１１３が形成されている。なお、カバー部１９に対応する第３セラミックシート１０３には内部電極が形成されていない。
内部電極１１２，１１３は、任意の導電性ペーストを用いて形成することができる。導電性ペーストによる内部電極１１２，１１３の形成には、例えば、スクリーン印刷法やグラビア印刷法を用いることができる。
内部電極１１２，１１３は、切断線Ｌｙによって仕切られたＸ軸方向に隣接する２つの領域にわたって配置され、Ｙ軸方向に帯状に延びている。第１内部電極１１２と第２内部電極１１３とでは、切断線Ｌｙによって仕切られた領域１列ずつＸ軸方向にずらされている。つまり、第１内部電極１１２の中央を通る切断線Ｌｙが第２内部電極１１３の間の領域を通り、第２内部電極１１３の中央を通る切断線Ｌｙが第１内部電極１１２の間の領域を通っている。
（ステップＳ０２：積層）
ステップＳ０２では、ステップＳ０１で準備したセラミックシート１０１，１０２，１０３を積層することにより積層シート１０４を作製する。
ステップＳ０２では、ステップＳ０１で準備したセラミックシート１０１，１０２，１０３を積層することにより積層シート１０４を作製する。
図９は、ステップＳ０２で得られる積層シート１０４の斜視図である。図９では、説明の便宜上、セラミックシート１０１，１０２，１０３を分解して示している。しかし、実際の積層シート１０４では、セラミックシート１０１，１０２，１０３が静水圧加圧や一軸加圧などにより圧着されて一体化される。これにより、高密度の積層シート１０４が得られる。
積層シート１０４では、容量形成部１８及びエンドマージン部２０，２１に対応する第１セラミックシート１０１及び第２セラミックシート１０２がＺ軸方向に交互に積層されている。
また、積層シート１０４では、交互に積層されたセラミックシート１０１，１０２のＺ軸方向最上面及び最下面にそれぞれカバー部１９に対応する第３セラミックシート１０３が積層される。なお、図９に示す例では、第３セラミックシート１０３がそれぞれ３枚ずつ積層されているが、第３セラミックシート１０３の枚数は適宜変更可能である。
また、積層シート１０４では、交互に積層されたセラミックシート１０１，１０２のＺ軸方向最上面及び最下面にそれぞれカバー部１９に対応する第３セラミックシート１０３が積層される。なお、図９に示す例では、第３セラミックシート１０３がそれぞれ３枚ずつ積層されているが、第３セラミックシート１０３の枚数は適宜変更可能である。
（ステップＳ０３：切断）
ステップＳ０３では、ステップＳ０２で得られた積層シート１０４を切断することにより未焼成の積層チップ１１６を作製する。
ステップＳ０３では、ステップＳ０２で得られた積層シート１０４を切断することにより未焼成の積層チップ１１６を作製する。
図１０は、ステップＳ０３の後の積層シート１０４の平面図である。積層シート１０４は、保持部材としてのテープＴｐに貼り付けられた状態で、切断線Ｌｘ，Ｌｙに沿って切断される。
これにより、積層シート１０４が個片化され、図１１に示す積層チップ１１６が得られる。積層チップ１１６には、内部電極１１２，１１３が露出した切断面である側面Ｐ１，Ｐ２が形成されている。
これにより、積層シート１０４が個片化され、図１１に示す積層チップ１１６が得られる。積層チップ１１６には、内部電極１１２，１１３が露出した切断面である側面Ｐ１，Ｐ２が形成されている。
積層シート１０４の切断方法は、特定の方法に限定されない。例えば、積層シート１０４の切断には、各種ブレードを利用した技術を用いることができる。積層シート１０４の切断に利用可能なブレードの一例としては、押し切り刃や回転刃（ダイシングブレードなど）が挙げられる。更に、積層シート１０４の切断には、各種ブレードを利用した技術以外にも、例えばレーザ切断やウォータージェット切断を用いることができる。
必要に応じ、切断後の積層チップ１１６を洗浄し、側面Ｐ１，Ｐ２などに付着した切断屑などを除去する。
（ステップＳ０４：サイドマージン部形成）
ステップＳ０４では、ステップＳ０３で得られた積層チップ１１６の側面Ｐ１，Ｐ２に、未焼成のサイドマージン部１１７を形成する。
ステップＳ０４では、ステップＳ０３で得られた積層チップ１１６の側面Ｐ１，Ｐ２に、未焼成のサイドマージン部１１７を形成する。
サイドマージン部１１７は、例えば、セラミックシートを積層チップ１１６の側面Ｐ１，Ｐ２で打ち抜くことや、セラミックスラリーを積層チップ１１６の側面Ｐ１，Ｐ２に塗布することにより形成することができる。セラミックスラリーを積層チップ１１６の側面Ｐ１，Ｐ２に塗布する方法としては、例えば、ディップ法を用いることができる。
以上により、図１２に示す未焼成の素体１１１が得られる。
未焼成の素体１１１の形状は、焼成後の素体１１の形状に応じて決定可能である。例えば、１．０ｍｍ×０．５ｍｍ×０．５ｍｍの素体１１を得るために、１．２ｍｍ×０．６ｍｍ×０．６ｍｍの未焼成の素体１１１を作製することができる。
未焼成の素体１１１の形状は、焼成後の素体１１の形状に応じて決定可能である。例えば、１．０ｍｍ×０．５ｍｍ×０．５ｍｍの素体１１を得るために、１．２ｍｍ×０．６ｍｍ×０．６ｍｍの未焼成の素体１１１を作製することができる。
（ステップＳ０５：凹部形成）
ステップＳ０５では、ステップＳ０４で得られた図１２に示す未焼成の素体１１１に凹部１２２，１２３を形成することにより、図１３に示す未焼成の素体１１１を作製する。ステップＳ０５は、様々な手法で実行可能であり、その一例を以下に例示する。
ステップＳ０５では、ステップＳ０４で得られた図１２に示す未焼成の素体１１１に凹部１２２，１２３を形成することにより、図１３に示す未焼成の素体１１１を作製する。ステップＳ０５は、様々な手法で実行可能であり、その一例を以下に例示する。
例えば、図１２に示す未焼成の素体１１１のサイドマージン部１１７を乾燥させてＸ軸方向に収縮させることにより、図１３に示す未焼成の素体１１１の凹部１２２，１２３を形成することができる。サイドマージン部１１７を乾燥時に収縮しやすくするために、ステップＳ０４（サイドマージン部形成）ではセラミックスラリーの塗布によりサイドマージン部１１７を形成することが好ましい。
また、図１２に示す未焼成の素体１１１に凹部１２２，１２３を形成するための加工を施すことにより、図１３に示す未焼成の素体１１１を作製することができる。未焼成の素体１１１に凹部１２２，１２３を形成するための加工方法としては、バレル研磨やレーザ照射やサンドブラストなどを用いることができる。更に、サイドマージン部１１７を押圧して変形させることにより、凹部１２２，１２３を形成してもよい。
一例として、図１２に示す未焼成の素体１１１にバレル研磨を施すことにより凹部１２２，１２３を形成する方法について説明する。バレル研磨は、例えば、複数の未焼成の素体１１１と研磨媒体と液体とをバレル容器に封入し、バレル容器に回転運動や振動を与えることにより実行可能である。
上記のとおり、積層チップ１１６は、ステップＳ０３で切断される前のステップＳ０２において静水圧加圧や一軸加圧などにより高密度化されている。この一方で、ステップＳ０４では、積層チップ１１６の各層の剥離を防止するため、積層チップ１１６に形成されたサイドマージン部１１７に大きい圧力を加えず、サイドマージン部１１７が高密度化されない。
したがって、図１２に示す未焼成の素体１１１では、サイドマージン部１１７の密度が、積層チップ１１６の密度よりも低くなる。このため、図１２に示す未焼成の素体１１１にバレル研磨を施すと、低密度のサイドマージン部１１７が高密度の積層チップ１１６よりも多く摩耗する。これにより、図１３に示すバレル研磨後の未焼成の素体１１１には、サイドマージン部１１７のＸ軸方向両端部が多く摩耗することにより、凹部１２２，１２３が形成される。
なお、図１３に示すバレル研磨後の未焼成の素体１１１では、サイドマージン部１１７のＸ軸方向両端部のみならず、サイドマージン部１１７のＺ軸方向両端部も多く摩耗していてもよい。これにより、サイドマージン部１１７のＺ軸方向両側に、Ｘ軸方向に延びる凹部が形成されていても差し支えない。
（ステップＳ０６：焼成）
ステップＳ０６では、ステップＳ０５で得られた図１３に示す未焼成の素体１１１を焼成することにより、図１〜６に示す積層セラミックコンデンサ１０の素体１１を作製する。焼成は、例えば、還元雰囲気下、又は低酸素分圧雰囲気下において行うことができる。
ステップＳ０６では、ステップＳ０５で得られた図１３に示す未焼成の素体１１１を焼成することにより、図１〜６に示す積層セラミックコンデンサ１０の素体１１を作製する。焼成は、例えば、還元雰囲気下、又は低酸素分圧雰囲気下において行うことができる。
（ステップＳ０７：外部電極形成）
ステップＳ０７では、ステップＳ０６で得られた素体１１に外部電極１４，１５を形成することにより、図１〜６に示す積層セラミックコンデンサ１０を作製する。
ステップＳ０７では、ステップＳ０６で得られた素体１１に外部電極１４，１５を形成することにより、図１〜６に示す積層セラミックコンデンサ１０を作製する。
ステップＳ０７では、まず、端面Ｔ１，Ｔ２のうちの一方から素体１１を覆うように未焼成の電極材料を塗布し、端面Ｔ１，Ｔ２のうちの他方から素体１１を覆うように未焼成の電極材料を塗布する。これにより、端面Ｔ１，Ｔ２のそれぞれから素体１１が未焼成の電極材料によって覆われる。
未焼成の電極材料の塗布方法は、未焼成の電極材料を素体１１の凹部２２，２３内に充填可能であればよく、特定の方法に限定されない。未焼成の電極材料の塗布方法としては、例えば、ディップ法が挙げられる。
次に、素体１１に塗布された未焼成の電極材料に、例えば、還元雰囲気下、又は低酸素分圧雰囲気下において焼き付け処理を行って、素体１１に下地膜を形成する。そして、素体１１に焼き付けられた下地膜の上に、中間膜及び表面膜を電解メッキなどのメッキ処理で形成して、外部電極１４，１５が完成する。
なお、上記のステップＳ０７における処理の一部を、ステップＳ０６の前に行ってもよい。例えば、ステップＳ０６の前に未焼成の素体１１１に端面Ｔ１，Ｔ２から未焼成の電極材料を塗布し、ステップＳ０６において、未焼成の素体１１１を焼成すると同時に、未焼成の電極材料を焼き付けて外部電極１４，１５の下地層を形成してもよい。
（変形例）
積層セラミックコンデンサ１０の製造方法においてステップＳ０５（凹部形成）は必須ではない。つまり、ステップＳ０４（サイドマージン部形成）において図１４に示す予め凹部１２２，１２３が形成された未焼成の素体１１１が得られれば、事後的に凹部１２２，１２３を形成する必要がなくなる。
積層セラミックコンデンサ１０の製造方法においてステップＳ０５（凹部形成）は必須ではない。つまり、ステップＳ０４（サイドマージン部形成）において図１４に示す予め凹部１２２，１２３が形成された未焼成の素体１１１が得られれば、事後的に凹部１２２，１２３を形成する必要がなくなる。
例えば、積層チップ１１６の側面Ｐ１，Ｐ２に、Ｘ軸方向に短いサイドマージン部１１７を配置することにより、図１４に示す未焼成の素体１１１が得られる。また、積層チップ１１６の側面Ｐ１，Ｐ２によるセラミックシートの打ち抜き条件を、サイドマージン部１１７がＸ軸方向に短くなるように調整することによっても、図１４に示す未焼成の素体１１１が得られる。
また、焼成前の素体１１１においてサイドマージン部１１７を積層チップ１１６よりも焼成時の収縮率が大きい材料で構成することにより、焼成前の素体１１１に凹部１２２，１２３を形成する必要がなくなる。この場合、焼成時にサイドマージン部１１７が積層チップ１１６よりも大きく収縮することにより、焼成後の素体１１に凹部２２，２３が形成される。
このためには、例えば、サイドマージン部１１７を積層チップ１１６よりも焼成時に液相を生じやすい材料で構成することができる。この場合、サイドマージン部１１７には、ガラス成分を構成するケイ素酸化物やホウ素窒化物などを積層チップ１１６よりも多く含ませることが可能である。
また、サイドマージン部１１７において、焼成後に固形成分となる原料粉末の割合を積層チップ１１６よりも少なくすることも有効である。
更に、サイドマージン部１１７において、原料粉末の平均粒径を積層チップ１１６よりも小さくすることも有効である。
更に、サイドマージン部１１７において、原料粉末の平均粒径を積層チップ１１６よりも小さくすることも有効である。
［その他の実施形態］
以上、本発明の実施形態について説明したが、本発明は上述の実施形態にのみ限定されるものではなく種々変更を加え得ることは勿論である。
以上、本発明の実施形態について説明したが、本発明は上述の実施形態にのみ限定されるものではなく種々変更を加え得ることは勿論である。
例えば、上記実施形態では凹部２２，２３が素体１１のＺ軸方向の全幅にわたって形成されているが、凹部２２，２３は内部電極１２，１３の少なくとも１つを露出させていればよい。例えば、凹部２２，２３は、素体１１のエンドマージン部２０，２１に対応する領域のみに設けられ、カバー部１９に対応する領域に設けられていなくてもよい。
また、積層セラミックコンデンサ１０では、上記実施形態のように凹部２２，２３が素体１１の端面Ｔ１，Ｔ２と側面Ｓ１，Ｓ２との４つの稜部のいずれにも設けられることが好ましいが、この構成は必須ではない。つまり、積層セラミックコンデンサ１０では、凹部２２，２３が素体１１の４つの稜部のうち少なくとも１つに設けられていれば、上記実施形態の効果を得ることができる。
更に、積層セラミックコンデンサ１０では、上記実施形態のように外部電極１４，１５が凹部２２，２３を超えて素体１１の側面Ｓ１，Ｓ２まで延出していることが好ましいが、この構成は必須ではない。つまり、外部電極１４，１５が、凹部２２，２３の少なくとも一部を覆い、凹部２２，２３内において内部電極１２，１３に接続されていれば、上記実施形態の効果を得ることができる。
１０…積層セラミックコンデンサ
１１…素体
１２，１３…内部電極
１４，１５…外部電極
１６…積層チップ
１７…サイドマージン部
１８…容量形成部
１９…カバー部
２０，２１…エンドマージン部
２２，２３…凹部
１１…素体
１２，１３…内部電極
１４，１５…外部電極
１６…積層チップ
１７…サイドマージン部
１８…容量形成部
１９…カバー部
２０，２１…エンドマージン部
２２，２３…凹部
Claims (10)
- 相互に対向する第１及び第２端面と、前記第１及び第２端面の間に延びる側面と、前記第１端面と前記側面との第１稜部に沿って延びる第１凹部と、前記第２端面と前記側面との第２稜部に沿って延びる第２凹部と、前記第１端面及び前記第１凹部に引き出された第１内部電極と、前記第１内部電極に対向し、前記第２端面及び前記第２凹部に引き出された第２内部電極と、を有する素体と、
前記第１端面側から前記素体を覆う第１外部電極と、
前記第２端面側から前記素体を覆う第２外部電極と、
を具備し、
前記第１凹部の前記第１端面からの深さが前記第１端面と前記第２内部電極との間隔の３０％以下であり、かつ前記第２凹部の前記第２端面からの深さが前記第２端面と前記第１内部電極との間隔の３０％以下である
積層セラミックコンデンサ。 - 請求項１に記載の積層セラミックコンデンサであって、
前記素体は、前記第１及び第２端面との間にそれぞれ前記第１及び第２凹部を形成するように前記側面に沿って配置されたサイドマージン部を更に有する
積層セラミックコンデンサ。 - 請求項１又は２に記載の積層セラミックコンデンサであって、
前記第１及び第２外部電極が前記側面まで延出する
積層セラミックコンデンサ。 - 相互に対向する第１及び第２端面と、前記第１及び第２端面の間に延びる側面と、前記第１端面と前記側面との第１稜部に沿って延びる第１凹部と、前記第２端面と前記側面との第２稜部に沿って延びる第２凹部と、前記第１端面及び前記第１凹部に引き出された第１内部電極と、前記第１内部電極に対向し、前記第２端面及び前記第２凹部に引き出された第２内部電極と、を有する未焼成の素体を作製し、
前記第１端面側から前記素体を覆う第１外部電極を形成し、
前記第２端面側から前記素体を覆う第２外部電極を形成し、
未焼成の前記素体を作製する工程は、
複数のセラミックシートを圧着することにより、前記第１及び第２内部電極が配置された積層チップを作製し、
前記積層チップに、前記側面に沿って延びるサイドマージン部を形成し、
前記積層チップに形成されたサイドマージン部を乾燥させて収縮させることにより前記第１及び第２凹部を形成する
工程を含む
積層セラミックコンデンサの製造方法。 - 相互に対向する第１及び第２端面と、前記第１及び第２端面の間に延びる側面と、前記第１端面と前記側面との第１稜部に沿って延びる第１凹部と、前記第２端面と前記側面との第２稜部に沿って延びる第２凹部と、前記第１端面及び前記第１凹部に引き出された第１内部電極と、前記第１内部電極に対向し、前記第２端面及び前記第２凹部に引き出された第２内部電極と、を有する未焼成の素体を作製し、
前記第１端面側から前記素体を覆う第１外部電極を形成し、
前記第２端面側から前記素体を覆う第２外部電極を形成し、
未焼成の前記素体を作製する工程は、
複数のセラミックシートを圧着することにより、前記第１及び第２内部電極が配置された積層チップを作製し、
前記積層チップに、前記側面に沿って延びるサイドマージン部を形成し、
未焼成の前記素体に加工を施すことにより前記第１及び第２凹部を形成する
工程を含む
積層セラミックコンデンサの製造方法。 - 請求項５に記載の積層セラミックコンデンサの製造方法であって、
前記加工はバレル研磨である
積層セラミックコンデンサの製造方法。 - 相互に対向する第１及び第２端面と、前記第１及び第２端面の間に延びる側面と、前記第１端面と前記側面との第１稜部に沿って延びる第１凹部と、前記第２端面と前記側面との第２稜部に沿って延びる第２凹部と、前記第１端面及び前記第１凹部に引き出された第１内部電極と、前記第１内部電極に対向し、前記第２端面及び前記第２凹部に引き出された第２内部電極と、を有する未焼成の素体を作製し、
前記第１端面側から前記素体を覆う第１外部電極を形成し、
前記第２端面側から前記素体を覆う第２外部電極を形成し、
未焼成の前記素体を作製する工程は、
複数のセラミックシートを圧着することにより、前記第１及び第２内部電極が配置された積層チップを作製し、
前記積層チップに、前記積層チップよりも焼成時の収縮率が大きい材料で構成され、前記側面に沿って延びるサイドマージン部を形成し、
未焼成の前記素体を焼成することにより前記第１及び第２凹部を形成する
工程を含む
積層セラミックコンデンサの製造方法。 - 請求項７に記載の積層セラミックコンデンサの製造方法であって、
前記サイドマージン部が、前記積層チップよりも焼成時に液相を生じやすい材料で構成される
積層セラミックコンデンサの製造方法。 - 請求項７又は８に記載の積層セラミックコンデンサの製造方法であって、
前記サイドマージン部が、前記積層チップよりも原料粉末の割合が少ない材料で構成される
積層セラミックコンデンサの製造方法。 - 請求項７から９のいずれか１項に記載の積層セラミックコンデンサの製造方法であって、
前記サイドマージン部が、前記積層チップよりも原料粉末の平均粒径が小さい材料で構成される
積層セラミックコンデンサの製造方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2016080787A JP6496271B2 (ja) | 2016-04-14 | 2016-04-14 | 積層セラミックコンデンサ及びその製造方法 |
| US15/488,102 US10141114B2 (en) | 2016-04-14 | 2017-04-14 | Multi-layer ceramic capacitor and method of producing the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2016080787A JP6496271B2 (ja) | 2016-04-14 | 2016-04-14 | 積層セラミックコンデンサ及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2017191861A JP2017191861A (ja) | 2017-10-19 |
| JP6496271B2 true JP6496271B2 (ja) | 2019-04-03 |
Family
ID=60038419
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2016080787A Active JP6496271B2 (ja) | 2016-04-14 | 2016-04-14 | 積層セラミックコンデンサ及びその製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US10141114B2 (ja) |
| JP (1) | JP6496271B2 (ja) |
Families Citing this family (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP7444346B2 (ja) * | 2017-12-07 | 2024-03-06 | サムソン エレクトロ－メカニックス カンパニーリミテッド． | 積層セラミックキャパシタ |
| US10971308B2 (en) * | 2018-07-20 | 2021-04-06 | Samsung Electro-Mechanics Co., Ltd | Multilayer capacitor |
| US11094462B2 (en) * | 2018-10-22 | 2021-08-17 | Murata Manufacturing Co., Ltd. | Multilayer ceramic electronic component |
| JP7280037B2 (ja) * | 2018-12-20 | 2023-05-23 | 太陽誘電株式会社 | 積層セラミック電子部品及びその製造方法 |
| JP7024756B2 (ja) * | 2019-03-28 | 2022-02-24 | 株式会社村田製作所 | 積層セラミックコンデンサ |
| JP2021166219A (ja) * | 2020-04-06 | 2021-10-14 | 株式会社村田製作所 | 積層セラミックコンデンサおよび半導体装置 |
| JP2022034315A (ja) * | 2020-08-18 | 2022-03-03 | 株式会社村田製作所 | 積層セラミック電子部品の製造方法及び積層セラミック電子部品 |
| KR20220031344A (ko) * | 2020-09-04 | 2022-03-11 | 삼성전기주식회사 | 적층형 전자 부품 |
| KR20220050485A (ko) * | 2020-10-16 | 2022-04-25 | 삼성전기주식회사 | 적층형 커패시터 |
| TWI775280B (zh) * | 2021-01-20 | 2022-08-21 | 力晶積成電子製造股份有限公司 | 電容集成結構、電容單元及其製造方法 |
| US20220285093A1 (en) * | 2021-03-02 | 2022-09-08 | Tdk Corporation | Multilayer capacitor |
| KR102704672B1 (ko) * | 2021-12-20 | 2024-09-09 | 주식회사 아모텍 | 세라믹 커패시터 및 이의 제조방법 |
| KR102704653B1 (ko) * | 2021-12-20 | 2024-09-09 | 주식회사 아모텍 | 세라믹 커패시터 및 이의 제조방법 |
| WO2024204816A1 (ja) * | 2023-03-31 | 2024-10-03 | 太陽誘電株式会社 | 積層セラミック電子部品およびその製造方法 |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3189974A (en) * | 1962-04-12 | 1965-06-22 | Sprague Electric Co | Process for capacitor |
| JPH06140277A (ja) * | 1992-10-23 | 1994-05-20 | Tokin Corp | 積層セラミックコンデンサ |
| JPH09266133A (ja) * | 1996-03-27 | 1997-10-07 | Taiyo Yuden Co Ltd | 積層電子部品 |
| CN1094917C (zh) * | 1998-09-30 | 2002-11-27 | Tdk株式会社 | 抗还原的介电陶瓷材料、制备方法及多层陶瓷电容器 |
| KR101141457B1 (ko) * | 2010-12-08 | 2012-05-04 | 삼성전기주식회사 | 적층 세라믹 콘덴서 및 그 제조방법 |
| KR101187939B1 (ko) | 2011-03-09 | 2012-10-08 | 삼성전기주식회사 | 적층 세라믹 커패시터 및 그 제조방법 |
| JP5780169B2 (ja) | 2011-03-14 | 2015-09-16 | 株式会社村田製作所 | 積層セラミック電子部品の製造方法 |
| KR101141361B1 (ko) * | 2011-03-14 | 2012-05-03 | 삼성전기주식회사 | 적층형 세라믹 콘덴서 및 그 제조방법 |
| JP5271377B2 (ja) * | 2011-04-18 | 2013-08-21 | 太陽誘電株式会社 | 積層セラミックコンデンサ |
| KR20130039400A (ko) | 2011-10-12 | 2013-04-22 | 삼성전기주식회사 | 적층 세라믹 전자 부품 및 그 제조 방법 |
| KR101681358B1 (ko) * | 2013-04-08 | 2016-11-30 | 삼성전기주식회사 | 적층 세라믹 커패시터 및 그 제조방법 |
| JP2015046494A (ja) * | 2013-08-28 | 2015-03-12 | 京セラ株式会社 | チップ型電子部品 |
-
2016
- 2016-04-14 JP JP2016080787A patent/JP6496271B2/ja active Active
-
2017
- 2017-04-14 US US15/488,102 patent/US10141114B2/en active Active
Also Published As
| Publication number | Publication date |
|---|---|
| US10141114B2 (en) | 2018-11-27 |
| JP2017191861A (ja) | 2017-10-19 |
| US20170301471A1 (en) | 2017-10-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6496271B2 (ja) | 積層セラミックコンデンサ及びその製造方法 | |
| JP6496270B2 (ja) | セラミック電子部品及びその製造方法 | |
| JP7122818B2 (ja) | 積層セラミック電子部品及びその製造方法 | |
| JP7019781B2 (ja) | 積層セラミックコンデンサ及びその製造方法 | |
| JP7167227B2 (ja) | 積層セラミックコンデンサ | |
| JP6835561B2 (ja) | 積層セラミックコンデンサ及びその製造方法 | |
| JP7044534B2 (ja) | 積層セラミック電子部品及びその製造方法 | |
| JP6487364B2 (ja) | 積層セラミック電子部品の製造方法 | |
| US11049660B2 (en) | Multi-layer ceramic electronic component and method of producing the same | |
| KR20200099084A (ko) | 적층 세라믹 콘덴서 및 그 제조 방법 | |
| JP7533833B2 (ja) | 積層セラミック電子部品 | |
| CN109712812B (zh) | 层叠陶瓷电容器和层叠陶瓷电容器的制造方法 | |
| JP2024096307A (ja) | 積層セラミック電子部品 | |
| JP6851174B2 (ja) | 積層セラミックコンデンサ | |
| JP6329978B2 (ja) | 積層セラミック電子部品の製造方法 | |
| JP7385374B2 (ja) | 積層セラミック電子部品 | |
| JP2019117817A (ja) | 積層セラミック電子部品の製造方法 | |
| JP7058987B2 (ja) | 積層セラミックコンデンサ及び積層セラミックコンデンサの製造方法 | |
| JP7506514B2 (ja) | 積層セラミック電子部品の製造方法 | |
| JP7322240B2 (ja) | 積層セラミック電子部品及びその製造方法 | |
| JP7459812B2 (ja) | 積層セラミックコンデンサおよび積層セラミックコンデンサの製造方法 | |
| JP2021093552A (ja) | 積層セラミックコンデンサ | |
| JP2022020865A (ja) | 積層セラミック電子部品 | |
| JP2021027087A (ja) | 積層セラミック電子部品及び部品実装基板 | |
| JP2021086893A (ja) | 積層セラミック電子部品 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20180202 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20181126 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20181211 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20190204 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20190219 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20190308 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 6496271 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |