JP6496270B2 - セラミック電子部品及びその製造方法 - Google Patents
セラミック電子部品及びその製造方法 Download PDFInfo
- Publication number
- JP6496270B2 JP6496270B2 JP2016080786A JP2016080786A JP6496270B2 JP 6496270 B2 JP6496270 B2 JP 6496270B2 JP 2016080786 A JP2016080786 A JP 2016080786A JP 2016080786 A JP2016080786 A JP 2016080786A JP 6496270 B2 JP6496270 B2 JP 6496270B2
- Authority
- JP
- Japan
- Prior art keywords
- ceramic electronic
- electronic component
- element body
- side margin
- recess
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000000919 ceramic Substances 0.000 title claims description 117
- 238000004519 manufacturing process Methods 0.000 title claims description 57
- 238000000034 method Methods 0.000 title claims description 34
- 238000010304 firing Methods 0.000 claims description 13
- 239000000463 material Substances 0.000 claims description 13
- 238000005498 polishing Methods 0.000 claims description 9
- 230000001681 protective effect Effects 0.000 claims description 7
- 239000000843 powder Substances 0.000 claims description 6
- 239000002994 raw material Substances 0.000 claims description 6
- 239000007791 liquid phase Substances 0.000 claims description 3
- 239000002245 particle Substances 0.000 claims description 3
- 239000003985 ceramic capacitor Substances 0.000 description 60
- 238000005520 cutting process Methods 0.000 description 19
- KDLHZDBZIXYQEI-UHFFFAOYSA-N Palladium Chemical compound [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 description 12
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 10
- 238000003475 lamination Methods 0.000 description 10
- 238000007747 plating Methods 0.000 description 10
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 10
- 230000015572 biosynthetic process Effects 0.000 description 9
- 239000007772 electrode material Substances 0.000 description 9
- 230000008569 process Effects 0.000 description 8
- 239000010949 copper Substances 0.000 description 7
- 239000010931 gold Substances 0.000 description 7
- 239000010410 layer Substances 0.000 description 6
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 5
- 239000000956 alloy Substances 0.000 description 5
- 229910045601 alloy Inorganic materials 0.000 description 5
- 230000000052 comparative effect Effects 0.000 description 5
- 229910052802 copper Inorganic materials 0.000 description 5
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 5
- 229910052737 gold Inorganic materials 0.000 description 5
- 238000009413 insulation Methods 0.000 description 5
- 229910052751 metal Inorganic materials 0.000 description 5
- 239000002184 metal Substances 0.000 description 5
- 229910052763 palladium Inorganic materials 0.000 description 5
- 239000004020 conductor Substances 0.000 description 4
- 230000004048 modification Effects 0.000 description 4
- 238000012986 modification Methods 0.000 description 4
- 229910052759 nickel Inorganic materials 0.000 description 4
- 229910052697 platinum Inorganic materials 0.000 description 4
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 3
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 3
- 238000001035 drying Methods 0.000 description 3
- 229910052709 silver Inorganic materials 0.000 description 3
- 239000004332 silver Substances 0.000 description 3
- 239000002002 slurry Substances 0.000 description 3
- 230000009471 action Effects 0.000 description 2
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 2
- 229910002113 barium titanate Inorganic materials 0.000 description 2
- JRPBQTZRNDNNOP-UHFFFAOYSA-N barium titanate Chemical compound [Ba+2].[Ba+2].[O-][Ti]([O-])([O-])[O-] JRPBQTZRNDNNOP-UHFFFAOYSA-N 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000002706 hydrostatic effect Effects 0.000 description 2
- 230000001771 impaired effect Effects 0.000 description 2
- 238000010030 laminating Methods 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- 229910052760 oxygen Inorganic materials 0.000 description 2
- 239000001301 oxygen Substances 0.000 description 2
- 238000002360 preparation method Methods 0.000 description 2
- 238000004080 punching Methods 0.000 description 2
- 239000010936 titanium Substances 0.000 description 2
- DJOYTAUERRJRAT-UHFFFAOYSA-N 2-(n-methyl-4-nitroanilino)acetonitrile Chemical compound N#CCN(C)C1=CC=C([N+]([O-])=O)C=C1 DJOYTAUERRJRAT-UHFFFAOYSA-N 0.000 description 1
- 229910052582 BN Inorganic materials 0.000 description 1
- PZNSFCLAULLKQX-UHFFFAOYSA-N Boron nitride Chemical compound N#B PZNSFCLAULLKQX-UHFFFAOYSA-N 0.000 description 1
- FYYHWMGAXLPEAU-UHFFFAOYSA-N Magnesium Chemical compound [Mg] FYYHWMGAXLPEAU-UHFFFAOYSA-N 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N Titan oxide Chemical compound O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 description 1
- HCHKCACWOHOZIP-UHFFFAOYSA-N Zinc Chemical compound [Zn] HCHKCACWOHOZIP-UHFFFAOYSA-N 0.000 description 1
- 229910052788 barium Inorganic materials 0.000 description 1
- DSAJWYNOEDNPEQ-UHFFFAOYSA-N barium atom Chemical compound [Ba] DSAJWYNOEDNPEQ-UHFFFAOYSA-N 0.000 description 1
- DQBAOWPVHRWLJC-UHFFFAOYSA-N barium(2+);dioxido(oxo)zirconium Chemical compound [Ba+2].[O-][Zr]([O-])=O DQBAOWPVHRWLJC-UHFFFAOYSA-N 0.000 description 1
- BRPQOXSCLDDYGP-UHFFFAOYSA-N calcium oxide Chemical compound [O-2].[Ca+2] BRPQOXSCLDDYGP-UHFFFAOYSA-N 0.000 description 1
- ODINCKMPIJJUCX-UHFFFAOYSA-N calcium oxide Inorganic materials [Ca]=O ODINCKMPIJJUCX-UHFFFAOYSA-N 0.000 description 1
- 239000000292 calcium oxide Substances 0.000 description 1
- WEUCVIBPSSMHJG-UHFFFAOYSA-N calcium titanate Chemical compound [O-2].[O-2].[O-2].[Ca+2].[Ti+4] WEUCVIBPSSMHJG-UHFFFAOYSA-N 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 230000008602 contraction Effects 0.000 description 1
- 238000007598 dipping method Methods 0.000 description 1
- 238000009713 electroplating Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000007646 gravure printing Methods 0.000 description 1
- 238000003698 laser cutting Methods 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 229910052749 magnesium Inorganic materials 0.000 description 1
- 239000011777 magnesium Substances 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 238000003825 pressing Methods 0.000 description 1
- 238000003672 processing method Methods 0.000 description 1
- 238000005488 sandblasting Methods 0.000 description 1
- 238000007650 screen-printing Methods 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- VEALVRVVWBQVSL-UHFFFAOYSA-N strontium titanate Chemical compound [Sr+2].[O-][Ti]([O-])=O VEALVRVVWBQVSL-UHFFFAOYSA-N 0.000 description 1
- 229910052718 tin Inorganic materials 0.000 description 1
- 239000011135 tin Substances 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- 239000002699 waste material Substances 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
- 229910052725 zinc Inorganic materials 0.000 description 1
- 239000011701 zinc Substances 0.000 description 1
- 229910052845 zircon Inorganic materials 0.000 description 1
- GFQYVLUOOAAOGM-UHFFFAOYSA-N zirconium(iv) silicate Chemical compound [Zr+4].[O-][Si]([O-])([O-])[O-] GFQYVLUOOAAOGM-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/30—Stacked capacitors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/005—Electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/018—Dielectrics
- H01G4/06—Solid dielectrics
- H01G4/08—Inorganic dielectrics
- H01G4/12—Ceramic dielectrics
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/228—Terminals
- H01G4/232—Terminals electrically connecting two or more layers of a stacked or rolled capacitor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/228—Terminals
- H01G4/248—Terminals the terminals embracing or surrounding the capacitive element, e.g. caps
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Chemical & Material Sciences (AREA)
- Ceramic Engineering (AREA)
- Inorganic Chemistry (AREA)
- Ceramic Capacitors (AREA)
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
Description
本発明は、一対の外部電極を有するセラミック電子部品及びその製造方法に関する。
近年、電子機器の小型化及び高性能化に伴い、電子機器に用いられる積層セラミックコンデンサに対する小型化及び大容量化の要望がますます強くなってきている。規定された寸法において積層セラミックコンデンサを大容量化するためには、例えば、外部電極を薄くすることにより、内部電極が配置される領域を拡大することが有効である。
外部電極は、例えば、積層セラミックコンデンサの素体に塗布された導電性ペーストを焼き付けた下地膜に、メッキ処理を施すことにより設けられる。このため、外部電極の厚さを縮小するためには、粘性の低い導電性ペーストを用いることにより、下地膜を薄くすることが有効である。
しかしながら、導電性ペーストは、素体に塗布されると、どうしても素体の角部において薄くなる。このため、粘性の低い導電性ペーストを用いると、下地膜が素体の角部で途切れ、素体の角部が剥き出しになる場合がある。このような場合、素体の角部において下地膜が剥離することにより、素体と下地膜との間に隙間が発生しやすくなる。
素体と下地膜との間に隙間が発生すると、メッキ処理時に素体と下地膜との間の隙間にメッキ液が入り込む。これにより、メッキ処理後の積層セラミックコンデンサにおいて正常な機能が得られなくなる場合がある。また、メッキ処理後の外部電極にも、素体との間の隙間が残る。
素体と外部電極との間に隙間があると、積層セラミックコンデンサの使用時などに、大気中の水分が素体と外部電極との間の隙間に進入することにより、絶縁不良が発生する場合がある。したがって、外部電極の厚さを縮小することにより、積層セラミックコンデンサの信頼性を確保することが難しくなる。
これに対し、特許文献１には、素体における外部電極が設けられる領域に、内部電極に接続されていないダミー電極を露出させる技術が開示されている。この技術では、金属で形成されたダミー電極に対して外部電極が良好な接続性を有するため、ダミー電極が露出する領域において外部電極が途切れにくくなる。
しかしながら、上記特許文献１に係る技術では、ダミー電極を設けるための手間がかかるため、製造工程が煩雑化するとともに、製造コストが増大してしまう。このため、ダミー電極などの新たな部材を設けることなく、外部電極の厚さを縮小しても信頼性が損なわれない技術を実現することが求められる。
以上のような事情に鑑み、本発明の目的は、外部電極の厚さを縮小可能なセラミック電子部品及びその製造方法を提供することにある。
上記目的を達成するため、本発明の一形態に係るセラミック電子部品は、素体と、第１及び第２外部電極と、を具備する。
上記素体は、相互に対向する第１及び第２端面と、上記第１及び第２端面の間にそれぞれ延びる複数の面と、上記複数の面に沿って設けられ、上記第１及び第２端面から上記複数の面の稜部に沿って延びる凹部を含む保護部と、上記保護部より内側に配置された機能部と、を有する。
上記第１及び第２外部電極は、上記第１及び第２端面を覆い、上記第１及び第２端面から相互に近接するように上記複数の面及び上記凹部に沿って延びる。
上記素体は、相互に対向する第１及び第２端面と、上記第１及び第２端面の間にそれぞれ延びる複数の面と、上記複数の面に沿って設けられ、上記第１及び第２端面から上記複数の面の稜部に沿って延びる凹部を含む保護部と、上記保護部より内側に配置された機能部と、を有する。
上記第１及び第２外部電極は、上記第１及び第２端面を覆い、上記第１及び第２端面から相互に近接するように上記複数の面及び上記凹部に沿って延びる。
この構成では、第１及び第２外部電極が途切れやすい素体の角部に凹部が形成されている。これにより、素体の角部では、第１及び第２外部電極が凹部内に入り込むため、第１及び第２外部電極の厚さが確保される。したがって、この構成では、第１及び第２外部電極を薄くしても、素体の角部において第１及び第２外部電極が途切れることを防止することができる。
上記第１及び第２外部電極は、上記凹部において、上記複数の面をそれぞれ延長した面が交差する交線より内側に配置されていてもよい。
この構成では、凹部が設けられていなければ第１及び第２外部電極が途切れる程度まで第１及び第２外部電極の厚さを縮小しても、凹部の作用により第１及び第２外部電極が途切れることを防止することができる。
この構成では、凹部が設けられていなければ第１及び第２外部電極が途切れる程度まで第１及び第２外部電極の厚さを縮小しても、凹部の作用により第１及び第２外部電極が途切れることを防止することができる。
上記複数の面は、相互に対向する第１及び第２主面と、相互に対向する第１及び第２側面と、から構成されていてもよい。
上記保護部は、上記第１及び第２主面に沿って設けられた第１及び第２カバー部と、上記第１及び第２側面に沿って設けられた第１及び第２サイドマージン部と、から構成されていてもよい。
上記保護部は、上記第１及び第２主面に沿って設けられた第１及び第２カバー部と、上記第１及び第２側面に沿って設けられた第１及び第２サイドマージン部と、から構成されていてもよい。
上記凹部の上記第１及び第２主面からの深さが上記第１及び第２カバー部の厚さ以下であり、かつ上記凹部の上記第１及び第２側面からの深さが上記第１及び第２サイドマージン部の厚さの４０％以下であってもよい。
また、上記凹部の上記第１及び第２側面からの深さが上記第１及び第２サイドマージン部の厚さ以下であり、かつ上記凹部の上記第１及び第２主面からの深さが上記第１及び第２カバー部の厚さの４０％以下であってもよい。
上記保護部の厚さは、２μｍ以上１００μｍ以下であってもよい。
また、上記凹部の上記第１及び第２側面からの深さが上記第１及び第２サイドマージン部の厚さ以下であり、かつ上記凹部の上記第１及び第２主面からの深さが上記第１及び第２カバー部の厚さの４０％以下であってもよい。
上記保護部の厚さは、２μｍ以上１００μｍ以下であってもよい。
これらの構成では、第１及び第２カバー部及び第１及び第２サイドマージン部によって機能部をより効果的に保護することが可能である。
本発明の一形態に係るセラミック電子部品の製造方法は、素体と、第１及び第２外部電極と、を具備するセラミック電子部品の製造方法である。
上記素体は、相互に対向する第１及び第２端面と、上記第１及び第２端面の間にそれぞれ延びる複数の面と、上記複数の面に沿って設けられた保護部と、上記保護部より内側に配置された機能部と、を有する。
上記第１及び第２外部電極は、上記第１及び第２端面を覆い、上記第１及び第２端面から相互に近接するように上記複数の面に沿って延びる。
このセラミック電子部品の製造方法では、上記保護部に上記第１及び第２端面から上記複数の面の稜部に沿って延びる凹部を形成した後に、上記第１及び第２外部電極を形成する。
上記素体は、相互に対向する第１及び第２端面と、上記第１及び第２端面の間にそれぞれ延びる複数の面と、上記複数の面に沿って設けられた保護部と、上記保護部より内側に配置された機能部と、を有する。
上記第１及び第２外部電極は、上記第１及び第２端面を覆い、上記第１及び第２端面から相互に近接するように上記複数の面に沿って延びる。
このセラミック電子部品の製造方法では、上記保護部に上記第１及び第２端面から上記複数の面の稜部に沿って延びる凹部を形成した後に、上記第１及び第２外部電極を形成する。
この構成では、予め素体の角部に形成された凹部内に第１及び第２外部電極が溜まるため、素体の角部において第１及び第２外部電極の厚さが確保される。これにより、第１及び第２外部電極の厚さを縮小しても、素体の角部において第１及び第２外部電極が途切れることを防止することができる。
上記保護部は、相互に対向する第１及び第２カバー部と、相互に対向する第１及び第２サイドマージン部と、から構成されていてもよい。
この場合、例えば、上記機能部と上記第１及び第２カバー部とが圧着された積層チップに上記第１及び第２サイドマージン部を形成することにより未焼成の上記素体を作製してもよい。
未焼成の上記素体に形成された上記第１及び第２サイドマージン部を乾燥させて収縮させることにより上記凹部を形成してもよい。
未焼成の上記素体に加工を施すことにより上記凹部を形成してもよい。
上記加工はバレル研磨であってもよい。
未焼成の上記素体に形成された上記第１及び第２サイドマージン部を乾燥させて収縮させることにより上記凹部を形成してもよい。
未焼成の上記素体に加工を施すことにより上記凹部を形成してもよい。
上記加工はバレル研磨であってもよい。
また、上記第１及び第２カバー部が、上記機能部及び上記第１及び第２サイドマージン部よりも焼成時の収縮率が大きい材料を用いて構成された未焼成の上記素体を作製することができる。そして、未焼成の上記素体を焼成することにより上記凹部を形成することができる。
この場合、例えば、上記第１及び第２カバー部は、上記機能部及び上記第１及び第２サイドマージン部よりも焼成時に液相を生じやすい材料を用いて構成されていてもよい。
また、上記第１及び第２カバー部は、上記機能部及び上記第１及び第２サイドマージン部よりも原料粉末の割合が少ない材料を用いて構成されていてもよい。
更に、上記第１及び第２カバー部は、上記機能部及び上記第１及び第２サイドマージン部よりも原料粉末の平均粒径が小さい材料を用いて構成されていてもよい。
また、上記第１及び第２カバー部は、上記機能部及び上記第１及び第２サイドマージン部よりも原料粉末の割合が少ない材料を用いて構成されていてもよい。
更に、上記第１及び第２カバー部は、上記機能部及び上記第１及び第２サイドマージン部よりも原料粉末の平均粒径が小さい材料を用いて構成されていてもよい。
これらの構成では、素体の角部に容易に凹部を形成することができる。これにより、製造工程の煩雑化や製造コストの増大を伴うことなく、外部電極の厚さを縮小可能なセラミック電子部品を製造可能となる。
外部電極の厚さを縮小可能なセラミック電子部品及びその製造方法を提供することができる。
以下、図面を参照しながら、本発明の実施形態を説明する。
図面には、適宜相互に直交するＸ軸、Ｙ軸、及びＺ軸が示されている。Ｘ軸、Ｙ軸、及びＺ軸は全図において共通である。
図面には、適宜相互に直交するＸ軸、Ｙ軸、及びＺ軸が示されている。Ｘ軸、Ｙ軸、及びＺ軸は全図において共通である。
［積層セラミックコンデンサ１０の全体構成］
図１〜４は、本発明の第１の実施形態に係る積層セラミックコンデンサ１０を示す図である。
図１は、積層セラミックコンデンサ１０の斜視図である。図２は、積層セラミックコンデンサ１０の図１のＡ−Ａ'線に沿った断面図である。図３は、積層セラミックコンデンサ１０の図１のＢ−Ｂ'線に沿った断面図である。図４は、積層セラミックコンデンサ１０の図１のＣ−Ｃ'線に沿った断面図である。
図１〜４は、本発明の第１の実施形態に係る積層セラミックコンデンサ１０を示す図である。
図１は、積層セラミックコンデンサ１０の斜視図である。図２は、積層セラミックコンデンサ１０の図１のＡ−Ａ'線に沿った断面図である。図３は、積層セラミックコンデンサ１０の図１のＢ−Ｂ'線に沿った断面図である。図４は、積層セラミックコンデンサ１０の図１のＣ−Ｃ'線に沿った断面図である。
積層セラミックコンデンサ１０は、素体１１と、第１外部電極１４と、第２外部電極１５と、を具備する。外部電極１４，１５は、相互に離間し、素体１１を挟んでＸ軸方向に対向している。
素体１１は、Ｘ軸方向を向いた２つの端面と、Ｙ軸方向を向いた２つの側面と、Ｚ軸方向を向いた２つの主面と、を含む６面体形状を有する。素体１１において、例えば、Ｘ軸方向の寸法を１．０ｍｍとし、Ｙ軸及びＺ軸方向の寸法を０．５ｍｍとすることができる。
なお、素体１１は厳密に６面体形状でなくてもよく、例えば、素体１１の各面が曲面であってもよく、素体１１が全体として丸みを帯びた形状であってもよい。
なお、素体１１は厳密に６面体形状でなくてもよく、例えば、素体１１の各面が曲面であってもよく、素体１１が全体として丸みを帯びた形状であってもよい。
また、素体１１には、側面と主面との４つの稜部に沿って、Ｘ軸方向に延びる凹部２０が設けられている。凹部２０は、素体１１のＸ軸方向の全幅にわたって設けられ、側面及び主面から窪む溝を形成している。本実施形態に係る凹部２０の詳細な構成については、後述する。
外部電極１４，１５は、素体１１の両端面を覆い、両端面から相互に近接するように側面及び主面に沿って延びている。これにより、外部電極１４，１５のいずれにおいても、Ｘ−Ｚ平面に平行な断面及びＸ−Ｙ軸に平行な断面の形状がＵ字状となっている。
外部電極１４，１５はそれぞれ、電気の良導体により形成され、積層セラミックコンデンサ１０の端子として機能する。外部電極１４，１５を形成する電気の良導体としては、例えば、ニッケル（Ｎｉ）、銅（Ｃｕ）、パラジウム（Ｐｄ）、白金（Ｐｔ）、銀（Ａｇ）、金（Ａｕ）などを主成分とする金属や合金を用いることができる。
外部電極１４，１５は、単層構造であっても複層構造であってもよい。
外部電極１４，１５はそれぞれ、電気の良導体により形成され、積層セラミックコンデンサ１０の端子として機能する。外部電極１４，１５を形成する電気の良導体としては、例えば、ニッケル（Ｎｉ）、銅（Ｃｕ）、パラジウム（Ｐｄ）、白金（Ｐｔ）、銀（Ａｇ）、金（Ａｕ）などを主成分とする金属や合金を用いることができる。
外部電極１４，１５は、単層構造であっても複層構造であってもよい。
複層構造の外部電極１４，１５は、例えば、下地膜と表面膜との２層構造や、下地膜と中間膜と表面膜との３層構造として構成されていてもよい。
下地膜は、例えば、ニッケル、銅、パラジウム、白金、銀、金などを主成分とする金属や合金の焼き付け膜とすることができる。
中間膜は、例えば、白金、パラジウム、金、銅、ニッケルなどを主成分とする金属や合金のメッキ膜とすることができる。
表面膜は、例えば、銅、錫、パラジウム、金、亜鉛などを主成分とする金属や合金のメッキ膜とすることができる。
下地膜は、例えば、ニッケル、銅、パラジウム、白金、銀、金などを主成分とする金属や合金の焼き付け膜とすることができる。
中間膜は、例えば、白金、パラジウム、金、銅、ニッケルなどを主成分とする金属や合金のメッキ膜とすることができる。
表面膜は、例えば、銅、錫、パラジウム、金、亜鉛などを主成分とする金属や合金のメッキ膜とすることができる。
素体１１は、容量形成部１６と、保護部１９と、を有する。容量形成部１６は、積層セラミックコンデンサ１０における電荷を蓄える機能を果たす機能部として構成される。保護部１９は、素体１１の側面及び主面に沿って形成され、容量形成部１６をＺ軸方向及びＹ軸方向から覆っている。保護部１９は、主に、容量形成部１６を保護するとともに、容量形成部１６の周囲の絶縁性を確保する機能を有する。
保護部１９は、カバー部１７と、サイドマージン部１８と、から構成される。カバー部１７は、Ｘ−Ｙ平面に沿って延びる平板状であり、容量形成部１６をＺ軸方向両側からそれぞれ覆っている。サイドマージン部１８は、Ｘ−Ｚ平面に沿って延びる平板状であり、容量形成部１６をＹ軸方向両側からそれぞれ覆っている。
容量形成部１６は、複数の第１内部電極１２と、複数の第２内部電極１３と、を有する。内部電極１２，１３は、いずれもＸ−Ｙ平面に沿って延びるシート状であり、Ｚ軸方向に沿って交互に配置されている。第１内部電極１２は、第１外部電極１４に接続され、第２外部電極１５から離間している。これとは反対に、第２内部電極１３は、第２外部電極１５に接続され、第１外部電極１４から離間している。
内部電極１２，１３はそれぞれ、電気の良導体により形成され、積層セラミックコンデンサ１０の内部電極として機能する。内部電極１２，１３を形成する電気の良導体としては、例えばニッケル（Ｎｉ）、銅（Ｃｕ）、パラジウム（Ｐｄ）、白金（Ｐｔ）、銀（Ａｇ）、金（Ａｕ）、又はこれらの合金を含む金属材料が用いられる。
容量形成部１６は、誘電体セラミックスによって形成されている。積層セラミックコンデンサ１０では、内部電極１２，１３間の各誘電体セラミック層の容量を大きくするため、容量形成部１６を形成する材料として高誘電率の誘電体セラミックスが用いられる。高誘電率の誘電体セラミックスとしては、例えば、チタン酸バリウム（ＢａＴｉＯ３）に代表される、バリウム（Ｂａ）及びチタン（Ｔｉ）を含むペロブスカイト構造の材料が挙げられる。
また、容量形成部１６を構成する誘電体セラミックスは、チタン酸バリウム系以外にも、チタン酸ストロンチウム（ＳｒＴｉＯ３）系、チタン酸カルシウム（ＣａＴｉＯ３）系、チタン酸マグネシウム（ＭｇＴｉＯ３）系、ジルコン酸カルシウム（ＣａＺｒＯ３）系、チタン酸ジルコン酸カルシウム（ＰＣＺＴ）系、ジルコン酸バリウム（ＢａＺｒＯ３）系、酸化チタン（ＴｉＯ２）系などであってもよい。
カバー部１７及びサイドマージン部１８も、誘電体セラミックスによって形成されている。カバー部１７及びサイドマージン部１８を形成する材料は、絶縁性セラミックスであればよいが、容量形成部１６と同様の組成系の材料を用いることより、製造効率が向上するとともに、素体１１における内部応力が抑制される。
上記の構成により、積層セラミックコンデンサ１０では、第１外部電極１４と第２外部電極１５との間に電圧が印加されると、第１内部電極１２と第２内部電極１３との間の複数の誘電体セラミック層に電圧が加わる。これにより、積層セラミックコンデンサ１０では、第１外部電極１４と第２外部電極１５との間の電圧に応じた電荷が蓄えられる。
なお、積層セラミックコンデンサ１０の構成は、特定の構成に限定されず、積層セラミックコンデンサ１０に求められるサイズや性能などに応じて、公知の構成を適宜採用可能である。例えば、容量形成部１６における各内部電極１２，１３の枚数は、適宜決定可能である。
［凹部２０の詳細な構成］
積層セラミックコンデンサ１０では、外部電極１４，１５が薄く形成される。これにより、積層セラミックコンデンサ１０では、容量形成部１６を形成する領域を広く確保することができるため、大容量化が可能となる。
積層セラミックコンデンサ１０では、外部電極１４，１５が薄く形成される。これにより、積層セラミックコンデンサ１０では、容量形成部１６を形成する領域を広く確保することができるため、大容量化が可能となる。
一般的な構成では、外部電極１４，１５を薄くすると、素体１１の角部において外部電極１４，１５が薄くなりすぎ、外部電極１４，１５が途切れる場合がある。つまり、第１外部電極１４が形成される素体１１の４つの角部において第１外部電極１４が途切れやすく、第２外部電極１５が形成される素体１１の４つの角部において第２外部電極１５が途切れやすい。
この点、本実施形態に係る積層セラミックコンデンサ１０では、図４に示すように、外部電極１４，１５が凹部２０内に入り込むため、凹部２０に沿った領域において外部電極１４，１５の厚さが確保される。凹部２０は素体１１の角部まで連続しているため、素体１１の角部においても外部電極１４，１５の厚さが確保される。
このように、積層セラミックコンデンサ１０では、外部電極１４，１５を薄くしても、素体１１の角部において外部電極１４，１５が途切れにくい。したがって、積層セラミックコンデンサ１０では、素体１１の角部において外部電極１４，１５の剥離が発生しないため、大気中の水分の進入による絶縁不良が発生しにくい。
以上のように、積層セラミックコンデンサ１０では、凹部２０の作用により、外部電極１４，１５を薄くしても信頼性が損なわれない
図５は、図４の一点鎖線で囲んだ凹部２０及びその周囲の領域を拡大して示す部分断面図である。なお、図５には第１外部電極１４について示すが、第２外部電極１５も第１外部電極１４と同様に構成されている。以下、図５を参照して凹部２０及びその周囲の典型的な構成について説明するが、本発明はこれに限定されない。
カバー部１７の厚さＷ１及びサイドマージン部１８の厚さＷ２は、２μｍ以上１００μｍ以下であることが好ましい。厚さＷ１，Ｗ２を２μｍ以上とすることにより、カバー部１７及びサイドマージン部１８によって、容量形成部１６をより効果的に保護することができる。厚さＷ１，Ｗ２を１００μｍ以下に留めることにより、容量形成部１６を設ける領域を広く確保可能となるため、積層セラミックコンデンサ１０の大容量化に有利になる。
素体１１の主面からの凹部２０の深さＤ１は、カバー部１７の厚さＷ１以下となるように設定される。また、素体１１の側面からの凹部２０の深さＤ２は、サイドマージン部１８の厚さＷ２以下となるように設定される。これにより、凹部２０内における外部電極１４，１５と内部電極１２，１３との間の絶縁性が良好に確保される。
更に、凹部２０の深さＤ１がカバー部１７の厚さＷ１の４０％以下であることが好ましく、凹部２０の深さＤ２がサイドマージン部１８の厚さＷ２の４０％以下であることが好ましい。凹部２０の深さＤ１，Ｄ２の少なくとも一方が上記の条件を満たすことにより、凹部２０内における外部電極１４，１５と内部電極１２，１３との間の絶縁性が更に良好に確保される。
図５には、素体１１の主面を延長した面と、素体１１の側面を延長した面と、が交差する交線Ｌが示されている。積層セラミックコンデンサ１０では、外部電極１４，１５が薄いため、素体１１の凹部２０において外部電極１４，１５が交線Ｌより内側に配置されている。
図６は、本実施形態の比較例に係る積層セラミックコンデンサ１０ａの部分断面図である。比較例に係る積層セラミックコンデンサ１０ａでは、本実施形態に係る積層セラミックコンデンサ１０とは異なり、素体１１ａの保護部１９ａに凹部が設けられておらず、素体１１ａの側面と主面とが稜部Ｍにおいて接続されている。
比較例に係る積層セラミックコンデンサ１０ａでは、外部電極１４ａ，１５ａを本実施形態に係る積層セラミックコンデンサ１０ａの外部電極１４，１５と同様に薄くすると、素体１１ａの稜部Ｍにおいて外部電極１４ａ，１５ａが途切れる。これにより、図６に示すように、素体１１ａの稜部Ｍが剥き出しになってしまう。
したがって、比較例に係る積層セラミックコンデンサ１０ａでは、本実施形態に係る積層セラミックコンデンサ１０とは異なり、外部電極１４ａ，１４ｂを薄くすると信頼性が損なわれてしまう。
［積層セラミックコンデンサ１０の製造例１］
図７は、積層セラミックコンデンサ１０の製造例１を示すフローチャートである。図８〜１３は、積層セラミックコンデンサ１０の製造例１の過程を示す図である。以下、積層セラミックコンデンサ１０の製造例１について、図７に沿って、図８〜１３を適宜参照しながら説明する。
図７は、積層セラミックコンデンサ１０の製造例１を示すフローチャートである。図８〜１３は、積層セラミックコンデンサ１０の製造例１の過程を示す図である。以下、積層セラミックコンデンサ１０の製造例１について、図７に沿って、図８〜１３を適宜参照しながら説明する。
（ステップＳ１−０１：セラミックシート準備）
ステップＳ１−０１では、容量形成部１６を形成するための第１セラミックシート１０１及び第２セラミックシート１０２と、カバー部１７を形成するための第３セラミックシート１０３と、を準備する。
ステップＳ１−０１では、容量形成部１６を形成するための第１セラミックシート１０１及び第２セラミックシート１０２と、カバー部１７を形成するための第３セラミックシート１０３と、を準備する。
図８はセラミックシート１０１，１０２，１０３の平面図である。図８（Ａ）は第１セラミックシート１０１を示し、図８（Ｂ）は第２セラミックシート１０２を示し、図８（Ｃ）は第３セラミックシート１０３を示している。セラミックシート１０１，１０２，１０３は、未焼成の誘電体グリーンシートとして構成され、例えば、ロールコーターやドクターブレードを用いてシート状に成形される。
ステップＳ１−０１の段階では、セラミックシート１０１，１０２，１０３は各積層セラミックコンデンサ１０ごとに切り分けられていない。図８には、各積層セラミックコンデンサ１０ごとに切り分ける際の切断線Ｌｘ，Ｌｙが示されている。切断線ＬｘはＸ軸に平行であり、切断線ＬｙはＹ軸に平行である。
図８に示すように、第１セラミックシート１０１には第１内部電極１２に対応する未焼成の第１内部電極１１２が形成され、第２セラミックシート１０２には第２内部電極１３に対応する未焼成の第２内部電極１１３が形成されている。なお、カバー部１７に対応する第３セラミックシート１０３には内部電極が形成されていない。
内部電極１１２，１１３は、任意の導電性ペーストを用いて形成することができる。導電性ペーストによる内部電極１１２，１１３の形成には、例えば、スクリーン印刷法やグラビア印刷法を用いることができる。
内部電極１１２，１１３は、切断線Ｌｙによって仕切られたＸ軸方向に隣接する２つの領域にわたって配置され、Ｙ軸方向に帯状に延びている。第１内部電極１１２と第２内部電極１１３とでは、切断線Ｌｙによって仕切られた領域１列ずつＸ軸方向にずらされている。つまり、第１内部電極１１２の中央を通る切断線Ｌｙが第２内部電極１１３の間の領域を通り、第２内部電極１１３の中央を通る切断線Ｌｙが第１内部電極１１２の間の領域を通っている。
（ステップＳ１−０２：積層）
ステップＳ１−０２では、ステップＳ１−０１で準備したセラミックシート１０１，１０２，１０３を積層することにより積層シート１０４を作製する。
ステップＳ１−０２では、ステップＳ１−０１で準備したセラミックシート１０１，１０２，１０３を積層することにより積層シート１０４を作製する。
図９は、ステップＳ１−０２で得られる積層シート１０４の斜視図である。図９では、説明の便宜上、セラミックシート１０１，１０２，１０３を分解して示している。しかし、実際の積層シート１０４では、セラミックシート１０１，１０２，１０３が静水圧加圧や一軸加圧などにより圧着されて一体化される。これにより、高密度の積層シート１０４が得られる。
積層シート１０４では、容量形成部１６に対応する第１セラミックシート１０１及び第２セラミックシート１０２がＺ軸方向に交互に積層されている。
また、積層シート１０４では、交互に積層されたセラミックシート１０１，１０２のＺ軸方向最上面及び最下面にそれぞれカバー部１７に対応する第３セラミックシート１０３が積層される。なお、図９に示す例では、第３セラミックシート１０３がそれぞれ３枚ずつ積層されているが、第３セラミックシート１０３の枚数は適宜変更可能である。
また、積層シート１０４では、交互に積層されたセラミックシート１０１，１０２のＺ軸方向最上面及び最下面にそれぞれカバー部１７に対応する第３セラミックシート１０３が積層される。なお、図９に示す例では、第３セラミックシート１０３がそれぞれ３枚ずつ積層されているが、第３セラミックシート１０３の枚数は適宜変更可能である。
（ステップＳ１−０３：切断）
ステップＳ１−０３では、ステップＳ１−０２で得られた積層シート１０４を切断することにより未焼成の積層チップ１０５を作製する。
ステップＳ１−０３では、ステップＳ１−０２で得られた積層シート１０４を切断することにより未焼成の積層チップ１０５を作製する。
図１０は、ステップＳ１−０３の後の積層シート１０４の平面図である。積層シート１０４は、保持部材としてのテープＴ１に貼り付けられた状態で、切断線Ｌｘ，Ｌｙに沿って切断される。これにより、積層シート１０４が個片化され、図１１に示す積層チップ１０５が得られる。積層チップ１０５には、内部電極１１２，１１３が露出した切断面である側面Ｐ，Ｑが形成されている。
積層シート１０４の切断方法は、特定の方法に限定されない。例えば、積層シート１０４の切断には、各種ブレードを利用した技術を用いることができる。積層シート１０４の切断に利用可能なブレードの一例としては、押し切り刃や回転刃（ダイシングブレードなど）が挙げられる。更に、積層シート１０４の切断には、各種ブレードを利用した技術以外にも、例えばレーザ切断やウォータージェット切断を用いることができる。
必要に応じ、切断後の積層チップ１０５を洗浄し、積層チップ１０５の側面Ｐ，Ｑなどに付着した切断屑などを除去する。
（ステップＳ１−０４：サイドマージン部形成）
ステップＳ１−０４では、ステップＳ１−０３で得られた積層チップ１０５の側面Ｐ，Ｑに、未焼成のサイドマージン部１１８を形成する。
ステップＳ１−０４では、ステップＳ１−０３で得られた積層チップ１０５の側面Ｐ，Ｑに、未焼成のサイドマージン部１１８を形成する。
サイドマージン部１１８は、例えば、セラミックシートを積層チップ１０５の側面Ｐ，Ｑで打ち抜くことや、セラミックスラリーを積層チップ１０５の側面Ｐ，Ｑに塗布することにより形成することができる。セラミックスラリーを積層チップ１０５の側面Ｐ，Ｑに塗布する方法としては、例えば、ディップ法を用いることができる。
以上により、図１２に示す未焼成の素体１１１が得られる。
未焼成の素体１１１の形状は、焼成後の素体１１の形状に応じて決定可能である。例えば、１．０ｍｍ×０．５ｍｍ×０．５ｍｍの素体１１を得るために、１．２ｍｍ×０．６ｍｍ×０．６ｍｍの未焼成の素体１１１を作製することができる。
未焼成の素体１１１の形状は、焼成後の素体１１の形状に応じて決定可能である。例えば、１．０ｍｍ×０．５ｍｍ×０．５ｍｍの素体１１を得るために、１．２ｍｍ×０．６ｍｍ×０．６ｍｍの未焼成の素体１１１を作製することができる。
（ステップＳ１−０５：凹部形成）
ステップＳ１−０５では、ステップＳ１−０４で得られた図１２に示す未焼成の素体１１１に凹部１２０を形成することにより、図１３に示す未焼成の素体１１１を作製する。ステップＳ１−０５は、様々な手法で実行可能であり、その一例を以下に例示する。
ステップＳ１−０５では、ステップＳ１−０４で得られた図１２に示す未焼成の素体１１１に凹部１２０を形成することにより、図１３に示す未焼成の素体１１１を作製する。ステップＳ１−０５は、様々な手法で実行可能であり、その一例を以下に例示する。
例えば、図１２に示す未焼成の素体１１１のサイドマージン部１１８を乾燥させてＺ軸方向に収縮させることにより、図１３に示す未焼成の素体１１１の凹部１２０を形成することができる。サイドマージン部１１８を乾燥時に収縮しやすくするために、ステップＳ１−０４（サイドマージン部形成）ではセラミックスラリーの塗布によりサイドマージン部１１８を形成することが好ましい。
また、図１２に示す未焼成の素体１１１に凹部１２０を形成するための加工を施すことにより、図１３に示す未焼成の素体１１１を作製することができる。未焼成の素体１１１に凹部１２０を形成するための加工方法としては、バレル研磨やレーザ照射やサンドブラストなどを用いることができる。更に、サイドマージン部１１８を押圧して変形させることにより、凹部１２０を形成してもよい。
一例として、図１２に示す未焼成の素体１１１にバレル研磨を施すことにより凹部１２０を形成する方法について説明する。バレル研磨は、例えば、複数の未焼成の素体１１１と研磨媒体と液体とをバレル容器に封入し、バレル容器に回転運動や振動を与えることにより実行可能である。
上記のとおり、積層チップ１０５は、ステップＳ１−０３で切断される前のステップＳ１−０２において静水圧加圧や一軸加圧などにより高密度化されている。この一方で、ステップＳ１−０４では、積層チップ１０５の各層の剥離を防止するため、積層チップ１０５に形成されたサイドマージン部１１８に大きい圧力を加えず、サイドマージン部１１８が高密度化されない。
したがって、図１２に示す未焼成の素体１１１では、サイドマージン部１１８の密度が、積層チップ１０５の密度よりも低くなる。このため、図１２に示す未焼成の素体１１１にバレル研磨を施すと、低密度のサイドマージン部１１８が高密度の積層チップ１０５よりも多く摩耗する。これにより、図１３に示すバレル研磨後の未焼成の素体１１１には、サイドマージン部１１８のＺ軸方向両端部が多く摩耗することにより、凹部１２０が形成される。
なお、図１３に示すバレル研磨後の未焼成の素体１１１では、サイドマージン部１１８のＺ軸方向両端部のみならず、サイドマージン部１１８のＸ軸方向両端部も多く摩耗していてもよい。この場合、サイドマージン部１１８のＸ軸方向の各端部における摩耗量は、当該端部とは反対側に引き出される内部電極１１２，１１３に到達しない程度に留める必要がある。
（ステップＳ１−０６：焼成）
ステップＳ１−０６では、ステップＳ１−０５で得られた図１３に示す未焼成の素体１１１を焼成することにより、図１〜３に示す積層セラミックコンデンサ１０の素体１１を作製する。焼成は、例えば、還元雰囲気下、又は低酸素分圧雰囲気下において行うことができる。
ステップＳ１−０６では、ステップＳ１−０５で得られた図１３に示す未焼成の素体１１１を焼成することにより、図１〜３に示す積層セラミックコンデンサ１０の素体１１を作製する。焼成は、例えば、還元雰囲気下、又は低酸素分圧雰囲気下において行うことができる。
（ステップＳ１−０７：外部電極形成）
ステップＳ１−０７では、ステップＳ１−０６で得られた素体１１に外部電極１４，１５を形成することにより、図１〜３に示す積層セラミックコンデンサ１０を作製する。
ステップＳ１−０７では、ステップＳ１−０６で得られた素体１１に外部電極１４，１５を形成することにより、図１〜３に示す積層セラミックコンデンサ１０を作製する。
ステップＳ１−０７では、まず、素体１１の一方のＸ軸方向端面を覆うように未焼成の電極材料を塗布し、素体１１の他方のＸ軸方向端面を覆うように未焼成の電極材料を塗布する。
未焼成の電極材料としては、外部電極１４，１５を薄くするために、粘性の低い導電性ペーストを選択可能である。未焼成の電極材料の塗布方法は、未焼成の電極材料を素体１１の凹部２０内に充填可能であればよく、特定の方法に限定されない。未焼成の電極材料の塗布方法としては、例えば、ディップ法が挙げられる。
次に、素体１１に塗布された未焼成の電極材料に、例えば、還元雰囲気下、又は低酸素分圧雰囲気下において焼き付け処理を行って、素体１１に下地膜を形成する。そして、素体１１に焼き付けられた下地膜の上に、中間膜及び表面膜を電解メッキなどのメッキ処理で形成して、外部電極１４，１５が完成する。
本実施形態では、下地膜が素体１１の凹部２０において途切れることなく素体１１を覆っているため、メッキ処理において素体１１と下地膜との間にメッキ液が進入することを防止することができる。
なお、上記のステップＳ１−０７における処理の一部を、ステップＳ１−０６の前に行ってもよい。例えば、ステップＳ１−０６の前に未焼成の素体１１１のＸ軸方向両端面に未焼成の電極材料を塗布し、ステップＳ１−０６において、未焼成の素体１１１を焼成すると同時に、未焼成の電極材料を焼き付けて外部電極１４，１５の下地層を形成してもよい。
（製造例１の変形例）
製造例１においてステップＳ１−０５（凹部形成）は必須ではない。つまり、ステップＳ１−０４（サイドマージン部形成）において図１４に示す予め凹部１２０が形成された未焼成の素体１１１が得られれば、事後的に凹部１２０を形成する必要がなくなる。
製造例１においてステップＳ１−０５（凹部形成）は必須ではない。つまり、ステップＳ１−０４（サイドマージン部形成）において図１４に示す予め凹部１２０が形成された未焼成の素体１１１が得られれば、事後的に凹部１２０を形成する必要がなくなる。
例えば、積層チップ１０５の側面Ｐ，Ｑに、Ｚ軸方向に短いサイドマージン部１１８を配置することにより、図１４に示す未焼成の素体１１１が得られる。また、積層チップ１０５の側面Ｐ，Ｑによるセラミックシートの打ち抜き条件を、サイドマージン部１１８がＺ軸方向に短くなるように調整することによっても、図１４に示す未焼成の素体１１１が得られる。
［積層セラミックコンデンサ１０の製造例２］
図１５は、積層セラミックコンデンサ１０の製造例２を示すフローチャートである。図１６〜１９は、積層セラミックコンデンサ１０の製造例２の過程を示す図である。以下、積層セラミックコンデンサ１０の製造例２について、図１５に沿って、図１６〜１９を適宜参照しながら説明する。製造例２について、製造例１と同様の構成についての説明は適宜省略する。
図１５は、積層セラミックコンデンサ１０の製造例２を示すフローチャートである。図１６〜１９は、積層セラミックコンデンサ１０の製造例２の過程を示す図である。以下、積層セラミックコンデンサ１０の製造例２について、図１５に沿って、図１６〜１９を適宜参照しながら説明する。製造例２について、製造例１と同様の構成についての説明は適宜省略する。
（ステップＳ２−０１：セラミックシート準備）
ステップＳ２−０１では、容量形成部１６及びサイドマージン部１８を形成するための第１セラミックシート１０１ａ及び第２セラミックシート１０２ａと、カバー部１７を形成するための第３セラミックシート１０３ａ及び第４セラミックシート１０３ｂと、を準備する。
ステップＳ２−０１では、容量形成部１６及びサイドマージン部１８を形成するための第１セラミックシート１０１ａ及び第２セラミックシート１０２ａと、カバー部１７を形成するための第３セラミックシート１０３ａ及び第４セラミックシート１０３ｂと、を準備する。
図１６はセラミックシート１０１ａ，１０２ａ，１０３ａ，１０３ｂの平面図である。図１６（Ａ）は第１セラミックシート１０１ａを示し、図１６（Ｂ）は第２セラミックシート１０２ａを示し、図１６（Ｃ）は第３セラミックシート１０３ａを示し、図１６（Ｄ）は第４セラミックシート１０３ｂを示している。
第１セラミックシート１０１ａには第１内部電極１２に対応する未焼成の第１内部電極１１２が形成され、第２セラミックシート１０２ａには第２内部電極１３に対応する未焼成の第２内部電極１１３が形成されている。なお、カバー部１７に対応するセラミックシート１０３ａ，１０３ｂには内部電極が形成されていない。
セラミックシート１０１ａ，１０２ａにおける内部電極１１２，１１３は、サイドマージン部１１８が形成されるように、Ｙ軸方向に間隔をあけてパターニングされている。このため、製造例２では、製造例１のステップＳ１−０４（サイドマージン部形成）を行う必要がない。
第４セラミックシート１０３ｂは、他のセラミックシート１０１ａ，１０２ａ，１０３ａよりも焼成時の収縮率が大きい材料で形成される。
焼成時における第４セラミックシート１０３ｂの収縮率を大きくするための手法は、公知の手法から任意に選択することができる。
焼成時における第４セラミックシート１０３ｂの収縮率を大きくするための手法は、公知の手法から任意に選択することができる。
例えば、第４セラミックシート１０３ｂを、他のセラミックシート１０１ａ，１０２ａ，１０３ａよりも焼成時に液相を生じやすい組成で構成することができる。この場合、第４セラミックシート１０３ｂには、ガラス成分を構成するケイ素酸化物やホウ素窒化物などを他のセラミックシート１０１ａ，１０２ａ，１０３ａよりも多く含ませることが可能である。
また、第４セラミックシート１０３ｂにおいて、焼成後に固形成分となる原料粉末の割合を他のセラミックシート１０１ａ，１０２ａ，１０３ａよりも少なくすることができる。
更に、第４セラミックシート１０３ｂにおいて、原料粉末の平均粒径を他のセラミックシート１０１ａ，１０２ａ，１０３ａよりも小さくすることができる。
更に、第４セラミックシート１０３ｂにおいて、原料粉末の平均粒径を他のセラミックシート１０１ａ，１０２ａ，１０３ａよりも小さくすることができる。
（ステップＳ２−０２：積層）
ステップＳ２−０２では、ステップＳ２−０１で準備したセラミックシート１０１ａ，１０２ａ，１０３ａ，１０３ｂを積層することにより、図１７に示す積層シート１０４を作製する。
ステップＳ２−０２では、ステップＳ２−０１で準備したセラミックシート１０１ａ，１０２ａ，１０３ａ，１０３ｂを積層することにより、図１７に示す積層シート１０４を作製する。
積層シート１０４では、容量形成部１６及びサイドマージン部１８に対応する第１セラミックシート１０１ａ及び第２セラミックシート１０２ａがＺ軸方向に交互に積層されている。
また、積層シート１０４では、交互に積層されたセラミックシート１０１ａ，１０２ａのＺ軸方向最上面及び最下面に、第３セラミックシート１０３ａが配置され、更にその上に第４セラミックシート１０３ｂが配置されている。なお、図１７に示す例では、セラミックシート１０３ａ，１０３ｂがそれぞれ２枚ずつ積層されているが、セラミックシート１０３ａ，１０３ｂの枚数は適宜変更可能である。
（ステップＳ２−０３：切断）
ステップＳ２−０３では、ステップＳ２−０２で得られた積層シート１０４を切断することにより、図１８に示す未焼成の素体１１１を作製する。
ステップＳ２−０３では、ステップＳ２−０２で得られた積層シート１０４を切断することにより、図１８に示す未焼成の素体１１１を作製する。
（ステップＳ２−０４：焼成）
ステップＳ２−０４では、ステップＳ２−０３で得られた図１８に示す未焼成の素体１１１を焼成することにより、図１９に示す素体１１を作製する。
ステップＳ２−０４では、ステップＳ２−０３で得られた図１８に示す未焼成の素体１１１を焼成することにより、図１９に示す素体１１を作製する。
ステップＳ２−０４では、第４セラミックシート１０３ｂが、セラミックシート１０１ａ，１０２ａ，１０３ａよりも大きくＹ軸方向に収縮する。これにより、素体１１のカバー部１７のＹ軸方向両端部に凹部２０が形成される。
なお、ステップＳ２−０４では、第４セラミックシート１０３ｂが、セラミックシート１０１ａ，１０２ａ，１０３ａよりも大きくＸ軸方向に収縮していてもよい。これにより、図１９に示す焼成後の素体１１のカバー部１７のＸ軸方向両端部にも凹部が形成されていても差し支えない。
（ステップＳ２−０５：外部電極形成）
ステップＳ２−０５は、製造例１に係るステップＳ１−０７と同様である。
ステップＳ２−０５は、製造例１に係るステップＳ１−０７と同様である。
（製造例２の変形例）
製造例２において、第４セラミックシート１０３ｂの収縮率が、他のセラミックシート１０１ａ，１０２ａ，１０３ａよりも大きい構成は必須ではない。
例えば、図２０に示すように、第４セラミックシート１０３ｂのＺ軸方向の寸法が第３セラミックシート１０３ａよりも小さい未焼成の素体１１１を作製することができる。これにより、焼成前の素体１１１に予め凹部１２０が形成されるため、ステップＳ２−０４（焼成）において第４セラミックシート１０３ｂのみを大きく収縮させる必要がなくなる。
製造例２において、第４セラミックシート１０３ｂの収縮率が、他のセラミックシート１０１ａ，１０２ａ，１０３ａよりも大きい構成は必須ではない。
例えば、図２０に示すように、第４セラミックシート１０３ｂのＺ軸方向の寸法が第３セラミックシート１０３ａよりも小さい未焼成の素体１１１を作製することができる。これにより、焼成前の素体１１１に予め凹部１２０が形成されるため、ステップＳ２−０４（焼成）において第４セラミックシート１０３ｂのみを大きく収縮させる必要がなくなる。
また、製造例２において、カバー部１１７が２種類のセラミックシート１０３ａ，１０３ｂによって構成されていることは必須ではない。
例えば、カバー部１１７が第４セラミックシート１０３ｂのみによって構成されていてもよい。この場合、ステップＳ２−０４（焼成）において、カバー部１１７全体が、セラミックシート１０１ａ，１０２ａよりもＹ軸方向に大きく収縮することにより、カバー部１７のＹ軸方向両側に凹部２０が形成される。
更に、カバー部１１７は、３種類以上のセラミックシートによって構成されていても構わない。
例えば、カバー部１１７が第４セラミックシート１０３ｂのみによって構成されていてもよい。この場合、ステップＳ２−０４（焼成）において、カバー部１１７全体が、セラミックシート１０１ａ，１０２ａよりもＹ軸方向に大きく収縮することにより、カバー部１７のＹ軸方向両側に凹部２０が形成される。
更に、カバー部１１７は、３種類以上のセラミックシートによって構成されていても構わない。
＜その他の実施形態＞
以上、本発明の実施形態について説明したが、本発明は上述の実施形態にのみ限定されるものではなく種々変更を加え得ることは勿論である。
以上、本発明の実施形態について説明したが、本発明は上述の実施形態にのみ限定されるものではなく種々変更を加え得ることは勿論である。
例えば、上記実施形態では凹部２０が素体１１のＸ軸方向の全幅にわたって形成されているが、凹部２０は少なくとも素体１１の角部に形成されていればよい。つまり、素体１１の各角部の間において凹部２０が連続していなくてもよく、例えば、素体１１の外部電極１４，１５に覆われていない領域に凹部２０が形成されていなくてもよい。
また、積層セラミックコンデンサ１０では、上記実施形態のように凹部２０が素体１１の側面と主面との４つの稜部のいずれにも設けられることが好ましいが、この構成は必須ではない。つまり、積層セラミックコンデンサ１０では、凹部２０が素体１１の４つの稜部のうち少なくとも１つに設けられていれば、上記実施形態の効果を得ることができる。
更に、上記実施形態では、素体１１が６面体形状を有するため、素体１１の側面と主面との稜部に沿って凹部２０が設けられる。しかし、素体１１は、６面体形状でなくても、両端面の間にそれぞれ延びる複数の面を有していればよい。この場合、素体１１の複数の面の稜部に沿って凹部２０を設けることにより、上記実施形態と同様の効果が得られる。
加えて、上記実施形態ではセラミック電子部品の一例として積層セラミックコンデンサ１０について説明したが、本発明は一対の外部電極を有するセラミック電子部品全般に適用可能である。このようなセラミック電子部品としては、例えば、インダクタや圧電素子などが挙げられる。
１０…積層セラミックコンデンサ
１１…素体
１２，１３…内部電極
１４，１５…外部電極
１６…容量形成部
１７…カバー部
１８…サイドマージン部
１９…保護部
２０…凹部
１１…素体
１２，１３…内部電極
１４，１５…外部電極
１６…容量形成部
１７…カバー部
１８…サイドマージン部
１９…保護部
２０…凹部
Claims (11)
- 相互に対向する第１及び第２端面と、前記第１及び第２端面の間にそれぞれ延びる複数の面と、前記複数の面に沿って設けられ、前記第１及び第２端面から前記複数の面の稜部に沿って延びる凹部を含む保護部と、前記保護部より内側に配置された機能部と、を有する素体と、
前記第１及び第２端面を覆い、前記第１及び第２端面から相互に近接するように前記複数の面及び前記凹部に沿って延びる第１及び第２外部電極と、
を具備し、
前記第１及び第２外部電極の表面は、前記凹部において、前記複数の面をそれぞれ延長した面が交差する交線より内側に配置されている
セラミック電子部品。 - 請求項１に記載のセラミック電子部品であって、
前記複数の面は、相互に対向する第１及び第２主面と、相互に対向する第１及び第２側面と、から構成され、
前記保護部は、前記第１及び第２主面に沿って設けられた第１及び第２カバー部と、前記第１及び第２側面に沿って設けられた第１及び第２サイドマージン部と、から構成される
セラミック電子部品。 - 請求項２に記載のセラミック電子部品であって、
前記凹部の前記第１及び第２主面からの深さが前記第１及び第２カバー部の厚さ以下であり、かつ前記凹部の前記第１及び第２側面からの深さが前記第１及び第２サイドマージン部の厚さの４０％以下である
セラミック電子部品。 - 請求項２に記載のセラミック電子部品であって、
前記凹部の前記第１及び第２側面からの深さが前記第１及び第２サイドマージン部の厚さ以下であり、かつ前記凹部の前記第１及び第２主面からの深さが前記第１及び第２カバー部の厚さの４０％以下である
セラミック電子部品。 - 請求項１から４のいずれか１項に記載のセラミック電子部品であって、
前記保護部の厚さは、２μｍ以上１００μｍ以下である
セラミック電子部品。 - 相互に対向する第１及び第２端面と、前記第１及び第２端面の間にそれぞれ延びる複数の面と、前記複数の面に沿って設けられた保護部と、前記保護部より内側に配置された機能部と、を有し、前記保護部は、相互に対向する第１及び第２カバー部と、相互に対向する第１及び第２サイドマージン部と、から構成される、素体と、
前記第１及び第２端面を覆い、前記第１及び第２端面から相互に近接するように前記複数の面に沿って延びる第１及び第２外部電極と、
を具備するセラミック電子部品の製造方法であって、
前記機能部と前記第１及び第２カバー部とが圧着された積層チップに前記第１及び第２サイドマージン部を形成することにより未焼成の前記素体を作製し、
未焼成の前記素体に形成された前記第１及び第２サイドマージン部を乾燥させて収縮させることにより前記第１及び第２端面から前記複数の面の稜部に沿って延びる凹部を形成し、
前記凹部を形成した後に、前記第１及び第２外部電極を形成する
セラミック電子部品の製造方法。 - 相互に対向する第１及び第２端面と、前記第１及び第２端面の間にそれぞれ延びる複数の面と、前記複数の面に沿って設けられた保護部と、前記保護部より内側に配置された機能部と、を有し、前記保護部は、相互に対向する第１及び第２カバー部と、相互に対向する第１及び第２サイドマージン部と、から構成される、素体と、
前記第１及び第２端面を覆い、前記第１及び第２端面から相互に近接するように前記複数の面に沿って延びる第１及び第２外部電極と、
を具備するセラミック電子部品の製造方法であって、
前記機能部と前記第１及び第２カバー部とが圧着された積層チップに前記第１及び第２サイドマージン部を形成することにより未焼成の前記素体を作製し、
未焼成の前記素体にバレル研磨を施すことにより、前記保護部に前記第１及び第２端面から前記複数の面の稜部に沿って延びる凹部を形成し、
前記凹部を形成した後に、前記第１及び第２外部電極を形成する
セラミック電子部品の製造方法。 - 相互に対向する第１及び第２端面と、前記第１及び第２端面の間にそれぞれ延びる複数の面と、前記複数の面に沿って設けられた保護部と、前記保護部より内側に配置された機能部と、を有し、前記保護部は、相互に対向する第１及び第２カバー部と、相互に対向する第１及び第２サイドマージン部と、から構成される、素体と、
前記第１及び第２端面を覆い、前記第１及び第２端面から相互に近接するように前記複数の面に沿って延びる第１及び第２外部電極と、
を具備するセラミック電子部品の製造方法であって、
前記第１及び第２カバー部が、前記機能部及び前記第１及び第２サイドマージン部よりも焼成時の収縮率が大きい材料を用いて構成された未焼成の前記素体を作製し、
未焼成の前記素体を焼成することにより、前記保護部に前記第１及び第２端面から前記複数の面の稜部に沿って延びる凹部を形成し、
前記凹部を形成した後に、前記第１及び第２外部電極を形成する
セラミック電子部品の製造方法。 - 請求項８に記載のセラミック電子部品の製造方法であって、
前記第１及び第２カバー部が、前記機能部及び前記第１及び第２サイドマージン部よりも焼成時に液相を生じやすい材料を用いて構成される
セラミック電子部品の製造方法。 - 請求項８又は９に記載のセラミック電子部品の製造方法であって、
前記第１及び第２カバー部が、前記機能部及び前記第１及び第２サイドマージン部よりも原料粉末の割合が少ない材料を用いて構成される
セラミック電子部品の製造方法。 - 請求項８から１０のいずれか１項に記載のセラミック電子部品の製造方法であって、
前記第１及び第２カバー部が、前記機能部及び前記第１及び第２サイドマージン部よりも原料粉末の平均粒径が小さい材料を用いて構成される
セラミック電子部品の製造方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2016080786A JP6496270B2 (ja) | 2016-04-14 | 2016-04-14 | セラミック電子部品及びその製造方法 |
| US15/476,256 US10176923B2 (en) | 2016-04-14 | 2017-03-31 | Ceramic electronic component and method of producing the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2016080786A JP6496270B2 (ja) | 2016-04-14 | 2016-04-14 | セラミック電子部品及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2017191860A JP2017191860A (ja) | 2017-10-19 |
| JP6496270B2 true JP6496270B2 (ja) | 2019-04-03 |
Family
ID=60040093
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2016080786A Active JP6496270B2 (ja) | 2016-04-14 | 2016-04-14 | セラミック電子部品及びその製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US10176923B2 (ja) |
| JP (1) | JP6496270B2 (ja) |
Families Citing this family (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP6665438B2 (ja) * | 2015-07-17 | 2020-03-13 | 株式会社村田製作所 | 積層セラミックコンデンサ |
| JP2018110185A (ja) * | 2017-01-04 | 2018-07-12 | 株式会社村田製作所 | 積層セラミックコンデンサの製造方法、セラミック積層体及び積層セラミックコンデンサ |
| JP7266969B2 (ja) * | 2018-05-21 | 2023-05-01 | 太陽誘電株式会社 | 積層セラミック電子部品の製造方法 |
| JP7231340B2 (ja) * | 2018-06-05 | 2023-03-01 | 太陽誘電株式会社 | セラミック電子部品およびその製造方法 |
| JP7225595B2 (ja) * | 2018-07-30 | 2023-02-21 | Tdk株式会社 | 積層電子部品 |
| JP7180569B2 (ja) * | 2018-10-22 | 2022-11-30 | 株式会社村田製作所 | 積層セラミック電子部品 |
| JP7280037B2 (ja) * | 2018-12-20 | 2023-05-23 | 太陽誘電株式会社 | 積層セラミック電子部品及びその製造方法 |
| JP2020167199A (ja) * | 2019-03-28 | 2020-10-08 | 株式会社村田製作所 | 積層セラミックコンデンサ |
| JP7024756B2 (ja) * | 2019-03-28 | 2022-02-24 | 株式会社村田製作所 | 積層セラミックコンデンサ |
| KR102319597B1 (ko) * | 2019-06-27 | 2021-11-02 | 삼성전기주식회사 | 적층 세라믹 전자부품 |
| JP7488045B2 (ja) * | 2019-11-27 | 2024-05-21 | 太陽誘電株式会社 | 積層セラミック電子部品及びその製造方法 |
| JP2022034315A (ja) * | 2020-08-18 | 2022-03-03 | 株式会社村田製作所 | 積層セラミック電子部品の製造方法及び積層セラミック電子部品 |
| KR20220031344A (ko) * | 2020-09-04 | 2022-03-11 | 삼성전기주식회사 | 적층형 전자 부품 |
| JP7380619B2 (ja) * | 2021-03-12 | 2023-11-15 | 株式会社村田製作所 | 積層セラミックコンデンサ |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5144527A (en) * | 1989-08-24 | 1992-09-01 | Murata Manufacturing Co., Ltd. | Multilayer capacitor and method of fabricating the same |
| KR100374848B1 (ko) * | 1998-09-30 | 2003-03-04 | 티디케이가부시기가이샤 | 비환원성 유전체 자기재료, 그 제조방법 및 적층자기 콘덴서 |
| JP2001044066A (ja) * | 1999-07-30 | 2001-02-16 | Kyocera Corp | 積層型電子部品およびその製法 |
| KR101079382B1 (ko) * | 2009-12-22 | 2011-11-02 | 삼성전기주식회사 | 적층 세라믹 커패시터 및 그 제조방법 |
| JP5429067B2 (ja) * | 2010-06-17 | 2014-02-26 | 株式会社村田製作所 | セラミック電子部品およびその製造方法 |
| KR101141457B1 (ko) * | 2010-12-08 | 2012-05-04 | 삼성전기주식회사 | 적층 세라믹 콘덴서 및 그 제조방법 |
| KR101188032B1 (ko) * | 2011-03-09 | 2012-10-08 | 삼성전기주식회사 | 적층 세라믹 커패시터 및 그 제조방법 |
| KR101141402B1 (ko) * | 2011-03-09 | 2012-05-03 | 삼성전기주식회사 | 적층 세라믹 커패시터 및 그 제조방법 |
| JP5271377B2 (ja) * | 2011-04-18 | 2013-08-21 | 太陽誘電株式会社 | 積層セラミックコンデンサ |
| KR20130039400A (ko) | 2011-10-12 | 2013-04-22 | 삼성전기주식회사 | 적층 세라믹 전자 부품 및 그 제조 방법 |
| JP2015109415A (ja) * | 2013-10-24 | 2015-06-11 | 株式会社村田製作所 | 積層セラミック電子部品、テーピング電子部品連及び積層セラミック電子部品の製造方法 |
| JP6439551B2 (ja) * | 2014-05-21 | 2018-12-19 | 株式会社村田製作所 | 積層セラミックコンデンサ |
| JP2016001723A (ja) * | 2014-05-22 | 2016-01-07 | 株式会社村田製作所 | 積層セラミックコンデンサ |
-
2016
- 2016-04-14 JP JP2016080786A patent/JP6496270B2/ja active Active
-
2017
- 2017-03-31 US US15/476,256 patent/US10176923B2/en active Active
Also Published As
| Publication number | Publication date |
|---|---|
| US10176923B2 (en) | 2019-01-08 |
| JP2017191860A (ja) | 2017-10-19 |
| US20170301470A1 (en) | 2017-10-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6496270B2 (ja) | セラミック電子部品及びその製造方法 | |
| JP6496271B2 (ja) | 積層セラミックコンデンサ及びその製造方法 | |
| JP7122818B2 (ja) | 積層セラミック電子部品及びその製造方法 | |
| JP6835561B2 (ja) | 積層セラミックコンデンサ及びその製造方法 | |
| JP7081543B2 (ja) | 積層セラミックコンデンサ | |
| JP7167227B2 (ja) | 積層セラミックコンデンサ | |
| JP7044534B2 (ja) | 積層セラミック電子部品及びその製造方法 | |
| US20170287642A1 (en) | Multi-layer ceramic electronic component and method of producing the same | |
| JP7280037B2 (ja) | 積層セラミック電子部品及びその製造方法 | |
| US11049660B2 (en) | Multi-layer ceramic electronic component and method of producing the same | |
| KR20200099084A (ko) | 적층 세라믹 콘덴서 및 그 제조 방법 | |
| JP2020053516A (ja) | 積層セラミック電子部品 | |
| JP2021015950A (ja) | 積層セラミックコンデンサ | |
| US20210020379A1 (en) | Multilayer ceramic electronic device and method for manufacuting same | |
| JP6851174B2 (ja) | 積層セラミックコンデンサ | |
| JP6329978B2 (ja) | 積層セラミック電子部品の製造方法 | |
| JP7274282B2 (ja) | 積層セラミック電子部品及びその製造方法 | |
| JP7385374B2 (ja) | 積層セラミック電子部品 | |
| JP7498445B2 (ja) | 積層セラミック電子部品の製造方法 | |
| JP2019117817A (ja) | 積層セラミック電子部品の製造方法 | |
| JP2018022833A (ja) | 電子部品 | |
| JP7359595B2 (ja) | 積層セラミックコンデンサ、回路基板及び積層セラミックコンデンサの製造方法 | |
| JP7322240B2 (ja) | 積層セラミック電子部品及びその製造方法 | |
| JP7459812B2 (ja) | 積層セラミックコンデンサおよび積層セラミックコンデンサの製造方法 | |
| JP7506514B2 (ja) | 積層セラミック電子部品の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20180202 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20181126 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20181225 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20190204 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20190219 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20190308 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 6496270 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |