JP2019117817A - 積層セラミック電子部品の製造方法 - Google Patents

積層セラミック電子部品の製造方法 Download PDF

Info

Publication number
JP2019117817A
JP2019117817A JP2017249675A JP2017249675A JP2019117817A JP 2019117817 A JP2019117817 A JP 2019117817A JP 2017249675 A JP2017249675 A JP 2017249675A JP 2017249675 A JP2017249675 A JP 2017249675A JP 2019117817 A JP2019117817 A JP 2019117817A
Authority
JP
Japan
Prior art keywords
manufacturing
laminated
laminate
ceramic
holding member
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2017249675A
Other languages
English (en)
Inventor
哲彦 福岡
Tetsuhiko Fukuoka
哲彦 福岡
亮 大野
Akira Ono
亮 大野
小川 隆
Takashi Ogawa
隆 小川
翔平 稲田
Shohei Inada
翔平 稲田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiyo Yuden Co Ltd
Original Assignee
Taiyo Yuden Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiyo Yuden Co Ltd filed Critical Taiyo Yuden Co Ltd
Priority to JP2017249675A priority Critical patent/JP2019117817A/ja
Publication of JP2019117817A publication Critical patent/JP2019117817A/ja
Priority to JP2021192732A priority patent/JP7312809B2/ja
Pending legal-status Critical Current

Links

Images

Abstract

【課題】積層体の稜部に損傷が加わりにくい積層セラミック電子部品の製造方法を提供する。【解決手段】積層セラミック電子部品の製造方法では、一軸方向に積層した複数のセラミック層と、上記複数のセラミック層の間に配置された複数の内部電極と、上記一軸方向を向いた第1及び第2主面と、上記第1及び第2主面を接続し、上記複数の内部電極が露出する第1及び第2側面と、上記第1主面と上記第1側面とを鈍角で接続する稜部と、を有し、上記第1主面が保持部材によって保持された積層体が作製される。上記積層体を上記保持部材上で上記稜部を支軸として転動させることにより、上記積層体における上記保持部材によって保持される保持面が上記第1主面から上記第1側面に変更される。上記第1側面を上記保持部材によって保持された上記積層体の上記第2側面にサイドマージン部が形成される。【選択図】図11

Description

本発明は、サイドマージン部を後付けする積層セラミック電子部品の製造方法に関する。
特許文献1には、積層セラミックコンデンサを製造するための技術が開示されている。この技術では、セラミックシートを積層した積層シートを切断し、内部電極が露出した切断面を側面とする複数の積層体を作製する。そして、積層体の側面に、内部電極の周囲の絶縁性を確保するためのサイドマージン部を形成する。
特許文献1に記載の技術では、積層シートを切断した直後の状態において、積層体の側面が横方向を向いているため、積層体の側面にサイドマージン部を形成することが困難である。このため、この技術では、サイドマージン部を形成する前に、積層体を90度転動させることによって、積層体の側面を上方向に向ける。
特開2012−209539号公報
特許文献1に記載の技術では、積層体が転動する際に、積層体の稜部が転動の回動中心となる支軸として機能するため、積層体の稜部に応力が集中しやすい。したがって、積層体を転動させる技術では、積層体の稜部に欠けなどの損傷が加わりやすい。これにより、積層セラミックコンデンサの製造歩留まりが低下する。
以上のような事情に鑑み、本発明の目的は、積層体の稜部に損傷が加わりにくい積層セラミック電子部品の製造方法を提供することにある。
上記目的を達成するため、本発明の一形態に係る積層セラミック電子部品の製造方法では、一軸方向に積層した複数のセラミック層と、上記複数のセラミック層の間に配置された複数の内部電極と、上記一軸方向を向いた第1及び第2主面と、上記第1及び第2主面を接続し、上記複数の内部電極が露出する第1及び第2側面と、上記第1主面と上記第1側面とを鈍角で接続する稜部と、を有し、上記第1主面が保持部材によって保持された積層体が作製される。
上記積層体を上記保持部材上で上記稜部を支軸として転動させることにより、上記積層体における上記保持部材によって保持される保持面が上記第1主面から上記第1側面に変更される。
上記第1側面を上記保持部材によって保持された上記積層体の上記第2側面にサイドマージン部が形成される。
この構成の積層体では、転動の回動中心となる支軸として機能する第1主面と第1側面とを接続する稜部における接続角が鈍角である。このため、この積層体が転動する際の稜部への応力の集中が抑制される。このため、積層セラミック電子部品の製造方法では、積層体の稜部に損傷が加わりにくい。
上記第1及び第2側面が相互に平行であってもよい。
上記第2側面でセラミックシートを打ち抜くことによって上記サイドマージン部が形成されてもよい。
この構成では、転動後の複数の積層体の第2側面を同一平面上に配置することができる。これにより、複数の積層体の第2側面に一括してサイドマージン部を形成可能となる。このため、積層セラミック電子部品の製造効率が向上する。
上記鈍角が93°より小さくてもよい。
この構成では、稜部における接続角を鈍角にすることによる積層体の寸法の変化を小さく留めることができる。これにより、積層セラミック電子部品の実装面積を小さく維持することができる。
以上述べたように、本発明によれば、積層体の稜部に損傷が加わりにくい積層セラミック電子部品の製造方法を提供することができる。
本発明の一実施形態に係る積層セラミックコンデンサの斜視図である。 上記積層セラミックコンデンサの図1のA−A'線に沿った断面図である。 上記積層セラミックコンデンサの図1のB−B'線に沿った断面図である。 上記積層セラミックコンデンサの製造方法を示すフローチャートである。 上記積層セラミックコンデンサの製造過程を示す平面図である。 上記積層セラミックコンデンサの製造過程を示す斜視図である。 上記積層セラミックコンデンサの製造過程を示す平面図である。 上記積層セラミックコンデンサの製造過程を示す模式図である。 上記積層セラミックコンデンサの製造過程を示す斜視図である。 上記積層セラミックコンデンサの製造過程を示す模式図である。 上記積層セラミックコンデンサの製造過程を示す模式図である。 上記積層セラミックコンデンサの製造過程を示す模式図である。 上記積層セラミックコンデンサの製造過程を示す斜視図である。
以下、図面を参照しながら、本発明の実施形態を説明する。
図面には、適宜相互に直交するX軸、Y軸、及びZ軸が示されている。X軸、Y軸、及びZ軸は全図において共通である。
[積層セラミックコンデンサ10の構成]
図1〜3は、本発明の一実施形態に係る積層セラミックコンデンサ10を示す図である。図1は、積層セラミックコンデンサ10の斜視図である。図2は、積層セラミックコンデンサ10の図1のA−A'線に沿った断面図である。図3は、積層セラミックコンデンサ10の図1のB−B'線に沿った断面図である。
積層セラミックコンデンサ10は、セラミック素体11と、第1外部電極14と、第2外部電極15と、を具備する。セラミック素体11の外面は、X軸方向を向いた第1及び第2端面と、Y軸方向を向いた第1及び第2側面と、Z軸方向を向いた第1及び第2主面と、を有する。
各外部電極14,15は、セラミック素体11の第1及び第2端面を覆い、セラミック素体11を挟んでX軸方向に対向している。外部電極14,15は、セラミック素体11の各端面から主面及び側面に延出している。これにより、外部電極14,15では、X−Z平面に平行な断面、及びX−Y平面に平行な断面がいずれもU字状となっている。
なお、外部電極14,15の形状は、図1に示すものに限定されない。例えば、外部電極14,15は、セラミック素体11の端面から一方の主面のみに延び、X−Z平面に平行な断面がL字状となっていてもよい。また、外部電極14,15は、いずれの主面及び側面にも延出していなくてもよい。
外部電極14,15は、電気の良導体により形成されている。外部電極14,15を形成する電気の良導体としては、例えば、銅(Cu)、ニッケル(Ni)、錫(Sn)、パラジウム(Pd)、白金(Pt)、銀(Ag)、金(Au)などを主成分とする金属又は合金が挙げられる。
セラミック素体11は、誘電体セラミックスで形成され、積層体16と、サイドマージン部17と、を有する。積層体16は、Y軸方向を向いた第1及び第2側面S1,S2と、Z軸方向を向いた第1及び第2主面M1,M2と、を有する。第1及び第2主面M1,M2は、X−Y平面に沿って延びている。
積層体16は、第1及び第2稜部R1,R2を更に有する。第1稜部R1は、第1主面M1と第1側面S1とを90°よりもやや大きい鈍角の接続角θ1で接続する。第2稜部R2は、第1主面M1と第2側面S2とを90°よりもやや小さい鋭角の接続角θ2で接続する。つまり、側面S1,S2は、X−Z平面に対してやや傾いている。
積層体16の側面S1,S2は相互に平行であることが好ましい。これにより、積層体16の側面S1,S2にサイドマージン部17を効率的に形成可能となる。サイドマージン部17の形成方法については、後述する積層セラミックコンデンサ10の製造方法において説明する。
また、積層体16の第1稜部R1における接続角θ1は、93°より小さいことが好ましい。積層体16の第2稜部R2における接続角θ2は、87°より大きいことが好ましい。これにより、積層体16のY軸方向の寸法を小さく留めることができるため、積層セラミックコンデンサ10の実装面積を小さく維持することができる。
なお、積層体16では、稜部R1,R2が、第1主面M1と側面S1,S2とを直接接続する稜線であってもよいが、第1主面M1と側面S1,S2とを緩やかに接続する丸みを帯びた面であることが好ましい。これにより、積層体16では、稜部R1,R2に応力が集中しにくくなるため、稜部R1,R2に損傷が加わりにくくなる。
積層体16は、X−Y平面に沿って延びる平板状の複数のセラミック層がZ軸方向に積層された構成を有する。積層体16は、容量形成部18と、カバー部19と、を有する。カバー部19は、容量形成部18をZ軸方向上下から被覆し、積層体16の主面M1,M2を構成している。
容量形成部18は、複数のセラミック層の間に配置され、X−Y平面に沿って延びるシート状の複数の第1及び第2内部電極13を有する。内部電極12,13は、Z軸方向に沿って交互に配置されている。つまり、内部電極12,13は、セラミック層を挟んでZ軸方向に対向している。
第1内部電極12はセラミック素体11の第1端面のみに引き出され、第2内部電極13はセラミック素体11の第2端面のみに引き出されている。これにより、第1内部電極12は第1外部電極14のみに接続され、第2内部電極13は第2外部電極15のみに接続されている。
内部電極12,13は、容量形成部18のY軸方向の全幅にわたって形成され、積層体16の両側面S1,S2に露出している。サイドマージン部17は、積層体16の両側面S1,S2を覆っている。これにより、積層体16の両側面S1,S2における内部電極12,13間の絶縁性を確保することができる。
このような構成により、積層セラミックコンデンサ10では、第1外部電極14と第2外部電極15との間に電圧が印加されると、第1内部電極12と第2内部電極13との間の複数のセラミック層に電圧が加わる。これにより、積層セラミックコンデンサ10では、第1外部電極14と第2外部電極15との間の電圧に応じた電荷が蓄えられる。
セラミック素体11では、内部電極12,13間の各セラミック層の容量を大きくするため、高誘電率の誘電体セラミックスが用いられる。高誘電率の誘電体セラミックスとしては、例えば、チタン酸バリウム(BaTiO)に代表される、バリウム(Ba)及びチタン(Ti)を含むペロブスカイト構造の材料が挙げられる。
なお、セラミック層は、チタン酸ストロンチウム(SrTiO)系、チタン酸カルシウム(CaTiO)系、チタン酸マグネシウム(MgTiO)系、ジルコン酸カルシウム(CaZrO)系、チタン酸ジルコン酸カルシウム(Ca(Zr,Ti)O)系、ジルコン酸バリウム(BaZrO)系、酸化チタン(TiO)系などで構成してもよい。
内部電極12,13は、電気の良導体により形成されている。内部電極12,13を形成する電気の良導体としては、典型的にはニッケル(Ni)が挙げられ、この他にも銅(Cu)、パラジウム(Pd)、白金(Pt)、銀(Ag)、金(Au)などを主成分とする金属又は合金が挙げられる。
なお、本実施形態に係る積層セラミックコンデンサ10は、積層体16及びサイドマージン部17を備えていればよく、その他の構成について適宜変更可能である。例えば、第1及び第2内部電極12,13の枚数は、積層セラミックコンデンサ10に求められるサイズや性能に応じて、適宜決定可能である。
[積層セラミックコンデンサ10の製造方法]
図4は、積層セラミックコンデンサ10の製造方法を示すフローチャートである。図5〜13は積層セラミックコンデンサ10の製造過程を示す図である。以下、積層セラミックコンデンサ10の製造方法について、図4に沿って、図5〜13を適宜参照しながら説明する。
(ステップS01:セラミックシート準備)
ステップS01では、容量形成部18を形成するための第1セラミックシート101及び第2セラミックシート102と、カバー部19を形成するための第3セラミックシート103と、を準備する。セラミックシート101,102,103は、誘電体セラミックスを主成分とする未焼成の誘電体グリーンシートとして構成される。
セラミックシート101,102,103は、例えば、ロールコーターやドクターブレードなどを用いてシート状に成形される。セラミックシート101,102の厚さは、焼成後の容量形成部18におけるセラミック層の厚さに応じて調整される。第3セラミックシート103の厚さは適宜調整可能である。
図5は、セラミックシート101,102,103の平面図である。この段階では、セラミックシート101,102,103が、個片化されていない大判のシートとして構成される。図5には、各積層セラミックコンデンサ10ごとに個片化する際の切断線Lx,Lyが示されている。切断線LxはX軸に平行であり、切断線LyはY軸に平行である。
図5に示すように、第1セラミックシート101には第1内部電極12に対応する未焼成の第1内部電極112が形成され、第2セラミックシート102には第2内部電極13に対応する未焼成の第2内部電極113が形成されている。なお、カバー部19に対応する第3セラミックシート103には内部電極が形成されていない。
内部電極112,113は、任意の導電性ペーストをセラミックシート101,102に塗布することによって形成することができる。導電性ペーストの塗布方法は、公知の技術から任意に選択可能である。例えば、導電性ペーストの塗布には、スクリーン印刷法やグラビア印刷法を用いることができる。
内部電極112,113には、切断線Lyに沿ったX軸方向の隙間が、切断線Ly1本置きに形成されている。第1内部電極112の隙間と第2内部電極113の隙間とはX軸方向に互い違いに配置されている。つまり、第1内部電極112の隙間を通る切断線Lyと第2内部電極113の隙間を通る切断線Lyとが交互に並んでいる。
(ステップS02:積層)
ステップS02では、ステップS01で準備したセラミックシート101,102,103を、図6に示すように積層することにより積層シート104を作製する。積層シート104では、容量形成部18に対応する第1セラミックシート101及び第2セラミックシート102がZ軸方向に交互に積層されている。
また、積層シート104では、交互に積層されたセラミックシート101,102のZ軸方向上下面にカバー部19に対応する第3セラミックシート103が積層される。なお、図6に示す例では、第3セラミックシート103がそれぞれ3枚ずつ積層されているが、第3セラミックシート103の枚数は適宜変更可能である。
積層シート104は、セラミックシート101,102,103を圧着することにより一体化される。セラミックシート101,102,103の圧着には、例えば、静水圧加圧や一軸加圧などを用いることが好ましい。これにより、積層シート104を高密度化することが可能である。
(ステップS03:切断)
ステップS03では、ステップS02で得られた積層シート104を、切断線Lx,Lyに沿って切断することにより、未焼成の積層体116を作製する。積層体116は、焼成後の積層体16に対応する。積層シート104の切断には、例えば、押し切り刃や回転刃などを用いることができる。
図7,8は、ステップS03の一例を説明するための模式図である。図7は、積層シート104の平面図である。図8は、積層シート104をX軸方向から見た端面図である。積層シート104は、粘着性を有するテープ状の保持部材Tによって保持された状態で、切断線Lx,Lyに沿って押し切り刃Fで切断される。
図8に示すように、積層シート104を切断線Lxに沿って切断する際に、押し切り刃FをX−Z平面に対してX軸を中心として少し傾けて積層シート104に挿入する。これにより、図9に示すように、側面S1,S2が相互に平行であり、かつX−Z平面に対して傾いた未焼成の積層体116が得られる。
積層体116において、第1稜部R1における第1主面M1と第1側面S1との接続角θ1及び第2稜部R2における第1主面M1と第2側面S2との接続角θ2は、押し切り刃FのX−Z平面に対する傾きによって制御することができる。しかし、接続角θ1,θ2の制御方法は、これに限定されない。
(ステップS04:サイドマージン部形成)
ステップS04では、ステップS03で得られた積層体116における内部電極112,113が露出した側面S1,S2に未焼成のサイドマージン部117を設けることにより、未焼成のセラミック素体111を作製する。図10〜13は、ステップS04の過程を示す図である。
図10(A)は、ステップS03の直後の状態を示している。この状態では、保持部材T上にX軸及びY軸方向に配列された積層体116同士が近接しているため、各積層体116の取り扱いに困難がある。このため、保持部材T上に配列された積層体116のX軸及びY軸方向の間隔を広げる。
具体的には、図10(A)に示す保持部材TをX軸及びY軸方向に引き延ばす。これにより、図10(B)に示すように保持部材T上の積層体116の間隔が広がる。なお、例えばステップS03で用いた保持部材Tが伸縮性を有さない場合など、必要に応じて、積層体116を事前に伸縮性を有する他の保持部材Tに張り替えておく。
図10(B)に示す状態においてもなお、各積層体116の側面S1,S2が保持部材Tの表面の面内方向であるY軸方向を向いているため、積層体116の側面S1,S2にサイドマージン部117を設けることが困難である。このため、保持部材T上において、積層体116の向きを変更する。
具体的に、図11(A)に示すように、X−Y平面に沿って延びる平板状の作用板Bを積層体116の第2主面M2上に配置する。作用板Bは、保持部材T上の全ての積層体116の第2主面M2を一括して被覆することが好ましい。作用板Bは、例えば、シリコンラバーなどの滑りにくい弾性材料で形成されていることが好ましい。
そして、図11(B)に示すように、作用板BをY軸方向に移動させる。このとき、積層体116には、作用板BからY軸方向に加わる力によってモーメントが発生する。これにより、積層体116は、第1主面M1と第1側面S1とを接続する第1稜部R1を回動中心として保持部材T上で転動する。
積層体116の転動によって、第1主面M1が保持部材Tから剥がれた後に、第1側面S1が保持部材Tに接着される。これにより、図11(C)に示すように、積層体116における保持部材Tに保持される保持面が第1主面M1から第1側面S1に変更され、積層体116の第2側面S2がZ軸方向上方向を向く。
積層体116では、転動の回動中心となる支軸として機能する第1稜部R1が鈍角であるため、転動の際に第1稜部R1に加わる応力が分散される。つまり、転動時の積層体116の第1稜部R1には、応力が集中しにくい。したがって、ステップS04では、積層体116の転動の際に、積層体に欠けなどの損傷が加わりにくい。
図11(C)に示す状態では、保持部材T上の全ての積層体116の第2側面S2が、保持部材T側とは反対のZ軸方向上側を向いているため、積層体116の第2側面S2にサイドマージン部117を形成しやすくなっている。サイドマージン部117の形成方法の一例について、図12を用いて説明する。
まず、図12(A)に示すように、保持部材T上に配列された積層体116を覆うように、セラミックシート117sを配置する。このとき、全ての積層体116の第2側面S2がX−Y平面に沿った同一平面上にあるため、セラミックシート117sを全ての積層体116の第2側面S2に密着させることができる。
セラミックシート117sは、ステップS01で準備されるセラミックシート101,102,103と同様に、未焼成の誘電体グリーンシートとして構成される。セラミックシート117sは、例えば、ロールコーターやドクターブレードを用いてシート状に成形される。
そして、図12(A)に示す状態から、各積層体116の第2側面S2の輪郭に沿ってセラミックシート117sを切断する。セラミックシート117sの切断方法としては、公知の方法から任意に選択可能であるが、例えば、セラミックシート117sを各積層体116の第2側面S2で打ち抜く打ち抜き法を採用可能である。
打ち抜き法では、セラミックシート117sをZ軸方向上側から弾性部材で押圧する。これにより、弾性部材と積層体116の第2側面S2との間に挟まれたセラミックシート117sには、各積層体116の第2側面S2の輪郭に沿ってせん断力が加わる。これにより、セラミックシート117sを打ち抜くことができる。
続いて、図12(B)に示す積層体116を別の保持部材Tに張り替えることにより、積層体116のY軸方向の向きを反転させる。そして、積層体116の第2側面Sとは反対側の、サイドマージン部117が形成されていない第1側面S1にも、上記と同様の要領でサイドマージン部117を形成する。
これにより、図13に示すように、積層体116の両側面S1,S2にサイドマージン部117が形成された未焼成のセラミック素体111が得られる。未焼成のセラミック素体111では、内部電極112,113が露出した積層体116の両側面S1,S2がサイドマージン部117によって覆われている。
なお、図11(C)に示す状態の積層体116の第2側面S2にサイドマージン部117を形成する方法は、上記に限定されない。例えば、予め切断されたセラミックシート117sを積層体116の第2側面S2に貼り付けてもよい。また、セラミックスラリーを積層体116の第2側面S2に例えばディップ法によって塗布してもよい。
(ステップS05:焼成)
ステップS05では、ステップS04で得られた未焼成のセラミック素体111を焼成することにより、図1〜3に示す積層セラミックコンデンサ10のセラミック素体11を作製する。つまり、ステップS05によって、積層体116が積層体16になり、サイドマージン部117がサイドマージン部17になる。
ステップS05における焼成温度は、セラミック素体111の焼結温度に基づいて決定することができる。例えば、チタン酸バリウム(BaTiO)系材料を用いる場合には、焼成温度は1000〜1300℃程度とすることができる。また、焼成は、例えば、還元雰囲気下、又は低酸素分圧雰囲気下において行うことができる。
(ステップS06:外部電極形成)
ステップS06では、ステップS05で得られたセラミック素体11のX軸方向両端部に外部電極14,15を形成することにより、図1〜3に示す積層セラミックコンデンサ10を作製する。ステップS06における外部電極14,15の形成方法は、公知の方法から任意に選択可能である。
以上により、積層セラミックコンデンサ10が完成する。この製造方法では、内部電極12,13が露出した積層体16の側面S1,S2にサイドマージン部17が後付けされるため、セラミック素体11における複数の内部電極12,13のY軸方向の端部の位置が、0.5μm以内の範囲で揃う。
[その他の実施形態]
以上、本発明の実施形態について説明したが、本発明は上述の実施形態にのみ限定されるものではなく種々変更を加え得ることは勿論である。
例えば、積層体16,116では、第1稜部R1における接続角θ1が鈍角であれば、転動の際に損傷が加わりにくい構成を実現可能である。このため、積層体16,116では、第2稜部R2における接続角θ2は、必ずしも鋭角でなくてもよく、直角であっても鈍角であってもよい。
また、上記実施形態では積層セラミック電子部品の一例として積層セラミックコンデンサ10について説明したが、本発明は積層セラミック電子部品全般に適用可能である。このような積層セラミック電子部品としては、例えば、チップバリスタ、チップサーミスタ、積層インダクタなどが挙げられる。
10…積層セラミックコンデンサ
11,111…セラミック素体
12,112…第1内部電極
13,113…第2内部電極
14,114…第1外部電極
15,115…第2外部電極
104…積層シート
16,116…積層体
17,117…サイドマージン部
M1,M2…主面
S1,S2…側面
R1,R2…稜部
θ1,θ2…接続角
T…保持部材
F…押し切り刃
B…作用板

Claims (4)

  1. 一軸方向に積層した複数のセラミック層と、前記複数のセラミック層の間に配置された複数の内部電極と、前記一軸方向を向いた第1及び第2主面と、前記第1及び第2主面を接続し、前記複数の内部電極が露出する第1及び第2側面と、前記第1主面と前記第1側面とを鈍角で接続する稜部と、を有し、前記第1主面を保持部材によって保持された積層体を作製し、
    前記積層体を前記保持部材上で前記稜部を支軸として転動させることにより、前記積層体における前記保持部材によって保持される保持面を前記第1主面から前記第1側面に変更し、
    前記第1側面を前記保持部材によって保持された前記積層体の前記第2側面にサイドマージン部を形成する
    積層セラミック電子部品の製造方法。
  2. 請求項1に記載の積層セラミック電子部品の製造方法であって、
    前記第1及び第2側面が相互に平行である
    積層セラミック電子部品の製造方法。
  3. 請求項2に記載の積層セラミック電子部品の製造方法であって、
    前記第2側面でセラミックシートを打ち抜くことによって前記サイドマージン部を形成する
    積層セラミック電子部品の製造方法。
  4. 請求項1から3のいずれか1項に記載の積層セラミック電子部品の製造方法であって、
    前記鈍角が93°より小さい
    積層セラミック電子部品の製造方法。
JP2017249675A 2017-12-26 2017-12-26 積層セラミック電子部品の製造方法 Pending JP2019117817A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2017249675A JP2019117817A (ja) 2017-12-26 2017-12-26 積層セラミック電子部品の製造方法
JP2021192732A JP7312809B2 (ja) 2017-12-26 2021-11-29 積層セラミック電子部品の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017249675A JP2019117817A (ja) 2017-12-26 2017-12-26 積層セラミック電子部品の製造方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2021192732A Division JP7312809B2 (ja) 2017-12-26 2021-11-29 積層セラミック電子部品の製造方法

Publications (1)

Publication Number Publication Date
JP2019117817A true JP2019117817A (ja) 2019-07-18

Family

ID=67304626

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017249675A Pending JP2019117817A (ja) 2017-12-26 2017-12-26 積層セラミック電子部品の製造方法

Country Status (1)

Country Link
JP (1) JP2019117817A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112309719A (zh) * 2019-07-31 2021-02-02 太阳诱电株式会社 层叠陶瓷电子部件和部件安装基板
US20210159018A1 (en) * 2019-11-27 2021-05-27 Taiyo Yuden Co., Ltd. Multi-layer ceramic electronic component
US11600445B2 (en) * 2019-09-19 2023-03-07 Murata Manufacturing Co., Ltd. Method for manufacturing a multilayer ceramic electronic component

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10335170A (ja) * 1997-05-29 1998-12-18 Sumitomo Metal Ind Ltd セラミックグリーンシートの切断方法
JP2000315617A (ja) * 1999-04-28 2000-11-14 Murata Mfg Co Ltd セラミック積層電子部品の製造方法
JP2001102241A (ja) * 1999-09-30 2001-04-13 Murata Mfg Co Ltd 積層セラミック部品の製造方法及びセラミック積層体の切断装置
JP2015026721A (ja) * 2013-07-26 2015-02-05 株式会社村田製作所 コンデンサ素子の製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10335170A (ja) * 1997-05-29 1998-12-18 Sumitomo Metal Ind Ltd セラミックグリーンシートの切断方法
JP2000315617A (ja) * 1999-04-28 2000-11-14 Murata Mfg Co Ltd セラミック積層電子部品の製造方法
JP2001102241A (ja) * 1999-09-30 2001-04-13 Murata Mfg Co Ltd 積層セラミック部品の製造方法及びセラミック積層体の切断装置
JP2015026721A (ja) * 2013-07-26 2015-02-05 株式会社村田製作所 コンデンサ素子の製造方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112309719A (zh) * 2019-07-31 2021-02-02 太阳诱电株式会社 层叠陶瓷电子部件和部件安装基板
US11600445B2 (en) * 2019-09-19 2023-03-07 Murata Manufacturing Co., Ltd. Method for manufacturing a multilayer ceramic electronic component
US20210159018A1 (en) * 2019-11-27 2021-05-27 Taiyo Yuden Co., Ltd. Multi-layer ceramic electronic component
US11664167B2 (en) * 2019-11-27 2023-05-30 Taiyo Yuden Co., Ltd. Multi-layer ceramic electronic component

Similar Documents

Publication Publication Date Title
JP6835561B2 (ja) 積層セラミックコンデンサ及びその製造方法
US10622148B2 (en) Multi-layer ceramic capacitor
US10176923B2 (en) Ceramic electronic component and method of producing the same
JP7167227B2 (ja) 積層セラミックコンデンサ
US11145458B2 (en) Multi-layer ceramic electronic component
US11049660B2 (en) Multi-layer ceramic electronic component and method of producing the same
JP2017191861A (ja) 積層セラミックコンデンサ及びその製造方法
JP2017157754A (ja) 積層セラミック電子部品の製造方法、積層セラミック電子部品の製造装置、セラミック素体及び積層セラミック電子部品
JP2019117817A (ja) 積層セラミック電子部品の製造方法
JP6329978B2 (ja) 積層セラミック電子部品の製造方法
JP2021158132A (ja) 積層セラミック電子部品の製造方法及び積層セラミック電子部品
JP7312809B2 (ja) 積層セラミック電子部品の製造方法
JP7328749B2 (ja) 積層セラミック電子部品及びその製造方法
US11721487B2 (en) Method of producing a multi-layer ceramic electronic component and multi-layer ceramic electronic component
US11694845B2 (en) Multi-layer ceramic electronic component and method of producing the same
JP2019160834A (ja) 積層セラミック電子部品の製造方法
JP7213644B2 (ja) 積層セラミック電子部品の製造方法
JP7432335B2 (ja) 積層セラミック電子部品の製造方法
US20200357574A1 (en) Multilayer ceramic electronic device and method for making same
JP2021158235A (ja) 積層セラミック電子部品の製造方法
JP2021086893A (ja) 積層セラミック電子部品
JP2023092698A (ja) 積層セラミック電子部品及びその製造方法、並びに製造履歴確認方法
JP2022115410A (ja) 積層セラミック電子部品の製造方法
JP2021027087A (ja) 積層セラミック電子部品及び部品実装基板
JP2020064923A (ja) 積層セラミック電子部品の製造方法及び積層セラミック電子部品の製造装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20201110

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20210922

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20211005

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20211129

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20211129

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20220222