JP2020053516A - 積層セラミック電子部品 - Google Patents

積層セラミック電子部品 Download PDF

Info

Publication number
JP2020053516A
JP2020053516A JP2018180253A JP2018180253A JP2020053516A JP 2020053516 A JP2020053516 A JP 2020053516A JP 2018180253 A JP2018180253 A JP 2018180253A JP 2018180253 A JP2018180253 A JP 2018180253A JP 2020053516 A JP2020053516 A JP 2020053516A
Authority
JP
Japan
Prior art keywords
multilayer ceramic
electronic component
extension
side margin
ceramic electronic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2018180253A
Other languages
English (en)
Other versions
JP7103904B2 (ja
Inventor
昌司 楠本
Masashi Kusumoto
昌司 楠本
亮 大野
Akira Ono
亮 大野
哲彦 福岡
Tetsuhiko Fukuoka
哲彦 福岡
明彦 河野
Akihiko Kono
明彦 河野
翔太 田中
Shota Tanaka
翔太 田中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiyo Yuden Co Ltd
Original Assignee
Taiyo Yuden Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiyo Yuden Co Ltd filed Critical Taiyo Yuden Co Ltd
Priority to JP2018180253A priority Critical patent/JP7103904B2/ja
Priority to US16/584,209 priority patent/US11049653B2/en
Publication of JP2020053516A publication Critical patent/JP2020053516A/ja
Application granted granted Critical
Publication of JP7103904B2 publication Critical patent/JP7103904B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/018Dielectrics
    • H01G4/06Solid dielectrics
    • H01G4/08Inorganic dielectrics
    • H01G4/12Ceramic dielectrics
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/228Terminals
    • H01G4/232Terminals electrically connecting two or more layers of a stacked or rolled capacitor
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/30Stacked capacitors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/018Dielectrics
    • H01G4/06Solid dielectrics
    • H01G4/08Inorganic dielectrics
    • H01G4/12Ceramic dielectrics
    • H01G4/1209Ceramic dielectrics characterised by the ceramic dielectric material
    • H01G4/1218Ceramic dielectrics characterised by the ceramic dielectric material based on titanium oxides or titanates
    • H01G4/1227Ceramic dielectrics characterised by the ceramic dielectric material based on titanium oxides or titanates based on alkaline earth titanates
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/228Terminals
    • H01G4/232Terminals electrically connecting two or more layers of a stacked or rolled capacitor
    • H01G4/2325Terminals electrically connecting two or more layers of a stacked or rolled capacitor characterised by the material of the terminals

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Ceramic Capacitors (AREA)

Abstract

【課題】耐湿性に優れた積層セラミック電子部品を提供する。【解決手段】積層セラミック電子部品は、積層体と、サイドマージン部と、を具備する。上記積層体は、第1方向に積層された複数のセラミック層と、上記複数のセラミック層の間に配置された複数の内部電極と、上記第1方向を向いた主面と、上記第1方向に直交する第2方向を向き、上記複数の内部電極が露出した側面と、を有する。上記サイドマージン部は、上記側面上に配置された側面被覆部と、上記側面から上記主面に延出し、上記第1方向の第1寸法が0.1μm以上であり、上記第2方向の第2寸法が0.1μm以上である延出部を含む端部と、を有する。【選択図】図4

Description

本発明は、サイドマージン部が後付けされる積層セラミック電子部品に関する。
近年、電子機器の小型化及び高性能化に伴い、電子機器に用いられる積層セラミックコンデンサに対する小型化及び大容量化の要望がますます強くなってきている。この要望に応えるためには、積層セラミックコンデンサの内部電極を拡大することが有効である。内部電極を拡大するためには、内部電極の周囲の絶縁性を確保するためのサイドマージン部を薄くする必要がある。
この一方で、一般的な積層セラミックコンデンサの製造方法では、各工程(例えば、内部電極のパターニング、積層シートの切断など)の精度により、均一な厚さのサイドマージン部を形成することが難しい。したがって、このような積層セラミックコンデンサの製造方法では、サイドマージン部を薄くするほど、内部電極の周囲の絶縁性を確保することが難しくなる。
特許文献1には、サイドマージン部を後付けする技術が開示されている。つまり、この技術では、積層シートを切断することにより、側面に内部電極が露出した積層体が作製され、この積層体の側面にサイドマージン部が設けられる。これにより、均一な厚さのサイドマージン部を形成可能となるため、サイドマージン部を薄くする場合にも、内部電極の周囲の絶縁性を確保することができる。
特開2012−209539号公報
サイドマージン部が後付けされた積層セラミックコンデンサでは、水分が積層体の側面とサイドマージン部との間に沿って侵入しやすくなる。また、サイドマージン部を薄くするほど、水分がサイドマージン部中を厚さ方向に通過して積層体の側面まで到達しやすくなる。これにより、積層セラミックコンデンサでは、積層体の側面に露出した内部電極間の絶縁性が確保されにくくなる。
以上のような事情に鑑み、本発明の目的は、耐湿性に優れた積層セラミック電子部品を提供することにある。
上記目的を達成するため、本発明の一形態に係る積層セラミック電子部品は、積層体と、サイドマージン部と、を具備する。
上記積層体は、第1方向に積層された複数のセラミック層と、上記複数のセラミック層の間に配置された複数の内部電極と、上記第1方向を向いた主面と、上記第1方向に直交する第2方向を向き、上記複数の内部電極が露出した側面と、を有する。
上記サイドマージン部は、上記側面上に配置された側面被覆部と、上記側面から上記主面に延出し、上記第1方向の第1寸法が0.1μm以上であり、上記第2方向の第2寸法が0.1μm以上である延出部を含む端部と、を有する。
この構成では、サイドマージン部の端部が積層体の主面上まで延びているため、サイドマージン部の剥離を抑制することができる。また、この構成では、積層体の主面上から積層体とサイドマージン部との間に侵入した水分が積層体の側面における内部電極が配置された領域まで到達するまでの経路が長くなる。これにより、積層セラミック電子部品では、高い耐湿性が得られる。
上記第1寸法が0.1μm以上であり、上記第2寸法が5μm以上であってもよい。
上記第1寸法が0.5μm以上であり、上記第2寸法が1μm以上であってもよい。
これらの構成では、更に高い耐湿性が得られる。
上記第1寸法が3μm以下であり、上記第2寸法が10μm以下であってもよい。
この積層セラミック電子部品では、サイドマージン部の端部における積層体の主面上の部分を小さく留めつつ、高い耐湿性を得ることができる。
上記側面被覆部の上記第2方向の寸法が10μm以上であり、上記側面被覆部のポア率が10%以下であってもよい。
また、上記端部のポア率が上記側面被覆部のポア率よりも低くてもよい。
このサイドマージン部では、端部のポア率が低いため、端部の内部に水分が侵入しにくい。このため、このサイドマージン部の端部が丸みを帯びて側面被覆部よりも薄くなっていても、端部中を水分が通過することを阻止することができる。これにより、積層セラミック電子部品では、更に高い耐湿性が得られる。
耐湿性に優れた積層セラミック電子部品を提供することができる。
本発明の一実施形態に係る積層セラミックコンデンサの斜視図である。 上記積層セラミックコンデンサのA−A'線に沿った断面図である。 上記積層セラミックコンデンサのB−B'線に沿った断面図である。 上記積層セラミックコンデンサの図3の領域V1を拡大して示す部分断面図である。 上記積層セラミックコンデンサの製造方法を示すフローチャートである。 上記製造方法のステップS01で作製される未焼成の積層体の斜視図である。 上記製造方法のステップS02を模式的に示す断面図である。 上記製造方法のステップS02を模式的に示す断面図である。 図8の領域V2を拡大して示す部分断面図である。 上記製造方法のステップS02を模式的に示す断面図である。 実施例に係るサイドマージンシートの剥離発生率の評価結果を示すグラフである。 実施例に係るサイドマージンシートの剥離発生率の評価結果を示すグラフである。
以下、図面を参照しながら、本発明の実施形態を説明する。
図面には、適宜相互に直交するX軸、Y軸、及びZ軸が示されている。X軸、Y軸、及びZ軸は全図において共通である。
[積層セラミックコンデンサ10の全体構成]
図1〜3は、本発明の一実施形態に係る積層セラミックコンデンサ10を示す図である。図1は、積層セラミックコンデンサ10の斜視図である。図2は、積層セラミックコンデンサ10の図1のA−A'線に沿った断面図である。図3は、積層セラミックコンデンサ10の図1のB−B'線に沿った断面図である。
積層セラミックコンデンサ10は、セラミック素体11と、第1外部電極14と、第2外部電極15と、を備える。セラミック素体11は、典型的には、Z軸方向を向いた2つの主面と、Y軸方向を向いた2つの側面と、X軸方向を向いた2つの端面と、を有する六面体として構成される。
外部電極14,15は、セラミック素体11の端面を覆い、セラミック素体11を挟んでX軸方向に対向している。外部電極14,15は、セラミック素体11の端面から主面及び側面に延出している。これにより、外部電極14,15では、X−Z平面に平行な断面、及びX−Y平面に平行な断面がいずれもU字状となっている。
なお、外部電極14,15の形状は、図1に示すものに限定されない。例えば、外部電極14,15は、セラミック素体11の端面から一方の主面のみに延び、X−Z平面に平行な断面がL字状となっていてもよい。また、外部電極14,15は、いずれの主面及び側面にも延出していなくてもよい。
外部電極14,15は、電気の良導体により形成されている。外部電極14,15を形成する電気の良導体としては、例えば、銅(Cu)、ニッケル(Ni)、錫(Sn)、パラジウム(Pd)、白金(Pt)、銀(Ag)、金(Au)などを主成分とする金属又は合金が挙げられる。
セラミック素体11は、誘電体セラミックスで形成され、積層体16と、サイドマージン部17と、を有する。積層体16は、Z軸方向を向いた2つの主面Mと、Y軸方向を向いた2つの側面Sと、を有する。サイドマージン部17は、積層体16の2つの側面Sをそれぞれ被覆している。
積層体16は、X−Y平面に沿って延びる平板状の複数のセラミック層がZ軸方向に積層された構成を有する。積層体16は、容量形成部18と、カバー部19と、を有する。カバー部19は、容量形成部18をZ軸方向上下から被覆し、積層体16の2つの主面Mを構成している。
容量形成部18は、複数のセラミック層の間に配置され、X−Y平面に沿って延びるシート状の複数の第1内部電極12及び第2内部電極13を有する。内部電極12,13は、Z軸方向に沿って交互に配置されている。つまり、内部電極12,13は、セラミック層を挟んでZ軸方向に対向している。
内部電極12,13は、容量形成部18のY軸方向の全幅にわたって形成され、積層体16の両側面Sに露出している。セラミック素体11では、積層体16の両側面Sを覆うサイドマージン部17によって、積層体16の両側面Sにおける隣接する内部電極12,13間の絶縁性が確保される。
第1内部電極12はセラミック素体11の一方の端部のみに引き出され、第2内部電極13はセラミック素体11の他方の端部のみに引き出されている。これにより、第1内部電極12は第1外部電極14のみに接続され、第2内部電極13は第2外部電極15のみに接続されている。
このような構成により、積層セラミックコンデンサ10では、第1外部電極14と第2外部電極15との間に電圧が印加されると、第1内部電極12と第2内部電極13との間の複数のセラミック層に電圧が加わる。これにより、積層セラミックコンデンサ10では、第1外部電極14と第2外部電極15との間の電圧に応じた電荷が蓄えられる。
セラミック素体11では、内部電極12,13間の各セラミック層の容量を大きくするため、高誘電率の誘電体セラミックスが用いられる。高誘電率の誘電体セラミックスとしては、例えば、チタン酸バリウム(BaTiO)に代表される、バリウム(Ba)及びチタン(Ti)を含むペロブスカイト構造の材料が挙げられる。
なお、セラミック層は、チタン酸ストロンチウム(SrTiO)、チタン酸カルシウム(CaTiO)、チタン酸マグネシウム(MgTiO)、ジルコン酸カルシウム(CaZrO)、チタン酸ジルコン酸カルシウム(Ca(Zr,Ti)O)、ジルコン酸バリウム(BaZrO)系、酸化チタン(TiO)系などの組成系で構成してもよい。
内部電極12,13は、電気の良導体により形成されている。内部電極12,13を形成する電気の良導体としては、典型的にはニッケル(Ni)が挙げられ、この他にも銅(Cu)、パラジウム(Pd)、白金(Pt)、銀(Ag)、金(Au)などを主成分とする金属又は合金が挙げられる。
なお、本実施形態に係る積層セラミックコンデンサ10は、積層体16及びサイドマージン部17を備えていればよく、その他の構成について適宜変更可能である。例えば、第1及び第2内部電極12,13の枚数は、積層セラミックコンデンサ10に求められるサイズや性能に応じて、適宜決定可能である。
[サイドマージン部17の詳細構成]
図3に示すように、サイドマージン部17は、Z軸方向中央に配置された側面被覆部17aと、Z軸方向両端部に配置された端部17bと、を有する。側面被覆部17aは、Y軸方向の厚さがほぼ均一な平板状の平坦部として構成される。端部17bは、側面被覆部17aからZ軸方向外側に延び、積層体16の側面Sから主面Mに少しだけ回り込んでいる。
図4は、図3の一点鎖線で囲んだ領域V1を拡大して示す積層セラミックコンデンサ10の部分断面図である。つまり、図4は、図3の右上に示されたサイドマージン部17の端部17bの近傍を示している。なお、サイドマージン部17では、他の3つの端部17bも、図4に示す端部17bと同様に構成されている。
サイドマージン部17の側面被覆部17aと端部17bとのZ軸方向の境界は、容量形成部18とカバー部19との境界に対応する。つまり、端部17bは、内部電極12,13のうちのZ軸方向の最外層よりもZ軸方向外側の領域と規定される。図4に示す端部17bは、Z軸方向最上部の第1内部電極12のZ軸方向上側に配置されている。
サイドマージン部17の端部17bは、湾曲部17b1と、延出部17b2と、を含む。湾曲部17b1は、側面被覆部17aから積層体16の側面Sと主面Mとを接続する稜部RまでZ軸方向に延びる。延出部17b2は、湾曲部17b1から連続して、積層体16の稜部Rから積層体16の主面Mに沿ってY軸方向内側に延びる。
このように、積層体16の稜部Rは、サイドマージン部17の端部17bに覆われることによって保護されている。このため、セラミック素体11では、外部からの衝撃が積層体16の稜部Rに直接加わらない。したがって、セラミック素体11では、積層体16の稜部Rを起点とするクラックなどの損傷の発生を防止することができる。
また、サイドマージン部17の湾曲部17b1は、丸みを帯びている。つまり、湾曲部17b1の外面は、凸状に湾曲している。したがって、サイドマージン部17の端部17bで構成されるセラミック素体11の稜部には、局所的な外力が加わりにくい。このため、積層セラミックコンデンサ10では、高い耐衝撃性が得られる。
更に、サイドマージン部17では、端部17bにおいて側面被覆部17aよりもポアPの分散量が少ない。つまり、サイドマージン部17では、端部17bのポア率が側面被覆部17aのポア率よりも低い。ここで、ポア率は、サイドマージン部17の断面を撮像した画像におけるポアPの面積の割合と規定される。
側面被覆部17aのポア率は、端部17bとの境界からZ軸方向に所定の範囲内にある領域において求めることができる。側面被覆部17aの所定の範囲は、例えば、端部17bとの境界におけるY軸方向の寸法の3倍とすることができる。端部17bのポア率は、端部17bの全領域において求めることができる。
これにより、端部17bの内部に水分が侵入しにくくなる。したがって、端部17bは、側面被覆部17aから離れるにつれて厚さが小さくなるものの、水分がY軸方向に通過することを阻止することができる。これにより、積層セラミックコンデンサ10では、高い耐湿性を得ることができる。
サイドマージン部17では、端部17bのポア率が5%以下であることが好ましい。また、側面被覆部17aのY軸方向の寸法(厚さ)が10μm以上であり、かつ側面被覆部17aのポア率が10%以下であることが更に好ましい。これらにより、積層セラミックコンデンサ10の耐湿性が更に向上する。
また、サイドマージン部17では、端部17bが積層体16の側面Sから主面Mにわたって切れ目なく延びている。これにより、サイドマージン部17は、延出部17b2が両主面Mに回り込むことにより積層体16をZ軸方向に把持する。このため、サイドマージン部17が積層体16の側面Sから剥離しにくくなり、高い耐湿性が得られる。
また、延出部17b2を設けることにより、積層体16とサイドマージン部17との間に侵入した水分が容量形成部18に到達するまでの侵入経路が長くなる。更に、この水分の侵入経路は、積層体16の稜部Rにおいて90°屈曲する。このため、積層セラミックコンデンサ10では、水分が容量形成部18まで到達しにくくなる。
図4には、延出部17b2の厚さt、及び積層体16の主面Mへの延出量dが示されている。つまり、厚さtは延出部17b2のZ軸方向の第1寸法を示し、延出量dは延出部17b2のY軸方向の第2寸法を示している。延出部17b2による上記の効果を有効に得るためには、厚さt及び延出量dの大きさをある程度確保する必要がある。
具体的に、積層セラミックコンデンサ10では、延出部17b2の厚さtを0.1μm以上とし、延出部17b2の延出量dを0.1μm以上とする。これにより、積層セラミックコンデンサ10では、サイドマージン部17の延出部17b2による耐湿性を向上させる効果を有効に得ることができる。
また、積層セラミックコンデンサ10では、更なる耐湿性の向上のために、延出部17b2の延出量dを5μm以上とすることが好ましい。なお、延出部17b2の厚さtを0.5μm以上に大きく確保できる場合には、延出部17b2の延出量dを1μm以上とすれば、上記と同等の更なる耐湿性の向上が得られる。
なお、積層セラミックコンデンサ10では、延出部17b2の厚さtを3μm以下に留め、延出部17b2の延出量dを10μm以下に留めることが好ましい。これにより、積層セラミックコンデンサ10では、サイドマージン部17に延出部17b2を設けることによる形状の変化を実質的に無視することができる。
[積層セラミックコンデンサ10の製造方法]
図5は、積層セラミックコンデンサ10の製造方法を示すフローチャートである。図6〜10は積層セラミックコンデンサ10の製造過程を模式的に示す図である。以下、積層セラミックコンデンサ10の製造方法について、図5に沿って、図6〜10を適宜参照しながら説明する。
(ステップS01:積層体作製)
ステップS01では、図6に示す未焼成の積層体16を作製する。積層体16は、内部電極12,13が適宜パターニングされた複数の未焼成の誘電体グリーンシートが積層されて構成されている。これにより、積層体16には、未焼成の容量形成部18及びカバー部19が形成されている。
(ステップS02:サイドマージン部形成)
ステップS02では、ステップS01で作製された積層体16の側面Sに未焼成のサイドマージン部17を設けることにより、未焼成のセラミック素体11を作製する。以下、ステップS02において、積層体16の側面Sに未焼成のサイドマージン部17を設ける方法の一例について説明する。
まず、図7に示すように、平板状のベース部材Eの上にセラミックシート17sを配置し、テープTで一方の側面Sを保持した積層体16の他方の側面Sをセラミックシート17sに対向させる。ベース部材Eは、例えば、シリコーン系エラストマーなどのヤング率が低く柔らかい材料で形成される。
セラミックシート17sは、未焼成のサイドマージン部17を形成するための大判の誘電体グリーンシートとして構成される。セラミックシート17sは、例えば、ロールコーターやドクターブレードなどを用いることにより、均一な厚さの平坦なシートとして成形することができる。
次に、図8に示すように、積層体16の側面Sでセラミックシート17sを押圧する。積層体16は、セラミックシート17sとともにヤング率が低いベース部材Eに局所的に深く沈み込む。これにより、セラミックシート17sの積層体16とともに沈み込んだ部分がサイドマージン部17として切り離される。
図9は、図8の一点鎖線で囲んだ領域V2を拡大して示す部分断面図である。サイドマージン部17の側面被覆部17aは、積層体16の側面Sとベース部材Eとに挟まれて、Y軸方向にほぼ均一な押圧力を受ける。このため、側面被覆部17aでは、セラミックシート17sの平坦な形状が保たれる。
この一方で、サイドマージン部17の端部17bは、その周囲のベース部材Eからの押圧力によって、角が潰れて丸みを帯びる。これにより、湾曲部17b1が形成される。また、端部17bは、セラミックシート17sから切り離される際に、積層体16の主面Mに沿って引き延ばされる。これにより、延出部17b2が形成される。
このように、ステップS02では、湾曲部17b1及び延出部17b2に塑性加工が加わる。湾曲部17b1及び延出部17b2では、塑性変形の過程において徐々に空隙が消滅していくことにより緻密化が進む。このため、端部17bを構成する湾曲部17b1及び延出部17b2では、側面被覆部17aよりも緻密性が高くなる。
延出部17b2の厚さt及び延出量dは、例えば、積層体16を押圧してセラミックシート17sをベース部材Eに沈み込ませる速度によって制御することができる。また、延出部17b2の厚さt及び延出量dは、セラミックシート17sにおけるバインダや溶剤の量などによっても調整することができる。
ベース部材Eのヤング率は、10kPa以上20MPa以下であることが好ましく、10kPa以上1MPa以下であることが更に好ましい。これにより、積層体16の稜部Rに沿ってセラミックシート17sに加わるせん断力が抑制され、湾曲部17b1及び延出部17b2をより良好に形成することができる。
そして、図10に示すように、積層体16をベース部材Eから離間するようにY軸方向上方に移動させると、積層体16の側面Sに貼り付いたサイドマージン部17のみがベース部材Eから離間する。これにより、積層体16の一方の側面Sにサイドマージン部17が形成される。
続いて、積層体16を、図10に示すテープTとは異なるテープに転写することにより、積層体16の側面SのY軸方向の向きを反転させる。そして、サイドマージン部17が形成されていない積層体16の反対側の側面Sにも、上記と同様の要領でサイドマージン部17を形成する。これにより、未焼成のセラミック素体11が得られる。
なお、サイドマージン部17を形成する方法は、湾曲部17b1及び延出部17b2を含む端部17bを形成可能であればよく、上記の方法に限定されない。例えば、任意の公知の手法で積層体16の側面Sに形成したサイドマージン部17に対して事後的な塑性加工によって湾曲部17b1及び延出部17b2を形成してもよい。
(ステップS03:焼成)
ステップS03では、ステップS02で得られた未焼成のセラミック素体11を焼成することにより、図1〜3に示す積層セラミックコンデンサ10のセラミック素体11を作製する。セラミック素体11のサイドマージン部17では、緻密性の高い端部17bのポア率が、側面被覆部17aのポア率よりも低くなる。
ステップS03における焼成温度は、セラミック素体11の焼結温度に基づいて決定することができる。例えば、チタン酸バリウム(BaTiO)系材料を用いる場合には、焼成温度は1000〜1300℃程度とすることができる。また、焼成は、例えば、還元雰囲気下、又は低酸素分圧雰囲気下において行うことができる。
(ステップS04:外部電極形成)
ステップS04では、ステップS03で得られたセラミック素体11のX軸方向両端部に外部電極14,15を形成することにより、図1〜3に示す積層セラミックコンデンサ10を作製する。ステップS04における外部電極14,15の形成方法は、公知の方法から任意に選択可能である。
以上により、積層セラミックコンデンサ10が完成する。この製造方法では、内部電極12,13が露出した積層体16の側面Sにサイドマージン部17が後付けされるため、セラミック素体11における複数の内部電極12,13の端部のY軸方向の位置が、0.5μm以内のばらつきでZ軸方向に沿って揃う。
[実施例及び比較例]
本実施形態の実施例及び比較例として、延出部17b2の厚さt及び延出量dが様々に異なる構成の積層セラミックコンデンサ10のサンプルを1000個ずつ作製し、各サンプルについて評価を行った。実施例及び比較例に係るサンプルはいずれも、延出部17b2の厚さt及び延出量d以外の構成を共通とした。
実施例に係る積層セラミックコンデンサ10ではいずれも、延出部17b2の厚さtを0.1μm以上3μm以下とし、延出部17b2の延出量dを0.1μm以上10μm以下とした。比較例に係る積層セラミックコンデンサ10では、延出部17b2の厚さt及び延出量dをいずれも0μmとし、つまり延出部17b2を設けなかった
実施例及び比較例に係る各サンプルについてサイドマージン部17の剥離の発生についての評価を行った。より詳細に、各サンプルを光学顕微鏡で観察し、サイドマージン部17の剥離が発生しているか否かを判別した。そして、各構成ごとにサイドマージン部17の剥離が発生しているサンプルの数をカウントした。
図11Aは、サイドマージン部17の剥離が発生しているサンプルの比率である剥離発生率を各構成ごとにプロットで示すグラフである。また、図11Aでは、横軸が延出部17b2の延出量dを示し、縦軸が剥離発生率を示し、延出部17b2の厚さtが等しい構成を共通の種類のプロットで示している。
図11Aに示すように、延出部17b2の厚さt及び延出量dがいずれも0μmの比較例に係る積層セラミックコンデンサ10では、剥離発生率が100%であった。これに対し、実施例に係る積層セラミックコンデンサ10ではいずれの構成でも、剥離発生率が10%以下であった。
これにより、積層セラミックコンデンサ10では、厚さt及び延出量dがいずれも0.1μm以上の延出部17b2を設けることにより、サイドマージン部17の剥離が劇的に発生しにくくなることが確認された。したがって、上記実施形態に係る積層セラミックコンデンサ10では、高い耐湿性が得られる。
図11Bは、図11Aにおける剥離発生率が低い領域のみを拡大して示すグラフである。延出部17b2の延出量dが5μm以上の領域ではいずれの厚さtでも、剥離発生率が2%以下に留まっている。したがって、積層セラミックコンデンサ10では、延出部17b2の延出量dを5μm以上とすることで、更に高い耐湿性が得られる。
また、延出部17b2の厚さtが0.5μm以上の構成では、剥離発生率が大幅に低くなっている。これにより、延出部17b2の厚さtを0.5μm以上確保できる場合には、延出部17b2の延出量dを1μm以上とすることで、上記と同様に剥離発生率を2%以下に留めることができている。
[その他の実施形態]
以上、本発明の実施形態について説明したが、本発明は上述の実施形態にのみ限定されるものではなく種々変更を加え得ることは勿論である。
例えば、上記実施形態では積層セラミック電子部品の一例として積層セラミックコンデンサ10について説明したが、本発明は積層セラミック電子部品全般に適用可能である。このような積層セラミック電子部品としては、例えば、チップバリスタ、チップサーミスタ、積層インダクタなどが挙げられる。
10…積層セラミックコンデンサ
11…セラミック素体
12,13…内部電極
14,15…外部電極
16…積層体
17…サイドマージン部
17a…側面被覆部
17b…端部
17b1…湾曲部
17b2…延出部
18…容量形成部
19…カバー部
M…主面
S…側面
R…稜部
E…ベース部材
T…テープ

Claims (6)

  1. 第1方向に積層された複数のセラミック層と、前記複数のセラミック層の間に配置された複数の内部電極と、前記第1方向を向いた主面と、前記第1方向に直交する第2方向を向き、前記複数の内部電極が露出した側面と、を有する積層体と、
    前記側面上に配置された側面被覆部と、前記側面から前記主面に延出し、前記第1方向の第1寸法が0.1μm以上であり、前記第2方向の第2寸法が0.1μm以上である延出部を含む端部と、を有するサイドマージン部と、
    を具備する積層セラミック電子部品。
  2. 請求項1に記載の積層セラミック電子部品であって、
    前記第2寸法が5μm以上である
    積層セラミック電子部品。
  3. 請求項1に記載の積層セラミック電子部品であって、
    前記第1寸法が0.5μm以上であり、前記第2寸法が1μm以上である
    積層セラミック電子部品。
  4. 請求項1から3のいずれか1項に記載の積層セラミック電子部品であって、
    前記第1寸法が3μm以下であり、前記第2寸法が10μm以下である
    積層セラミック電子部品。
  5. 請求項1から4のいずれか1項に記載の積層セラミック電子部品であって、
    前記側面被覆部の前記第2方向の寸法が10μm以上であり、
    前記側面被覆部のポア率が10%以下である
    積層セラミック電子部品。
  6. 請求項5に記載の積層セラミック電子部品であって、
    前記端部のポア率が前記側面被覆部のポア率よりも低い
    積層セラミック電子部品。
JP2018180253A 2018-09-26 2018-09-26 積層セラミック電子部品 Active JP7103904B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2018180253A JP7103904B2 (ja) 2018-09-26 2018-09-26 積層セラミック電子部品
US16/584,209 US11049653B2 (en) 2018-09-26 2019-09-26 Multi-layer ceramic electronic component

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2018180253A JP7103904B2 (ja) 2018-09-26 2018-09-26 積層セラミック電子部品

Publications (2)

Publication Number Publication Date
JP2020053516A true JP2020053516A (ja) 2020-04-02
JP7103904B2 JP7103904B2 (ja) 2022-07-20

Family

ID=69883583

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018180253A Active JP7103904B2 (ja) 2018-09-26 2018-09-26 積層セラミック電子部品

Country Status (2)

Country Link
US (1) US11049653B2 (ja)
JP (1) JP7103904B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2024095583A1 (ja) * 2022-11-04 2024-05-10 株式会社村田製作所 積層セラミックコンデンサ

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7231340B2 (ja) * 2018-06-05 2023-03-01 太陽誘電株式会社 セラミック電子部品およびその製造方法
JP2021174822A (ja) * 2020-04-22 2021-11-01 株式会社村田製作所 積層セラミックコンデンサ
JP2022053271A (ja) * 2020-09-24 2022-04-05 株式会社村田製作所 積層セラミックコンデンサ
US11961681B2 (en) * 2020-12-28 2024-04-16 Samsung Electro-Mechanics Co., Ltd. Multilayer capacitor including internal electrodes having pores on ends thereof and board having the same mounted thereon
KR20220098620A (ko) * 2021-01-04 2022-07-12 삼성전기주식회사 적층형 전자 부품

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07122455A (ja) * 1993-10-20 1995-05-12 Murata Mfg Co Ltd セラミック積層電子部品の製造方法
JP2000306765A (ja) * 1999-04-20 2000-11-02 Murata Mfg Co Ltd 積層セラミック電子部品
JP2012191159A (ja) * 2011-03-09 2012-10-04 Samsung Electro-Mechanics Co Ltd 積層セラミックキャパシタ及びその製造方法
JP2016225603A (ja) * 2015-05-29 2016-12-28 太陽誘電株式会社 積層セラミックコンデンサ及びその製造方法
JP2017059820A (ja) * 2015-09-15 2017-03-23 Tdk株式会社 積層電子部品
JP2017183469A (ja) * 2016-03-30 2017-10-05 太陽誘電株式会社 積層セラミック電子部品の製造方法及び積層セラミック電子部品

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5780169B2 (ja) 2011-03-14 2015-09-16 株式会社村田製作所 積層セラミック電子部品の製造方法
KR102145315B1 (ko) * 2015-01-06 2020-08-18 삼성전기주식회사 적층 세라믹 커패시터 및 적층 세라믹 커패시터의 실장 기판
KR101854519B1 (ko) * 2015-05-29 2018-05-03 다이요 유덴 가부시키가이샤 적층 세라믹 콘덴서 및 그 제조 방법
JP6515758B2 (ja) * 2015-09-15 2019-05-22 Tdk株式会社 積層電子部品
US9978521B2 (en) * 2015-09-15 2018-05-22 Tdk Corporation Multilayer electronic component
JP6976053B2 (ja) * 2016-12-14 2021-12-01 Tdk株式会社 積層電子部品
JP7122818B2 (ja) * 2017-11-30 2022-08-22 太陽誘電株式会社 積層セラミック電子部品及びその製造方法
JP7044534B2 (ja) * 2017-12-11 2022-03-30 太陽誘電株式会社 積層セラミック電子部品及びその製造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07122455A (ja) * 1993-10-20 1995-05-12 Murata Mfg Co Ltd セラミック積層電子部品の製造方法
JP2000306765A (ja) * 1999-04-20 2000-11-02 Murata Mfg Co Ltd 積層セラミック電子部品
JP2012191159A (ja) * 2011-03-09 2012-10-04 Samsung Electro-Mechanics Co Ltd 積層セラミックキャパシタ及びその製造方法
JP2016225603A (ja) * 2015-05-29 2016-12-28 太陽誘電株式会社 積層セラミックコンデンサ及びその製造方法
JP2017059820A (ja) * 2015-09-15 2017-03-23 Tdk株式会社 積層電子部品
JP2017183469A (ja) * 2016-03-30 2017-10-05 太陽誘電株式会社 積層セラミック電子部品の製造方法及び積層セラミック電子部品

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2024095583A1 (ja) * 2022-11-04 2024-05-10 株式会社村田製作所 積層セラミックコンデンサ

Also Published As

Publication number Publication date
US20200098519A1 (en) 2020-03-26
JP7103904B2 (ja) 2022-07-20
US11049653B2 (en) 2021-06-29

Similar Documents

Publication Publication Date Title
JP7122818B2 (ja) 積層セラミック電子部品及びその製造方法
JP7044534B2 (ja) 積層セラミック電子部品及びその製造方法
JP7103904B2 (ja) 積層セラミック電子部品
US11830679B2 (en) Multi-layer ceramic electronic component
US10269498B2 (en) Multi-layer ceramic capacitor and method of producing the same
JP7167227B2 (ja) 積層セラミックコンデンサ
JP7280037B2 (ja) 積層セラミック電子部品及びその製造方法
US20170287642A1 (en) Multi-layer ceramic electronic component and method of producing the same
US10861649B2 (en) Ceramic electronic component and method of producing a ceramic electronic component
TWI722231B (zh) 積層陶瓷電子構件
JP7498445B2 (ja) 積層セラミック電子部品の製造方法
TWI831779B (zh) 積層陶瓷電子零件之製造方法
JP7385374B2 (ja) 積層セラミック電子部品
JP7307827B2 (ja) 積層セラミック電子部品
JP2019160834A (ja) 積層セラミック電子部品の製造方法
JP7322240B2 (ja) 積層セラミック電子部品及びその製造方法
JP7328749B2 (ja) 積層セラミック電子部品及びその製造方法
JP2020184593A (ja) 積層セラミック電子部品及びその製造方法
JP2021158235A (ja) 積層セラミック電子部品の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210120

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220222

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220420

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20220420

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220614

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220707

R150 Certificate of patent or registration of utility model

Ref document number: 7103904

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150