JPH07122455A - セラミック積層電子部品の製造方法 - Google Patents

Abstract

(57)【要約】 【目的】 素子部分におけるデラミネーションの発生が
生じ難く、耐熱衝撃性及び耐機械的衝撃性に優れ、高温
・高湿環境の下におかれた場合でも電気的特性の劣化が
生じ難く、かつ電気的特性のばらつきの少ないセラミッ
ク積層電子部品の製造方法を得る。 【構成】 セラミック層を介して複数の内部電極１２
Ａ，１２Ｂが積層されており、該内部電極１２Ａ，１２
Ｂが両側面１７ｃ，１７ｄに露出されている素子部分構
成用焼結体１７を用意し、該焼成体１７の少なくとも４
側面を覆うようにセラミックスラリー層２０を形成し、
該セラミックスラリー層２０を焼成して素子部分を構成
する焼結体１７の周囲にダミー層及びサイドマージン部
を形成し、焼結体１７の両端面１７ａ，１７ｂを覆うよ
うに一対の外部電極を形成する、積層コンデンサの製造
方法。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、例えば積層コンデンサ
のようなセラミック積層電子部品の製造方法に関し、特
に、複数の内部電極がセラミック層を介して重なり合っ
ている素子部分の周囲に構成される部分の構造が改良さ
れたセラミック積層電子部品の製造方法に関する。

【０００２】

【従来の技術】従来のセラミック積層電子部品の製造方
法の一例を、積層コンデンサを例にとり説明する。

【０００３】まず、図１に示すように、マザーのセラミ
ックグリーンシート１を用意する。マザーのセラミック
グリーンシート１の上面に、複数の内部電極パターン２
を導電ペーストを印刷することにより形成する。

【０００４】次に、内部電極パターン２が印刷されたマ
ザーのセラミックグリーンシート１を複数枚積層し、上
下に内部電極パターンの印刷されていないマザーのセラ
ミックグリーンシート１を適宜の枚数積層し、厚み方向
に加圧し、図２に示すマザーの積層体３を得る。なお、
上記内部電極パターン２が印刷されたセラミックグリー
ンシート１の積層にあたっては、上下の内部電極パター
ン２が積層コンデンサの素子部分を構成するように、複
数枚のセラミックグリーンシート１が積層される。得ら
れた積層体３のＡ−Ａ線及びＢ−Ｂ線に沿う断面図を図
３（ａ）及び（ｂ）に示す。

【０００５】次に、図３（ａ）及び（ｂ）の一点鎖線Ｃ
及び一点鎖線Ｄに沿うように積層体３を切断し、個々の
積層コンデンサ単位の積層体生チップを得る。図４に略
図的に示すように、得られた積層体生チップ４では、内
部電極パターン２が切断されて構成されている複数の内
部電極５，６が、それぞれ、端面４ａ，４ｂに露出する
ように配置されている。また、複数の内部電極５，６
は、セラミックグリーンシート層を隔てて重なり合うよ
うに配置されている。さらに、上記内部電極５，６がセ
ラミックグリーンシート層を介して積層されている素子
部分の上方及び下方には、ダミー層４ｅ，４ｆ（図５
（ａ），（ｂ）参照）が形成されている。また、上記素
子部分の側方、すなわち複数の内部電極５，６が積層さ
れている部分と側面４ｃ，４ｄとの間には、サイドマー
ジン部４ｇ，４ｈが構成されている。

【０００６】次に、上記積層体生チップ４を焼成し、焼
結体を得、得られた焼結体の両端面に外部電極を付与
し、積層コンデンサを得る。上記製造方法において、ダ
ミー層４ｅ，４ｆ及びサイドマージン部４ｇ，４ｈを形
成しておくのは、最終的に得られた積層コンデンサにお
いて、内部電極５，６を外部電極と電気的に接続される
部分を除いて焼結体内に完全に埋設し、側面における短
絡や耐湿性の低下を防止するためである。

【０００７】上記ダミー層４ｅ，４ｆ及びサイドマージ
ン部４ｇ，４ｈを構成するための他の方法を、図６を参
照して説明する。この方法では、複数の内部電極８がセ
ラミックグリーンシートを介して重なり合うように配置
された積層体生チップ７を用意する。この場合、積層体
生チップ７の全幅に至るように複数の内部電極８が形成
されている。すなわち、複数の内部電極８は、その両側
面が、積層体生チップ７の両側面７ａ，７ｂに露出され
ている。しかる後、積層体生チップ７を得た後に、その
外周側面を覆うようにセラミックスラリー９を付着さ
せ、しかる後焼成する。得られた焼結体では、上記積層
体生チップが焼成されて構成された素子部分の上下及び
左右に上記セラミックスラリー９が焼結して構成された
ダミー層及びサイドマージン部が構成されることにな
る。

【０００８】

【発明が解決しようとする課題】積層体生チップ４で
は、素子部分において内部電極５，６が一定の間隔で積
層されているのに対し、図５のダミー層４ｅ，４ｆやサ
イドマージン部４ｇ，４ｈが設けられている部分ではそ
のような金属材料が間に介在されていない。従って、積
層体生チップ４を焼成するに際し、素子部分と、他の部
分とで焼結反応の速度や温度が異なるため、得られた焼
結体において、歪みが生じがちであった。すなわち、素
子部分と、ダミー層４ｅ，４ｆやサイドマージン部４
ｇ，４ｈが焼成された部分との間で歪みが生じることが
あった。

【０００９】その結果、デラミネーションや剥がれと称
されている層間剥離現象が発生することがあった。ま
た、上記歪みの発生により、得られた積層コンデンサの
耐熱衝撃性や耐機械的衝撃性が劣化するという問題もあ
った。加えて、上記層間剥離が生じた場合などにおいて
は、高温もしくは高湿環境の下におかれた場合、絶縁抵
抗等の特性が早期に低下することもあった。

【００１０】さらに、焼結体内の焼結状態が均一でない
ため、同一の焼結体内の層間において、並びに異なる焼
結体間において静電容量などの電気的特性にばらつきが
生じがちであった。

【００１１】図１〜図５を参照して説明した従来法で
は、積層体３は、焼成に先立ち厚み方向に加圧される
が、金型等により積層体３を厚み方向に加圧した場合
に、内部電極５，６が積層されている素子部分とサイド
マージン部とでは、加えられる圧力が異なることにな
る。従って、電極が重なり合っている素子部分と、サイ
ドマージン部とで、圧力の加わり方が異なるため、焼成
前に層間剥離が生じることもあった。

【００１２】他方、図６に示した積層体生チップ７を用
いる方法では、積層体生チップ７の全幅に至る内部電極
８を用いているため、積層体生チップ７の段階では、圧
着方法の如何に係わらず、圧力が均一に加わるため、層
間剥離現象は生じ難い。しかしながら、この方法におい
ても、セラミックスラリー９を周囲に付着させた後に焼
成した場合、積層体生チップ７と、周囲のセラミックス
ラリー９により構成されている部分とにおいて、焼結反
応温度や速度が異なるため、上記第１の方法と同様に、
デラミネーションや剥がれと称されている層間剥離現象
が生じがちであった。従って、積層コンデンサの耐熱衝
撃性や耐機械的衝撃性が劣化したり、高温・高湿環境の
下におかれた場合に絶縁抵抗などの電気的特性が劣化し
たりするという欠点があった。

【００１３】さらに、素子部分の周囲にダミー層やサイ
ドマージン部が存在していたため、焼結に際して必要な
ガスの拡散が十分に進行せず、素子部分における焼結む
らが生じ易かった。その結果、素子部分とその他の部分
との間で焼結反応温度や速度が異なるため、収縮ばらつ
きが生じたり、グレインの成長ばらつきが生じ、容量が
不安定となりがちであった。

【００１４】よって、本発明の目的は、複数の内部電極
がセラミック層を介して重なりあっている素子部分と、
それ以外の部分との間の歪みに起因する種々の欠点を解
消することができ、層間剥離現象の発生を防止すること
ができ、耐熱衝撃性及び耐機械的衝撃性に優れ、電気的
特性のばらつきが少なく、信頼性に優れたセラミック積
層電子部品を提供することにある。

【００１５】

【課題を解決するための手段】請求項１に記載の発明
は、複数の内部電極がセラミック層を介して重なり合っ
ている素子部分と、素子部分の上下に配置されたダミー
層と、素子部分の側方に配置されたサイドマージン部と
を有するセラミック積層電子部品の製造方法であって、
複数のセラミックグリーンシートを複数の内部電極を間
に介して積層してなり、かつ対向している一対の側面に
前記内部電極が露出されており、前記素子部分及びダミ
ー層のうち少なくとも前記素子部分を構成するための積
層体生チップを用意する工程と、前記積層体生チップを
焼成して、複数の前記内部電極の両側面が外側面に露出
されている焼結体を得る工程と、前記焼結体の前記外側
面を含む４つの側面の周囲にセラミックスラリーまたは
合成樹脂の一方を付着させる工程と、前記セラミックス
ラリーまたは合成樹脂の一方を硬化させて電子部品素子
チップを得る工程と、電子部品素子チップに内部電極と
電気的に接続される外部電極を形成する工程とを備え
る、セラミック積層電子部品の製造方法である。

【００１６】また、請求項２に記載のように、好ましく
は、上記セラミックスラリーまたは合成樹脂を付着させ
る工程が、焼結体を型内に入れ、型内にセラミックスラ
リーまたは溶融状態にある合成樹脂を充填することによ
り行われる。

【００１７】

【作用】本発明では、内部電極が積層体の全幅に至るよ
うに、内部電極の両側面が対向側面に露出されている積
層体生チップを予め焼成して、複数の内部電極が対向し
ている一対の側面に露出されている素子部分構成用焼結
体を得る。

【００１８】そして、上記焼結体を得た後に、外周側面
に、セラミックスラリーまたは合成樹脂を付着させ、硬
化させることにより、電子部品素子チップを得る。従っ
て、電極がセラミック層を介して重なり合っている素子
部分では、焼結の速度及び温度が均一な状態で焼成が進
行し、しかも焼成に際してのガスの拡散性も高められる
歪みの少ない焼結体を得ることができる。すなわち、本
発明は、素子部分のみを先に焼成して、素子部分におけ
る歪みの発生を防止し、内部電極の露出を防止するため
のサイドマージン部については、後工程においてセラミ
ックスラリーや合成樹脂を硬化させることにより構成
し、それによって素子部分における層間剥離現象を防止
したことに特徴を有する。

【００１９】なお、セラミックスラリーの硬化は、該セ
ラミックスラリーが付着された焼結体を再度焼成するこ
とにより、合成樹脂の硬化は、焼結体側面に合成樹脂を
付着させた後加熱処理することにより行われる。

【００２０】なお、請求項１に記載の発明では、上記の
ように予め焼成される部分は、素子分及びダミー層のう
ち少なくとも素子部分である。すなわち、ダミー層につ
いては、最初に上記焼結体を得るに際し素子部分と一緒
に焼成してもよく、あるいはサイドマージン部を構成す
る際に、上記セラミックスラリーまたは合成樹脂により
構成してもよい。

【００２１】また、請求項２に記載の発明では、上記セ
ラミックスラリーまたは合成樹脂を付着させる工程が、
型内に焼結体を入れ、該型内にセラミックスラリーまた
は合成樹脂を充填することにより行われる。従って、焼
結体の周囲に容易にかつ確実にセラミックスラリーまた
は合成樹脂を付着させることができる。

【００２２】

【実施例の説明】〔第１の実施例〕図７〜図１６を参照
して、本発明の一実施例に係るセラミック積層電子部品
の製造方法を説明する。なお、本実施例は、積層コンデ
ンサの製造方法に適用したものであるが、本発明は、積
層コンデンサ以外の他の積層セラミック電子部品の製造
方法にも適用することができる。

【００２３】まず、図７に示すように、矩形形状に打ち
抜かれたマザーのセラミックグリーンシート１１を用意
する。次に、マザーのセラミックグリーンシート１１上
に複数の内部電極パターン１２，１２ａを形成する。内
部電極パターン１２，１２ａは、導電ペーストをスクリ
ーン印刷することにより、あるいはグラビア転写もしく
は蒸着、メッキもしくはスパッタリングなどの薄膜形成
法により形成することができる。

【００２４】内部電極パターン１２は、それぞれ、セラ
ミックグリーンシート１１の両側縁１１ａ，１１ｂに至
るように形成されている。また、内部電極パターン１２
ａは、両側縁１１ａ，１１ｂに至るように形成されてい
るが、その幅は、内部電極パターン１２に比べて細くさ
れている。また、内部電極パターン１２，１２ａは、図
示のように所定の幅のギャップ領域ｇを隔てて形成され
ている。

【００２５】次に、内部電極パターン１２，１２ａが印
刷されたセラミックグリーンシート１１を、内部電極パ
ターン１２ａが交互に逆の側に位置するように積層し、
厚み方向に加圧することにより、図８及び図９に示す積
層体１３を得る。

【００２６】次に、図９（ｂ）に示す一点鎖線Ｅに沿っ
て積層体１３を切断し、図１０に示す積層体１４を得
る。この積層体１４を、長さ方向に沿って所定の寸法ご
とに切断刃１５を用いて切断する。

【００２７】上記切断により、積層体生チップを得、該
積層体生チップを焼成して焼結体１７（図１１）を得
る。焼結体１７では、上記内部電極パターン１２，１２
ａが切断されて構成された複数の内部電極１２Ａ，１２
Ｂがセラミック層を介して隔てられて積層されている。
また、複数の内部電極１２Ａは、焼結体１７の端面１７
ａに、複数の内部電極１２Ｂは、端面１７ｂに引き出さ
れている。さらに、複数の内部電極１２Ａ，１２Ｂは、
その両側面が、焼結体１７の対向し合っている側面１７
ｃ，１７ｄに露出されている。すなわち、上記製造工程
を経て得られるため、焼結体１７では、内部電極１２
Ａ，１２Ｂが、焼結体１７の全幅に至るように配置され
ている。

【００２８】この場合、焼結体１７は、積層コンデンサ
の素子部分を構成するものであるが、積層体１３の段階
で厚み方向に均一に加圧されており、しかも複数の内部
電極１２Ａ，１２Ｂを介して積層されているセラミック
グリーンシート層が均一な状態で構成されているため、
焼結体１７内のセラミック層において歪みは生じ難い。
よって、焼結体１７において、デラミネーションと称さ
れているような層間剥離現象は生じ難い。

【００２９】次に、図１２に示す型１８を用意する。型
１８は、マトリックス上に配置された複数の凹部１９を
有する。各凹部１９は、上記焼結体１７を収納し得る大
きさに構成されている。

【００３０】図１３に略図的に示すように、上記凹部１
９内に焼結体１７を入れ、しかる後セラミックスラリー
を充填する。使用するセラミックスラリーとしては、比
較的低温で収縮変化の少ないものを使用することが望ま
しい。

【００３１】次に、周囲にセラミックスラリーが付着さ
れたセラミック焼結体１７を型１８から取り出す。取り
出された構造体を、図１４（ａ）及び（ｂ）に断面図で
示す。

【００３２】図１４から明らかなように、セラミック焼
結体１７の周囲に、セラミックスラリー層２０が形成さ
れている。次に、焼結体１７の両端面１７ａ，１７ｂを
覆っているセラミックスラリーを研磨などの方法により
除去し、図１５に示すように、複数の内部電極１２Ａ，
１２Ｂを両端面１７ａ，１７ｂに露出させる。

【００３３】しかる後、焼結体１７の外周側面にセラミ
ックスラリー層２０が形成された図１５に示すチップを
焼成し、セラミックスラリー層２０を焼結する。このよ
うにして、図１６に示す電子部品素子チップ２１を得る
ことができる。なお、図１６において、２０Ａはダミー
のセラミック層を示し、上記セラミックスラリー層２０
が焼成されて形成されている。電子部品素子チップ２１
の両端面２１ａ，２１ｂを覆うように一対の外部電極２
２，２３を形成し、積層コンデンサ２４を得る。

【００３４】なお、上記外部電極２２，２３の形成は、
従来の積層コンデンサの製造方法に従って行うことがで
き、電子部品素子チップ２１の両端面２１ａ，２１ｂ上
に銀などの金属を含む導電ペーストを塗布し、焼き付け
ることにより、あるいはメッキもしくは蒸着等により行
って形成することができる。なお、外部電極２２，２３
は、導電ペーストの塗布及び焼き付けにより行う場合に
は、該外部電極の焼き付け温度がセラミックスラリー層
２０の焼成温度と近似している場合には、セラミックス
ラリー層２０の焼成と外部電極２２，２３の焼成とを同
一工程により行ってもよい。

【００３５】必要に応じて、上記外部電極２２，２３の
外表面に、さらにＮｉ及びＳｎ層をメッキしてもよい。
本実施例の積層コンデンサの製造方法では、上記のよう
に素子部分を構成する焼結体１７を予め焼成するため、
最終的に得られた積層コンデンサ２４において素子部分
に歪みが生じ難く、従ってデラミネーション等が生じ難
い。しかも、焼成に際してのガスの拡散性も高められる
ので、よって、積層コンデンサの耐熱衝撃性や耐機械的
衝撃性が高められ、かつ高温・高湿環境の下におかれた
場合であっても、絶縁抵抗などの電気的特性の低下が起
こり難い。また、焼成に際してのガスの拡散性も高めら
れるので、素子部分の焼結状態が均一となり、静電容量
のばらつきも生じ難く、かつ多数の積層コンデンサを製
造した場合には、異なる積層コンデンサ間の静電容量の
ばらつきも低減することができる。

【００３６】上記実施例では、型１８内に焼結体１７を
投入し、セラミックスラリーを充填することにより、焼
結体１７の全外周面にスラリー層２０を形成し、しかる
後端面１７ａ，１７ｂ上のセラミックスラリー層を研磨
などにより削除したが、予め端面１７ａ，１７ｂ上にセ
ラミックスラリーが付着しないように型１８の寸法を定
めておいたり、端面１７ａ，１７ｂ上にマスク等を付与
しておき、端面１７ａ，１７ｂ上にセラミックスラリー
が付着しないようにしておいてもよい。そのようにすれ
ば、上記セラミックスラリーの研磨作業を省略すること
ができる。

【００３７】次に、上記実施例の効果を確認するために
行った実験及びその結果につき説明する。実験例１ 上記実施例の方法に従って、積層コンデンサを作製し
た。原料として、チタン酸バリウムを主成分とするセラ
ミックスラリーを用い、厚み３０μｍのセラミックグリ
ーンシートを作製した。このセラミックグリーンシート
を矩形形状に打ち抜き、図７に示したマザーのセラミッ
クグリーンシート１１を用意した。マザーのセラミック
グリーンシート上に上記実施例に従って内部電極パター
ン１２，１２ａを形成し、電極積層数が３０枚となるよ
うに、内部電極パターンの印刷されたセラミックグリー
ンシートを積層し、積層体を得た。なお、上記積層体を
焼成して得られた焼結体の外周側面に付着されるスラリ
ーとしては、チタン酸バリウム系セラミック粉末を主体
とするものを用いた。また、セラミックスラリー層２０
の厚みは、３００μｍとした。

【００３８】比較のために、上記実施例で用意したマザ
ーのセラミックグリーンシートを用い、従来法に従って
内部電極パターンを印刷し、かつ内部電極積層数が３０
枚とされている積層体を得、さらに上下に厚み３００μ
ｍとなるダミー層を構成するために複数枚のセラミック
グリーンシートを積層し、厚み方向に加圧することによ
りマザーの積層体を得た。このマザーの積層体を用い、
従来法に従って、実施例に相当の積層コンデンサを作製
した。なお、この比較例の積層コンデンサにおいても、
サイドマージン部の幅は、実施例と同様に３００μｍと
した。

【００３９】上記のようにして得た実施例及び比較例の
積層コンデンサ各５００個につき、デラミネーション発
生割合を調べた。また、各積層コンデンサ５０個に３０
０℃の温度変化を与えて、耐熱衝撃性試験を行い、絶縁
抵抗（ＩＲ）の劣化を調べた。絶縁抵抗の劣化が１０Ω
以上の場合について不良品とした。さらに、実施例及び
比較例の積層コンデンサにつき下記の要領で高温負荷試
験及び耐湿負荷試験を行った。

【００４０】高温負荷試験… ８５℃の温度に２５０個
の積層コンデンサを２０００時間放置した後の絶縁抵抗
の低下を測定した。絶縁抵抗低下値が１０Ω以上の場合
を不良品とした。

【００４１】耐湿負荷試験… 相対湿度９５％、８５℃
の環境の下に積層コンデンサ２５０個を２０００時間放
置し、放置前後における絶縁抵抗の変化を測定した。絶
縁抵抗の低下が１０Ω以上の場合不良品とした。

【００４２】さらに、実施例及び比較例の積層コンデン
サ７２個につき、静電容量を測定し、そのばらつきＣＶ
値（％）を測定した。

【００４３】

【表１】

【００４４】表１から明らかなように、デラミネーショ
ン発生割合、耐熱衝撃試験後の絶縁抵抗の劣化、高温負
荷及び耐湿負荷試験後の絶縁抵抗の劣化、並びに静電容
量のばらつきの何れにおいても、従来法により得られた
積層コンデンサに対し、実施例で得られた積層コンデン
サが優れていることが明らかである。

【００４５】〔第２の実施例〕第１の実施例では、焼結
体１７を得た後に、型１８内においてセラミックスラリ
ーを投入し、それによって焼結体１７の外表面にセラミ
ックスラリー層２０を形成していたが、セラミックスラ
リー層の成形に代えて、合成樹脂層を形成してもよい。
すなわち、型１８の凹部１９内に、合成樹脂を注入し、
硬化させることにより、図１７（ａ），（ｂ）に示すよ
うに、焼結体１７の外表面に合成樹脂層２５を形成して
もよい。この場合には、合成樹脂層２５のうち、焼結体
１７の端面１７ａ，１７ｂ上の部分を研磨などにより除
去し、しかる後第１の実施例と同様に外部電極を付与す
ることにより、積層コンデンサを構成することができ
る。この第２の実施例から明らかなように、焼結体１７
を得た後に、合成樹脂層を焼結体１７の外周側面を覆う
ように形成し、それによってサイドマージン部及びダミ
ー層を形成し、素子部分の耐湿性を高めるように構成し
てもよい。

【００４６】第２の実施例においても、焼結体１７を得
る工程までは、第１の実施例と同様に行われるため、第
１の実施例と同様に素子部分におけるデラミネーション
の発生を防止することができる。また、素子部分におい
て焼結歪みが生じ難いため、耐熱衝撃性及び耐機械的衝
撃性も高められる。

【００４７】次に、上記のように素子部分を構成する焼
結体１７の周囲に合成樹脂層２１を形成する第２の実施
例についての具体的な実験例につき説明する。実験例２ 酸化チタンを主成分とするセラミックスラリーを用い、
最終的なセラミック層の厚みが３０μｍとなるように厚
みが制御されたマザーのセラミックグリーンシートを用
意した。内部電極パターン積層枚数が１０枚となるよう
に、内部電極パターンの印刷されたマザーのセラミック
グリーンシート１１を積層して積層体を得、厚み方向に
加圧した後、個々の積層コンデンサ単位に切断して積層
体生チップを得た。得られた積層体生チップを第１の実
施例と同様にして焼成し、焼結体を得た。得られた焼結
体を、実験例１の場合と同様に型内に配置し、但し、セ
ラミックスラリーに代えて、嫌気状態で硬化するエポキ
シ樹脂を充填し、硬化させ、図１７に示した構造を得
た。しかる後、焼結体１７の両端面１７ａ，１７ｂ上の
合成樹脂層を研磨により削除し、該端面１７ａ，１７ｂ
を覆うように外部電極を形成して実施例２の積層コンデ
ンサを得た。なお、サイドマージン部の合成樹脂層の厚
みは約２００μｍとした。なお、上記実施例２を得る工
程において、マザーの積層体を切断して個々の積層体生
チップを得るに際し、積層体生チップの幅すなわち内部
電極幅を異ならせることにより、種々の積層コンデンサ
を作製した。

【００４８】比較のために、比較例として、従来法に従
って上記実施例２の積層コンデンサに相当の積層コンデ
ンサを作製し、比較例２とした。上記のようにして得た
実施例２及び比較例２の積層コンデンサ各７２個につ
き、静電容量を測定した。容量ばらつき（ＣＶ値）を、
静電容量の平均値とともに、下記の表２に示す。

【００４９】なお、比較例２においては、積層する内部
電極枚数を変更することより、実施例２の各積層コンデ
ンサと同一の静電容量を実現し得るようにして、種々の
静電容量のサンプルを作製した。結果を下記の表２に示
す。

【００５０】

【表２】

【００５１】表２から明らかなように、第２の実施例の
方法によれば、積層体生チップを切断する際の幅を操作
することにより種々の容量の積層コンデンサを容易に得
ることができ、しかも容量ばらつきを従来例に比べて大
幅に低減し得ることがわかる。

【００５２】実験例３ セラミックスラリー層２０を焼結体１７の外周の形成し
たことに代えて、嫌気状態で硬化するエポキシ樹脂を型
内に充填することによりサイドマージン部の幅が３００
μｍの合成樹脂層２５を形成したことを除いては、実験
例１と同様にして、実施例の積層コンデンサを作製し、
実験例１と同様にして評価した。結果を下記の表３に示
す。なお、表３においては、実験例１で用意した比較例
の積層コンデンサの結果についても併せて示す。

【００５３】

【表３】

【００５４】表３から明らかなように、合成樹脂層によ
りサイドマージン部を構成した場合であっても、実験例
１と同様に、デラミネーション発生割合、耐熱衝撃試
験、高温負荷試験、耐湿負荷試験の何れにおいても比較
例に比べて優れた結果を示し、かつ容量ばらつきも小さ
いことがわかる。

【００５５】

【発明の効果】本発明によれば、内部電極が全幅に至る
積層体生チップを焼成することにより、素子部分を構成
するための焼結体が予め用意され、該焼結体の周囲にセ
ラミックスラリーや合成樹脂を付着させて硬化させるこ
とにより、少なくともサイドマージン部が構成される。

【００５６】従って、素子部分を構成している焼結体
は、均一な状態で焼成されるため、焼結歪みが生じ難
く、デラミネーションと称されているような層間剥離現
象を防止することができる。また、焼結体内に大きな歪
みが残留していないため、耐熱衝撃性及び耐機械的衝撃
性が高められる。特に、周囲を合成樹脂層で被覆した場
合には、該合成樹脂による緩和作用により、耐機械的衝
撃性が一層高められる。

【００５７】さらに、素子部分を構成している焼結体内
部に大きな歪みが残留していないため、並びに周囲をセ
ラミックスラリーを焼成することにより構成されたセラ
ミック層や合成樹脂層で覆われているため、メッキ処理
などの化学処理に伴う素子部分の劣化が生じ難く、かつ
耐湿性も高められる。従って、積層セラミック電子部品
の信頼性を高め得る。

【００５８】加えて、素子部分を構成しているセラミッ
ク内に大きな歪みが残留していないため、並びに焼成に
際してのガス拡散性が改善されるため、均一な焼結体
（素子部分）を得ることができ、それによって静電容量
等の電気的特性のばらつきを著しく小さくすることがで
きる。

【００５９】また、従来は、セラミック焼成に際しての
ばらつきや各種加工ばらつきにより、外形寸法がばらつ
く場合があったが、請求項２に記載のように、セラミッ
クスラリーや合成樹脂により焼結体の周囲に少なくとも
サイドマージン部を構成する場合には、使用する型の寸
法により最終的に得られるセラミック積層電子部品の外
形を決定することができるので、外形寸法のばらつきを
低減することも可能となる。

【図面の簡単な説明】

【図１】従来法で用いられるマザーのセラミックグリー
ンシートを示す平面図。

【図２】従来法で用意される積層体を示す斜視図。

【図３】（ａ）及び（ｂ）は、図２のＡ−Ａ線及びＢ−
Ｂ線に沿う断面図。

【図４】従来法で用意される積層体生チップを説明する
ための略図的斜視図。

【図５】（ａ）及び（ｂ）は、図４の積層体生チップの
横断面図及び縦断面図。

【図６】従来の積層コンデンサの他の例を説明するため
の斜視図。

【図７】実施例で用意されるマザーのセラミックグリー
ンシート及びその上に形成される内部電極パターンを示
す平面図。

【図８】実施例で用意されるマザーの積層体を示す斜視
図。

【図９】（ａ）及び（ｂ）は、図８のＡ−Ａ線及びＢ−
Ｂ線に沿う各断面図。

【図１０】実施例においてマザーの積層体を切断する工
程を示す斜視図。

【図１１】実施例で用意された焼結体を示す斜視図。

【図１２】焼結体が入れられる凹部を有する型を示す斜
視図。

【図１３】型内の凹部に焼結体を充填した状態を示す模
式的斜視図。

【図１４】（ａ）及び（ｂ）は、焼結体の周囲にセラミ
ックスラリーを形成した状態を示す各断面図。

【図１５】焼結体の両端面に設けられたセラミックスラ
リーを研磨により除去した状態を示す断面図。

【図１６】実施例で得られた積層コンデンサを示す断面
図。

【図１７】（ａ）及び（ｂ）は、第２の実施例において
焼結体の周囲に合成樹脂層を形成した状態を示す縦断面
図及び横断面図。

【符号の説明】

１１…マザーのセラミックグリーンシート １２，１２ａ…内部電極パターン １３…マザーの積層体 １４…積層体 １２Ａ，１２Ｂ…内部電極 １７…焼結体 １７ａ，１７ｂ…焼結体の端面 １７ｃ，１７ｄ…焼結体の側面 １８…型 １９…凹部 ２０…セラミックスラリー層 ２１…電子部品素子チップ ２２，２３…外部電極 ２４…積層コンデンサ ２５…合成樹脂層

フロントページの続き (72)発明者 米田 康信 京都府長岡京市天神二丁目26番10号 株式 会社村田製作所内

Claims (2)

【特許請求の範囲】
1. 【請求項１】 複数の内部電極がセラミック層を介して
   重なり合っている素子部分と、素子部分の上下に配置さ
   れたダミー層と、素子部分の側方に配置されたサイドマ
   ージン部とを有するセラミック積層電子部品の製造方法
   であって、 複数のセラミックグリーンシートを複数の内部電極を間
   に介して積層してなり、かつ対向している一対の側面に
   前記内部電極が露出されており、前記素子部分及びダミ
   ー層のうち少なくとも前記素子部分を構成するための積
   層体生チップを用意する工程と、 前記積層体生チップを焼成して、複数の前記内部電極の
   両側面が外側面に露出されている焼結体を得る工程と、 前記焼結体の前記外側面を含む４つの側面の周囲にセラ
   ミックスラリーまたは合成樹脂の一方を付着させる工程
   と、 前記セラミックスラリーまたは合成樹脂の一方を硬化さ
   せて電子部品素子チップを得る工程と、 電子部品素子チップに内部電極と電気的に接続される外
   部電極を形成する工程とを備える、セラミック積層電子
   部品の製造方法。
2. 【請求項２】 前記セラミックスラリーまたは合成樹脂
   の一方を付着させる工程が、前記焼結体を型内に入れ、
   型内においてセラミックスラリーまたは溶融状態にある
   合成樹脂を充填することにより行われる、請求項１に記
   載のセラミック積層電子部品の製造方法。