JPH05190043A - 未処理セラミック複合層 - Google Patents

未処理セラミック複合層

Info

Publication number
JPH05190043A
JPH05190043A JP4164653A JP16465392A JPH05190043A JP H05190043 A JPH05190043 A JP H05190043A JP 4164653 A JP4164653 A JP 4164653A JP 16465392 A JP16465392 A JP 16465392A JP H05190043 A JPH05190043 A JP H05190043A
Authority
JP
Japan
Prior art keywords
layer
ceramic
thickness
untreated
composite layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP4164653A
Other languages
English (en)
Inventor
Roderik Hubrecht Hoeppener
ローデリック・ヒューブレヒト・ヘッペナー
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koninklijke DSM NV
Original Assignee
DSM NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by DSM NV filed Critical DSM NV
Publication of JPH05190043A publication Critical patent/JPH05190043A/ja
Pending legal-status Critical Current

Links

Classifications

    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B41/00—After-treatment of mortars, concrete, artificial stone or ceramics; Treatment of natural stone
    • C04B41/009—After-treatment of mortars, concrete, artificial stone or ceramics; Treatment of natural stone characterised by the material treated
    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B41/00—After-treatment of mortars, concrete, artificial stone or ceramics; Treatment of natural stone
    • C04B41/45—Coating or impregnating, e.g. injection in masonry, partial coating of green or fired ceramics, organic coating compositions for adhering together two concrete elements
    • C04B41/52—Multiple coating or impregnating multiple coating or impregnating with the same composition or with compositions only differing in the concentration of the constituents, is classified as single coating or impregnation
    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B41/00—After-treatment of mortars, concrete, artificial stone or ceramics; Treatment of natural stone
    • C04B41/80—After-treatment of mortars, concrete, artificial stone or ceramics; Treatment of natural stone of only ceramics
    • C04B41/81—Coating or impregnation
    • C04B41/89—Coating or impregnation for obtaining at least two superposed coatings having different compositions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/30—Stacked capacitors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4626—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
    • H05K3/4629—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials laminating inorganic sheets comprising printed circuits, e.g. green ceramic sheets
    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B2111/00—Mortars, concrete or artificial stone or mixtures to prepare them, characterised by specific function, property or use
    • C04B2111/00474—Uses not provided for elsewhere in C04B2111/00
    • C04B2111/00844—Uses not provided for elsewhere in C04B2111/00 for electronic applications
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/09—Use of materials for the conductive, e.g. metallic pattern
    • H05K1/092—Dispersed materials, e.g. conductive pastes or inks
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09881—Coating only between conductors, i.e. flush with the conductors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Organic Chemistry (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Materials Engineering (AREA)
  • Structural Engineering (AREA)
  • Power Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Ceramic Capacitors (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Compositions Of Oxide Ceramics (AREA)
  • Inorganic Insulating Materials (AREA)
  • Insulating Bodies (AREA)

Abstract

(57)【要約】 【目的】 極薄セラミックフィルムを基層として用い、
仕上層をテープキャスティング法によって形成した高強
度の極薄セラミック複合層、その製造方法、およびそれ
を用いた多層電子部品を提供する。 【構成】 未処理セラミックフィルムからなる基層２、
その上に設けられた電極３、および少なくとも電極３の
間の間隙５を充填する仕上層４からなり、未処理セラミ
ックフィルムが自立性である多層電子部品の製造に適し
た未処理セラミック複合層１と、このようなセラミック
複合層の製造方法、およびこのようなセラミック複合層
によって製造された多層電子部品。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、未処理セラミック複合
層の製造方法に関し、さらに詳しくは、未処理セラミッ
クフィルムからなる基層上に電極を設け、少なくとも該
電極間の間隙を充填するセラミック仕上層を形成するこ
とからなる未処理セラミック複合層の製造方法に関す
る。
【０００２】
【従来の技術】未処理セラミック複合層の製造方法は独
国特許公開第３５０７３２０号から公知である。その仕
上層はスクリーン印刷法によって形成される。こうして
形成された層の均質性は満足なものではなく、それゆ
え、仕上層が許容範囲を越えるほど薄いスポットやホー
ルさえも含まないように比較的薄い層を形成しなければ
ならない。電子部品は小型化され続けており、公知の方
法によって製造できるものに比べて、より薄い層が必要
とされる。
【０００３】
【発明が解決すべき課題】仕上層を形成するための興味
深い方法はテープキャスティング法である。この方法
は、通常、基層の形成に使用されるが、使用する溶媒が
セラミック基層を攻撃するという問題点があるので、こ
れまで仕上層の形成には適用されなかった。それゆえ、
仕上層をテープキャスティング法によって形成したセラ
ミック複合層は公知ではない。
【０００４】本発明の目的は、各々のセラミック層（結
果的には仕上層）をテープキャスティング法で形成する
ことによって、高強度の極薄セラミック複合層を製造で
きる方法を提供することである。
【０００５】
【課題を解決するための手段】本発明は、未処理セラミ
ックフィルムからなる基層上に電極を設け、少なくとも
該電極間の間隙を充填するセラミック仕上層を形成する
ことからなる未処理セラミック複合層の製造方法であっ
て、該セラミックフィルムが自立性であり、その厚さが
４０μｍ以下で、少なくとも４５容量％のセラミック材
料からなり、懸濁した該セラミック材料と結合剤との熱
可逆的ゲル化溶液から調製すること、および、該仕上層
をテープキャスティング法によって形成することによ
り、上記目的が達成される。
【０００６】驚くべきことに、特定の極薄セラミックフ
ィルムを基層として使用しながら、仕上層をテープキャ
スティング法によって形成できることが見い出された。
本発明の方法を適用すれば、全体の厚さが非常に薄い複
合層を調製できるという利点に加えて、この方法には、
セラミック層の形成に回分法でのみ使用されるスクリー
ン印刷法とは異なり、連続法として実施することができ
るという利点もある。それゆえ、本発明方法の生産速度
は公知の方法に比べて何倍も高い。
【０００７】基層として用いるセラミックフィルムの厚
さは、２５μｍ以下であることが好ましい。焼結後、得
られたセラミック基層の厚さは、通常２０μｍ以下、好
ましくは１５μｍ以下、より好ましくは１０μｍ以下で
ある。
【０００８】得られた複合セラミック層は、その厚さが
これまで達成されなかった程度に薄く、同時に非常に取
り扱いやすい。
【０００９】それゆえ、本発明はセラミック多層電子部
品の製造に適した未処理セラミック複合層にも関する。
この未処理セラミック複合層は、基層としての未処理セ
ラミックフィルム、該基層上に設けられた電極、および
セラミック仕上層からなり、該セラミックフィルムは自
立性であり、その厚さは４０μｍ以下で、少なくとも４
５容量％のセラミック材料からなり、懸濁した該セラミ
ック材料と結合剤との熱可逆的ゲル化溶液から調製し、
該仕上層はテープキャスティング法によって形成する。
セラミックフィルムの厚さは、２５μｍ以下であること
が好ましい。
【００１０】特開平２-５８８１６号からも、セラミッ
ク複合層は公知である。この複合層の場合、基層はセラ
ミックフィルムではなく、ポリエチレンテレフタレート
(ＰＥＴ)フィルムからなり、その上にポリビニルブチラ
ール(ＰＶＢ)の層を形成する。このポリビニルブチラー
ル層の上に電極を設け、これらの電極の上と、それらで
覆われずに残った部分のポリビニルブチラール層の上に
は、乾燥セラミックペースト層からなる仕上層を形成す
る。このペースト層はテープキャスティング法によって
形成する。この複合層をさらに電子部品の構成層として
使用するためには、ＰＥＴ層を除去しなければならな
い。ポリビニルブチラール層は、電極および仕上層から
のＰＥＴ層の除去を容易にする剥離層として役立つ。
【００１１】このような特開平２-５８８１６号から公
知のセラミック複合層の欠点は、複数のこれらの層を積
層して多層電子部品を形成する前に、各々の層からＰＥ
Ｔフィルムを除去しなければならないことである。この
ことは、余分な工程が必要になる他に、しばしば厚さが
約２０μｍ程度しかない乾燥セラミックペースト層に損
傷を与える危険性を伴う。
【００１２】本発明の未処理セラミック複合層は、多層
電子部品の製造に使用するのに便利であり、特開平２-
５８８１６号から公知の複合層に比べて損傷を与える危
険性がはるかに少ない。
【００１３】複合層に含まれる基層は、その組成ゆえ
に、全体としてセラミック電子部品の一部を形成するの
に適しており、したがって、全体的または部分的に除去
する必要はない。このことから、本発明の複合層は、さ
らに加工することなく、多層集成部品に全体として組み
込むことが可能となる。
【００１４】本発明による複合層の別の利点は剥離層が
ないことである。現在の技術水準では、複合層から電子
部品を製造する際、剥離層は、そのとき用いた工程中で
焼き切ることによって完全に除去するが、このことによ
り、電子部品中に空孔状欠陥が残ることがある。このよ
うな空孔状欠陥が存在すると、部品の再現性ある製造の
妨げとなり、損失率を上昇させ、最終的な電子部品の誘
電特性および信頼性にとって非常に有害である。
【００１５】多層電子部品は、それ自体、公知であり、
様々な機能を有する層を積層した繰り返しパターンから
なり、例えば、コンデンサの場合、このようなパターン
は電極層と誘電体層とによって形成する。積層する際、
電極層は２つの誘電体層の間に挟むようにする。繰り返
しパターンは、様々な機能を有する層を正確な順番に順
次形成するだけでなく、すでに様々な機能が組み込まれ
ている同等の複合層を正しい順番に積層することによっ
ても得ることができる。複合層は、その調製において
も、さらに多層電子部品を形成する工程においても、あ
る利点を与える。両方の工程において、ただ１種類の層
を取り扱えばよいからである。
【００１６】以下、図面に示すいくつかの具体例によっ
て本発明を説明する。図面のうち、図１は本発明による
未処理セラミック複合層の第１具体例の断面図である。
図２は本発明による未処理セラミック複合層の第２具体
例の断面図である。図３は第２具体例による２層からな
る積層構造の断面図である。図４は本発明の複合層から
なる多層電子部品の電極の一部を示し、これらの層の面
に垂直な概略断面図である。
【００１７】図１において、符号１は本発明による未処
理セラミック複合層の第１具体例である。この複合層１
は、基層２、その上に設けられた電極３、および電極３
を被覆し、その間の間隙５を充填するセラミック仕上層
４からなる。
【００１８】図２は本発明による複合層の第２具体例を
示し、この複合層は符号６で示す。この複合層６では、
仕上層７は電極３の間の間隙５にのみ形成されている。
【００１９】図３において、符号６および１６は図２に
示す第２具体例における層６と同様である。この積層構
造において、層１６の電極１３は層６の電極３に対して
位置がずれている。この原則に従って、多層部品は所望
の数の層を互い違いに積層することによって堆積するこ
とができる。線分Ａ-Ａおよび線分Ｂ-Ｂは、積層構造を
切断して別個の多層部品を形成するための２本の線分を
表す。これらの線分は複合層の電極の中央と電極間の開
口部の中央とを交互に通る。この結果、積層構造から切
り出された多層部品の連続層では、それぞれ反対の表面
に電極の端部が交互に現れている。この様子を図４に示
すが、この図には焼成された６層部品の複合層に垂直な
断面が概略的に示されている。この部品は、図３に示す
原則に従って堆積された６層の積層構造から形成され、
さらに電極２３、３３、４３および５３を有する層２
６、３６、４６および５６が付加されている。側面７お
よび８は、上記のように堆積された６層の積層構造を、
図３の線分Ａ-ＡおよびＢ-Ｂで示す面で切断することに
よって形成される。連続層中の電極３、１３、２３、３
３、４３および５３の端部は、それぞれ反対の側面７お
よび８に交互に現れており、さらに、基層および仕上層
から結合剤を焼き切った後に残った均質なセラミック材
料９で囲まれている。複合層の最も上には、電極５３を
被覆するセラミック層が形成されている。
【００２０】本発明の複合層は、基層、電極およびセラ
ミック層からなる。基層は、自立性の未処理セラミック
フィルムからなる。この未処理セラミックフィルムは、
その厚さが４０μｍ以下、好ましくは２５μｍ以下で、
懸濁したセラミック材料と結合剤の熱可逆的ゲル化溶液
から調製する。仕上層はテープキャスティング法によっ
て形成する。当該技術の関連分野では、未処理セラミッ
クフィルムは、一般的に、セラミック材料に加えて結合
剤が存在するフィルムを意味するものと理解されてい
る。このようなフィルムは、それ自体、例えば欧州特許
公開第２１０８７４号や国際公開第ＷＯ９１/０１３４
６号から公知である。前者では、セルロース樹脂がセラ
ミック粉末の結合剤として用いられ、後者では、高分子
量ポリマーが結合剤として用いられている。国際公開第
ＷＯ９１/０１３４６号によれば、自立性の未処理セラ
ミックフィルムは、懸濁したセラミック材料と結合剤の
熱可逆的ゲル化溶液から調製する場合にはセラミック含
有量が高く、特に薄い層の形で、例えば４０μｍより薄
い層、あるいは２５μｍより薄い層さえ得ることができ
る。例えば、この溶液をフィルムに押出または成形した
後、この溶液から形成され、この溶液からなるフィルム
を急速に冷却すると、この工程ではゲルフィルムが形成
され、このゲルフィルムから溶媒を除去することによっ
て、自立性の未処理セラミックフィルムが得られる。そ
れゆえ、用いる基層は、国際公開第ＷＯ９１/０１３４
６号の方法に従って調製された所望の厚さおよびセラミ
ック材料含有量を有する未処理セラミックフィルムであ
ることが好ましい。
【００２１】非常に好適な結合剤は、ポリビニルアルコ
ール、線状ポリエチレンおよび高級ポリアルケンであ
る。用いる結合剤は、少なくとも約５００,０００g/モ
ルの重量平均分子量に相当する少なくとも５dl/gの固有
粘度を有するポリエチレンであることが好ましい。この
結合剤は、４０μｍ以下の厚さ、あるいはさらに２５μ
ｍ以下の厚さの非常に自立性の強い未処理セラミックフ
ィルムを得るのに用いることができる。
【００２２】基層および仕上層に用いるセラミック材料
は、好適な電気的および誘電的特性を有する如何なる無
機物質であってもよく、例えば、酸化アルミニウム、チ
タン酸バリウム、酸化亜鉛、酸化ジルコニウム、ニオブ
酸リチウム、（金属充填）ガラス、セラミック物質、お
よび複合酸化鉛のようなリラクサー（relaxor）などが
挙げられる。好適な誘電的特性を有することから、コン
デンサに用いるセラミック材料は、好ましくは、酸化ア
ルミニウムおよびチタン酸バリウムである。
【００２３】未処理セラミックフィルムを焼き切る際に
空孔状欠陥が形成される危険性を最小限にするために、
このフィルム中におけるセラミック材料の量は非常に実
質的なものでなければならず、好ましくは、このフィル
ムは少なくとも４５容量％のセラミック材料からなる。
【００２４】電極は、この目的に通常用いられる材料、
例えば、パラジウム、パラジウム-銀合金およびニッケ
ルから構成されておればよく、その厚さは１〜１０μｍ
である。
【００２５】セラミック仕上層は、セラミック材料を含
み、所望の厚さに形成することが可能な如何なる材料か
ら構成されていてもよく、例えば、セラミック粉末およ
び結合剤からなるペーストが挙げられる。仕上層の厚さ
は、図２に示す具体例の複合層のような電極の厚さか
ら、仕上層が電極の上部にも形成される場合の数十μｍ
まで、様々な値を取りうる。薄い層を堆積した部品は厚
い層を堆積した部品より体積が小さく、いくつかの特性
を有するので、仕上層は機械的に許容される限り薄いほ
ど好ましい。
【００２６】複合層は、好ましくは、以下のようにして
調製する。上記の方法のいずれか、あるいは他の適当な
方法によって得た基層上に、その目的に対して公知の手
法の１つ、例えば、スクリーン印刷法、化学的または物
理的な蒸着法、スパッタリングまたはグラビア塗布法を
用いて、電極を所望のパターンに形成する。こうして得
た電極は、例えば２〜３μｍの厚さだけ、基層から突出
している。続いて、電極を設けた基層上に、セラミック
仕上層を形成する。仕上層は電極間の間隙を充填し、そ
れにより、電極の存在によって生じた厚さの差をなくす
るのに役立つ。仕上層は、電極を設けた基層上にセラミ
ックペーストをテープキャスティングすることによって
所望の厚さに形成する。特開平２-５８８１６号から公
知の複合層において、仕上層は複合層の取り扱いを可能
にするほど充分に強固でなければならず、それゆえ、こ
の場合の仕上層は厚さが約１５〜２０μｍでなければな
らない。このような公知の複合層とは異なり、本発明の
複合層は自立性の基層によって充分に強固であるので、
非常に薄い仕上層であっても、少なくとも電極間の間隙
を充填している限り充分である（図２を参照）。その利
点は本発明による複合層の厚さが公知の複合層の厚さに
比べてかなり小さくてもよいことである。所望であれ
ば、本発明の複合層において、仕上層はもっと厚く、電
極を完全に被覆していてもよい（図１を参照）。
【００２７】本発明による複合層の別の利点は、基層が
ある程度の多孔性を有するので、電極およびその上に形
成した仕上層を乾燥させる間に、溶媒が複合層の両側面
から逃散し、乾燥時間が短縮されることである。
【００２８】本発明の未処理セラミック複合層は、特に
多層電子部品の製造に適している。したがって、本発明
は、多層電子部品を製造するための本発明のセラミック
複合層の使用、および本発明のセラミック複合層によっ
て製造した多層電子部品にも関する。
【００２９】セラミック複合層から多層電子部品を製造
する方法は、それ自体、例えば上記の特許出願から公知
である。
【００３０】本発明の未処理セラミック複合層から製造
されたセラミック多層電子部品は、匹敵するものがない
ほど非常に薄く、非常にコンパクトであり、焼成工程の
間に焼き切ることによって除去すべき剥離層が存在しな
いので、空孔状欠陥が事実上存在せず、非常に良好な誘
電的特性および高い信頼性を有する。
【００３１】複合層は、連続層中における電極の位置を
考慮しながら、順次積層する。例えば、セラミック多層
コンデンサを製造する場合、複合層は規則正しい繰り返
しパターンを形成する電極と共に用いる。連続層は、各
層内において、電極パターンが隣接する層で互い違いに
なるように積層する。積層構造は、続いて個々の部品を
形成するように切断する。この様子を図３に示す。電子
部品中における電極の配置および多層部品の製造に関す
るこのような手法などは、それ自体、一般的には、当該
技術の関連分野で、例えば「エレクトロニック・セラミ
ックス(Electronic Ceramics')」［ライオネル・エム・
レビンソン(Lionel M. Levinson)編、マーセル・デッカ
ー・インク(Marcel Dekker，Inc.)、ニューヨーク、ISB
N 0-8247-7761-1、特に４.６節］から公知である。そこ
には、こうして切断して得た積層構造を乾燥させ、圧縮
し、焼き切り、そして焼成する手法についても記載され
ている。焼き切り工程の間に、結合剤は分解し、基層お
よび仕上層から逃散し、焼成の間に、セラミック材料を
処理して、電極と密着した凝集体を形成する。このと
き、更なる処理として、電極に外部結線を接続したり、
所望により、パッケージ内に実装したりする。
【００３２】本発明の複合層は、多層混成回路、コンデ
ンサ、抵抗、バリスタ、圧電気部品や電気光学部品、お
よび検出素子の基板として用いる。
【実施例】以下、本発明を実施例によって説明するが、
それに限定されるものではない。なお、実施例のパラメ
ータは以下に記載のように測定した。ポリエチレンの固
有粘度は、１３５℃のデカリン中で測定する。静電容量
およびtgδは、ＭＩＬ-ＳＴＤ-２０２Ｆ規格、方法３０
５に従って、電圧１Ｖrmsおよび１kＨz、２５℃で測定
する。
【００３３】実施例 未処理セラミックフィルムは、国際公開第ＷＯ９１/０
１４３６号の方法に従って、結合剤であるポリエチレン
（固有粘度８dl/g）と、セラミック材料であるチタン酸
バリウムから調製する。このフィルムの厚さは１２μm
であり、焼成後の厚さ３μmに相当する。この基層上
に、コンデンサに適したパラジム/銀からなる寸法０.０
１２×０.００８インチ（約０.０３×０.０２cm）の電
極パターンをスクリーン印刷法によって形成する。電極
パターンの乾燥後に形成された仕上層は、トルエンを溶
媒とするチタン酸バリウム/ポリビニルブチラールのペ
ースト層からなり、その厚さは焼成後の厚さ７μmに相
当する。仕上層の乾燥後、このフィルムを細長い切片に
切断し、その中の１０枚を順次積層して圧縮する。積層
圧縮した構造体を切断した後、得られた未処理セラミッ
ク多層電子部品を熱処理に付す。この処理において、構
造体を３００℃に加熱し、続いて構造体を３００℃〜６
００℃で１８時間加熱し、次いで冷却し、最後に１,３
００℃で２時間焼成することによって、ポリエチレンお
よびポリビニルブチラール結合剤を焼き切る。こうして
得られた多層コンデンサ（誘電層の厚さ１０μm）の静
電容量は９０nＦであり、tgδは０.０１８である。
【００３４】
【発明の効果】本発明によれば、自立性の極薄セラミッ
クフィルムを基層として使用し、仕上層をテープキャス
ティング法によって形成しているので、高強度で非常に
取り扱いやすい極薄セラミック複合層が得られる。ま
た、このようなセラミック複合層を用いれば、剥離層を
有しないので、それを除去する工程が必要なく、しかも
空孔状欠陥を発生することがなく、優れた誘電特性およ
び信頼性を有する多層電子部品が高い歩留まりで再現性
よく得られる。
【図面の簡単な説明】
【図１】 本発明による未処理セラミック複合層の第１
実施例の断面図を示す。
【図２】 本発明による未処理セラミック複合層の第２
実施例の断面図を示す。
【図３】 第２実施例による２層からなる積層構造の断
面図を示す。
【図４】 本発明の複合層からなる多層電子部品の電極
の一部を示し、これらの層の面に垂直な概略断面図を示
す。
【符号の説明】
１、６、１６…複合層、２、１２…基層、３、１３、２３、３
３、４３、５３…電極、４…仕上層、５、１５…間隙。

Claims (8)

    【特許請求の範囲】
  1. 【請求項１】 未処理セラミックフィルムからなる基層
    上に電極を設け、少なくとも該電極間の間隙を充填する
    セラミック仕上層を形成することからなり、該セラミッ
    クフィルムが自立性であり、その厚さが４０μｍ以下
    で、少なくとも４５容量％のセラミック材料からなり、
    懸濁した該セラミック材料と結合剤との熱可逆的ゲル化
    溶液から調製すること、および、該仕上層をテープキャ
    スティング法によって形成することを特徴とする未処理
    セラミック複合層の製造方法。
  2. 【請求項２】 結合剤が実質的に少なくとも５dl/gの固
    有粘度を有するポリエチレンからなる請求項１記載の方
    法。
  3. 【請求項３】 セラミックフィルムの厚さが２５μｍ以
    下である請求項１または２のいずれかに記載の方法。
  4. 【請求項４】 基層としての未処理セラミックフィル
    ム、該基層上に設けられた電極、およびセラミック仕上
    層からなり、該セラミックフィルムが自立性であり、そ
    の厚さが４０μｍ以下で、少なくとも４５容量％のセラ
    ミック材料からなり、懸濁した該セラミック材料と結合
    剤との熱可逆的ゲル化溶液から調製すること、および、
    該仕上層をテープキャスティング法によって形成するこ
    とを特徴とするセラミック多層電子部品の製造に適した
    未処理セラミック複合層。
  5. 【請求項５】 結合剤が実質的に少なくとも５dl/gの固
    有粘度を有するポリエチレンからなる請求項４記載の未
    処理セラミック複合層。
  6. 【請求項６】 セラミックフィルムの厚さが２５μｍ以
    下である請求項４または５のいずれかに記載の未処理セ
    ラミック複合層。
  7. 【請求項７】 多層電子部品の製造のための請求項４〜
    ６のいずれかに記載のセラミック複合層の使用。
  8. 【請求項８】 請求項４〜６のいずれかに記載のセラミ
    ック複合層によって製造された多層電子部品。
JP4164653A 1991-06-26 1992-06-23 未処理セラミック複合層 Pending JPH05190043A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
NL9101108A NL9101108A (nl) 1991-06-26 1991-06-26 Samengestelde groene keramische laag.
NL9101108 1991-06-26

Publications (1)

Publication Number Publication Date
JPH05190043A true JPH05190043A (ja) 1993-07-30

Family

ID=19859424

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4164653A Pending JPH05190043A (ja) 1991-06-26 1992-06-23 未処理セラミック複合層

Country Status (5)

Country Link
EP (1) EP0522622B1 (ja)
JP (1) JPH05190043A (ja)
AT (1) ATE123355T1 (ja)
DE (1) DE69202733T2 (ja)
NL (1) NL9101108A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6602370B1 (en) 1999-07-28 2003-08-05 Matsushita Electric Industrial Co., Ltd. Method of manufacturing ceramic electronic components
KR100438515B1 (ko) * 2000-07-21 2004-07-03 가부시키가이샤 무라타 세이사쿠쇼 적층형 세라믹 전자부품 및 그 제조방법

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4334059A1 (de) * 1993-10-06 1995-04-13 Philips Patentverwaltung Schichtverbundfolie, Mehrfarbensiebdruckverfahren zu ihrer Herstellung und ihre Verwendung
US5837464A (en) * 1996-01-29 1998-11-17 Virologic, Inc. Compositions and methods for determining anti-viral drug susceptibility and resistance and anti-viral drug screening
KR20000022362A (ko) * 1997-05-07 2000-04-25 야스이 쇼사꾸 전자 부품의 제조 방법
ES2235618B1 (es) * 2003-09-23 2006-11-16 Consejo Sup. De Invest. Cientificas Procedimiento para el conformado de peliculas autosoportadas, recubrimientos y materiales laminados inorganicos (ceramicos y/o metalicos) por gelificacion termica de suspensiones acuosas.
JP4151846B2 (ja) * 2004-03-03 2008-09-17 Ｔｄｋ株式会社 積層セラミック電子部品、回路基板等、および当該部品、基板等の製造に供せられるセラミックグリーンシートの製造方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB940563A (en) * 1961-07-19 1963-10-30 Johnson Matthey Co Ltd Improvements in or relating to electrical capacitors
DE3507320A1 (de) * 1985-03-01 1986-09-04 Siemens AG, 1000 Berlin und 8000 München Elektrischer vielschichtkondensator und verfahren zu seiner herstellung
NL8901872A (nl) * 1989-07-20 1991-02-18 Stamicarbon Dunne zelfdragende anorganische groenlingen, en werkwijze voor het bereiden van dergelijke groenlingen.

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6602370B1 (en) 1999-07-28 2003-08-05 Matsushita Electric Industrial Co., Ltd. Method of manufacturing ceramic electronic components
KR100438515B1 (ko) * 2000-07-21 2004-07-03 가부시키가이샤 무라타 세이사쿠쇼 적층형 세라믹 전자부품 및 그 제조방법

Also Published As

Publication number Publication date
DE69202733D1 (de) 1995-07-06
ATE123355T1 (de) 1995-06-15
NL9101108A (nl) 1993-01-18
EP0522622B1 (en) 1995-05-31
EP0522622A1 (en) 1993-01-13
DE69202733T2 (de) 1996-02-22

Similar Documents

Publication Publication Date Title
EP0312817B1 (en) Multi-layered ceramic capacitor
EP0285873B1 (en) Method of producing a multi-layered ceramic capacitor
JP3047708B2 (ja) セラミック積層電子部品の製造方法
JP4428852B2 (ja) 積層型電子部品およびその製法
JP4573956B2 (ja) 積層型電子部品およびその製法
JPH05190043A (ja) 未処理セラミック複合層
JPH09106925A (ja) 積層セラミックコンデンサの製造方法
JPH05299286A (ja) 積層型セラミック素子およびその製造方法
JP2000269074A (ja) 積層セラミックコンデンサとその製造方法
JPH11214240A (ja) 積層セラミック電子部品およびその製造方法
JPH07263272A (ja) 積層電子部品の製造方法
JPH11354924A (ja) 多層セラミック基板の製造方法
JP2756745B2 (ja) 積層セラミックコンデンサの製造方法
JPH05182861A (ja) 積層セラミック電子部品の製造方法
JP2987995B2 (ja) 内部電極用ペーストおよびそれを用いた積層セラミックコンデンサ
JP2536671B2 (ja) 圧電性磁器の製造方法
JPH0729765A (ja) 大容量コンデンサ
JPH05275271A (ja) 積層セラミックコンデンサ
JP2002110451A (ja) 積層型電子部品およびその製法
JP3510802B2 (ja) 積層セラミックコンデンサの製造方法
JPS6129526B2 (ja)
JP2000173858A (ja) 積層セラミック電子部品の製造方法
JPS58124221A (ja) 積層セラミツクコンデンサの製造方法
JP2001102240A (ja) 積層セラミック電子部品の製造方法
JPS6258646B2 (ja)