JP3593964B2 - 多層セラミック基板およびその製造方法 - Google Patents
多層セラミック基板およびその製造方法 Download PDFInfo
- Publication number
- JP3593964B2 JP3593964B2 JP2000271323A JP2000271323A JP3593964B2 JP 3593964 B2 JP3593964 B2 JP 3593964B2 JP 2000271323 A JP2000271323 A JP 2000271323A JP 2000271323 A JP2000271323 A JP 2000271323A JP 3593964 B2 JP3593964 B2 JP 3593964B2
- Authority
- JP
- Japan
- Prior art keywords
- composite laminate
- multilayer ceramic
- ceramic substrate
- sintered
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000000919 ceramic Substances 0.000 title claims description 107
- 239000000758 substrate Substances 0.000 title claims description 56
- 238000004519 manufacturing process Methods 0.000 title claims description 24
- 239000004020 conductor Substances 0.000 claims description 55
- 239000002131 composite material Substances 0.000 claims description 45
- 239000000463 material Substances 0.000 claims description 40
- 239000003990 capacitor Substances 0.000 claims description 36
- 238000010304 firing Methods 0.000 claims description 34
- 238000000034 method Methods 0.000 claims description 20
- 238000005245 sintering Methods 0.000 claims description 15
- 239000011174 green composite Substances 0.000 claims description 7
- 238000010030 laminating Methods 0.000 claims description 6
- 238000003825 pressing Methods 0.000 claims description 3
- 239000012671 ceramic insulating material Substances 0.000 description 6
- 239000011521 glass Substances 0.000 description 5
- 239000000843 powder Substances 0.000 description 4
- 230000000452 restraining effect Effects 0.000 description 4
- 238000009792 diffusion process Methods 0.000 description 3
- MCMNRKCIXSYSNV-UHFFFAOYSA-N Zirconium dioxide Chemical compound O=[Zr]=O MCMNRKCIXSYSNV-UHFFFAOYSA-N 0.000 description 2
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 2
- 229910010293 ceramic material Inorganic materials 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 239000003989 dielectric material Substances 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 229910001252 Pd alloy Inorganic materials 0.000 description 1
- 229910001260 Pt alloy Inorganic materials 0.000 description 1
- 239000005388 borosilicate glass Substances 0.000 description 1
- 239000003985 ceramic capacitor Substances 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 239000006185 dispersion Substances 0.000 description 1
- 238000007606 doctor blade method Methods 0.000 description 1
- 230000007613 environmental effect Effects 0.000 description 1
- -1 for example Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 239000000696 magnetic material Substances 0.000 description 1
- 238000002156 mixing Methods 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000000465 moulding Methods 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 238000007650 screen-printing Methods 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000002002 slurry Substances 0.000 description 1
- 230000001629 suppression Effects 0.000 description 1
Images
Classifications
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B32—LAYERED PRODUCTS
- B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
- B32B18/00—Layered products essentially comprising ceramics, e.g. refractory products
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
- H01L21/4803—Insulating or insulated parts, e.g. mountings, containers, diamond heatsinks
- H01L21/481—Insulating layers on insulating parts, with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
- H01L21/4814—Conductive parts
- H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
- H01L21/4857—Multilayer substrates
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
-
- C—CHEMISTRY; METALLURGY
- C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
- C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
- C04B2235/00—Aspects relating to ceramic starting mixtures or sintered ceramic products
- C04B2235/65—Aspects relating to heat treatments of ceramic bodies such as green ceramics or pre-sintered ceramics, e.g. burning, sintering or melting processes
- C04B2235/656—Aspects relating to heat treatments of ceramic bodies such as green ceramics or pre-sintered ceramics, e.g. burning, sintering or melting processes characterised by specific heating conditions during heat treatment
- C04B2235/6562—Heating rate
-
- C—CHEMISTRY; METALLURGY
- C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
- C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
- C04B2237/00—Aspects relating to ceramic laminates or to joining of ceramic articles with other articles by heating
- C04B2237/30—Composition of layers of ceramic laminates or of ceramic or metallic articles to be joined by heating, e.g. Si substrates
- C04B2237/32—Ceramic
- C04B2237/34—Oxidic
- C04B2237/341—Silica or silicates
-
- C—CHEMISTRY; METALLURGY
- C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
- C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
- C04B2237/00—Aspects relating to ceramic laminates or to joining of ceramic articles with other articles by heating
- C04B2237/30—Composition of layers of ceramic laminates or of ceramic or metallic articles to be joined by heating, e.g. Si substrates
- C04B2237/32—Ceramic
- C04B2237/34—Oxidic
- C04B2237/343—Alumina or aluminates
-
- C—CHEMISTRY; METALLURGY
- C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
- C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
- C04B2237/00—Aspects relating to ceramic laminates or to joining of ceramic articles with other articles by heating
- C04B2237/30—Composition of layers of ceramic laminates or of ceramic or metallic articles to be joined by heating, e.g. Si substrates
- C04B2237/32—Ceramic
- C04B2237/34—Oxidic
- C04B2237/345—Refractory metal oxides
- C04B2237/348—Zirconia, hafnia, zirconates or hafnates
-
- C—CHEMISTRY; METALLURGY
- C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
- C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
- C04B2237/00—Aspects relating to ceramic laminates or to joining of ceramic articles with other articles by heating
- C04B2237/50—Processing aspects relating to ceramic laminates or to the joining of ceramic articles with other articles by heating
- C04B2237/56—Using constraining layers before or during sintering
- C04B2237/562—Using constraining layers before or during sintering made of alumina or aluminates
-
- C—CHEMISTRY; METALLURGY
- C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
- C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
- C04B2237/00—Aspects relating to ceramic laminates or to joining of ceramic articles with other articles by heating
- C04B2237/50—Processing aspects relating to ceramic laminates or to the joining of ceramic articles with other articles by heating
- C04B2237/68—Forming laminates or joining articles wherein at least one substrate contains at least two different parts of macro-size, e.g. one ceramic substrate layer containing an embedded conductor or electrode
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/03—Use of materials for the substrate
- H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
- H05K3/4626—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
- H05K3/4629—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials laminating inorganic sheets comprising printed circuits, e.g. green ceramic sheets
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Ceramic Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Description
【０００１】
【発明の属する技術分野】
この発明は、焼成工程において平面方向の収縮を実質的に生じさせないようにすることができる、いわゆる無収縮プロセスを適用して製造される、多層セラミック基板およびその製造方法に関するもので、特に、内部にコンデンサ素子やインダクタ素子のような機能素子を内蔵した構造を有する多層セラミック基板およびその製造方法に関するものである。
【０００２】
【従来の技術】
多層セラミック基板をより多機能化、高密度化、高性能化するためには、このような多層セラミック基板において、高精度のたとえばコンデンサ素子やインダクタ素子のような機能素子を内蔵しながら、高密度に配線を施すことが有効である。このように、機能素子を内蔵した多層セラミック基板は、種々の方法によって製造されている。
【０００３】
たとえば特開昭６１−２８８４９８号公報に記載されるように、予め焼結されたチップ状電子部品を、積層された複数の基体用グリーン層をもって構成される積層体の内部に組み込むことによって、未焼結複合積層体を作製し、次いで、この未焼結複合積層体を焼成することによって、多層セラミック基板を製造する方法がある。
【０００４】
この方法によれば、チップ状電子部品の特性のばらつきや信号のクロストークなどの問題を改善することができるとともに、多層セラミック基板の設計の自由度を高めることができる、という利点を有している。
【０００５】
しかしながら、未焼結複合積層体の内部には焼結済みのチップ状電子部品が内蔵されているので、これを焼成するにあたっては、基体用グリーン層のＸ、ＹおよびＺ方向、すなわち主面方向および厚み方向での収縮挙動を厳しく抑制する必要があり、そのため、基体用グリーン層において使用できるセラミック材料がかなり限定される、という欠点があるとともに、得られた多層セラミック基板の平坦度が悪化したり、寸法精度を高くすることが困難であるなどの問題に遭遇する。
【０００６】
他方、たとえば特開平１１−８７９１８号公報に記載されるように、積層された複数の基体用グリーン層をもって構成される積層体内に、機能素子となるべき生のセラミック機能材料を含む成形体ブロックを埋め込んだ状態の未焼結複合積層体を作製し、この未焼結複合積層体を焼成することによって、基体用グリーン層を焼結させると同時に成形体ブロックを一体焼結させ、それによって、多層セラミック基板を製造する方法がある。
【０００７】
この方法によれば、基体用グリーン層において使用できるセラミック材料の選択の幅を広げることができるとともに、寸法精度が向上するなどの利点が奏される。
【０００８】
しかしながら、上述した未焼結複合積層体を一体的に焼成する際、基体用グリーン層と成形体ブロックとの間で各成分の相互拡散が起こり、そのため、得られた多層セラミック基板において、特性がばらついたり、特性が劣化したりする、といった問題に遭遇する。
【０００９】
【発明が解決しようとする課題】
そこで、この発明の目的は、上述した問題を解決し得る、多層セラミック基板の製造方法およびこの製造方法によって得られた多層セラミック基板を提供しようとすることである。
【００１０】
【課題を解決するための手段】
この発明の係る多層セラミック基板の製造方法は、上述した技術的課題を解決するため、簡単に言えば、前述した前者の従来技術において用いられた焼結済みのチップ状電子部品に代えて、プレート状の焼結体プレートを用いるとともに、焼成工程において基体用グリーン層の主面方向での収縮を実質的に生じさせないようにすることができる、いわゆる無収縮プロセスを適用しようとするものである。
【００１１】
すなわち、この発明に係る多層セラミック基板の製造方法は、第１のセラミック機能材料を焼成して得られるプレート状の焼結体プレートを用意する工程を備える。
【００１２】
次いで、第１のセラミック機能材料とは異なる第２のセラミック機能材料を含み、かつ積層された、複数の基体用グリーン層と、基体用グリーン層の特定のものの主面に接するように配置され、かつ第２のセラミック機能材料の焼結温度では焼結しない難焼結性材料を含む、拘束層と、基体用グリーン層に関連して設けられる、配線導体と、基体用グリーン層の主面に沿って延びるように配置される前述した焼結体プレートとを備える、未焼結複合積層体が作製される。
【００１３】
次いで、この未焼結積層体は、第２のセラミック機能材料が焼結する温度条件下で焼成され、それによって多層セラミック基板が得られる。
そして、焼結体プレートの厚みは、基体用グリーン層の厚みより薄くされ、また、未焼結複合積層体を作製する工程は、焼結体プレートを収容するためのキャビティが予め設けられていない、基体用グリーン層となるべきセラミックグリーンシート上に所定の位置に、焼結体プレートを配置する工程と、セラミックグリーンシートを積層して未焼結複合積層体を得る工程と、未焼結複合積層体を積層方向にプレスする工程とを備えることを特徴としている。
【００１４】
この発明において、焼結体プレートは、通常、基体用グリーン層の主面の面積より小さい面積を有している。
【００１６】
焼結体プレートは、それ自身、コンデンサ素子またはインダクタ素子のような機能素子を構成する場合と、多層セラミック基板に備える配線導体等の他の電気的要素と協働することによって機能素子を構成する場合とがある。
【００１７】
焼結体プレートが、それ自身、機能素子を構成する場合には、焼結体プレートは、その外表面上に端子電極を形成しており、多層セラミック基板に備える配線導体は、この端子電極に電気的に接続される。
【００１８】
この場合、焼結体プレートは、内部導体を介在させた状態で第１のセラミック機能材料からなる複数の層を積層した構造を有していてもよい。
【００１９】
焼結体プレートは、厚みが１００μｍ以下とされることが好ましい。
【００２０】
また、未焼結複合積層体を焼成するにあたっては、１０００℃以下の温度での焼成が適用されることが好ましい。
【００２１】
また、焼結体プレートを構成する第１のセラミック機能材料は、未焼結複合積層体を焼成する工程での焼成温度より高い焼結温度を有していることが好ましい。
【００２２】
また、未焼結複合積層体に備える拘束層は、未焼結複合積層体の積層方向における両端に位置するように配置されるのが好ましい。この場合、通常、未焼結複合積層体を焼成した後、拘束層が除去される。
【００２３】
この発明は、また、上述したような製造方法によって得られる多層セラミック基板にも向けられる。
【００２４】
【発明の実施の形態】
図１は、この発明の一実施形態による多層セラミック基板１を図解的に示す断面図である。図２は、図１に示した多層セラミック基板１が与える等価回路図である。
【００２５】
図１に示すように、多層セラミック基板１は、積層された複数のセラミック層２、３、４および５を有する積層体６を備えている。積層体６の内部には、機能素子としてのコンデンサ素子７、インダクタ素子８および抵抗素子９のような受動部品が内蔵されている。
【００２６】
また、積層体６は、配線導体として、内部導体膜１０、１１および１２ならびにビアホール導体１３、１４および１５をそれぞれ内部に形成し、かつ、外部導体膜１６および１７を外表面上に形成している。
【００２７】
このようにして、多層セラミック基板１は、図２に示すような回路を構成する。図２において、図１に示した要素に相当する要素には同様の参照符号を付し、図１との対応が明らかにされている。
【００２８】
このような構成の多層セラミック基板１は、次のように製造される。図３は、図１に示した多層セラミック基板１の製造方法を説明するためのものである。
【００２９】
まず、コンデンサ素子７、インダクタ素子８および抵抗素子９が用意される。これらコンデンサ素子７、インダクタ素子８および抵抗素子９は、各々、所定のセラミック機能材料を焼結して得られるプレート状の焼結体プレートをもって構成される。たとえば、コンデンサ素子７を構成する焼結体プレートは、セラミック誘電体材料を焼結して得られたものであり、インダクタ素子８を構成する焼結体プレートは、セラミック磁性体材料を焼成して得られたものであり、抵抗素子９を構成する焼結体プレートは、セラミック抵抗体材料を焼成して得られたものである。
【００３０】
これらコンデンサ素子７、インダクタ素子８および抵抗素子９の各々を構成する焼結体プレートを与えるセラミック機能材料は、後述する焼成工程での焼成温度より高い焼結温度を有していることが好ましい。
【００３１】
また、コンデンサ素子７、インダクタ素子８および抵抗素子９は、内部導体膜１０〜１２およびビアホール導体１３〜１５のような配線導体に電気的に接続されるべき端子電極をその外表面上に形成している。図４には、コンデンサ素子７が拡大されて示されている。コンデンサ素子７は、互いの間に静電容量を形成するように、互いに対向する各主面上にそれぞれ形成された端子電極１８および１９を備えている。一方の端子電極１８は、ビアホール導体１４に電気的に接続され、他方の端子電極１９は、内部導体膜１０に電気的に接続されている。
【００３２】
また、コンデンサ素子７、インダクタ素子８および抵抗素子９の各々を構成する焼結体プレートは、その厚みが１００μｍ以下とされることが好ましい。
【００３３】
次に、上述したような焼結済みのコンデンサ素子７、インダクタ素子８および抵抗素子９を用いて、図３に示すような未焼結複合積層体２０が作製される。
【００３４】
未焼結複合積層体２０は、前述したコンデンサ素子７、インダクタ素子８および抵抗素子９の各々を構成する焼結体プレートを与えるセラミック機能材料とは異なるセラミック機能材料、たとえばセラミック絶縁材料を含み、かつ積層された、複数の基体用グリーン層２１、２２、２３および２４を備えている。
【００３５】
また、基体用グリーン層２１〜２４の特定のものの主面に接するように、拘束層２５および２６が配置される。拘束層２５および２６は、基体用グリーン層２１〜２４に含まれるセラミック機能材料の焼結温度では焼結しない難焼結性材料を含んでいる。また、この実施形態では、拘束層２５および２６は、未焼結複合積層体２０の積層方向における両端に位置するように配置される。
【００３６】
また、未焼結複合積層体２０は、基体用グリーン層２１〜２４に関連して設けれる、前述したような内部導体膜１０〜１２、ビアホール導体１３〜１５ならびに外部導体膜１６および１７のような配線導体を備えている。
【００３７】
さらに、未焼結複合積層体２０は、プレート状のコンデンサ素子７、インダクタ素子８および抵抗素子９を、基体用グリーン層２１〜２４の主面に沿って延びるように配置された状態で内蔵している。
【００３８】
このような未焼結複合積層体２０を作製するため、たとえば、次のような各工程が実施される。
【００３９】
まず、基体用グリーン層２１〜２４となるべきセラミックグリーンシートが用意される。これらセラミックグリーンシートは、たとえばセラミック絶縁材料を含んでおり、このセラミック絶縁材料としては、好ましくは、１０００℃以下の温度で焼成可能なものが用いられ、たとえば、ガラス、またはガラスとセラミックとの混合物が用いられる。この場合、ガラス／セラミックの重量比は、１００／０ないし５／９５の範囲内に選ばれる。ガラス／セラミックの重量比が５／９５より小さいと、焼成可能な温度が１０００℃より高くなるためである。焼成可能な温度が高くなると、内部導体膜１０〜１２、ビアホール導体１３〜１５ならびに外部導体膜１６および１７のような配線導体において導電成分として用いられる材料の選択の幅が狭くなる。
【００４０】
より具体的には、セラミックグリーンシートとしては、ホウケイ酸系のガラス粉末とアルミナ粉末と有機ビヒクルとを混合して得られたセラミックスラリーをドクターブレード法等によってシート状に成形したものを用いることができる。このような材料系のセラミックグリーンシートは、８００〜１０００℃程度の比較的低温で焼成することができる。
【００４１】
セラミックグリーンシートには、必要に応じて、ビアホール導体１３〜１５を形成するための貫通孔が設けられ、この貫通孔に導電性ペーストを充填することによって、ビアホール導体１３〜１５が形成される。また、セラミックグリーンシート上には、必要に応じて、スクリーン印刷等により導電性ペーストを付与することによって、内部導体膜１０〜１２ならびに外部導体膜１６および１７が形成される。
【００４２】
前述したように、基体用グリーン層２１〜２４に含まれるセラミック絶縁材料が１０００℃以下の温度で焼成可能である場合には、内部導体膜１０〜１２、ビアホール導体１３〜１５ならびに外部導体膜１６および１７を与えるための導電性ペーストに含まれる導電成分として、たとえば、Ａｇ、Ａｇ−Ｐｔ合金、Ａｇ−Ｐｄ合金、Ａｕ、ＮｉおよびＣｕから選ばれた少なくとも１種を主成分とするものが有利に用いられる。
【００４３】
次に、基体用グリーン層２１〜２４を与えるように、セラミックグリーンシートが所定の順序をもって積層される。このとき、基体用グリーン層２４となるべきセラミックグリーンシート上の所定の位置に、コンデンサ素子７およびインダクタ素子８が配置され、基体用グリーン層２２となるべきセラミックグリーンシート上の所定の位置に、抵抗素子９が配置される。これらコンデンサ素子７、インダクタ素子８および抵抗素子９の各厚みは、図３からわかるように、基体用グリーン層２２の厚みより薄い。
【００４４】
他方、拘束層２５および２６となるべき拘束用グリーンシートが用意される。拘束用グリーンシートは、基体用グリーン層２１〜２４のためのセラミックグリーンシートに含まれるセラミック絶縁材料の焼結温度では焼結しない難焼結性材料を含んでいる。前述したように、基体用グリーン層２１〜２４に含まれるセラミック絶縁材料が１０００℃以下の温度で焼成可能であれば、この拘束用グリーンシートに含まれる難焼結性材料は、１０００℃では焼結しないものであればよい。難焼結性材料としては、たとえば、アルミナまたはジルコニアのようなセラミック粉末が有利に用いられ、拘束用グリーンシートは、このようなセラミック粉末と有機ビヒクルとを混合して得られたセラミックスラリーをドクターブレード法などによってシート状に成形することによって得ることができる。
【００４５】
次に、前述したように基体用グリーン層２１〜２４を与えるように積層されたセラミックグリーンシートを備える積層体の上下に、拘束層２５および２６を形成するように、拘束用グリーンシートが積層される。これによって、図３に示すような未焼結複合積層体２０が得られる。
【００４６】
この未焼結複合積層体２０は、次いで、積層方向にプレスされる。このプレスには、たとえば、１０００Ｋｇ／ｃｍ２ の圧力の水圧プレスが適用される。なお、前述したように、焼結済みのコンデンサ素子７、インダクタ素子８および抵抗素子９の各厚みが１００μｍ以下に選ばれると、このようなプレス工程において、内部導体膜１０〜１２のような配線導体の不所望な変形や断線を生じにくくすることができる。
【００４７】
次に、未焼結複合積層体２０は、たとえば、空気中において、９００℃の温度で焼成される。この焼成によって、基体用グリーン層２１〜２４が焼成され、それぞれ、図１に示した焼結状態のセラミック層２〜５となる。
【００４８】
他方、この焼成工程において、拘束層２５および２６は、焼結しない難焼結性材料を含んでいるので、それ自身、実質的に収縮しない。したがって、拘束層２５および２６は、基体用グリーン層２１〜２４に対して、その主面方向での収縮を抑制する拘束力を及ぼす。そのため、基体用グリーン層２１〜２４が焼結状態のセラミック層２〜５となるとき、その主面方向での収縮が抑制されながら、実質的に厚み方向にのみ収縮することになる。
【００４９】
このことから、セラミック層２〜５の各々の寸法精度を高くすることができ、したがって、内部導体膜１０〜１２、ビアホール導体１３〜１５ならびに外部導体膜１６および１７のような配線導体をもって微細で高密度な配線を施しても、不所望な変形や断線などの問題を生じにくくすることができる。
【００５０】
また、上述のように、基体用グリーン層２１〜２４は、主面方向での収縮が抑制されるので、焼結済みのコンデンサ素子７、インダクタ素子８および抵抗素子９を内蔵した状態の未焼結複合積層体２０を焼成する際には、基体用グリーン層２１〜２４の厚み方向での収縮挙動のみを考慮すればよい。そして、焼結済みのコンデンサ素子７、インダクタ素子８および抵抗素子９は、たとえば１００μｍ以下の厚みを有するプレート状をなしているので、この厚み方向での収縮挙動についても、それほど厳しく管理する必要がない。
【００５１】
また、焼結状態で未焼結複合積層体２０に内蔵されたコンデンサ素子７、インダクタ素子８および抵抗素子９は、焼成工程において、相互拡散の問題に遭遇しないため、これら素子７〜９の各々の特性は、それぞれ、未焼結複合積層体２０の焼成後においても維持され得ることが確認されている。
【００５２】
上述のような焼成工程を終えた後、拘束層２５および２６が除去される。拘束層２５および２６の除去は、これら拘束層２５および２６が焼結されないため、容易に行なうことができる。
【００５３】
このようにして、図１に示すように、コンデンサ素子７、インダクタ素子８および抵抗素子９を内蔵した焼結後の積層体６を備える多層セラミック基板１が完成される。
【００５４】
図５は、この発明の他の実施形態を説明するためのもので、未焼結複合積層体に内蔵されるべき機能素子としてのコンデンサ素子２７を図解的に示す断面図である。
【００５５】
コンデンサ素子２７は、前述したコンデンサ素子７と同様、プレート状の焼結体プレートをもって構成されるが、このコンデンサ素子２７は、内部導体としての内部電極２８および２９を介在させた状態でセラミック誘電体材料からなる複数の層３０を積層した構造を有している。また、コンデンサ素子２７は、その外表面上に端子電極３１および３２を形成している。
【００５６】
このコンデンサ素子２７は、大容量を得るため、積層セラミックコンデンサを構成している。すなわち、内部電極２８および端子電極３１の各々は、層３０を介して、内部電極２９および端子電極３２の各々に対向し、これら対向する各部分において静電容量を形成し、内部電極２８と端子電極３１とがビアホール導体３３によって接続され、かつ内部電極２９と端子電極３２とが端面導体３４によって接続されることによって、上述した静電容量が並列に接続される。
【００５７】
このコンデンサ素子２７は、前述したコンデンサ素子７に置き換えて、多層セラミック基板１を製造するために用いることができる。
【００５８】
なお、図示しないが、インダクタ素子についても、同様の積層構造を採用し、それによって、インダクタ素子に備えるコイル導体のターン数の増加を図ることができる。
【００６２】
以上、この発明を図示した実施形態に関連して説明したが、この発明の範囲内において、その他、種々の変形例が可能である。
【００６３】
たとえば、図１に示した多層セラミック基板１において採用された回路設計は、図２に示すような等価回路を与えるものであったが、このような回路設計は、この発明のより容易な理解を可能とするための一典型例にすぎず、この発明は、その他、種々の回路設計を有する多層セラミック基板においても等しく適用することができる。
【００６４】
また、図３に示すように、拘束層２５および２６は、未焼結複合積層体２０の積層方向における両端に位置するように配置されたが、このような拘束層２５および２６に代えて、あるいは拘束層２５および２６に加えて、基体用グリーン層２１〜２４の間に位置するように、拘束層が配置されてもよい。このように、基体用グリーン層２１〜２４の間に配置される拘束層には、焼成工程において、基体用グリーン層２１〜２４に含まれていたガラス成分等の一部が浸透し、それによって、拘束層が固化されるように、そこに含まれる難焼結性材料からなる粉末が固着される。このような拘束層は、焼成工程の後、除去されず、製品となる多層セラミック基板に備える積層体中に存在することになる。
【００６５】
また、図示した実施形態において、焼結体プレートは、コンデンサ素子７もしくは２７、インダクタ素子８または抵抗素子９のような機能素子を構成するものであったが、このような焼結体プレートは、多層セラミック基板に備える他の電気的要素と協働して特定の電気的機能を与える機能素子を構成するものであってもよい。
【００６６】
また、このような焼結体プレートは、これが内蔵される未焼結複合積層体に備える基体用グリーン層の主面の面積と実質的に同じ面積を有していてもよい。
【００６７】
【発明の効果】
以上のように、この発明によれば、多層セラミック基板を製造するために焼成される未焼結複合積層体が、積層された複数の基体用グリーン層と、基体用グリーン層の特定のものの主面に接するように配置され、かつ基体用グリーン層に含まれるセラミック機能材料の焼結温度では焼結しない難焼結性材料を含む、拘束層と、基体用グリーン層に関連して設けれる、配線導体とを備えるとともに、基体用グリーン層に含まれるセラミック機能材料とは異なるセラミック機能材料を焼成して得られるプレート状の焼結体プレートを備え、この焼結体プレートが基体用グリーン層の主面に沿って延びるように配置されているので、次のような効果を奏することができる。
【００６８】
まず、未焼結複合積層体を焼成する工程において、拘束層は、それ自身、実質的に収縮しないので、基体用グリーン層に対して、その主面方向での収縮を抑制する拘束力を及ぼす。そのため、基体用グリーン層は、その主面方向での収縮が抑制されながら焼成される。したがって、得られた多層セラミック基板の寸法精度が高められ、配線導体の不所望な変形や断線が生じにくくなり、多層セラミック基板における配線の高密度化、多機能化および高性能化を図ることが可能になる。
【００６９】
また、上述したような拘束層による収縮抑制作用のため、基体用グリーン層は、実質的に厚み方向にのみ収縮するに過ぎないので、未焼結複合積層体に焼結体プレートを内蔵するにあたって、この厚み方向での収縮挙動のみを考慮すればよく、しかも、焼結体プレートは、厚みの薄いプレート状をなしているので、焼結体プレートを内蔵した状態での未焼結複合積層体の焼成を問題なく実施することができる。
【００７０】
また、焼結体プレートは、既に焼成された後の状態にあるので、未焼結複合積層体の焼成工程において、基体用グリーン層に含まれる成分と焼結体プレートに含まれる成分との間で相互拡散が生じることがない。
【００７１】
このようなことから、焼結体プレートは、多層セラミック基板に内蔵される受動部品のような機能素子を与えるために有利に用いることができる。
【００７２】
たとえば、焼結体プレートが、その外表面上に端子電極を形成しており、この端子電極に配線導体が電気的に接続されるとき、未焼結複合積層体に内蔵する前の焼結体プレートが構成するコンデンサ素子、インダクタ素子または抵抗素子のような機能素子の特性を、未焼結複合積層体の焼成後においても維持することができ、設計どおりの特性を与える多層セラミック基板を容易に得ることができる。
【００７３】
特に、焼結体プレートを構成するセラミック機能材料が、未焼結複合積層体を焼成する工程での焼成温度より高い焼結温度を有している場合には、焼結体プレートによって与えられる機能素子の特性をより高い信頼性をもって維持することが可能となる。
【００７４】
また、焼結体プレートが機能素子を構成する場合、このような機能素子を多層セラミック基板の内部に完全に埋め込んだ状態とすることができるので、耐湿性などの耐環境性に優れた多層セラミック基板を得ることができる。
【００７５】
また、焼結体プレートが機能素子を構成する場合、このような機能素子を、多層セラミック基板の内部において３次元的に配置することができるので、回路設計の自由度が高められるとともに、信号のクロストークなどの問題を有利に回避することができる。
【００７６】
また、焼結体プレートが、内部導体を介在させた状態でセラミック機能材料からなる複数の層を積層した構造を有している場合には、この焼結体プレートによって構成される機能素子の性能を高めることができる。
【００７７】
また、焼結体プレートの厚みが１００μｍ以下とされると、未焼結複合積層体を作製した段階、あるいはこれを焼成した段階での配線導体の不所望な変形や断線をより確実に防止することができる。
【００７８】
また、基体用グリーン層の特定のものには、キャビティが設けられ、焼結体プレートがこのキャビティ内に収容されると、未焼結複合積層体における焼結体プレートの厚みの影響を低減することができる。
【００７９】
また、未焼結複合積層体を焼成する工程において、１０００℃以下の温度が適用されると、たとえば配線導体において用いられる導電成分の選択の幅を広げることができる。
【図面の簡単な説明】
【図１】この発明の一実施形態による多層セラミック基板１を図解的に示す断面図である。
【図２】図１に示した多層セラミック基板１が与える等価回路を示す図である。
【図３】図１に示した多層セラミック基板１を得るために作製される未焼結複合積層体２０を図解的に示す断面図である。
【図４】図３に示した未焼結複合積層体２０におけるコンデンサ素子７が配置された部分を拡大して示す断面図である。
【図５】この発明の他の実施形態を説明するためのもので、コンデンサ素子２７を図解的に示す断面図である。
【符号の説明】
１ 多層セラミック基板
２〜５ セラミック層
７，２７ コンデンサ素子（焼結体プレート）
８ インダクタ素子（焼結体プレート）
９ 抵抗素子（焼結体プレート）
１０，１２ 内部導体膜（配線導体）
１３〜１５ ビアホール導体（配線導体）
１６，１７ 外部導体膜（配線導体）
１８，１９，３１，３２ 端子電極
２０ 未焼結複合積層体
２１〜２４ 基体用グリーン層
２５，２６ 拘束層
２８，２９ 内部電極（内部導体）
３０ セラミック機能材料からなる層
【発明の属する技術分野】
この発明は、焼成工程において平面方向の収縮を実質的に生じさせないようにすることができる、いわゆる無収縮プロセスを適用して製造される、多層セラミック基板およびその製造方法に関するもので、特に、内部にコンデンサ素子やインダクタ素子のような機能素子を内蔵した構造を有する多層セラミック基板およびその製造方法に関するものである。
【０００２】
【従来の技術】
多層セラミック基板をより多機能化、高密度化、高性能化するためには、このような多層セラミック基板において、高精度のたとえばコンデンサ素子やインダクタ素子のような機能素子を内蔵しながら、高密度に配線を施すことが有効である。このように、機能素子を内蔵した多層セラミック基板は、種々の方法によって製造されている。
【０００３】
たとえば特開昭６１−２８８４９８号公報に記載されるように、予め焼結されたチップ状電子部品を、積層された複数の基体用グリーン層をもって構成される積層体の内部に組み込むことによって、未焼結複合積層体を作製し、次いで、この未焼結複合積層体を焼成することによって、多層セラミック基板を製造する方法がある。
【０００４】
この方法によれば、チップ状電子部品の特性のばらつきや信号のクロストークなどの問題を改善することができるとともに、多層セラミック基板の設計の自由度を高めることができる、という利点を有している。
【０００５】
しかしながら、未焼結複合積層体の内部には焼結済みのチップ状電子部品が内蔵されているので、これを焼成するにあたっては、基体用グリーン層のＸ、ＹおよびＺ方向、すなわち主面方向および厚み方向での収縮挙動を厳しく抑制する必要があり、そのため、基体用グリーン層において使用できるセラミック材料がかなり限定される、という欠点があるとともに、得られた多層セラミック基板の平坦度が悪化したり、寸法精度を高くすることが困難であるなどの問題に遭遇する。
【０００６】
他方、たとえば特開平１１−８７９１８号公報に記載されるように、積層された複数の基体用グリーン層をもって構成される積層体内に、機能素子となるべき生のセラミック機能材料を含む成形体ブロックを埋め込んだ状態の未焼結複合積層体を作製し、この未焼結複合積層体を焼成することによって、基体用グリーン層を焼結させると同時に成形体ブロックを一体焼結させ、それによって、多層セラミック基板を製造する方法がある。
【０００７】
この方法によれば、基体用グリーン層において使用できるセラミック材料の選択の幅を広げることができるとともに、寸法精度が向上するなどの利点が奏される。
【０００８】
しかしながら、上述した未焼結複合積層体を一体的に焼成する際、基体用グリーン層と成形体ブロックとの間で各成分の相互拡散が起こり、そのため、得られた多層セラミック基板において、特性がばらついたり、特性が劣化したりする、といった問題に遭遇する。
【０００９】
【発明が解決しようとする課題】
そこで、この発明の目的は、上述した問題を解決し得る、多層セラミック基板の製造方法およびこの製造方法によって得られた多層セラミック基板を提供しようとすることである。
【００１０】
【課題を解決するための手段】
この発明の係る多層セラミック基板の製造方法は、上述した技術的課題を解決するため、簡単に言えば、前述した前者の従来技術において用いられた焼結済みのチップ状電子部品に代えて、プレート状の焼結体プレートを用いるとともに、焼成工程において基体用グリーン層の主面方向での収縮を実質的に生じさせないようにすることができる、いわゆる無収縮プロセスを適用しようとするものである。
【００１１】
すなわち、この発明に係る多層セラミック基板の製造方法は、第１のセラミック機能材料を焼成して得られるプレート状の焼結体プレートを用意する工程を備える。
【００１２】
次いで、第１のセラミック機能材料とは異なる第２のセラミック機能材料を含み、かつ積層された、複数の基体用グリーン層と、基体用グリーン層の特定のものの主面に接するように配置され、かつ第２のセラミック機能材料の焼結温度では焼結しない難焼結性材料を含む、拘束層と、基体用グリーン層に関連して設けられる、配線導体と、基体用グリーン層の主面に沿って延びるように配置される前述した焼結体プレートとを備える、未焼結複合積層体が作製される。
【００１３】
次いで、この未焼結積層体は、第２のセラミック機能材料が焼結する温度条件下で焼成され、それによって多層セラミック基板が得られる。
そして、焼結体プレートの厚みは、基体用グリーン層の厚みより薄くされ、また、未焼結複合積層体を作製する工程は、焼結体プレートを収容するためのキャビティが予め設けられていない、基体用グリーン層となるべきセラミックグリーンシート上に所定の位置に、焼結体プレートを配置する工程と、セラミックグリーンシートを積層して未焼結複合積層体を得る工程と、未焼結複合積層体を積層方向にプレスする工程とを備えることを特徴としている。
【００１４】
この発明において、焼結体プレートは、通常、基体用グリーン層の主面の面積より小さい面積を有している。
【００１６】
焼結体プレートは、それ自身、コンデンサ素子またはインダクタ素子のような機能素子を構成する場合と、多層セラミック基板に備える配線導体等の他の電気的要素と協働することによって機能素子を構成する場合とがある。
【００１７】
焼結体プレートが、それ自身、機能素子を構成する場合には、焼結体プレートは、その外表面上に端子電極を形成しており、多層セラミック基板に備える配線導体は、この端子電極に電気的に接続される。
【００１８】
この場合、焼結体プレートは、内部導体を介在させた状態で第１のセラミック機能材料からなる複数の層を積層した構造を有していてもよい。
【００１９】
焼結体プレートは、厚みが１００μｍ以下とされることが好ましい。
【００２０】
また、未焼結複合積層体を焼成するにあたっては、１０００℃以下の温度での焼成が適用されることが好ましい。
【００２１】
また、焼結体プレートを構成する第１のセラミック機能材料は、未焼結複合積層体を焼成する工程での焼成温度より高い焼結温度を有していることが好ましい。
【００２２】
また、未焼結複合積層体に備える拘束層は、未焼結複合積層体の積層方向における両端に位置するように配置されるのが好ましい。この場合、通常、未焼結複合積層体を焼成した後、拘束層が除去される。
【００２３】
この発明は、また、上述したような製造方法によって得られる多層セラミック基板にも向けられる。
【００２４】
【発明の実施の形態】
図１は、この発明の一実施形態による多層セラミック基板１を図解的に示す断面図である。図２は、図１に示した多層セラミック基板１が与える等価回路図である。
【００２５】
図１に示すように、多層セラミック基板１は、積層された複数のセラミック層２、３、４および５を有する積層体６を備えている。積層体６の内部には、機能素子としてのコンデンサ素子７、インダクタ素子８および抵抗素子９のような受動部品が内蔵されている。
【００２６】
また、積層体６は、配線導体として、内部導体膜１０、１１および１２ならびにビアホール導体１３、１４および１５をそれぞれ内部に形成し、かつ、外部導体膜１６および１７を外表面上に形成している。
【００２７】
このようにして、多層セラミック基板１は、図２に示すような回路を構成する。図２において、図１に示した要素に相当する要素には同様の参照符号を付し、図１との対応が明らかにされている。
【００２８】
このような構成の多層セラミック基板１は、次のように製造される。図３は、図１に示した多層セラミック基板１の製造方法を説明するためのものである。
【００２９】
まず、コンデンサ素子７、インダクタ素子８および抵抗素子９が用意される。これらコンデンサ素子７、インダクタ素子８および抵抗素子９は、各々、所定のセラミック機能材料を焼結して得られるプレート状の焼結体プレートをもって構成される。たとえば、コンデンサ素子７を構成する焼結体プレートは、セラミック誘電体材料を焼結して得られたものであり、インダクタ素子８を構成する焼結体プレートは、セラミック磁性体材料を焼成して得られたものであり、抵抗素子９を構成する焼結体プレートは、セラミック抵抗体材料を焼成して得られたものである。
【００３０】
これらコンデンサ素子７、インダクタ素子８および抵抗素子９の各々を構成する焼結体プレートを与えるセラミック機能材料は、後述する焼成工程での焼成温度より高い焼結温度を有していることが好ましい。
【００３１】
また、コンデンサ素子７、インダクタ素子８および抵抗素子９は、内部導体膜１０〜１２およびビアホール導体１３〜１５のような配線導体に電気的に接続されるべき端子電極をその外表面上に形成している。図４には、コンデンサ素子７が拡大されて示されている。コンデンサ素子７は、互いの間に静電容量を形成するように、互いに対向する各主面上にそれぞれ形成された端子電極１８および１９を備えている。一方の端子電極１８は、ビアホール導体１４に電気的に接続され、他方の端子電極１９は、内部導体膜１０に電気的に接続されている。
【００３２】
また、コンデンサ素子７、インダクタ素子８および抵抗素子９の各々を構成する焼結体プレートは、その厚みが１００μｍ以下とされることが好ましい。
【００３３】
次に、上述したような焼結済みのコンデンサ素子７、インダクタ素子８および抵抗素子９を用いて、図３に示すような未焼結複合積層体２０が作製される。
【００３４】
未焼結複合積層体２０は、前述したコンデンサ素子７、インダクタ素子８および抵抗素子９の各々を構成する焼結体プレートを与えるセラミック機能材料とは異なるセラミック機能材料、たとえばセラミック絶縁材料を含み、かつ積層された、複数の基体用グリーン層２１、２２、２３および２４を備えている。
【００３５】
また、基体用グリーン層２１〜２４の特定のものの主面に接するように、拘束層２５および２６が配置される。拘束層２５および２６は、基体用グリーン層２１〜２４に含まれるセラミック機能材料の焼結温度では焼結しない難焼結性材料を含んでいる。また、この実施形態では、拘束層２５および２６は、未焼結複合積層体２０の積層方向における両端に位置するように配置される。
【００３６】
また、未焼結複合積層体２０は、基体用グリーン層２１〜２４に関連して設けれる、前述したような内部導体膜１０〜１２、ビアホール導体１３〜１５ならびに外部導体膜１６および１７のような配線導体を備えている。
【００３７】
さらに、未焼結複合積層体２０は、プレート状のコンデンサ素子７、インダクタ素子８および抵抗素子９を、基体用グリーン層２１〜２４の主面に沿って延びるように配置された状態で内蔵している。
【００３８】
このような未焼結複合積層体２０を作製するため、たとえば、次のような各工程が実施される。
【００３９】
まず、基体用グリーン層２１〜２４となるべきセラミックグリーンシートが用意される。これらセラミックグリーンシートは、たとえばセラミック絶縁材料を含んでおり、このセラミック絶縁材料としては、好ましくは、１０００℃以下の温度で焼成可能なものが用いられ、たとえば、ガラス、またはガラスとセラミックとの混合物が用いられる。この場合、ガラス／セラミックの重量比は、１００／０ないし５／９５の範囲内に選ばれる。ガラス／セラミックの重量比が５／９５より小さいと、焼成可能な温度が１０００℃より高くなるためである。焼成可能な温度が高くなると、内部導体膜１０〜１２、ビアホール導体１３〜１５ならびに外部導体膜１６および１７のような配線導体において導電成分として用いられる材料の選択の幅が狭くなる。
【００４０】
より具体的には、セラミックグリーンシートとしては、ホウケイ酸系のガラス粉末とアルミナ粉末と有機ビヒクルとを混合して得られたセラミックスラリーをドクターブレード法等によってシート状に成形したものを用いることができる。このような材料系のセラミックグリーンシートは、８００〜１０００℃程度の比較的低温で焼成することができる。
【００４１】
セラミックグリーンシートには、必要に応じて、ビアホール導体１３〜１５を形成するための貫通孔が設けられ、この貫通孔に導電性ペーストを充填することによって、ビアホール導体１３〜１５が形成される。また、セラミックグリーンシート上には、必要に応じて、スクリーン印刷等により導電性ペーストを付与することによって、内部導体膜１０〜１２ならびに外部導体膜１６および１７が形成される。
【００４２】
前述したように、基体用グリーン層２１〜２４に含まれるセラミック絶縁材料が１０００℃以下の温度で焼成可能である場合には、内部導体膜１０〜１２、ビアホール導体１３〜１５ならびに外部導体膜１６および１７を与えるための導電性ペーストに含まれる導電成分として、たとえば、Ａｇ、Ａｇ−Ｐｔ合金、Ａｇ−Ｐｄ合金、Ａｕ、ＮｉおよびＣｕから選ばれた少なくとも１種を主成分とするものが有利に用いられる。
【００４３】
次に、基体用グリーン層２１〜２４を与えるように、セラミックグリーンシートが所定の順序をもって積層される。このとき、基体用グリーン層２４となるべきセラミックグリーンシート上の所定の位置に、コンデンサ素子７およびインダクタ素子８が配置され、基体用グリーン層２２となるべきセラミックグリーンシート上の所定の位置に、抵抗素子９が配置される。これらコンデンサ素子７、インダクタ素子８および抵抗素子９の各厚みは、図３からわかるように、基体用グリーン層２２の厚みより薄い。
【００４４】
他方、拘束層２５および２６となるべき拘束用グリーンシートが用意される。拘束用グリーンシートは、基体用グリーン層２１〜２４のためのセラミックグリーンシートに含まれるセラミック絶縁材料の焼結温度では焼結しない難焼結性材料を含んでいる。前述したように、基体用グリーン層２１〜２４に含まれるセラミック絶縁材料が１０００℃以下の温度で焼成可能であれば、この拘束用グリーンシートに含まれる難焼結性材料は、１０００℃では焼結しないものであればよい。難焼結性材料としては、たとえば、アルミナまたはジルコニアのようなセラミック粉末が有利に用いられ、拘束用グリーンシートは、このようなセラミック粉末と有機ビヒクルとを混合して得られたセラミックスラリーをドクターブレード法などによってシート状に成形することによって得ることができる。
【００４５】
次に、前述したように基体用グリーン層２１〜２４を与えるように積層されたセラミックグリーンシートを備える積層体の上下に、拘束層２５および２６を形成するように、拘束用グリーンシートが積層される。これによって、図３に示すような未焼結複合積層体２０が得られる。
【００４６】
この未焼結複合積層体２０は、次いで、積層方向にプレスされる。このプレスには、たとえば、１０００Ｋｇ／ｃｍ２ の圧力の水圧プレスが適用される。なお、前述したように、焼結済みのコンデンサ素子７、インダクタ素子８および抵抗素子９の各厚みが１００μｍ以下に選ばれると、このようなプレス工程において、内部導体膜１０〜１２のような配線導体の不所望な変形や断線を生じにくくすることができる。
【００４７】
次に、未焼結複合積層体２０は、たとえば、空気中において、９００℃の温度で焼成される。この焼成によって、基体用グリーン層２１〜２４が焼成され、それぞれ、図１に示した焼結状態のセラミック層２〜５となる。
【００４８】
他方、この焼成工程において、拘束層２５および２６は、焼結しない難焼結性材料を含んでいるので、それ自身、実質的に収縮しない。したがって、拘束層２５および２６は、基体用グリーン層２１〜２４に対して、その主面方向での収縮を抑制する拘束力を及ぼす。そのため、基体用グリーン層２１〜２４が焼結状態のセラミック層２〜５となるとき、その主面方向での収縮が抑制されながら、実質的に厚み方向にのみ収縮することになる。
【００４９】
このことから、セラミック層２〜５の各々の寸法精度を高くすることができ、したがって、内部導体膜１０〜１２、ビアホール導体１３〜１５ならびに外部導体膜１６および１７のような配線導体をもって微細で高密度な配線を施しても、不所望な変形や断線などの問題を生じにくくすることができる。
【００５０】
また、上述のように、基体用グリーン層２１〜２４は、主面方向での収縮が抑制されるので、焼結済みのコンデンサ素子７、インダクタ素子８および抵抗素子９を内蔵した状態の未焼結複合積層体２０を焼成する際には、基体用グリーン層２１〜２４の厚み方向での収縮挙動のみを考慮すればよい。そして、焼結済みのコンデンサ素子７、インダクタ素子８および抵抗素子９は、たとえば１００μｍ以下の厚みを有するプレート状をなしているので、この厚み方向での収縮挙動についても、それほど厳しく管理する必要がない。
【００５１】
また、焼結状態で未焼結複合積層体２０に内蔵されたコンデンサ素子７、インダクタ素子８および抵抗素子９は、焼成工程において、相互拡散の問題に遭遇しないため、これら素子７〜９の各々の特性は、それぞれ、未焼結複合積層体２０の焼成後においても維持され得ることが確認されている。
【００５２】
上述のような焼成工程を終えた後、拘束層２５および２６が除去される。拘束層２５および２６の除去は、これら拘束層２５および２６が焼結されないため、容易に行なうことができる。
【００５３】
このようにして、図１に示すように、コンデンサ素子７、インダクタ素子８および抵抗素子９を内蔵した焼結後の積層体６を備える多層セラミック基板１が完成される。
【００５４】
図５は、この発明の他の実施形態を説明するためのもので、未焼結複合積層体に内蔵されるべき機能素子としてのコンデンサ素子２７を図解的に示す断面図である。
【００５５】
コンデンサ素子２７は、前述したコンデンサ素子７と同様、プレート状の焼結体プレートをもって構成されるが、このコンデンサ素子２７は、内部導体としての内部電極２８および２９を介在させた状態でセラミック誘電体材料からなる複数の層３０を積層した構造を有している。また、コンデンサ素子２７は、その外表面上に端子電極３１および３２を形成している。
【００５６】
このコンデンサ素子２７は、大容量を得るため、積層セラミックコンデンサを構成している。すなわち、内部電極２８および端子電極３１の各々は、層３０を介して、内部電極２９および端子電極３２の各々に対向し、これら対向する各部分において静電容量を形成し、内部電極２８と端子電極３１とがビアホール導体３３によって接続され、かつ内部電極２９と端子電極３２とが端面導体３４によって接続されることによって、上述した静電容量が並列に接続される。
【００５７】
このコンデンサ素子２７は、前述したコンデンサ素子７に置き換えて、多層セラミック基板１を製造するために用いることができる。
【００５８】
なお、図示しないが、インダクタ素子についても、同様の積層構造を採用し、それによって、インダクタ素子に備えるコイル導体のターン数の増加を図ることができる。
【００６２】
以上、この発明を図示した実施形態に関連して説明したが、この発明の範囲内において、その他、種々の変形例が可能である。
【００６３】
たとえば、図１に示した多層セラミック基板１において採用された回路設計は、図２に示すような等価回路を与えるものであったが、このような回路設計は、この発明のより容易な理解を可能とするための一典型例にすぎず、この発明は、その他、種々の回路設計を有する多層セラミック基板においても等しく適用することができる。
【００６４】
また、図３に示すように、拘束層２５および２６は、未焼結複合積層体２０の積層方向における両端に位置するように配置されたが、このような拘束層２５および２６に代えて、あるいは拘束層２５および２６に加えて、基体用グリーン層２１〜２４の間に位置するように、拘束層が配置されてもよい。このように、基体用グリーン層２１〜２４の間に配置される拘束層には、焼成工程において、基体用グリーン層２１〜２４に含まれていたガラス成分等の一部が浸透し、それによって、拘束層が固化されるように、そこに含まれる難焼結性材料からなる粉末が固着される。このような拘束層は、焼成工程の後、除去されず、製品となる多層セラミック基板に備える積層体中に存在することになる。
【００６５】
また、図示した実施形態において、焼結体プレートは、コンデンサ素子７もしくは２７、インダクタ素子８または抵抗素子９のような機能素子を構成するものであったが、このような焼結体プレートは、多層セラミック基板に備える他の電気的要素と協働して特定の電気的機能を与える機能素子を構成するものであってもよい。
【００６６】
また、このような焼結体プレートは、これが内蔵される未焼結複合積層体に備える基体用グリーン層の主面の面積と実質的に同じ面積を有していてもよい。
【００６７】
【発明の効果】
以上のように、この発明によれば、多層セラミック基板を製造するために焼成される未焼結複合積層体が、積層された複数の基体用グリーン層と、基体用グリーン層の特定のものの主面に接するように配置され、かつ基体用グリーン層に含まれるセラミック機能材料の焼結温度では焼結しない難焼結性材料を含む、拘束層と、基体用グリーン層に関連して設けれる、配線導体とを備えるとともに、基体用グリーン層に含まれるセラミック機能材料とは異なるセラミック機能材料を焼成して得られるプレート状の焼結体プレートを備え、この焼結体プレートが基体用グリーン層の主面に沿って延びるように配置されているので、次のような効果を奏することができる。
【００６８】
まず、未焼結複合積層体を焼成する工程において、拘束層は、それ自身、実質的に収縮しないので、基体用グリーン層に対して、その主面方向での収縮を抑制する拘束力を及ぼす。そのため、基体用グリーン層は、その主面方向での収縮が抑制されながら焼成される。したがって、得られた多層セラミック基板の寸法精度が高められ、配線導体の不所望な変形や断線が生じにくくなり、多層セラミック基板における配線の高密度化、多機能化および高性能化を図ることが可能になる。
【００６９】
また、上述したような拘束層による収縮抑制作用のため、基体用グリーン層は、実質的に厚み方向にのみ収縮するに過ぎないので、未焼結複合積層体に焼結体プレートを内蔵するにあたって、この厚み方向での収縮挙動のみを考慮すればよく、しかも、焼結体プレートは、厚みの薄いプレート状をなしているので、焼結体プレートを内蔵した状態での未焼結複合積層体の焼成を問題なく実施することができる。
【００７０】
また、焼結体プレートは、既に焼成された後の状態にあるので、未焼結複合積層体の焼成工程において、基体用グリーン層に含まれる成分と焼結体プレートに含まれる成分との間で相互拡散が生じることがない。
【００７１】
このようなことから、焼結体プレートは、多層セラミック基板に内蔵される受動部品のような機能素子を与えるために有利に用いることができる。
【００７２】
たとえば、焼結体プレートが、その外表面上に端子電極を形成しており、この端子電極に配線導体が電気的に接続されるとき、未焼結複合積層体に内蔵する前の焼結体プレートが構成するコンデンサ素子、インダクタ素子または抵抗素子のような機能素子の特性を、未焼結複合積層体の焼成後においても維持することができ、設計どおりの特性を与える多層セラミック基板を容易に得ることができる。
【００７３】
特に、焼結体プレートを構成するセラミック機能材料が、未焼結複合積層体を焼成する工程での焼成温度より高い焼結温度を有している場合には、焼結体プレートによって与えられる機能素子の特性をより高い信頼性をもって維持することが可能となる。
【００７４】
また、焼結体プレートが機能素子を構成する場合、このような機能素子を多層セラミック基板の内部に完全に埋め込んだ状態とすることができるので、耐湿性などの耐環境性に優れた多層セラミック基板を得ることができる。
【００７５】
また、焼結体プレートが機能素子を構成する場合、このような機能素子を、多層セラミック基板の内部において３次元的に配置することができるので、回路設計の自由度が高められるとともに、信号のクロストークなどの問題を有利に回避することができる。
【００７６】
また、焼結体プレートが、内部導体を介在させた状態でセラミック機能材料からなる複数の層を積層した構造を有している場合には、この焼結体プレートによって構成される機能素子の性能を高めることができる。
【００７７】
また、焼結体プレートの厚みが１００μｍ以下とされると、未焼結複合積層体を作製した段階、あるいはこれを焼成した段階での配線導体の不所望な変形や断線をより確実に防止することができる。
【００７８】
また、基体用グリーン層の特定のものには、キャビティが設けられ、焼結体プレートがこのキャビティ内に収容されると、未焼結複合積層体における焼結体プレートの厚みの影響を低減することができる。
【００７９】
また、未焼結複合積層体を焼成する工程において、１０００℃以下の温度が適用されると、たとえば配線導体において用いられる導電成分の選択の幅を広げることができる。
【図面の簡単な説明】
【図１】この発明の一実施形態による多層セラミック基板１を図解的に示す断面図である。
【図２】図１に示した多層セラミック基板１が与える等価回路を示す図である。
【図３】図１に示した多層セラミック基板１を得るために作製される未焼結複合積層体２０を図解的に示す断面図である。
【図４】図３に示した未焼結複合積層体２０におけるコンデンサ素子７が配置された部分を拡大して示す断面図である。
【図５】この発明の他の実施形態を説明するためのもので、コンデンサ素子２７を図解的に示す断面図である。
【符号の説明】
１ 多層セラミック基板
２〜５ セラミック層
７，２７ コンデンサ素子（焼結体プレート）
８ インダクタ素子（焼結体プレート）
９ 抵抗素子（焼結体プレート）
１０，１２ 内部導体膜（配線導体）
１３〜１５ ビアホール導体（配線導体）
１６，１７ 外部導体膜（配線導体）
１８，１９，３１，３２ 端子電極
２０ 未焼結複合積層体
２１〜２４ 基体用グリーン層
２５，２６ 拘束層
２８，２９ 内部電極（内部導体）
３０ セラミック機能材料からなる層
Claims (11)
- 第１のセラミック機能材料を焼成して得られるプレート状の焼結体プレートを用意する工程と、
前記第１のセラミック機能材料とは異なる第２のセラミック機能材料を含み、かつ積層された、複数の基体用グリーン層と、前記基体用グリーン層の特定のものの主面に接するように配置され、かつ前記第２のセラミック機能材料の焼結温度では焼結しない難焼結性材料を含む、拘束層と、前記基体用グリーン層に関連して設けられる、配線導体と、前記基体用グリーン層の主面に沿って延びるように配置される前記焼結体プレートとを備える、未焼結複合積層体を作製する工程と、
前記未焼結複合積層体を、前記第２のセラミック機能材料が焼結する温度条件下で焼成する工程と
を備え、
前記焼結体プレートの厚みは、前記基体用グリーン層の厚みより薄く、
前記未焼結複合積層体を作製する工程は、前記焼結体プレートを収容するためのキャビティが予め設けられていない、前記基体用グリーン層となるべきセラミックグリーンシート上に所定の位置に、前記焼結体プレートを配置する工程と、前記セラミックグリーンシートを積層して前記未焼結複合積層体を得る工程と、前記未焼結複合積層体を積層方向にプレスする工程とを備える、多層セラミック基板の製造方法。 - 前記焼結体プレートは、前記基体用グリーン層の主面の面積より小さい面積を有する、請求項１に記載の多層セラミック基板の製造方法。
- 前記焼結体プレートは、その外表面上に端子電極を形成しており、前記配線導体は、前記端子電極に電気的に接続される、請求項１または２に記載の多層セラミック基板の製造方法。
- 前記焼結体プレートは、コンデンサ素子、インダクタ素子または抵抗素子を構成する、請求項３に記載の多層セラミック基板の製造方法。
- 前記焼結体プレートは、内部導体を介在させた状態で前記第１のセラミック機能材料からなる複数の層を積層した構造を有する、請求項３または４に記載の多層セラミック基板の製造方法。
- 前記焼結体プレートは、厚みが１００μｍ以下とされる、請求項１ないし５のいずれかに記載の多層セラミック基板の製造方法。
- 前記未焼結複合積層体を焼成する工程において、前記未焼結複合積層体は１０００℃以下の温度で焼成される、請求項１ないし６のいずれかに記載の多層セラミック基板の製造方法。
- 前記第１のセラミック機能材料は、前記未焼結複合積層体を焼成する工程での焼成温度より高い焼結温度を有する、請求項１ないし７のいずれかに記載の多層セラミック基板の製造方法。
- 前記未焼結複合積層体に備える前記拘束層は、前記未焼結複合積層体の積層方向における両端に位置するように配置される、請求項１ないし８のいずれかに記載の多層セラミック基板の製造方法。
- 前記未焼結複合積層体を焼成する工程の後、前記拘束層を除去する工程をさらに備える、請求項９に記載の多層セラミック基板の製造方法。
- 請求項１ないし１０のいずれかに記載の製造方法によって得られた、多層セラミック基板。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000271323A JP3593964B2 (ja) | 2000-09-07 | 2000-09-07 | 多層セラミック基板およびその製造方法 |
| US09/941,180 US20020026978A1 (en) | 2000-09-07 | 2001-08-27 | Multilayer ceramic substrate and manufacturing method therefor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000271323A JP3593964B2 (ja) | 2000-09-07 | 2000-09-07 | 多層セラミック基板およびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002084067A JP2002084067A (ja) | 2002-03-22 |
| JP3593964B2 true JP3593964B2 (ja) | 2004-11-24 |
Family
ID=18757630
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000271323A Expired - Lifetime JP3593964B2 (ja) | 2000-09-07 | 2000-09-07 | 多層セラミック基板およびその製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US20020026978A1 (ja) |
| JP (1) | JP3593964B2 (ja) |
Families Citing this family (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7467928B2 (en) * | 2002-12-12 | 2008-12-23 | Board Of Trustees Of The University Of Arkansas | Microfluidic device utilizing magnetohydrodynamics and method for fabrication thereof |
| KR100853144B1 (ko) * | 2004-09-03 | 2008-08-20 | 가부시키가이샤 무라타 세이사쿠쇼 | 칩형 전자부품을 탑재한 세라믹 기판 및 그 제조방법 |
| JP3928665B2 (ja) | 2004-09-13 | 2007-06-13 | 株式会社村田製作所 | チップ型電子部品内蔵型多層基板及びその製造方法 |
| JP4310468B2 (ja) | 2004-10-29 | 2009-08-12 | 株式会社村田製作所 | セラミック多層基板及びその製造方法 |
| WO2006046461A1 (ja) | 2004-10-29 | 2006-05-04 | Murata Manufacturing Co., Ltd. | チップ型電子部品を内蔵した多層基板及びその製造方法 |
| JP4569265B2 (ja) * | 2004-11-05 | 2010-10-27 | 株式会社村田製作所 | セラミック多層基板及びその製造方法 |
| US20060162844A1 (en) * | 2005-01-26 | 2006-07-27 | Needes Christopher R | Multi-component LTCC substrate with a core of high dielectric constant ceramic material and processes for the development thereof |
| KR100790694B1 (ko) | 2006-06-30 | 2008-01-02 | 삼성전기주식회사 | 캐패시터 내장형 ｌｔｃｃ 기판 제조방법 |
| CN101772994B (zh) | 2007-07-26 | 2011-07-20 | 株式会社村田制作所 | 多层陶瓷基板及其制造方法 |
| TWI382724B (zh) * | 2008-11-11 | 2013-01-11 | Chunghwa Telecom Co Ltd | 用戶端設備自動供裝系統與方法 |
| US20150132585A1 (en) * | 2012-04-18 | 2015-05-14 | Nitto Denko Corporation | Phosphor Ceramics and Methods of Making the Same |
| WO2013158930A1 (en) * | 2012-04-18 | 2013-10-24 | Nitto Denko Corporation | Phosphor ceramics and methods of making the same |
| CN112979284A (zh) * | 2019-12-17 | 2021-06-18 | 深圳市大富科技股份有限公司 | 陶瓷器件及其制备方法 |
| DE102020205043B4 (de) * | 2020-04-21 | 2024-07-04 | Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung eingetragener Verein | Verfahren zur Herstellung einer Leistungshalbleiterbauelementanordnung oder Leistungshalbleiterbauelementeinhausung |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5254191A (en) * | 1990-10-04 | 1993-10-19 | E. I. Du Pont De Nemours And Company | Method for reducing shrinkage during firing of ceramic bodies |
| DE19509554A1 (de) * | 1995-03-16 | 1996-09-19 | Bosch Gmbh Robert | Verfahren zur Herstellung einer Multilayerschaltung |
| US5708570A (en) * | 1995-10-11 | 1998-01-13 | Hughes Aircraft Company | Shrinkage-matched circuit package utilizing low temperature co-fired ceramic structures |
| DE19609221C1 (de) * | 1996-03-09 | 1997-08-07 | Bosch Gmbh Robert | Verfahren zur Herstellung von keramischen Mehrschichtsubstraten |
| US6008535A (en) * | 1998-09-17 | 1999-12-28 | Advanced Ceramic X Corp. | Method of making a semiconductor diode from laminated ceramic tape |
| US6252761B1 (en) * | 1999-09-15 | 2001-06-26 | National Semiconductor Corporation | Embedded multi-layer ceramic capacitor in a low-temperature con-fired ceramic (LTCC) substrate |
-
2000
- 2000-09-07 JP JP2000271323A patent/JP3593964B2/ja not_active Expired - Lifetime
-
2001
- 2001-08-27 US US09/941,180 patent/US20020026978A1/en not_active Abandoned
Also Published As
| Publication number | Publication date |
|---|---|
| US20020026978A1 (en) | 2002-03-07 |
| JP2002084067A (ja) | 2002-03-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6153290A (en) | Multi-layer ceramic substrate and method for producing the same | |
| KR100356678B1 (ko) | 다층 세라믹 기판의 제조방법 | |
| JP3593964B2 (ja) | 多層セラミック基板およびその製造方法 | |
| US20050126682A1 (en) | Monolithic ceramic substrate and method for making the same | |
| EP0901316B1 (en) | Method of producing a multi-layer ceramic substrate accomodating a passive component | |
| JP2504223B2 (ja) | 積層コンデンサの製造方法 | |
| JPH07122455A (ja) | セラミック積層電子部品の製造方法 | |
| JP2003332741A (ja) | セラミック多層基板の製造方法 | |
| JP3669404B2 (ja) | 多層セラミック基板の製造方法 | |
| JPH10308584A (ja) | セラミック多層基板およびその製造方法 | |
| JP2004247334A (ja) | 積層型セラミック電子部品およびその製造方法ならびにセラミックグリーンシート積層構造物 | |
| JP3327214B2 (ja) | 多層セラミック基板の製造方法 | |
| JP3129261B2 (ja) | 多層セラミック基板の製造方法 | |
| JPH11354924A (ja) | 多層セラミック基板の製造方法 | |
| JP4501524B2 (ja) | セラミック多層基板およびその製造方法 | |
| JP2001156454A (ja) | 多層セラミック基板およびその製造方法 | |
| JP3540941B2 (ja) | 積層体およびその製造方法 | |
| KR100289959B1 (ko) | 저온동시소성세라믹의 내장 커패시터 제조방법 | |
| JP3493812B2 (ja) | セラミック電子部品の製造方法 | |
| JP2001144438A (ja) | 多層セラミック基板およびその製造方法 | |
| JP3898653B2 (ja) | ガラスセラミック多層配線基板の製造方法 | |
| TW200911072A (en) | Multi-layer ceramic substrate with embedded cavity and manufacturing method thereof | |
| JP2004207495A (ja) | セラミック構造体、セラミック構造体の製造方法および非可逆回路素子 | |
| US20130200545A1 (en) | Method for the Production of a Ceramic Green Sheet | |
| JPH1065342A (ja) | 多層回路基板およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040426 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040518 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040708 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040810 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040823 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 3593964 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080910 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080910 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090910 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090910 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100910 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100910 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110910 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120910 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120910 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130910 Year of fee payment: 9 |
|
| EXPY | Cancellation because of completion of term |