JP2003332741A - セラミック多層基板の製造方法 - Google Patents
セラミック多層基板の製造方法Info
- Publication number
- JP2003332741A JP2003332741A JP2002139155A JP2002139155A JP2003332741A JP 2003332741 A JP2003332741 A JP 2003332741A JP 2002139155 A JP2002139155 A JP 2002139155A JP 2002139155 A JP2002139155 A JP 2002139155A JP 2003332741 A JP2003332741 A JP 2003332741A
- Authority
- JP
- Japan
- Prior art keywords
- green sheet
- ceramic
- multilayer substrate
- green
- electronic component
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Ceramic Capacitors (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Devices For Post-Treatments, Processing, Supply, Discharge, And Other Processes (AREA)
Abstract
(57)【要約】
【課題】 安定した特性を有する部品内蔵型のセラミッ
ク多層基板の製造方法を提供する。 【解決手段】 キャビティ４ａ，４ｂ内にセラミック電
子部品６，７が収納されるように、第１のセラミック材
料を含む第１のグリーンシート１，１ａ、および第１の
セラミック材料の焼結温度では焼結しない第２のセラミ
ック材料を含む第２のグリーンシート２，２ｂを積層し
て、セラミック積層体８を作製する。得られたセラミッ
ク積層体８を、第１のセラミック材料が焼結し第２のセ
ラミック材料が焼結しない温度で焼成する。
ク多層基板の製造方法を提供する。 【解決手段】 キャビティ４ａ，４ｂ内にセラミック電
子部品６，７が収納されるように、第１のセラミック材
料を含む第１のグリーンシート１，１ａ、および第１の
セラミック材料の焼結温度では焼結しない第２のセラミ
ック材料を含む第２のグリーンシート２，２ｂを積層し
て、セラミック積層体８を作製する。得られたセラミッ
ク積層体８を、第１のセラミック材料が焼結し第２のセ
ラミック材料が焼結しない温度で焼成する。
Description
【０００１】
【発明の属する技術分野】本発明は、焼成工程において
平面方向の収縮を実質的に生じさせないようにするセラ
ミック多層基板の製造方法に関し、詳しくは、基板内部
にセラミック電子部品を内蔵させたセラミック多層基板
の製造方法に関する。
平面方向の収縮を実質的に生じさせないようにするセラ
ミック多層基板の製造方法に関し、詳しくは、基板内部
にセラミック電子部品を内蔵させたセラミック多層基板
の製造方法に関する。
【０００２】
【従来の技術】セラミック多層基板をより多機能化、高
密度化、高性能化するためには、このようなセラミック
多層基板において、たとえばコンデンサやインダクタの
ような回路要素を内蔵させ、高密度に配線を施すことが
有効である。
密度化、高性能化するためには、このようなセラミック
多層基板において、たとえばコンデンサやインダクタの
ような回路要素を内蔵させ、高密度に配線を施すことが
有効である。
【０００３】例えば、特開２００１−１１１２３４号公
報では、図７に示すようなセラミック多層基板が開示さ
れている。セラミック多層基板２９は、機能セラミック
層２１，２１ａと収縮抑制用支持体２２とが積層された
ものであり、機能セラミック層２１ａに形成されたキャ
ビティ２４ａ，２４ｂに機能素子２６，２７が収納され
ている。
報では、図７に示すようなセラミック多層基板が開示さ
れている。セラミック多層基板２９は、機能セラミック
層２１，２１ａと収縮抑制用支持体２２とが積層された
ものであり、機能セラミック層２１ａに形成されたキャ
ビティ２４ａ，２４ｂに機能素子２６，２７が収納され
ている。
【０００４】このセラミック多層基板２９は、機能セラ
ミック層２１，２１ａとなるべき機能グリーンシート
と、収縮抑制用支持体２２となるべき収縮抑制用グリー
ンシートとを積層し、一部の機能グリーンシートに形成
されたキャビティに生の機能素子を収納し、さらに機能
グリーンシートと収縮抑制用グリーンシートとを積層し
て生の複合積層体を作製し、この生の複合積層体を焼成
することにより製造される。
ミック層２１，２１ａとなるべき機能グリーンシート
と、収縮抑制用支持体２２となるべき収縮抑制用グリー
ンシートとを積層し、一部の機能グリーンシートに形成
されたキャビティに生の機能素子を収納し、さらに機能
グリーンシートと収縮抑制用グリーンシートとを積層し
て生の複合積層体を作製し、この生の複合積層体を焼成
することにより製造される。
【０００５】この製造方法によれば、キャビティに収納
された生の機能素子が焼成時に収縮し、焼成後のセラミ
ック多層基板のキャビティ２４ａ，２４ｂと機能素子２
６，２７との間に空隙が形成される。したがって、機能
セラミック層２１ａの成分が機能素子２６，２７に拡散
するのを防止することができるため、機能素子２６，２
７の特性ひいてはセラミック多層基板２９の特性を安定
させることができる。
された生の機能素子が焼成時に収縮し、焼成後のセラミ
ック多層基板のキャビティ２４ａ，２４ｂと機能素子２
６，２７との間に空隙が形成される。したがって、機能
セラミック層２１ａの成分が機能素子２６，２７に拡散
するのを防止することができるため、機能素子２６，２
７の特性ひいてはセラミック多層基板２９の特性を安定
させることができる。
【０００６】
【発明が解決しようとする課題】このように、特開２０
０１−１１１２３４号公報に開示されたセラミック多層
基板の製造方法では、キャビティ内に収納された生の機
能素子を収縮させることを前提としている。
０１−１１１２３４号公報に開示されたセラミック多層
基板の製造方法では、キャビティ内に収納された生の機
能素子を収縮させることを前提としている。
【０００７】しかし、上記の製造方法では、焼成時に生
の機能素子が収縮するため、生の機能素子に形成された
端子電極と基板の配線導体との電気的接続が切断される
おそれがある。また、上記の製造方法でセラミック多層
基板を量産する場合、生の機能素子の収縮度合いを均一
に制御するのは非常に困難である。
の機能素子が収縮するため、生の機能素子に形成された
端子電極と基板の配線導体との電気的接続が切断される
おそれがある。また、上記の製造方法でセラミック多層
基板を量産する場合、生の機能素子の収縮度合いを均一
に制御するのは非常に困難である。
【０００８】したがって、上記の製造方法では、目的と
するセラミック多層基板の特性が得られなかったり、セ
ラミック多層基板の特性にばらつきが生じてしまうとい
う問題があった。
するセラミック多層基板の特性が得られなかったり、セ
ラミック多層基板の特性にばらつきが生じてしまうとい
う問題があった。
【０００９】本発明は、上記問題点を解決し、安定した
特性を有する部品内蔵型のセラミック多層基板の製造方
法を提供することを目的とする。
特性を有する部品内蔵型のセラミック多層基板の製造方
法を提供することを目的とする。
【００１０】
【課題を解決するための手段】本発明に係るセラミック
多層基板は、以下の工程を備えることを特徴とする。 １．第１のセラミック材料を含む第１のグリーンシート
を準備し、前記第１のセラミック材料の焼結温度では焼
結しない第２のセラミック材料を含む第２のグリーンシ
ートを準備し、外表面上に端子電極を備えたセラミック
電子部品を準備する工程 ２．以下の条件（ａ）〜（ｄ）を満たすように、第１の
グリーンシートおよび第２のグリーンシートを積層し、
セラミック電子部品が内蔵されたセラミック積層体を作
製する工程 （ａ）第１のグリーンシートが少なくとも１枚以上積層
されてなり、かつ積層方向に貫通したキャビティを有す
るグリーンシート群が構成される。 （ｂ）グリーンシート群の上下面に、それぞれ第１のグ
リーンシートおよび第２のグリーンシートが積層される （ｃ）少なくとも、グリーンシート群の下面に隣接した
第１のグリーンシートまたは第２のグリーンシートの上
面に、配線導体が形成される （ｄ）セラミック電子部品はキャビティ内に収納され、
セラミック電子部品の端子電極と、配線導体とが接続さ
れる。 ３．セラ１４ミック積層体を、第１のセラミック材料が
焼結し第２のセラミック材料が焼結しない温度で焼成
し、第１のグリーンシートと隣接する第２のグリーンシ
ートのほぼ全域に、第１セラミック材料の成分を侵入さ
せ、第１のグリーンシートと第２のグリーンシートとを
固着させる工程なお、上記２．の工程において、セラミ
ック積層体には必ず第２のグリーンシートが用いられて
いる。
多層基板は、以下の工程を備えることを特徴とする。 １．第１のセラミック材料を含む第１のグリーンシート
を準備し、前記第１のセラミック材料の焼結温度では焼
結しない第２のセラミック材料を含む第２のグリーンシ
ートを準備し、外表面上に端子電極を備えたセラミック
電子部品を準備する工程 ２．以下の条件（ａ）〜（ｄ）を満たすように、第１の
グリーンシートおよび第２のグリーンシートを積層し、
セラミック電子部品が内蔵されたセラミック積層体を作
製する工程 （ａ）第１のグリーンシートが少なくとも１枚以上積層
されてなり、かつ積層方向に貫通したキャビティを有す
るグリーンシート群が構成される。 （ｂ）グリーンシート群の上下面に、それぞれ第１のグ
リーンシートおよび第２のグリーンシートが積層される （ｃ）少なくとも、グリーンシート群の下面に隣接した
第１のグリーンシートまたは第２のグリーンシートの上
面に、配線導体が形成される （ｄ）セラミック電子部品はキャビティ内に収納され、
セラミック電子部品の端子電極と、配線導体とが接続さ
れる。 ３．セラ１４ミック積層体を、第１のセラミック材料が
焼結し第２のセラミック材料が焼結しない温度で焼成
し、第１のグリーンシートと隣接する第２のグリーンシ
ートのほぼ全域に、第１セラミック材料の成分を侵入さ
せ、第１のグリーンシートと第２のグリーンシートとを
固着させる工程なお、上記２．の工程において、セラミ
ック積層体には必ず第２のグリーンシートが用いられて
いる。
【００１１】上記セラミック多層基板の製造方法におい
ては、グリーンシート群を、第１のグリーンシートおよ
び第２のグリーンシートで構成することが好ましい。
ては、グリーンシート群を、第１のグリーンシートおよ
び第２のグリーンシートで構成することが好ましい。
【００１２】また、上記セラミック多層基板の製造方法
においては、グリーンシート群を第１のグリーンシート
のみで構成し、かつ、グリーンシート群の上下面に第２
のグリーンシートを配置することが好ましい。
においては、グリーンシート群を第１のグリーンシート
のみで構成し、かつ、グリーンシート群の上下面に第２
のグリーンシートを配置することが好ましい。
【００１３】また、上記セラミック多層基板の製造方法
においては、グリーンシート群の下面に第２のグリーン
シートを配置することが好ましい。
においては、グリーンシート群の下面に第２のグリーン
シートを配置することが好ましい。
【００１４】
【発明の実施の形態】以下、本発明に係るセラミック多
層基板の製造方法を詳細に説明する。 １．第１のセラミック材料を含む第１のグリーンシート
を準備し、第１のセラミック材料の焼結温度では焼結し
ない第２のセラミック材料を含む第２のグリーンシート
を準備し、外表面上に端子電極を備えたセラミック電子
部品を準備する工程 本発明において、セラミック基板を構成するためのグリ
ーンシートは、第１のセラミック材料を含む第１のグリ
ーンシート、および第１のセラミック材料の焼結温度で
は焼結しない第２のグリーンシートである。第１、第２
のグリーンシートは、公知のグリーンシート作製方法に
より作製される。たとえば、セラミック材料粉末に、適
当量のバインダ、可塑剤、および溶剤を加えて混練し、
得られたセラミックスラリーをドクターブレード法によ
りシート状に成形する方法などが挙げられる。
層基板の製造方法を詳細に説明する。 １．第１のセラミック材料を含む第１のグリーンシート
を準備し、第１のセラミック材料の焼結温度では焼結し
ない第２のセラミック材料を含む第２のグリーンシート
を準備し、外表面上に端子電極を備えたセラミック電子
部品を準備する工程 本発明において、セラミック基板を構成するためのグリ
ーンシートは、第１のセラミック材料を含む第１のグリ
ーンシート、および第１のセラミック材料の焼結温度で
は焼結しない第２のグリーンシートである。第１、第２
のグリーンシートは、公知のグリーンシート作製方法に
より作製される。たとえば、セラミック材料粉末に、適
当量のバインダ、可塑剤、および溶剤を加えて混練し、
得られたセラミックスラリーをドクターブレード法によ
りシート状に成形する方法などが挙げられる。
【００１５】第１のグリーンシートは、目的とするセラ
ミック多層基板の主要部を構成する。したがって、第１
のセラミック材料としては、配線導体を伝搬する信号に
遅延が生じないように比誘電率の低いものを用いること
が好ましく、銀や銅などの高導電率の配線導体と一体焼
成できるように焼結温度の低いものを用いることが好ま
しい。このような条件を満たすセラミック材料として
は、たとえばＢａＯ−Ａｌ2Ｏ3−ＳｉＯ2系のセラミッ
ク材料を挙げることができる。また、第１のセラミック
材料にガラス成分を含ませることにより、さらに低温焼
結を図ることができる。
ミック多層基板の主要部を構成する。したがって、第１
のセラミック材料としては、配線導体を伝搬する信号に
遅延が生じないように比誘電率の低いものを用いること
が好ましく、銀や銅などの高導電率の配線導体と一体焼
成できるように焼結温度の低いものを用いることが好ま
しい。このような条件を満たすセラミック材料として
は、たとえばＢａＯ−Ａｌ2Ｏ3−ＳｉＯ2系のセラミッ
ク材料を挙げることができる。また、第１のセラミック
材料にガラス成分を含ませることにより、さらに低温焼
結を図ることができる。
【００１６】第２のグリーンシートは、焼成時に第１の
グリーンシートの平面方向の収縮を抑制する。これは、
焼成工程において、第２のグリーンシートがほとんど収
縮せず、第２のグリーンシートに隣接して積層された第
１のグリーンシートが第２のグリーンシートに拘束され
るためである。上記のように、第１のセラミック材料と
してＢａＯ−Ａｌ2Ｏ3−ＳｉＯ2系セラミックを用いた
場合、第２のセラミック材料としては、アルミナやジル
コニアを用いることができる。
グリーンシートの平面方向の収縮を抑制する。これは、
焼成工程において、第２のグリーンシートがほとんど収
縮せず、第２のグリーンシートに隣接して積層された第
１のグリーンシートが第２のグリーンシートに拘束され
るためである。上記のように、第１のセラミック材料と
してＢａＯ−Ａｌ2Ｏ3−ＳｉＯ2系セラミックを用いた
場合、第２のセラミック材料としては、アルミナやジル
コニアを用いることができる。
【００１７】本発明において、セラミック基板に内蔵さ
れるセラミック電子部品としては、コンデンサ、インダ
クタ、抵抗体などを用いることができる。このセラミッ
ク電子部品は、キャビティの形状に合わせてチップ状で
あることが好ましい。
れるセラミック電子部品としては、コンデンサ、インダ
クタ、抵抗体などを用いることができる。このセラミッ
ク電子部品は、キャビティの形状に合わせてチップ状で
あることが好ましい。
【００１８】また、本発明では、生のセラミック素子を
用いるのではなく、焼成済みのセラミック電子部品を用
いる。生のセラミック素子を用いる場合は、グリーンシ
ートと生のセラミック素子とが焼成時に反応して、生の
セラミック素子の特性が安定しないという問題がある。
しかし、焼成済みのセラミック電子部品を用いる場合
は、そのような焼成時の反応がほとんど起こらないた
め、焼成済みのセラミック電子部品の安定した特性を焼
成後もそのまま維持することができる。したがって、目
的に応じた特性を有するセラミック電子部品を適宜選択
することにより、特性の安定したセラミック多層基板を
容易に得ることができる。
用いるのではなく、焼成済みのセラミック電子部品を用
いる。生のセラミック素子を用いる場合は、グリーンシ
ートと生のセラミック素子とが焼成時に反応して、生の
セラミック素子の特性が安定しないという問題がある。
しかし、焼成済みのセラミック電子部品を用いる場合
は、そのような焼成時の反応がほとんど起こらないた
め、焼成済みのセラミック電子部品の安定した特性を焼
成後もそのまま維持することができる。したがって、目
的に応じた特性を有するセラミック電子部品を適宜選択
することにより、特性の安定したセラミック多層基板を
容易に得ることができる。
【００１９】２．以下の条件（ａ）〜（ｄ）を満たすよ
うに、第１のグリーンシートおよび第２のグリーンシー
トを積層し、前記セラミック電子部品が内蔵されたセラ
ミック積層体を作製する工程 （ａ）前記第１のグリーンシートが少なくとも１枚以上
積層されてなり、かつ積層方向に貫通したキャビティを
有するグリーンシート群が構成される。グリーンシート
群は、第１のグリーンシートだけで構成されていてもよ
く、第２のグリーンシートを含んでいてもよい。また、
グリーンシート群は、あらかじめ貫通孔が形成された第
１、第２のグリーンシートを積層したものでもよく、第
１、第２のグリーンシートを積層したあとに貫通孔を形
成したものでもよい。貫通孔を形成する方法としては、
グリーンシートの一部をパンチャーにより打ち抜く方法
や、レーザーでカットする方法などが挙げられる。
うに、第１のグリーンシートおよび第２のグリーンシー
トを積層し、前記セラミック電子部品が内蔵されたセラ
ミック積層体を作製する工程 （ａ）前記第１のグリーンシートが少なくとも１枚以上
積層されてなり、かつ積層方向に貫通したキャビティを
有するグリーンシート群が構成される。グリーンシート
群は、第１のグリーンシートだけで構成されていてもよ
く、第２のグリーンシートを含んでいてもよい。また、
グリーンシート群は、あらかじめ貫通孔が形成された第
１、第２のグリーンシートを積層したものでもよく、第
１、第２のグリーンシートを積層したあとに貫通孔を形
成したものでもよい。貫通孔を形成する方法としては、
グリーンシートの一部をパンチャーにより打ち抜く方法
や、レーザーでカットする方法などが挙げられる。
【００２０】（ｂ）グリーンシート群の上下面に、それ
ぞれ前記第１のグリーンシートおよび前記第２のグリー
ンシートが積層される。グリーンシート群の上下面にグ
リーンシートが積層されることにより、キャビティは閉
空間となるため、少なくともグリーンシート群の上面に
グリーンシートを配置する前に、セラミック電子部品を
収納する必要がある。したがって、グリーンシート群の
下面にグリーンシートが配置され貫通孔の下側開口部が
塞がれた状態で、貫通孔の上側開口部からセラミック電
子部品を挿入してから、グリーンシート群の上面にグリ
ーンシートを配置する。
ぞれ前記第１のグリーンシートおよび前記第２のグリー
ンシートが積層される。グリーンシート群の上下面にグ
リーンシートが積層されることにより、キャビティは閉
空間となるため、少なくともグリーンシート群の上面に
グリーンシートを配置する前に、セラミック電子部品を
収納する必要がある。したがって、グリーンシート群の
下面にグリーンシートが配置され貫通孔の下側開口部が
塞がれた状態で、貫通孔の上側開口部からセラミック電
子部品を挿入してから、グリーンシート群の上面にグリ
ーンシートを配置する。
【００２１】このとき、各グリーンシートの平面方向に
おけるキャビティの寸法は、各グリーンシートの平面方
向におけるセラミック電子部品の寸法よりも若干大きい
ことが好ましい。このようにキャビティ側壁とセラミッ
ク電子部品側面との間に若干の隙間を設けることによ
り、セラミック電子部品をキャビティ内に挿入、実装し
やすくなる。ただし、この隙間が大きくなりすぎるとセ
ラミック多層基板の機械的強度が低下することがある。
おけるキャビティの寸法は、各グリーンシートの平面方
向におけるセラミック電子部品の寸法よりも若干大きい
ことが好ましい。このようにキャビティ側壁とセラミッ
ク電子部品側面との間に若干の隙間を設けることによ
り、セラミック電子部品をキャビティ内に挿入、実装し
やすくなる。ただし、この隙間が大きくなりすぎるとセ
ラミック多層基板の機械的強度が低下することがある。
【００２２】具体的には、各グリーンシートの平面方向
におけるキャビティの寸法が、各グリーンシートの平面
方向におけるセラミック電子部品の寸法の１００％〜１
０５％であることが好ましい。
におけるキャビティの寸法が、各グリーンシートの平面
方向におけるセラミック電子部品の寸法の１００％〜１
０５％であることが好ましい。
【００２３】なお、グリーンシート群に形成されたグリ
ーンシート群の平面方向における寸法が、セラミック電
子部品の平面方向における寸法と同じか、それより若干
小さい場合は、グリーンシート群に形成された貫通孔に
セラミック電子部品を嵌め込んでから、グリーンシート
群の上下面にグリーンシートを配置することもできる。
ーンシート群の平面方向における寸法が、セラミック電
子部品の平面方向における寸法と同じか、それより若干
小さい場合は、グリーンシート群に形成された貫通孔に
セラミック電子部品を嵌め込んでから、グリーンシート
群の上下面にグリーンシートを配置することもできる。
【００２４】また、グリーンシート群の上下面に配置さ
れるグリーンシートは、第１、第２のグリーンシートの
いずれでもよい。しかし、グリーンシート群を第１のグ
リーンシートだけで構成する場合は、グリーンシート群
の中間に位置する第１のグリーンシートに対する第２の
グリーンシートの拘束力が弱くなるため、キャビティが
変形するおそれがある。したがって、この場合は、グリ
ーンシート群の上下面に配置するグリーンシートとして
第２のグリーンシートを選択し、キャビティの変形を抑
えることが好ましい。
れるグリーンシートは、第１、第２のグリーンシートの
いずれでもよい。しかし、グリーンシート群を第１のグ
リーンシートだけで構成する場合は、グリーンシート群
の中間に位置する第１のグリーンシートに対する第２の
グリーンシートの拘束力が弱くなるため、キャビティが
変形するおそれがある。したがって、この場合は、グリ
ーンシート群の上下面に配置するグリーンシートとして
第２のグリーンシートを選択し、キャビティの変形を抑
えることが好ましい。
【００２５】また、各グリーンシートの積層方向におけ
るキャビティの寸法は、各グリーンシートの積層方向に
おけるセラミック電子部品の寸法よりもかなり大きく設
定する必要がある。
るキャビティの寸法は、各グリーンシートの積層方向に
おけるセラミック電子部品の寸法よりもかなり大きく設
定する必要がある。
【００２６】第２のグリーンシートにより第１のグリー
ンシートの平面方向における収縮が抑制される分、第１
のグリーンシートの厚み方向の収縮が大きくなるため、
焼成時にセラミック多層基板は厚み方向に収縮する。し
たがって、キャビティの高さが十分でないと、グリーン
シート群を構成するグリーンシートが厚み方向に収縮す
るため、グリーンシート群の上面に配置されたグリーン
シートがセラミック電子部品の上面に当接し、さらには
セラミック電子部品の上面を押圧する。すると、セラミ
ック電子部品に応力が加わってクラックが生じたり、グ
リーンシート群の上面に配置されたグリーンシートの一
部がセラミック電子部品により盛り上がり、結果として
基板の平坦性が損なわれてしまう。
ンシートの平面方向における収縮が抑制される分、第１
のグリーンシートの厚み方向の収縮が大きくなるため、
焼成時にセラミック多層基板は厚み方向に収縮する。し
たがって、キャビティの高さが十分でないと、グリーン
シート群を構成するグリーンシートが厚み方向に収縮す
るため、グリーンシート群の上面に配置されたグリーン
シートがセラミック電子部品の上面に当接し、さらには
セラミック電子部品の上面を押圧する。すると、セラミ
ック電子部品に応力が加わってクラックが生じたり、グ
リーンシート群の上面に配置されたグリーンシートの一
部がセラミック電子部品により盛り上がり、結果として
基板の平坦性が損なわれてしまう。
【００２７】ただし、キャビティの高さ寸法が大きくな
り、キャビティとセラミック電子部品との間の隙間が大
きくなりすぎると、基板の機械的強度が低下することが
ある。また、必要以上にグリーンシートを積層すると、
セラミック基板の低背化を図ることが困難となるため好
ましくない。
り、キャビティとセラミック電子部品との間の隙間が大
きくなりすぎると、基板の機械的強度が低下することが
ある。また、必要以上にグリーンシートを積層すると、
セラミック基板の低背化を図ることが困難となるため好
ましくない。
【００２８】具体的には、各グリーンシートの積層方向
におけるキャビティの寸法が、各グリーンシートの積層
方向におけるセラミック電子部品の寸法の１７０％〜２
３０％であれば、上記のような問題を解決することがで
きる。
におけるキャビティの寸法が、各グリーンシートの積層
方向におけるセラミック電子部品の寸法の１７０％〜２
３０％であれば、上記のような問題を解決することがで
きる。
【００２９】（ｃ）少なくとも、グリーンシート群の下
面に隣接した第１のグリーンシートまたは第２のグリー
ンシートの上面に配線導体が形成される。配線導体は、
公知の方法により形成される。たとえば、金属粉末に、
適当量のバインダ、ガラス粉末、分散剤からなる導体ペ
ーストを作製し、この導体ペーストをスクリーン印刷に
よりセラミックグリーンシート上に印刷する方法などが
挙げられる。なお、配線導体が形成される場所は上記の
限りではなく、必要に応じてグリーンシートの所定の位
置に形成される。
面に隣接した第１のグリーンシートまたは第２のグリー
ンシートの上面に配線導体が形成される。配線導体は、
公知の方法により形成される。たとえば、金属粉末に、
適当量のバインダ、ガラス粉末、分散剤からなる導体ペ
ーストを作製し、この導体ペーストをスクリーン印刷に
よりセラミックグリーンシート上に印刷する方法などが
挙げられる。なお、配線導体が形成される場所は上記の
限りではなく、必要に応じてグリーンシートの所定の位
置に形成される。
【００３０】また、セラミック多層基板内部に立体的に
電気回路を形成する場合は、グリーンシートにビアホー
ルをあけ、ビアホール内部に導体ペーストを充填して、
配線導体（ビア導体）を形成する。ビアホールを形成す
る方法としては、グリーンシートの一部をパンチャーに
より打ち抜く方法や、レーザーで穴をあける方法などが
挙げられる。
電気回路を形成する場合は、グリーンシートにビアホー
ルをあけ、ビアホール内部に導体ペーストを充填して、
配線導体（ビア導体）を形成する。ビアホールを形成す
る方法としては、グリーンシートの一部をパンチャーに
より打ち抜く方法や、レーザーで穴をあける方法などが
挙げられる。
【００３１】（ｄ）セラミック電子部品は前記キャビテ
ィ内に収納され、セラミック電子部品の端子電極と、配
線導体とが接続される。セラミック電子部品の端子電極
と配線導体とを接続する方法としては、端子電極と配線
導体との接合面に導体ペーストを塗布し、端子電極と導
体ペーストとが接触するようにセラミック電子部品をグ
リーンシート上に載置するなどの方法が挙げられる。
ィ内に収納され、セラミック電子部品の端子電極と、配
線導体とが接続される。セラミック電子部品の端子電極
と配線導体とを接続する方法としては、端子電極と配線
導体との接合面に導体ペーストを塗布し、端子電極と導
体ペーストとが接触するようにセラミック電子部品をグ
リーンシート上に載置するなどの方法が挙げられる。
【００３２】本発明では、グリーンシート群の下面に第
１のグリーンシートが配置される場合、第２のグリーン
シートにより第１のグリーンシートの平面方向における
収縮が抑制されるため、第１のグリーンシート上に形成
された配線導体の位置ずれを防ぐことができる。また、
グリーンシート群の下面に第２のグリーンシートが配置
される場合、第２のグリーンシート自体がほとんど収縮
しないため、第２のグリーンシート上に形成された配線
導体の位置ずれを防ぐことができる。なお、仮に、本発
明において第２のグリーンシートを用いなかった場合、
焼成時にグリーンシートが平面方向に収縮してしまい、
配線導体の位置がずれて端子電極と配線導体との接続が
切断されてしまうことが考えられる。
１のグリーンシートが配置される場合、第２のグリーン
シートにより第１のグリーンシートの平面方向における
収縮が抑制されるため、第１のグリーンシート上に形成
された配線導体の位置ずれを防ぐことができる。また、
グリーンシート群の下面に第２のグリーンシートが配置
される場合、第２のグリーンシート自体がほとんど収縮
しないため、第２のグリーンシート上に形成された配線
導体の位置ずれを防ぐことができる。なお、仮に、本発
明において第２のグリーンシートを用いなかった場合、
焼成時にグリーンシートが平面方向に収縮してしまい、
配線導体の位置がずれて端子電極と配線導体との接続が
切断されてしまうことが考えられる。
【００３３】このように、第２のグリーンシートは、第
１のグリーンシートの収縮を抑制してセラミック多層基
板の形状を維持するという効果だけではなく、内蔵され
るセラミック電子部品の端子電極とセラミック多層基板
の配線導体との電気的接続を維持するという効果を奏す
る。
１のグリーンシートの収縮を抑制してセラミック多層基
板の形状を維持するという効果だけではなく、内蔵され
るセラミック電子部品の端子電極とセラミック多層基板
の配線導体との電気的接続を維持するという効果を奏す
る。
【００３４】以下、第１、第２のグリーンシートを積層
し、セラミック電子部品が内蔵されたセラミック積層体
を作製する工程の一実施形態について説明する。
し、セラミック電子部品が内蔵されたセラミック積層体
を作製する工程の一実施形態について説明する。
【００３５】まず、図１に示すように、第１のグリーン
シート１および第２のグリーンシート２を交互に所定枚
数積層する。なお、第２のグリーンシート２ｂの上面に
は配線導体３ａ〜３ｄが形成されている。
シート１および第２のグリーンシート２を交互に所定枚
数積層する。なお、第２のグリーンシート２ｂの上面に
は配線導体３ａ〜３ｄが形成されている。
【００３６】次に、図２に示すように、図１で形成され
た積層体上に、貫通孔が形成された第１のグリーンシー
ト１ａを所定枚数積層し、積層方向に貫通したキャビテ
ィ４ａ，４ｂを有するグリーンシート群５を形成する。
た積層体上に、貫通孔が形成された第１のグリーンシー
ト１ａを所定枚数積層し、積層方向に貫通したキャビテ
ィ４ａ，４ｂを有するグリーンシート群５を形成する。
【００３７】次に、図３に示すように、キャビティ４
ａ，４ｂの上側開口部からセラミック電子部品６，７を
挿入し、セラミック電子部品６，７の端子電極６ａ，７
ａを配線導体３ａ〜３ｄにそれぞれ接続する。
ａ，４ｂの上側開口部からセラミック電子部品６，７を
挿入し、セラミック電子部品６，７の端子電極６ａ，７
ａを配線導体３ａ〜３ｄにそれぞれ接続する。
【００３８】次に、図４に示すように、グリーンシート
群５の上面に、第１のグリーンシート１および第２のグ
リーンシート２を交互に所定枚数積層して、セラミック
積層体８を作製する。
群５の上面に、第１のグリーンシート１および第２のグ
リーンシート２を交互に所定枚数積層して、セラミック
積層体８を作製する。
【００３９】また、図５に示すように、貫通孔が形成さ
れた第１のグリーンシート１ａ、および貫通孔が形成さ
れた第２のグリーンシート２ａを積層することにより、
グリーンシート群５を構成することもできる。
れた第１のグリーンシート１ａ、および貫通孔が形成さ
れた第２のグリーンシート２ａを積層することにより、
グリーンシート群５を構成することもできる。
【００４０】なお、図１〜図５において、各グリーンシ
ートの上下面に形成される所定の配線導体や、各グリー
ンシートに形成される所定のビア導体については図示さ
れていない。また、配線導体３ａ〜３ｄの厚みは誇張さ
れて図示されている。
ートの上下面に形成される所定の配線導体や、各グリー
ンシートに形成される所定のビア導体については図示さ
れていない。また、配線導体３ａ〜３ｄの厚みは誇張さ
れて図示されている。
【００４１】３．セラミック積層体を、第１のセラミッ
ク材料が焼結し第２のセラミック材料が焼結しない温度
で焼成し、第１のグリーンシートと隣接する第２のグリ
ーンシートのほぼ全域に、第１セラミック材料の成分を
侵入させ、第１のグリーンシートと第２のグリーンシー
トとを固着させる工程既に述べた通り、上述の温度範囲
でセラミック積層体を焼成することにより、第２のグリ
ーンシートにより第１のグリーンシートの収縮が抑制さ
れるため、基板に変形が少なく、内蔵されたセラミック
電子部品と基板に形成された配線導体との接続状態が良
好になる。
ク材料が焼結し第２のセラミック材料が焼結しない温度
で焼成し、第１のグリーンシートと隣接する第２のグリ
ーンシートのほぼ全域に、第１セラミック材料の成分を
侵入させ、第１のグリーンシートと第２のグリーンシー
トとを固着させる工程既に述べた通り、上述の温度範囲
でセラミック積層体を焼成することにより、第２のグリ
ーンシートにより第１のグリーンシートの収縮が抑制さ
れるため、基板に変形が少なく、内蔵されたセラミック
電子部品と基板に形成された配線導体との接続状態が良
好になる。
【００４２】また、焼成時には、第１のグリーンシート
と隣接する第２のグリーンシートのほぼ全域に、第１セ
ラミック材料の成分が侵入する。たとえば、第１のセラ
ミック材料にガラス成分を含有させる場合には、このガ
ラス成分が第２のグリーンシートに侵入し、第２のセラ
ミック材料の粒界に入り込むことにより、第１のグリー
ンシートと第２のグリーンシートとが固着される。
と隣接する第２のグリーンシートのほぼ全域に、第１セ
ラミック材料の成分が侵入する。たとえば、第１のセラ
ミック材料にガラス成分を含有させる場合には、このガ
ラス成分が第２のグリーンシートに侵入し、第２のセラ
ミック材料の粒界に入り込むことにより、第１のグリー
ンシートと第２のグリーンシートとが固着される。
【００４３】なお、セラミック積層体は、焼成する前に
積層方向に圧着されていることが好ましい。これによ
り、第１、第２のグリーンシートの密着性を高め、第２
のグリーンシートによる第１のグリーンシートの収縮抑
制効果を高めることができる。また、加圧のタイミング
としては、すべてのグリーンシートを積層してから加圧
してもよく、グリーンシート群だけをあらかじめ圧着し
ておいてもよい。圧着方法としては、メカプレスや水圧
プレスなどの方法が挙げられる。
積層方向に圧着されていることが好ましい。これによ
り、第１、第２のグリーンシートの密着性を高め、第２
のグリーンシートによる第１のグリーンシートの収縮抑
制効果を高めることができる。また、加圧のタイミング
としては、すべてのグリーンシートを積層してから加圧
してもよく、グリーンシート群だけをあらかじめ圧着し
ておいてもよい。圧着方法としては、メカプレスや水圧
プレスなどの方法が挙げられる。
【００４４】図６は、本発明に係るセラミック多層基板
の製造方法により作製されるセラミック多層基板の一実
施例を示す概略断面図である。
の製造方法により作製されるセラミック多層基板の一実
施例を示す概略断面図である。
【００４５】セラミック多層基板９は、第１のセラミッ
ク層１１，１１ａ、および第２のセラミック層１２，１
２ｂが積層されることにより構成されている。第１のセ
ラミック層１１ａには積層方向に貫通したキャビティ１
４ａ，１４ｂが形成されている。キャビティ１４ａ内部
にはセラミック素子１６（チップコンデンサ）が収納さ
れ、キャビティ１４ｂ内部にはセラミック素子１７（チ
ップ抵抗）が収納されている。キャビティ１４ａ，１４
ｂの下面となる第２のセラミック層１２ｂ上には、配線
導体１３ａ〜１３ｄが形成されている。チップコンデン
サ１６およびチップ抵抗１７はそれぞれ端子電極１６
ａ，１７ａを備えており、端子電極１６ａは配線導体１
３ａ，１３ｂと、端子電極１７ａは配線導体１３ｃ，１
３ｄとそれぞれ接続されている。なお、図示されていな
いが、各セラミック層の層間、およびセラミック多層基
板９の上面、下面には所定の配線導体が形成されてい
る。
ク層１１，１１ａ、および第２のセラミック層１２，１
２ｂが積層されることにより構成されている。第１のセ
ラミック層１１ａには積層方向に貫通したキャビティ１
４ａ，１４ｂが形成されている。キャビティ１４ａ内部
にはセラミック素子１６（チップコンデンサ）が収納さ
れ、キャビティ１４ｂ内部にはセラミック素子１７（チ
ップ抵抗）が収納されている。キャビティ１４ａ，１４
ｂの下面となる第２のセラミック層１２ｂ上には、配線
導体１３ａ〜１３ｄが形成されている。チップコンデン
サ１６およびチップ抵抗１７はそれぞれ端子電極１６
ａ，１７ａを備えており、端子電極１６ａは配線導体１
３ａ，１３ｂと、端子電極１７ａは配線導体１３ｃ，１
３ｄとそれぞれ接続されている。なお、図示されていな
いが、各セラミック層の層間、およびセラミック多層基
板９の上面、下面には所定の配線導体が形成されてい
る。
【００４６】
【実施例】以下に、本発明に係るセラミック多層基板の
製造方法によりセラミック多層基板を作製した一実施例
を示す。なお、本実施例においては、図１〜図４に示し
たように、グリーンシート群を第１のグリーンシートだ
けで構成した。まず、出発原料として、ＢａＯ，ＳｉＯ
2，Ａｌ2Ｏ3，Ｂ2Ｏ3，ＣａＯの各粉末を準備し、各粉
末を所定量秤量し、混合した。次に、得られた混合物を
１３００℃で２時間仮焼し、仮焼物を粉砕した。次に、
得られた仮焼粉末にホウケイ酸ガラス粉末を加えて、第
１のセラミック材料を得た。
製造方法によりセラミック多層基板を作製した一実施例
を示す。なお、本実施例においては、図１〜図４に示し
たように、グリーンシート群を第１のグリーンシートだ
けで構成した。まず、出発原料として、ＢａＯ，ＳｉＯ
2，Ａｌ2Ｏ3，Ｂ2Ｏ3，ＣａＯの各粉末を準備し、各粉
末を所定量秤量し、混合した。次に、得られた混合物を
１３００℃で２時間仮焼し、仮焼物を粉砕した。次に、
得られた仮焼粉末にホウケイ酸ガラス粉末を加えて、第
１のセラミック材料を得た。
【００４７】次に、第１のセラミック材料に、適当量の
バインダ、可塑剤、および溶剤を加えて混練し、セラミ
ックスラリーを得た。次に、このセラミックスラリーを
ドクターブレード法により厚さ１００μｍのシート状に
成形し、第１のグリーンシートを得た。次に、第１のグ
リーンシートを、縦１００ｍｍ×横１００ｍｍの方形形
状に切断した。
バインダ、可塑剤、および溶剤を加えて混練し、セラミ
ックスラリーを得た。次に、このセラミックスラリーを
ドクターブレード法により厚さ１００μｍのシート状に
成形し、第１のグリーンシートを得た。次に、第１のグ
リーンシートを、縦１００ｍｍ×横１００ｍｍの方形形
状に切断した。
【００４８】一方、Ａｌ2Ｏ3粉末からなる第２のセラミ
ック材料に、適当量のバインダ、可塑剤、および溶剤を
加えて混練し、セラミックスラリーを得た。次に、この
セラミックスラリーをドクターブレード法により厚さ１
０μｍのシート状に成形し、第２のグリーンシートを得
た。次に、第２のグリーンシートを、縦１００ｍｍ×横
１００ｍｍの方形形状に切断した。
ック材料に、適当量のバインダ、可塑剤、および溶剤を
加えて混練し、セラミックスラリーを得た。次に、この
セラミックスラリーをドクターブレード法により厚さ１
０μｍのシート状に成形し、第２のグリーンシートを得
た。次に、第２のグリーンシートを、縦１００ｍｍ×横
１００ｍｍの方形形状に切断した。
【００４９】次に、レーザーにより、一部の第１、第２
のグリーンシートの所定の位置に直径３００μｍのビア
ホールを形成した。また、パンチャーにより、一部の第
１のグリーンシートの所定の位置に所定の寸法の貫通孔
を形成した。
のグリーンシートの所定の位置に直径３００μｍのビア
ホールを形成した。また、パンチャーにより、一部の第
１のグリーンシートの所定の位置に所定の寸法の貫通孔
を形成した。
【００５０】次に、Ｃｕ粉末、適当量のバインダ、ガラ
ス粉末、分散剤からなる導体ペーストを作製し、この導
体ペーストをスクリーン印刷により上記第１、第２のグ
リーンシート上の所定の位置に印刷するとともに、上記
第１、第２のグリーンシートのビアホールに充填した。
ス粉末、分散剤からなる導体ペーストを作製し、この導
体ペーストをスクリーン印刷により上記第１、第２のグ
リーンシート上の所定の位置に印刷するとともに、上記
第１、第２のグリーンシートのビアホールに充填した。
【００５１】次に、下から、第２のグリーンシート１
枚、貫通孔が形成されていない第１のグリーンシート１
枚、第２のグリーンシート１枚、貫通孔が形成されてい
ない第１のグリーンシート１枚、第２のグリーンシート
１枚の順に第１、第２のグリーンシートを積層した。
枚、貫通孔が形成されていない第１のグリーンシート１
枚、第２のグリーンシート１枚、貫通孔が形成されてい
ない第１のグリーンシート１枚、第２のグリーンシート
１枚の順に第１、第２のグリーンシートを積層した。
【００５２】次に、得られた積層体上に、貫通孔が形成
された第１のグリーンシートを１０枚積層して、キャビ
ティを有するグリーンシート群を形成した。
された第１のグリーンシートを１０枚積層して、キャビ
ティを有するグリーンシート群を形成した。
【００５３】次に、グリーンシート群のキャビティ上側
開口部から、所定の寸法のチップコンデンサを挿入し
た。
開口部から、所定の寸法のチップコンデンサを挿入し
た。
【００５４】次に、グリーンシート群上に、第２のグリ
ーンシート１枚、貫通孔が形成されていない第１のグリ
ーンシート１枚、第２のグリーンシート１枚、貫通孔が
形成されていない第１のグリーンシート１枚の順に第
１、第２のグリーンシートを積層して、キャビティ内に
チップコンデンサが収納されたセラミック積層体を作製
した。
ーンシート１枚、貫通孔が形成されていない第１のグリ
ーンシート１枚、第２のグリーンシート１枚、貫通孔が
形成されていない第１のグリーンシート１枚の順に第
１、第２のグリーンシートを積層して、キャビティ内に
チップコンデンサが収納されたセラミック積層体を作製
した。
【００５５】次に、６０℃、１８００ｋｇ／ｃｍ2の条
件で水圧プレスし、セラミック積層体を圧着した。次
に、圧着後のセラミック積層体を１０００℃で焼成し
て、セラミック多層基板を得た。
件で水圧プレスし、セラミック積層体を圧着した。次
に、圧着後のセラミック積層体を１０００℃で焼成し
て、セラミック多層基板を得た。
【００５６】
【発明の効果】本発明に係るセラミック多層基板の製造
方法では、第１のセラミック材料を含む第１のグリーン
シートと、第１のセラミック材料の焼結温度では焼結し
ない第２のセラミック材料を含む第２のグリーンシート
とを積層することによりセラミック積層体を作製し、こ
の積層体に形成されたキャビティに焼成済みのセラミッ
ク電子部品を内蔵させる。
方法では、第１のセラミック材料を含む第１のグリーン
シートと、第１のセラミック材料の焼結温度では焼結し
ない第２のセラミック材料を含む第２のグリーンシート
とを積層することによりセラミック積層体を作製し、こ
の積層体に形成されたキャビティに焼成済みのセラミッ
ク電子部品を内蔵させる。
【００５７】これにより、セラミック積層体を焼成する
際、第１、第２のグリーンシートの平面方向における収
縮が抑制され、内蔵されるセラミック電子部品もほとん
ど収縮しないため、セラミック電子部品の端子電極とセ
ラミック多層基板の配線導体との電気的接続を維持する
ことができる。
際、第１、第２のグリーンシートの平面方向における収
縮が抑制され、内蔵されるセラミック電子部品もほとん
ど収縮しないため、セラミック電子部品の端子電極とセ
ラミック多層基板の配線導体との電気的接続を維持する
ことができる。
【００５８】したがって、目的に応じた特性を有するセ
ラミック電子部品を適宜選択することにより、特性の安
定したセラミック多層基板を得ることができる。
ラミック電子部品を適宜選択することにより、特性の安
定したセラミック多層基板を得ることができる。
【図１】本発明に係るセラミック多層基板の製造方法の
一工程を示す概略断面図である。
一工程を示す概略断面図である。
【図２】本発明に係るセラミック多層基板の製造方法の
一工程を示す概略断面図である。
一工程を示す概略断面図である。
【図３】本発明に係るセラミック多層基板の製造方法の
一工程を示す概略断面図である。
一工程を示す概略断面図である。
【図４】本発明に係るセラミック多層基板の製造方法の
一工程を示す概略断面図である。
一工程を示す概略断面図である。
【図５】本発明に係るセラミック多層基板の製造方法の
一工程を示す概略断面図である。
一工程を示す概略断面図である。
【図６】本発明に係るセラミック多層基板の製造方法に
より得られるセラミック多層基板を示す概略断面図であ
る。
より得られるセラミック多層基板を示す概略断面図であ
る。
【図７】従来のセラミック多層基板の製造方法を示す概
略断面図である。
略断面図である。
１，１ａ 第１のグリーンシート
２，２ａ，２ｂ 第２のグリーンシート
３ａ〜３ｄ 配線導体
４ａ，４ｂ キャビティ
５ グリーンシート群
６ セラミック電子部品（チップコ
ンデンサ） ６ａ 端子電極 ７ セラミック電子部品（チップ抵
抗） ７ａ 端子電極 ８ セラミック積層体 ９ セラミック多層基板 １１，１１ａ 第１のセラミック層 １２，１２ｂ 第２のセラミック層 １３ａ〜１３ｄ 配線導体 １４ａ，１４ｂ キャビティ １６ セラミック電子部品（チップコ
ンデンサ） １６ａ 端子電極 １７ セラミック電子部品（チップ抵
抗） １７ａ 端子電極
ンデンサ） ６ａ 端子電極 ７ セラミック電子部品（チップ抵
抗） ７ａ 端子電極 ８ セラミック積層体 ９ セラミック多層基板 １１，１１ａ 第１のセラミック層 １２，１２ｂ 第２のセラミック層 １３ａ〜１３ｄ 配線導体 １４ａ，１４ｂ キャビティ １６ セラミック電子部品（チップコ
ンデンサ） １６ａ 端子電極 １７ セラミック電子部品（チップ抵
抗） １７ａ 端子電極
─────────────────────────────────────────────────────
フロントページの続き
(72)発明者 山本 祐樹
京都府長岡京市天神二丁目26番10号 株式
会社村田製作所内
Ｆターム(参考） 4G055 AA08 AC01 AC09 BA22
5E346 AA12 AA15 AA24 AA38 AA60
BB01 BB16 CC17 CC18 CC32
DD02 DD34 EE24 EE27 EE28
EE29 FF18 FF45 GG03 GG08
GG09 HH11 HH21
Claims (4)
- 【請求項１】 以下の１〜３の工程を備えることを特徴
とするセラミック多層基板の製造方法。 １．第１のセラミック材料を含む第１のグリーンシート
を準備し、前記第１のセラミック材料の焼結温度では焼
結しない第２のセラミック材料を含む第２のグリーンシ
ートを準備し、外表面上に端子電極を備えたセラミック
電子部品を準備する工程 ２．以下の条件（ａ）〜（ｄ）を満たすように、前記第
１のグリーンシートおよび前記第２のグリーンシートを
積層し、前記セラミック電子部品が内蔵されたセラミッ
ク積層体を作製する工程 （ａ）前記第１のグリーンシートが少なくとも１枚以上
積層されてなり、かつ積層方向に貫通したキャビティを
有するグリーンシート群が構成される （ｂ）前記グリーンシート群の上下面に、それぞれ前記
第１のグリーンシートおよび前記第２のグリーンシート
が積層される （ｃ）少なくとも、前記グリーンシート群の下面に隣接
した前記第１のグリーンシートまたは前記第２のグリー
ンシートの上面に、配線導体が形成される （ｄ）前記セラミック電子部品は前記キャビティ内に収
納され、前記セラミック電子部品の前記端子電極と、前
記配線導体とが接続される ３．前記セラミック積層体を、前記第１のセラミック材
料が焼結し前記第２のセラミック材料が焼結しない温度
で焼成し、 前記第１のグリーンシートと隣接する前記第２のグリー
ンシートのほぼ全域に、前記第１セラミック材料の成分
を侵入させ、前記第１のグリーンシートと前記第２のグ
リーンシートとを固着させる工程 - 【請求項２】 前記グリーンシート群を、前記第１のグ
リーンシートおよび前記第２のグリーンシートで構成す
ることを特徴とする、請求項１に記載のセラミック多層
基板の製造方法。 - 【請求項３】 前記グリーンシート群を前記第１のグリ
ーンシートのみで構成し、かつ、前記グリーンシート群
の上下面に前記第２のグリーンシートを配置することを
特徴とする、請求項１に記載のセラミック多層基板の製
造方法。 - 【請求項４】 前記グリーンシート群の下面に前記第２
のグリーンシートを配置することを特徴とする、請求項
１に記載のセラミック多層基板の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002139155A JP2003332741A (ja) | 2002-05-14 | 2002-05-14 | セラミック多層基板の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002139155A JP2003332741A (ja) | 2002-05-14 | 2002-05-14 | セラミック多層基板の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2003332741A true JP2003332741A (ja) | 2003-11-21 |
Family
ID=29700408
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002139155A Pending JP2003332741A (ja) | 2002-05-14 | 2002-05-14 | セラミック多層基板の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2003332741A (ja) |
Cited By (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005322744A (ja) * | 2004-05-07 | 2005-11-17 | Murata Mfg Co Ltd | セラミック多層基板およびその製造方法 |
| JP2005347674A (ja) * | 2004-06-07 | 2005-12-15 | Hitachi Metals Ltd | 多層セラミック基板の製造方法及び多層セラミック基板 |
| WO2006046554A1 (ja) * | 2004-10-29 | 2006-05-04 | Murata Manufacturing Co., Ltd. | セラミック多層基板及びその製造方法 |
| JP2006216709A (ja) * | 2005-02-02 | 2006-08-17 | Murata Mfg Co Ltd | 積層型電子部品を内蔵した多層配線基板及び積層型電子部品 |
| JP2007073728A (ja) * | 2005-09-07 | 2007-03-22 | Murata Mfg Co Ltd | 多層セラミック基板およびその製造方法ならびに電子部品 |
| JP2007281115A (ja) * | 2006-04-05 | 2007-10-25 | Murata Mfg Co Ltd | 多層回路基板およびその製造方法 |
| JP2007317785A (ja) * | 2006-05-24 | 2007-12-06 | Tdk Corp | 集合基板の製造方法及び集合基板 |
| US7371299B2 (en) | 2004-05-27 | 2008-05-13 | Kyocera Corporation | Set of resin sheets and method for producing ceramic structure using the same, and ceramic structure |
| US7417196B2 (en) | 2004-09-13 | 2008-08-26 | Murata Manufacturing Co., Ltd. | Multilayer board with built-in chip-type electronic component and manufacturing method thereof |
| JP2010016410A (ja) * | 2006-06-30 | 2010-01-21 | Samsung Electro Mech Co Ltd | キャパシタ内蔵型ｌｔｃｃ基板の製造方法 |
| JP2015198128A (ja) * | 2014-03-31 | 2015-11-09 | 京セラサーキットソリューションズ株式会社 | 印刷配線板およびその製造方法 |
| JP2019523545A (ja) * | 2016-05-10 | 2019-08-22 | テーデーカー エレクトロニクス アーゲー | 多層素子及び多層素子を製造するための方法 |
-
2002
- 2002-05-14 JP JP2002139155A patent/JP2003332741A/ja active Pending
Cited By (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005322744A (ja) * | 2004-05-07 | 2005-11-17 | Murata Mfg Co Ltd | セラミック多層基板およびその製造方法 |
| JP4501524B2 (ja) * | 2004-05-07 | 2010-07-14 | 株式会社村田製作所 | セラミック多層基板およびその製造方法 |
| US7371299B2 (en) | 2004-05-27 | 2008-05-13 | Kyocera Corporation | Set of resin sheets and method for producing ceramic structure using the same, and ceramic structure |
| JP2005347674A (ja) * | 2004-06-07 | 2005-12-15 | Hitachi Metals Ltd | 多層セラミック基板の製造方法及び多層セラミック基板 |
| JP4496529B2 (ja) * | 2004-06-07 | 2010-07-07 | 日立金属株式会社 | 多層セラミック基板の製造方法及び多層セラミック基板 |
| US7417196B2 (en) | 2004-09-13 | 2008-08-26 | Murata Manufacturing Co., Ltd. | Multilayer board with built-in chip-type electronic component and manufacturing method thereof |
| US7655103B2 (en) | 2004-10-29 | 2010-02-02 | Murata Manufacturing Co., Ltd. | Ceramic multilayer substrate and method for manufacturing the same |
| WO2006046554A1 (ja) * | 2004-10-29 | 2006-05-04 | Murata Manufacturing Co., Ltd. | セラミック多層基板及びその製造方法 |
| EP1806958A1 (en) * | 2004-10-29 | 2007-07-11 | Murata Manufacturing Co., Ltd. | Ceramic multilayer substrate and its producing method |
| EP1806958A4 (en) * | 2004-10-29 | 2008-12-31 | Murata Manufacturing Co | CERAMIC MULTILAYER SUBSTRATE AND METHOD FOR MANUFACTURING THE SAME |
| KR100890371B1 (ko) * | 2004-10-29 | 2009-03-25 | 가부시키가이샤 무라타 세이사쿠쇼 | 세라믹 다층기판 및 그 제조방법 |
| JP2006216709A (ja) * | 2005-02-02 | 2006-08-17 | Murata Mfg Co Ltd | 積層型電子部品を内蔵した多層配線基板及び積層型電子部品 |
| JP2007073728A (ja) * | 2005-09-07 | 2007-03-22 | Murata Mfg Co Ltd | 多層セラミック基板およびその製造方法ならびに電子部品 |
| JP2007281115A (ja) * | 2006-04-05 | 2007-10-25 | Murata Mfg Co Ltd | 多層回路基板およびその製造方法 |
| JP2007317785A (ja) * | 2006-05-24 | 2007-12-06 | Tdk Corp | 集合基板の製造方法及び集合基板 |
| JP2010016410A (ja) * | 2006-06-30 | 2010-01-21 | Samsung Electro Mech Co Ltd | キャパシタ内蔵型ｌｔｃｃ基板の製造方法 |
| JP2015198128A (ja) * | 2014-03-31 | 2015-11-09 | 京セラサーキットソリューションズ株式会社 | 印刷配線板およびその製造方法 |
| JP2019523545A (ja) * | 2016-05-10 | 2019-08-22 | テーデーカー エレクトロニクス アーゲー | 多層素子及び多層素子を製造するための方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3322199B2 (ja) | 多層セラミック基板およびその製造方法 | |
| US7243424B2 (en) | Production method for a multilayer ceramic substrate | |
| JP2003332741A (ja) | セラミック多層基板の製造方法 | |
| JP2000138455A (ja) | セラミック多層基板の製造方法 | |
| JP3593964B2 (ja) | 多層セラミック基板およびその製造方法 | |
| US6942833B2 (en) | Ceramic multilayer substrate manufacturing method and unfired composite multilayer body | |
| JP2003110238A (ja) | ガラスセラミック多層基板の製造方法 | |
| JP4765330B2 (ja) | 積層型電子部品を内蔵した多層配線基板及び多層配線基板の製造方法 | |
| US6579600B1 (en) | Multilayer capacitor and method | |
| JP3669404B2 (ja) | 多層セラミック基板の製造方法 | |
| JP3327214B2 (ja) | 多層セラミック基板の製造方法 | |
| JPH11354924A (ja) | 多層セラミック基板の製造方法 | |
| JP2004095767A (ja) | セラミック多層基板およびその製造方法 | |
| JP2003209016A (ja) | 積層インダクタ | |
| JP2001156454A (ja) | 多層セラミック基板およびその製造方法 | |
| JPH10112417A (ja) | 積層セラミック電子部品及びその製造方法 | |
| JP2006229093A (ja) | ガラスセラミック基板の製造方法 | |
| KR100724228B1 (ko) | 다층 세라믹 기판 및 그 제조 방법 | |
| JP2004165343A (ja) | 積層型セラミック電子部品およびその製造方法 | |
| JP2005322744A (ja) | セラミック多層基板およびその製造方法 | |
| JPH1155058A (ja) | 積層セラミック複合部品 | |
| JP3898653B2 (ja) | ガラスセラミック多層配線基板の製造方法 | |
| JPH1145823A (ja) | 積層セラミック複合部品 | |
| JP2001148322A (ja) | 積層電子部品の製造方法 | |
| JP2005191316A (ja) | 多層回路基板及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050316 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080401 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080515 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20081014 |