JP2005347674A - 多層セラミック基板の製造方法及び多層セラミック基板 - Google Patents

多層セラミック基板の製造方法及び多層セラミック基板 Download PDF

Info

Publication number
JP2005347674A
JP2005347674A JP2004168219A JP2004168219A JP2005347674A JP 2005347674 A JP2005347674 A JP 2005347674A JP 2004168219 A JP2004168219 A JP 2004168219A JP 2004168219 A JP2004168219 A JP 2004168219A JP 2005347674 A JP2005347674 A JP 2005347674A
Authority
JP
Japan
Prior art keywords
ceramic substrate
glass
multilayer ceramic
substrate
green sheet
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2004168219A
Other languages
English (en)
Other versions
JP4496529B2 (ja
JP2005347674A5 (ja
Inventor
Heikichi Tanei
平吉 種井
Koji Ichikawa
耕司 市川
Itaru Ueda
到 上田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Proterial Ltd
Original Assignee
Hitachi Metals Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Metals Ltd filed Critical Hitachi Metals Ltd
Priority to JP2004168219A priority Critical patent/JP4496529B2/ja
Publication of JP2005347674A publication Critical patent/JP2005347674A/ja
Publication of JP2005347674A5 publication Critical patent/JP2005347674A5/ja
Application granted granted Critical
Publication of JP4496529B2 publication Critical patent/JP4496529B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93Batch processes
    • H01L2224/95Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/1517Multilayer substrate
    • H01L2924/15172Fan-out arrangement of the internal vias
    • H01L2924/15174Fan-out arrangement of the internal vias in different layers of the multilayer substrate

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

【課題】 表面の焼結収縮が抑制されX-Y面内の収縮、ばらつきや反りが小さい多層セラミック基板の製造方法とその基板を提供する。
【解決手段】 ガラス粉末とセラミック粉末、有機バインダ、可塑剤、溶剤を混合したガラスセラミックのスラリーを用いて基体用グリーンシートを作製し、この基体用グリーンシートに内部電極、ビア電極、外部電極を形成し積層し未焼成多層セラミック基板を作製し、前記ガラスセラミックの焼結温度では焼結しない無機材料と有機バインダと溶剤の拘束材料を作製し、前記未焼成多層セラミック基板の上面及び下面に拘束材料からなる拘束層を形成し、圧着し、多層セラミック基板中のガラス成分の修飾酸化物元素の1種以上であり、その元素の拘束層への浸透長さが50μm超となるように、未焼成多層セラミック基板を焼結した後、拘束層を多層セラミック基板の表面から除去する多層セラミック基板の製造方法。
【選択図】 図1

Description

本発明は、多層セラミック基板の製造方法に関わり、特に基板表面の焼結収縮率がゼロに近く、その表面に形成する導体パターン或いははんだパターン、導電性接着剤の形成パターンと高精度に整合する多層セラミック基板の製造方法及びその製造方法により得た多層セラミック基板に関する。
今日、多層セラミック基板は、携帯電話等の移動体通信端末機器の分野などにおいて、アンテナスイッチモジュール、PAモジュール基板、フィルタ、チップアンテナ、各種パッケージ部品等の種々の電子部品を構成するために広く用いられている。
多層セラミック基板は、電子部品、半導体集積回路等を高密度に搭載すべく、セラミックグリーンシートにビアホールを開け、その穴に導体を印刷充填し、シート表面には配線パターンを印刷し、それらのシートを複数枚積層して圧着し、グリーンシート積層体を形成した後、それを焼成することにより製造されている。グリーンシートはセラミック粉末と有機バインダ及び可塑剤からなり、セラミック粉末の多くはガラスとアルミナ、ムライト、コージェライト等のセラミックスとの混合物、所謂ガラスセラミックスからなる。グリーンシート積層体の焼成温度はグリーンシートを構成する上記ガラスセラミック材料の焼結温度に依存する。
例えば、グリーンシートが主にアルミナ、ムライト等の高温焼結材料からなる場合、グリーンシート積層体は約1600℃の高温で焼成され、グリーンシートが主にガラス、ガラスセラミックス等の低温焼結材料からなる場合、グリーンシート積層体は800℃〜1000℃の低温で焼成される。グリーンシートに印刷される導体材料も上記温度で焼成されるので、その温度以上に融点をもつ低抵抗の金属導体材料が用いられる。例えば導体としては上記高温焼結材料の場合、タングステン、モリブテン等が用いられ、低温焼結材料の場合は、銀、銀―パラジウム、銅、金等が用いられる。
グリーンシート積層体を焼結することにより、その体積が減少し緻密化する。グリーンシート積層体は、そのかさ密度とセラミック体の理論密度との比、すなわち相対密度が通常45〜65%であるのに対し、焼結によりその相対密度が約95%以上になるからである。グリーンシート積層体は通常セラミック敷板に載せて電気炉で焼結される。焼結によるグリーンシート積層体の収縮率は一般的に線収縮率で10〜25%の範囲にあるが、各方向の線収縮率に相違・ばらつきがあるのが通常で、それが問題になる場合がある。
すなわち、グリーンシート積層体において、その表面にX-Y座標を取り、厚さ方向にZ座標を取ると、X-Y方向の収縮率とZ方向との収縮率に相違を生じる。その相違はほとんどの場合問題にならないが、X-Y面内の収縮率の相違・ばらつきが例えば0.5%あるとすると、それがないと設計した場合と比べると、基準点から50mm離れたところで250μmの位置ずれを起こしており、その上に形成する配線パターンや搭載する部品接続のためのはんだパターンの設計位置と整合しないという問題が生じる。
上記した問題点を解決する手段として例えば、特許文献1(特許第2554415号公報)では、有機バインダ中に分散させたセラミック粉末と焼結性無機バインダとの混合物からなる基体用グリーンシートと、この基体用グリーンシートの焼結温度では焼結しない無機材料(アルミナ等)を有機バインダ中に分散させた混合物からなる拘束用グリーンシートを用意し、前記基体用グリーンシートを複数枚積層して形成した未焼成の多層セラミック基板を得て、その上面及び下面に前記拘束用グリーンシートを密着させた上で焼成する。すると焼成工程において、基体用グリーンシートに含まれる焼結性無機バインダ、即ち、ガラス成分が拘束用グリーンシート層に50μm以下の範囲で浸透し結合力を発揮する。このとき拘束グリーンシートに含まれる無機材料は実質的に焼結しないため収縮を拘束し、拘束グリーンシートが密接していたX-Y平面においては収縮が抑制されると言うものである。ここでガラス成分の拘束用グリーンシート層への浸透量を50μm以下としているのは、焼成後の拘束層除去を容易にするためとされている。
特許第2554415号公報
しかしながら、50μm以下の浸透ではX-Y面内の収縮率の相違・ばらつきを十分に小さく出来ず、基体の焼結密度、強度が不足する、基板表面に分割溝などが存在する場合、X-Y面内の収縮ばらつきを十分小さくすることができないという問題がある。即ち、ガラスセラミックスの焼結はガラス成分が加熱により軟化流動し、ガラス粉末同士が接合することで緻密化が行われるが、拘束層への浸透が50μm以下となる焼成条件が制約となり、多層セラミック基板内のガラスの流動もそれに制限されるためである。その結果、ガラスセラミックスの焼結に不足が生じると言う問題が起こる。基体用グリーンシートは、ガラス粉末とセラミック材料を混合したガラスセラミックスに有機バインダ、可塑剤、溶剤を加えて作製される。ガラス成分としてはSiO2−B23−R2O(R=Li,Na,K)系、SiO2−B23−Al23−R2O(R=Li,Na,K)系、PbO−SiO2−R2O(R=Li,Na,K)系、PbO−SiO2−B23−R2O(R=Li,Na,K)系、PbO−SiO2−B23−Al23−R2O(R=Li,Na,K)系、SiO2−B23−Al23−XO(X:Ca、Sr、Mg、Ba、Zn)−R2O(R=Li,Na,K)系、PbO−SiO2−B23−Al23−XO(X:Ca、Sr、Mg、Ba、Zn)−R2O(R=Li,Na,K)系、及びそれらの系にBi23成分等が加わった系、さらにはSiO2を含まないB23−R2O(R=Li,Na,K)−R’23(R’=Bi,La,Ce,Dy,Sm,Yb)−XO(X:Ca、Sr、Mg、Ba、Zn)系がある。
所望の基板を得るために、ガラスの粘性特性、熱膨張特性、電気的特性、機械的特性、化学的特性を満足するガラス材料が選択される。ガラス材料は結晶構造としては非晶質であり、焼成により、結晶化する場合と結晶化しない場合がある。特に結晶化する場合は非晶質相の組成変化を伴い、粘性特性・物質の拡散特性が変化する。例えば結晶化により、非晶質相のR2O(R=Li,Na,K)やPbO、Bi23成分割合が増加する場合があり、粘性特性・物質の拡散特性が変化する。
従来、上記したようにガラス成分の拘束用グリーンシート層への浸透量を50μm以下にしているので、製造条件の管理が厳しく、X-Y面内の収縮ばらつきを十分小さくすることができない、及び拘束層へのガラス成分浸透量制限を満足する製造条件が選定されるため、基板のガラスセラミックスの緻密化と強度に不足な場合があると言う問題を生じていた。
本発明は、このような問題を解消するもので、多層セラミック基板本体の焼成を十分に行うと共に、基板表面の焼結収縮が抑制され、基板表面に分割溝が形成された場合などにも収縮ばらつきや反りが小さくできる多層セラミック基板の製造方法及びその多層セラミック基板を提供することを目的とする。
本発明は、ガラス成分の中でも特定成分の浸透量を増すことで基体の緻密化と強度を増加させること及び拘束層との焼成中の結合力を増すことができ、これにより収縮率とばらつき及び反りを小さくした多層セラミック基板を提供できることを見出したものである。
即ち、本発明の多層セラミック基板の製造方法は、ガラス粉末とセラミック粉末を混合し、これに少なくとも有機バインダと溶剤を加えてスラリーとなし、このスラリーを用いて基体用グリーンシートを作製する工程と、前記基体用グリーンシートに適宜内部電極、ビア電極、外部電極を形成し、これを積層して未焼成多層セラミック基板を作製する工程と、前記ガラスセラミックの焼結温度では焼結しない無機材料と、これに少なくとも有機バインダと溶剤とを加えた無機組成物の拘束材料を作製する工程と、前記未焼成多層セラミック基板の上面および/または下面に前記拘束材料からなる拘束層を形成する工程と、それを圧着する工程と、前記未焼成多層セラミック基板から焼成過程中での拘束層への浸透が、多層セラミック基板中のガラス成分の修飾酸化物元素の1種以上であり、その元素の拘束層への浸透長さが50μm超となるように、前記未焼成多層セラミック基板を焼結する工程と、前記拘束層を多層セラミック基板の表面から除去する工程と、を有することを特徴とするものである。
ガラスセラミックスの焼結はガラス成分が加熱により軟化流動し、ガラス粉末同士が接合することで緻密化が行われる。本発明ではガラスセラミックスを緻密化焼成し、拘束層へのガラス成分の修飾酸化物元素の浸透を50μm超となるようにすることで、基板表面の焼結収縮が十分に抑制され、収縮ばらつきや反りが小さい高強度な多層セラミック基板が製造されるものである。上記ガラス成分の修飾酸化物元素としてはPb、Li、Na、K、Ca、Mg、Biのうち少なくとも1種以上である。これらはガラス成分のうちガラス構造において比較的弱い結合となっているため、拘束層へ浸透しやすいと言える。それにより、焼成後の多層セラミック基板の表面はそれらの成分が少なくなる。それらの修飾酸化物はSi―O―SiやB―O―B等のガラスの網目構造を切断するため、熱膨張率を大きくする作用を有している。そのために焼成後の多層セラミック基板の表面はそれらの成分が少なくなるので、熱膨張係数が内部より小さくなり、圧縮応力がかかる。その結果、基板が緻密化による高強度化とともに表面圧縮応力効果でさらに高強度化されることを見出したものである。尚、多層セラミック基板の焼結後、拘束層を除去することが行われる。このときの拘束層除去は超音波洗浄法、サンドブラスト法、研磨法等があり、それらの組み合わせも行われる。ガラス成分の浸透が50μm超と多いため、除去は拘束層に強めの衝撃を与えて行われるが、上記したように多層セラミック基板の強度が向上しているので、拘束層除去によるダメージによる問題はない。
本発明で用いるガラス粉末は軟化点が650℃から830℃のものが選ばれる。それにより、ガラス粉末とセラミックス粉末を混合したガラスセラミック粉末の焼成温度800℃〜1000℃が可能になる。上記したようにガラスセラミックスの焼結はガラスの粘性流動であり、それにセラミックス粉末が加わったガラスセラミックスの粘性流動はセラミックスの添加量が多いほど、セラミックスの粒径が小さいほど抑止され、ガラスセラミックス全体の見かけ粘度は増大する。従って、一般にはガラスの軟化点が低い場合には多くのセラミックス粉末を添加することができる。ガラス粉末とセラミックス粉末の体積比で35:65から80:20の範囲が適当である。ガラス粉末量がそれより少ない場合はガラスセラミックスの上記温度での焼結がし難くなり、ガラス粉末がそれより多い場合には、セラミックスの添加量が少なくなり、セラミックス添加の効果、例えば抗折強度改善、熱膨張係数調整、誘電体特性改善等の効果が十分発揮できない。
本発明で用いるガラス粉末の組成としては、SiO2−B23−R2O(R:Li、Na、Kから選ばれた少なくとも一種)系で、ガラスを構成する主成分酸化物が質量%でSiO2:50〜80%、B23:5〜30%、R2O:1〜15%であり、副成分としてAl23、CaO、MgO、SrO、BaO、ZnO、 Bi23を0〜5%含むものが好ましい。この系のガラスは主成分が3成分であるので、比較的、組成と軟化点の対応がしやすい。B23が多い組成では低誘電率、低誘電損失、低熱膨張が得られる一方、耐水性が劣る傾向がある。B23を減じアルカリ酸化物のR2Oを増加することにより耐水性が改善されるが誘電損失が大きくなる欠点が生じるとともに、より多くの添加は化学的耐久性を劣化させる。従って、SiO2が50%より少ない場合は耐水性や誘電特性が劣る問題が生じ、80%より多い場合、軟化点が高くなり、所望の範囲が得られない。B23が5%より少ない場合、誘電特性の劣化が生じ、30%より多い場合、耐水性の劣化がある。R2Oが1%より少ない場合、耐水性の改善効果が小さく、15%より多い場合、誘電特性の劣化が生じる。なお上記副成分は誘電特性、化学的耐久性の改善効果がある。5%を超える添加量は軟化点特性への影響が大きく、所望の特性を制御しがたくなる。
また、ガラス粉末の組成として、PbO−SiO2−B23−R2O(R:Li、Na、Kから選ばれた少なくとも一種)系で、ガラスを構成する主成分酸化物が質量%でPbO:5〜20%、SiO2:50〜80%、B23:0〜20%、R2O:1〜10%であり、副成分としてAl23、CaO、MgO、SrO、BaO、ZnO、Bi23を0〜5%含むものが好ましい。この系のガラスはPbOを含んでいるので、低軟化点で化学的耐久性の高いガラスが得られる特徴がある。SiO2が50%より少ない場合は誘電特性が劣る問題が生じ、80%より多い場合、軟化点が高くなる。PbOが5%より少ない場合、低軟化点と高い化学的耐久性の両立が困難となり、PbOが20%より多い場合、誘電特性の劣化が生じる。B23は必須成分では20%の含有は誘電特性の向上、特に低誘電損失が得られる。20%より多い場合には耐水性の劣化が生じる。R2Oが1%より少ない場合、B23の耐水性改善効果が小さく、10%より多い場合、誘電特性の劣化が生じる。なお上記副成分は誘電特性、化学的耐久性の改善効果がある。5%を超える添加量は軟化点特性への影響が大きく、所望の特性を制御しがたくなる。
さらに、ガラス粉末の組成として、B23−R2O(R:Li、Na、Kから選ばれた少なくとも一種)−R’23(R’=Bi、La、Ce、Dy、Sm、Ybから選ばれた少なくとも一種)−XO(X:Ca、Sr、Mg、Ba、Znから選ばれた少なくとも一種)系で、ガラスを構成する主成分酸化物が質量%でB23:40〜60%、R2O:1〜10%、R’23:5〜20%、XO:10〜30%含むものが好ましい。この系のガラスはガラス構造上の網目を作る酸化物がB23だけであるため、誘電損失が特に小さい特徴がある。低軟化点で化学的耐久性の高いガラスが得られる特徴がある。B23が40%より少ない場合にはガラスが形成されがたく、60%より多い場合には耐水性の劣化が生じる。R2Oが1%より少ない場合、耐水性の改善効果が小さく、10%より多い場合、誘電特性の劣化が生じる。R’23が5%より少ない場合、B23の耐水性改善効果が小さく、20%より多い場合、軟化点特性への影響が大きく、所望の特性を制御しがたくなる。XOが10%より少ない場合、B23の耐水性改善効果が小さく、30%より多い場合、軟化点特性への影響が大きく、所望の特性を制御しがたくなる。
本発明によれば、焼成の全過程において特定の浸透物により基板平面全体にわたる拘束力を維持することになり、その結果、X-Y平面方向の収縮を抑え、そのばらつきも小さく、且つ反りや歪の少ない高強度な多層セラミック基板の製造方法及びその多層セラミック基板を提供することができる。
以下、本発明の多層セラミック基板の製造方法を一実施例を交えて説明する。
[未焼成セラミック基板]
基体用グリーンシートは、ガラス粉末とセラミック材料を混合したガラスセラミックスに有機バインダ、可塑剤、溶剤を加えて作製される。ガラス成分としてはSiO2−B23−R2O(R=Li、Na、Kから選ばれた少なくとも一種)系、PbO−SiO2−B23−R2O(R=Li、Na、Kから選ばれた少なくとも一種)系、さらにはSiO2を含まないB23−R2O(R=Li、Na、Kから選ばれた少なくとも一種)−R’23(R=Bi、La、Ce、Dy、Sm、Ybから選ばれた少なくとも一種)−XO(X:Ca、Sr、Mg、Ba、Znから選ばれた少なくとも一種)系の組成物が用いられ得る。
セラミック粉末としては、例えばAl2 3 、SiO2 、ZrO2 、TiO2 単体、あるいはそれらの酸化物とアルカリ土類金属酸化物との複合酸化物(例えばスピネル、ムライト、コージェライト、BaTiO、MgTiO、CaTiO)等が挙げられる。これらのセラミック粉末種はこれらガラス粉末とセラミック粉末の混合割合は体積比で35:65から80:20の範囲が適当である。
以上のガラス粉末とセラミック粉末の混合物粉末とエタノール、ブタノール、有機バインダとしてポリビニルブチラール樹脂、可塑剤としてブチルフタリルグリコール酸ブチル(略称:BPBG)をポリエチレン製のボールミルに投入して20時間湿式混合を行い混合スラリーを作製した。次いで、このスラリーをドクターブレード法によって有機フィルム(ポリエチレンテレフタレートPET)上でシート状に成形し、乾燥させて、0.15mm厚みのセラミックグリーンシートを得た。セラミックグリーンシートは有機フィルムごと180mm角に切断した。
有機バインダとしては、上記の例の他、アクリル系(アクリル酸、メタクリル酸またはそれらのエステルの単独重合体または共重合体、具体的にはアクリル酸エステル共重合体、メタクリル酸エステル共重合体、アクリル酸エステル−メタクリル酸エステル共重合体等)、ポリビニルブチラール系、ポリビニルアルコール系、アクリル−スチレン系、ポリプロピレンカーボネート系、セルロース系等の単独重合体または共重合体が用いられる。
このガラスセラミックグリーンシートにビアホール3を設け、AgあるいはCuを主体とする導体ペーストを用いてビアホールを充填し、さらにAgあるいはCuを主体とする導体ペーストで内部電極パターン2を印刷形成し、乾燥させて回路を構成する電極パターンを形成する。また上面、下面に位置するグリーンシートには外部電極の電極パターン4を形成する。但し、外部電極パターンは焼成後の多層セラミック基体に形成することでも良い。これらのグリーンシートそれぞれを1枚ずつ仮圧着しながら複数枚、例えば10〜20枚重ねた。仮圧着条件は、温度が60℃、圧力は3MPaで行い、さらにこの後、熱圧着して未焼成多層セラミック基板10を得た。このときの熱圧着条件は、温度が85℃、圧力は11MPaで行った。その後、製品の個片のサイズである10×15mm角に分割溝5を入れた。分割溝入れはグリーン体にナイフ刃を押し当て、深さを0.1mmとした。
[拘束層の形成]
拘束層6は、上述したセラミック材料の焼結温度では焼結しない無機材料からなるものである。この無機材料としては、例えばアルミナ粉末またはジルコニア粉末等を用いることができる。この無機材料粉末の平均粒径は、基体用グリーンシートに用いたセラミック粉末の0.5〜2倍程度の粒径が好ましく0.3〜4μmであることが望ましい。この理由は、粒径選択により脱バインダ性と拘束力を制御することがある程度可能だからである。即ち、無機材料(アルミナ等)の平均粒径が0.3μm未満であると、シート作製に必要なバインダ量が多くなり、脱バインダ性が抑制され、また無機材料粉末の充填率が小さくなって平面と分割溝と共に拘束力を発揮できず、4μmを超えると拘束力が弱くなる。
上記セラミック粉末とエタノール、ブタノール、有機バインダとしてポリビニルブチラール樹脂、可塑剤としてブチルフタリルグリコール酸ブチル(略称:BPBG)を酸化ジルコニウム製のメディアボールとともにポリエチレン製のボールミルで混合してスラリーを作製した。尚、有機バインダとしては、例えばポリメタクリル樹脂等を、可塑剤としては、例えばジ−n−ブチルフタレートを、溶剤としては、例えばトルエン、イソプロピルアルコールのようなアルコール類を用いることもできる。次いで、このスラリーをドクターブレード法によって有機フィルム(ポリエチレンテレフタレートPET)上でシート状に成形し、乾燥させて、セラミックグリーンシートを得た。グリーンシートはドクターブレードのギャップを変える事により厚さ0.04mm、0.10mm、0.20mmの3種類作製した。セラミックグリーンシートは有機フィルムごと180mm角に切断した。
次に、拘束層は未焼成多層セラミック基板の上面または下面あるいは上下面に1層または複数枚を積層して設ける。その厚さは片面だけで未焼成多層セラミック基板の厚さに対して10%以上であるのが好ましく、これよりも薄いと拘束性が低下する恐れがある。また、厚すぎても拘束効果に変化はないので、その上限は未焼成多層セラミック基板の厚さに対して30%以下でよい。積層にあたっては温度:85℃、圧力:約11MPaで熱圧着を行った。
[未焼成多層セラミック基板の焼結]
焼成はバッチ炉において大気中で有機成分の除去と焼成を行う。有機成分の除去は100〜700℃の温度範囲で積層体を加熱することによって行い、有機成分を分解・揮散させる。また、焼成温度はガラスセラミック組成により異なるが、通常は約800〜1000℃の範囲内である。ここでは500℃で4時間保持して脱バインダを行った後、ガラスセラミック材料に応じ、800〜1000℃の範囲内で0.5〜3時間保持し焼結を行った。昇温速度は3℃/分で、冷却は炉内自然冷却とした。焼成温度が800℃未満であると緻密化が困難になる問題があり、1000℃を超えるとAg系電極材の形成が困難となり、また好ましい誘電特性を得ることが出来ない。焼成は通常、大気中で行うが、導体材料にCuを使用する場合には100〜700℃の水蒸気を含む窒素雰囲気中で有機成分の除去を行い、ついで窒素雰囲気中で焼成を行う。
また、焼成時には、反りを防止するために、積層体上面に重しを載せる等して荷重をかけてもよい。荷重は0.02〜0.5MPa程度が適当である。重しとしては、分解した有機成分の揮散を妨げないように、例えば多孔質のセラミックスや金属等を使用するのが好ましい。積層体の上面に多孔質の重しを置き、その上に非多孔質の重しを置いてもよい。
ガラスセラミックスグリーンシートでは、ガラスの高温での軟化・流動によりガラス粒子同士が焼結し、緻密化する。ガラス材料により、粘度特性が異なる。ガラス粘度がおよそ1010ポイズ以下からガラス粒の焼結が始まる。ガラスセラミックスの焼結ではガラス粒子間に介在するセラミック粒子がガラス流動の抵抗になる。従って、焼結を促進するためには、ガラスの粘度をより低粘度にすることが好ましい。焼結に適したガラスの粘度は軟化点の粘度107.6ポイズ以下となるため、焼成温度はガラスの軟化点より高温に設定される。ガラス粘度が高い状態の焼成温度を設定した場合、緻密化にはその温度での保持に長時間要し、ガラス粘度が低い状態の焼成温度を設定した場合、緻密化にはその温度での保持が短時間ですむことになる。ガラスセラミックスの焼結は上記したように焼成によるガラスの軟化・流動特性を利用している。ガラスセラミックスのより緻密化焼結のためには、多少焼成温度を高くしたり、保持時間を長くする試みがなされる。本発明はこの試みを特徴としている。これにより、ガラスセラミック基板を拘束する層へのガラス成分の浸透が促進され、その浸透長さは50μmを超える。
ガラスの上記拘束層への浸透は基本的にガラスの軟化・流動特性によるものであるが、焼成後の拘束層断面を電子線プローブマイクロアナライザ(EPMA)で浸透しているガラス成分を分析した結果、とりわけガラス構造における修飾酸化物とされているPb、Li、Na、K、Ca、Mg、Bi等が顕著に検出された。ガラス成分のうち上記修飾酸化物がガラス構造において比較的弱い結合となっているため、拘束層へ浸透しやすいことが理由の1つと考えられる。
[拘束層の除去]
焼結後、拘束層を除去する。除去方法としては、ガラスセラミック基板の表面に結合したアルミナ粒子を除去できる方法であれば特に制限はなく、例えば超音波洗浄、研磨、ウォータージェット、ケミカルブラスト、サンドブラスト、ウェットブラスト、磁気洗浄等が挙げられる。例えば、超音波洗浄は、焼成後の基板を超音波洗浄槽の水の中に入れて超音波を駆動することにより行う。本発明における拘束層は浸透量が多い分、拘束力が高いので、超音波洗浄だけでは取り除かれがたく、サンドブラストを併用して取り除くことが好ましい。サンド材料は通常のガラス、ジルコン、アルミナ粒子等が使用できる。サンドブラストでは投射圧が高いほど、またガラス<ジルコン<アルミナの順で衝撃力大となり、除去能力大となる。
表層の電極は未焼成多層セラミック基板上に印刷されて、多層セラミック基板と同時焼成するか、多層セラミック基板の焼成後の拘束層を除去した後、多層セラミック基板上に印刷し、700℃から850℃の温度に10分程度保持する焼成で形成することができる。前者の場合、表層の電極Agパッドの上にNiめっき、Auめっき等のメタライズが高品質に成膜できるようなセラミック基板表面とする必要がある。メタライズは公知の無電解めっきが適用できる。
[実施例1]
出発原料として、表1のガラス粉末とセラミックス粉末を秤量し、これらの粉末をポリエチレン製のボールミルに投入し、更に酸化ジルコニウム製のメディアボールと純水を投入して20時間湿式混合を行う。混合スラリーを加熱乾燥し水分を蒸発させた後ライカイ機で解砕し、混合粉を作製した。次に、上記した多層セラミック基板の製造方法に沿って試験基板の製造を行った。ここで未焼成多層セラミック基板の積層数を10とし、拘束層用のアルミナ粒子は平均粒径0.4〜0.5μmを用い、0.2mm厚のアルミナシートを未焼成多層基板の両面に圧着し、拘束層を形成した。その後、表1に示す焼成条件により焼成した。焼成後の多層セラミック基板で拘束層が付着したままの基板についてEPMA分析を行った。その結果から求めたガラスの修飾酸化物元素の拘束層への浸透長さを表1に示す。そして、焼成後の拘束層は超音波洗浄とサンドブラスト法の併用により除去した。サンドにはφ40μmジルコンを用い、表1に示す条件でブラスト処理を行った。その後、基板の表面を光学顕微鏡で観察し、主にクラックの有無を調べた。次に、表面のAg電極上に平均膜厚5μmのNiめっき膜と平均膜厚0.4μmのAuめっき膜を無電解法で形成した。めっき付き性は光学顕微鏡で電極上のめっき欠陥や電極上以外での好ましくないめっき膜付着を評価し、表1に記した。尚、表1の試料Noに*を付したのは比較例であることを示す。
表1において、焼成温度を高くすること、その焼成温度における保持時間を長くすることによりガラスの修飾酸化物元素であるK、Pb、Na、Ca元素の拘束層への浸透が50μmを超えるようになる。それにより、それらの浸透が50μm以下の場合に比べて、X-Y方向の収縮ばらつきが小さく、15mmの個片当たりの反りも小さくなり、改善が見られる。特に本実施例では分割溝が形成されており、浸透が50μm以下の場合は拘束力が不足して収縮ばらつきを小さくすることができがたいのに対し、それらの元素の拘束層への浸透が50μm超の場合は、拘束効果が向上し、収縮ばらつきを小さくできる結果が得られた。
拘束層の除去については拘束層と多層セラミック基板の密着性が増大しているため、より大きな除去力が必要となっている。すなわち短時間で効率的な拘束層除去を行うためには高いサンド投射圧力が必要である。本発明の拘束層への浸透が50μmを超える場合にはサンドブラスト後の基板ダメージがなく、めっき付き性も良好である。基板にクラックが存在したり、金属成分が電極パターン以外の箇所に付着していると、そのような好ましからざる箇所に無電解法によるNi/Auの付着が起こる場合がある。本発明の特徴の1つには強力なサンドブラストにもかかわらす、セラミック基板表面にクラックが発生しないことがある。そのことにより、良好なめっき付き性が得られる。その理由として、本発明では、ガラスの修飾酸化物元素であるK,Na,Li,Pb,Ca,Mg,Bi元素の拘束層への浸透が50μmを超えるようにしているので、多層セラミック基板表面ではそれらガラスの熱膨張係数を大きくする修飾酸化物が少なくなり、基板表面近傍の熱膨張係数が基板内部に比べて小さくなる。結果、焼成後の多層セラミック基板には表面に圧縮応力が働き、それによって高強度化していると考えられる。
尚、上記した拘束用セラミック粒子としてアルミナの代わりにマグネシア、ジルコニア、チタニア、ムライトの内少なくとも1種以上の材料を用いても同様の結果が得られた。
Figure 2005347674
本発明は多層セラミック基板表面の焼結収縮率がゼロに近く、そのパターンばらつきが小さいので、その上に形成する導体パターンあるいははんだパターン、導電性接着剤の形成パターンと高精度に整合する多層セラミック基板の製造方法であり、高密度なセラミック基板が必要な携帯電話、自動車電子制御回路基板、半導体パッケージ、光―電気回路基板に利用することができる。
本発明の大型基板による未焼成多層セラミック基板(拘束層形成前)を示す断面構造図である。 図1の上面斜視図である。 本発明の大型基板による未焼成多層セラミック基板(拘束層形成後)を示す断面構造である。 多層セラミック基板に半導体素子等のチップ部品を搭載したモジュール基板を示す断面構造図である。 本発明の多層セラミック基板の製造プロセスのフロー図である。
符号の説明
1(1A〜4A,1B〜4B,1C〜4C):多層セラミック基板
2:内部電極
3:ビア電極
4:外部電極
5:分割溝
6:拘束層
7(7a、7b、7c):搭載部品
8:基体用グリーンシート
10:未焼成多層セラミック基板

Claims (6)

  1. ガラス粉末とセラミック粉末を混合し、これに少なくとも有機バインダと溶剤を加えてスラリーとなし、このスラリーを用いて基体用グリーンシートを作製する工程と、
    前記基体用グリーンシートに適宜内部電極、ビア電極、外部電極を形成し、これを積層して未焼成多層セラミック基板を作製する工程と、
    前記ガラスセラミックの焼結温度では焼結しない無機材料と、これに少なくとも有機バインダと溶剤とを加えた無機組成物の拘束材料を作製する工程と、
    前記未焼成多層セラミック基板の上面および/または下面に前記拘束材料からなる拘束層を形成する工程と、それを圧着する工程と、
    前記未焼成多層セラミック基板から焼成過程中での拘束層への浸透が、多層セラミック基板中のガラス成分の修飾酸化物元素の1種以上であり、その元素の拘束層への浸透長さが50μm超となるように、前記未焼成多層セラミック基板を焼結する工程と、
    前記拘束層を多層セラミック基板の表面から除去する工程と、
    を有することを特徴とする多層セラミック基板の製造方法。
  2. 前記多層セラミック基板中のガラス成分の修飾酸化物元素がPb、Li、Na、K、Ca、Mg、Biであることを特徴とする請求項1記載の多層セラミック基板の製造方法。
  3. 前記ガラス粉末の組成がSiO2−B23−R2O(R:Li、Na、Kから選ばれた少なくとも一種)系で、ガラスを構成する主成分酸化物が質量%でSiO2:50〜80%、B23:5〜30%、R2O:1〜15%であり、副成分としてAl23、CaO、MgO、SrO、BaO、ZnO、Bi23を0〜5%含むことを特徴とする請求項1又は2に記載の多層セラミック基板の製造方法。
  4. 前記ガラス粉末の組成がPbO−SiO2−B23−R2O(R:Li、Na、Kから選ばれた少なくとも一種)系で、ガラスを構成する主成分酸化物が質量%でPbO:5〜20%、SiO2:50〜80%、B23:0〜20%、R2O:1〜10%であり、副成分としてAl23、CaO、MgO、SrO、BaO、ZnO、Bi23を0〜5%含むことを特徴とする請求項1又は2に記載の多層セラミック基板の製造方法。
  5. 前記ガラス粉末の組成がB23−R2O(R:Li、Na、Kから選ばれた少なくとも一種)−R’23(R’=Bi、La、Ce、Dy、Sm、Ybから選ばれた少なくとも一種)−XO(X:Ca、Sr、Mg、Ba、Znから選ばれた少なくとも一種)系で、ガラスを構成する主成分酸化物が質量%でB23:40〜60%、R2O:1〜10%、R’23:5〜20%、XO:10〜30%含むことを特徴とする請求項1又は2に記載の多層セラミック基板の製造方法。
  6. 請求項1〜5の何れかに記載の製造方法によって得られた基板平面内の収縮率が0.8%未満、そのばらつき3σが0.07%未満、反りが15mmあたり24μm未満であることを特徴とする多層セラミック基板。
JP2004168219A 2004-06-07 2004-06-07 多層セラミック基板の製造方法及び多層セラミック基板 Active JP4496529B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004168219A JP4496529B2 (ja) 2004-06-07 2004-06-07 多層セラミック基板の製造方法及び多層セラミック基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004168219A JP4496529B2 (ja) 2004-06-07 2004-06-07 多層セラミック基板の製造方法及び多層セラミック基板

Publications (3)

Publication Number Publication Date
JP2005347674A true JP2005347674A (ja) 2005-12-15
JP2005347674A5 JP2005347674A5 (ja) 2007-07-05
JP4496529B2 JP4496529B2 (ja) 2010-07-07

Family

ID=35499730

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004168219A Active JP4496529B2 (ja) 2004-06-07 2004-06-07 多層セラミック基板の製造方法及び多層セラミック基板

Country Status (1)

Country Link
JP (1) JP4496529B2 (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009075206A1 (ja) * 2007-12-11 2009-06-18 Murata Manufacturing Co., Ltd. セラミック成形体の製造方法
WO2009087838A1 (ja) * 2008-01-11 2009-07-16 Murata Manufacturing Co., Ltd. セラミック成形体の製造方法
JP2009252929A (ja) * 2008-04-04 2009-10-29 Panasonic Corp セラミック多層デバイスとその製造方法
JP2009278013A (ja) * 2008-05-16 2009-11-26 Ngk Spark Plug Co Ltd セラミック基板の製造方法
JP2011210828A (ja) * 2010-03-29 2011-10-20 Tdk Corp 薄膜回路形成用基板、薄膜回路部品及びその製造方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01252548A (ja) * 1987-12-28 1989-10-09 Asahi Glass Co Ltd ガラスセラミックス組成物
JPH04243978A (ja) * 1990-10-04 1992-09-01 E I Du Pont De Nemours & Co セラミック体の焼成の間の収縮を減少させる方法
JP2617643B2 (ja) * 1990-01-18 1997-06-04 イー・アイ・デュポン・ドゥ・ヌムール・アンド・カンパニー グリーンセラミック体の焼成中の収縮を減少させる方法
JP2002084065A (ja) * 2000-09-07 2002-03-22 Murata Mfg Co Ltd 多層セラミック基板およびその製造方法ならびに電子装置
JP2003332741A (ja) * 2002-05-14 2003-11-21 Murata Mfg Co Ltd セラミック多層基板の製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01252548A (ja) * 1987-12-28 1989-10-09 Asahi Glass Co Ltd ガラスセラミックス組成物
JP2617643B2 (ja) * 1990-01-18 1997-06-04 イー・アイ・デュポン・ドゥ・ヌムール・アンド・カンパニー グリーンセラミック体の焼成中の収縮を減少させる方法
JPH04243978A (ja) * 1990-10-04 1992-09-01 E I Du Pont De Nemours & Co セラミック体の焼成の間の収縮を減少させる方法
JP2002084065A (ja) * 2000-09-07 2002-03-22 Murata Mfg Co Ltd 多層セラミック基板およびその製造方法ならびに電子装置
JP2003332741A (ja) * 2002-05-14 2003-11-21 Murata Mfg Co Ltd セラミック多層基板の製造方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009075206A1 (ja) * 2007-12-11 2009-06-18 Murata Manufacturing Co., Ltd. セラミック成形体の製造方法
WO2009087838A1 (ja) * 2008-01-11 2009-07-16 Murata Manufacturing Co., Ltd. セラミック成形体の製造方法
JP2009252929A (ja) * 2008-04-04 2009-10-29 Panasonic Corp セラミック多層デバイスとその製造方法
JP2009278013A (ja) * 2008-05-16 2009-11-26 Ngk Spark Plug Co Ltd セラミック基板の製造方法
JP2011210828A (ja) * 2010-03-29 2011-10-20 Tdk Corp 薄膜回路形成用基板、薄膜回路部品及びその製造方法

Also Published As

Publication number Publication date
JP4496529B2 (ja) 2010-07-07

Similar Documents

Publication Publication Date Title
JP5263226B2 (ja) 多層セラミック基板およびその製造方法
JP4557417B2 (ja) 低温焼成セラミック配線基板の製造方法
JPWO2005039263A1 (ja) 多層セラミック基板及びその製造方法並びにこれを用いた電子機器
JP6728859B2 (ja) セラミック基板およびその製造方法
CN111096090B (zh) 陶瓷基板的制造方法、陶瓷基板以及模块
JPH1095686A (ja) 銅メタライズ組成物及びそれを用いたガラスセラミック配線基板
JP4496529B2 (ja) 多層セラミック基板の製造方法及び多層セラミック基板
US8231961B2 (en) Low temperature co-fired ceramic material, low temperature co-fired ceramic body, and multilayer ceramic substrate
JP4029408B2 (ja) 難焼結性拘束用グリーンシート及び多層セラミック基板の製造方法
JP4110536B2 (ja) 多層セラミック集合基板および多層セラミック集合基板の製造方法
JP4688460B2 (ja) コンデンサ内蔵ガラスセラミック多層配線基板
JP2005285968A (ja) コンデンサ内蔵ガラスセラミック多層配線基板
JP4645962B2 (ja) 多層セラミック基板
JP5110419B2 (ja) Ag粉末、導体ペースト及び多層セラミック基板とその製造方法
JP2009231542A (ja) ガラスセラミック多層配線基板およびその製造方法
JP4530864B2 (ja) コンデンサ内蔵配線基板
JP6597268B2 (ja) セラミック焼成体の製造方法
JP3872325B2 (ja) ガラスセラミック基板の製造方法
JP2004128136A (ja) 積層電子部品
JP5533120B2 (ja) 多層セラミック基板の製造方法
JP2006089352A (ja) 誘電体ペーストおよびコンデンサ内蔵ガラスセラミック多層配線基板
JP3990535B2 (ja) ガラスセラミック基板の製造方法
JP2005123460A (ja) 多層セラミック基板の製造方法
JP2005277162A (ja) 電子部品の製造方法
JP2006303437A (ja) 多層セラミック基板およびその製造方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070517

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070517

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20091007

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091009

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091208

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100319

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100401

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130423

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4496529

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140423

Year of fee payment: 4

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350