JP5533120B2 - 多層セラミック基板の製造方法 - Google Patents
多層セラミック基板の製造方法 Download PDFInfo
- Publication number
- JP5533120B2 JP5533120B2 JP2010069889A JP2010069889A JP5533120B2 JP 5533120 B2 JP5533120 B2 JP 5533120B2 JP 2010069889 A JP2010069889 A JP 2010069889A JP 2010069889 A JP2010069889 A JP 2010069889A JP 5533120 B2 JP5533120 B2 JP 5533120B2
- Authority
- JP
- Japan
- Prior art keywords
- ceramic
- layer
- ceramic green
- green layer
- firing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Description
しかしながら、多層セラミック基板を製造するにあたっては、焼成後にセラミック基板となるセラミック積層体を焼成する工程において、平面方向の焼成収縮や該収縮のばらつきなどが生じやすいという問題点があり、低温焼成が可能なガラスセラミックを用いた多層セラミック基板の場合、よりその傾向が強い。
そして、この方法によれば、平面方向の焼成収縮を抑制して、平面寸法精度の高いセラミック基板を得ることが可能になる。
例えば、図4に模式的に示すように、焼成後に多層セラミック基板70となるセラミック積層体51の最外層のセラミックグリーン層61に含まれるガラスの一部が、収縮抑制層52aに流動して吸い取られ、焼成後のセラミック層61aには、表面電極62の近傍にポアが多く発生する。そのため、最外層のセラミック層61の厚みが薄い場合、ポアにメッキ液が浸入したり、電極のマイグレーションを引き起こしたりして、セラミック積層体51の内部に配設された内部電極63と表面電極62との間でショートが発生する。
前記セラミック積層体を焼成する工程においては、前記セラミック積層体の、前記表面電極パターンが形成された前記一方主面と、前記収縮抑制層との間に、前記セラミック積層体を構成する前記第1のセラミックグリーン層よりも収縮開始温度が低い第2のセラミックグリーン層を配置した状態で焼成を行い、
前記焼成の終了後に、前記第2のセラミックグリーン層が焼成されてなる第2のセラミック層と、前記収縮抑制層とを除去すること
を特徴としている。
ただし、本発明においては、第2のセラミックグリーン層の収縮開始温度が、第1のセラミックグリーン層のそれよりも20℃以上低いという要件を満たさなくても、第1のセラミックグリーン層よりも第2のセラミックグリーン層の方が収縮開始温度が早いという条件を満たしていれば、昇温速度を遅くするなど、焼成条件を調整することにより必要な絶縁性を確保することができる。
まず、以下の方法で、セラミック多層基板を構成する、ガラス成分を含む低温焼結セラミック材料を用いた第1のセラミックグリーン層(基板用シート)を作製した。
(a)収縮開始温度:720℃
(b)収縮終了温度:912℃
なお、上記の収縮開始温度および収縮終了温度の値は、後述の[12]特性の評価の(1)において説明した、第2のセラミックグリーン層の収縮開始温度および収縮終了温度の測定方法と同じ方法で測定した値である。
焼成後に多層セラミック基板となるセラミック積層体と、収縮抑制層との間に介在させるための第2のセラミックグリーン層を以下の方法で作製した。
具体的には、例えば、アルカリ金属をガラスに含有させることにより、ガラスの収縮開始温度を低くすることができる。また、アルカリ金属の中では、カリウム(K)が収縮開始温度を低くするのに特に有効である。
また、焼成工程で、セラミック積層体の平面方向への収縮を抑制するために用いられる収縮抑制層として、アルミナ(Al2O3)粉末、溶媒、および有機バインダーを含むスラリーをシート状に成形して、厚み200μmの収縮抑制層を作製した。
なお、上記第2のセラミックグリーン層を、この収縮抑制層上に成形して、複合シート(複合層)を作製し、積層工程の合理化を図るようにしてもよい。
上述のようにして作製した第1のセラミックグリーン層(基板用シート)に、銀粉末を導電成分とする導電性ペーストを印刷して、所定の電極パターンを備えたセラミックグリーン層を作製した。
(a)表面電極パターンを形成した第1のセラミックグリーン層、
(b)内部電極パターンを形成した第1のセラミックグリーン層、
(c)電極パターンを形成していない第1のセラミックグリーン層、
(d)第2のセラミックグリーン層、
(e)収縮抑制層
を所定の順序で積層して、図1に示すように、複数の第1のセラミックグリーン層(基板用シート)1を積層してなる、表裏両主面に表面電極パターン11が形成され、内部に容量形成用の内部電極パターン12を備えたセラミック積層体20が、セラミック積層体20の表面電極パターン11が形成された主面を被覆するように配設された、第1のセラミックグリーン層1よりも収縮開始温度が低い第2のセラミックグリーン層2を介して、収縮抑制層3により挟まれた構造を有する複合積層体30を形成した。なお、この複合積層体30の厚みはこの実施例では600μm〜1000μmとした。
それから、上述のようにして作製した複合積層体30を、750℃まで大気雰囲気下で加熱して脱脂を行った後、N2雰囲気下、850〜1000℃で焼成した。
第2のセラミックグリーン層の原料として、上記試料番号1の試料(多層セラミック基板)を製造するにあたって、第1のセラミックグリーン層1に用いたものと同じガラスA(SiO2−CaO−B2O3−Al2O3系ガラス)を用いて、上記試料番号1の多層セラミック基板を製造する場合と同じ方法および条件で、厚み60μm(焼成後30μm)の第2のセラミックグリーン層を作製した。
そして、この第2のセラミックグリーン層を用いたことを除いて、試料番号1の多層セラミック基板の場合と同様の方法および条件で、多層セラミック基板を作製した。
第2のセラミックグリーン層の原料として、上記試料番号1の多層セラミック基板を製造するにあたって、第2のセラミックグリーン層2に用いたものと同じガラスB(SiO2−CaO−B2O3−Al2O3−K2O系ガラス)とアルミナ(Al2O3)粉末を、重量比で9:1(試料番号3)、7:3(試料番号4)、5:5(試料番号5)の割合で混合した材料を用いて、上記試料番号1の多層セラミック基板を製造する場合と同じ方法および条件で、厚み60μm(焼成後30μm)の第2のセラミックグリーン層を作製した。
そして、この第2のセラミックグリーン層を用いたことを除いて、試料番号1の多層セラミック基板の場合と同様の方法および条件で、多層セラミック基板を作製した。
第2のセラミックグリーン層の原料として、上記試料番号1の多層セラミック基板を製造するにあたって、第1のセラミックグリーン層1に用いたものと同じガラスA(SiO2−CaO−B2O3−Al2O3系ガラス)と、第2のセラミックグリーン層2に用いたものと同じガラスB(SiO2−CaO−B2O3−Al2O3−K2O系ガラス)を、重量比で1:9(試料番号6)、3:7(試料番号7)、5:5(試料番号8)の割合で混合した材料を用いて、上記試料番号1の多層セラミック基板を製造する場合と同じ方法および条件で、厚み60μm(焼成後30μm)の第2のセラミックグリーン層を作製した。
そして、この第2のセラミックグリーン層を用いたことを除いて、試料番号1の多層セラミック基板の場合と同様の方法および条件で、多層セラミック基板を作製した。
第2のセラミックグリーン層の原料として、上記試料番号1の多層セラミック基板を製造するにあたって、第1のセラミックグリーン層1に用いたものと同じガラスA(SiO2−CaO−B2O3−Al2O3系ガラス)とアルミナ(Al2O3)粉末を、重量比で9:1(試料番号9)、7:3(試料番号10)の割合で混合した材料を用いて、上記試料番号1の多層セラミック基板を製造する場合と同じ方法および条件で、厚み60μm(焼成後30μm)の第2のセラミックグリーン層を作製した。
そして、この第2のセラミックグリーン層を用いたことを除いて、試料番号1の多層セラミック基板の場合と同様の方法および条件で、多層セラミック基板を作製した。
第2のセラミックグリーン層の原料として、上記試料番号1の多層セラミック基板を製造するにあたって、第1のセラミックグリーン層1に用いたものと同じガラスA(SiO2−CaO−B2O3−Al2O3系ガラス)をD50=1.5μmとなるように微粉砕した微粒ガラスと、アルミナ(Al2O3)粉末とを、重量比で6:4の割合で混合した材料を用いて、上記試料番号1の多層セラミック基板を製造する場合と同じ方法および条件で、厚み60μm(焼成後30μm)の第2のセラミックグリーン層を作製した。
そして、この第2のセラミックグリーン層を用いたことを除いて、試料番号1の多層セラミック基板の場合と同様の方法および条件で、多層セラミック基板を作製した。
比較のため、セラミック積層体の上下の両主面に収縮抑制層が直接に接合された複合積層体、すなわち、上記実施例の場合においては、セラミック積層体20と収縮抑制層3の間に配設されている第2のセラミックグリーン層2(図1参照)を備えていない構成の複合積層体を作製した。
そして、この複合積層体を上記実施例の場合と同じ条件で焼成した後、ブラスト処理を行って、収縮抑制層を除去することにより、上記実施例の方法で作製したものと同じ構造を有する比較用の多層セラミック基板を作製した。
第2のセラミックグリーン層の原料として、上記試料番号1の多層セラミック基板を製造するにあたって、第1のセラミックグリーン層1に用いたものと同じガラスA(SiO2−CaO−B2O3−Al2O3系ガラス)とアルミナ(Al2O3)粉末を、重量比で5:5の割合で混合した材料を用いて、上記試料番号1の多層セラミック基板を製造する場合と同じ方法および条件で、厚み60μm(焼成後30μm)の第2のセラミックグリーン層を作製した。
そして、この第2のセラミックグリーン層を用いたことを除いて、試料番号1の多層セラミック基板の場合と同様の方法および条件で、多層セラミック基板を作製した。
以下に説明する方法により、
(1)第2のセラミックグリーン層の収縮開始温度および収縮終了温度
(2)焼成後の第2のセラミック層の結晶性
(3)作製した多層セラミック基板のコンデンサ構造部の抵抗値
(4)焼成後の第2のセラミック層の除去性
の各特性を調べた。
第2のセラミックグリーン層について、熱機械分析装置を用いてTMA測定を行い、得られた収縮カーブから第2のセラミックグリーン層の収縮開始温度および収縮終了温度を調べた。測定条件は、室温〜1000℃ 昇温速度10℃/minとした。
また、第2のセラミックグリーン層のみを、上記実施例における複合積層体を焼成する場合の焼成条件と同じ条件で焼成した後粉砕した。そして、得られた粉砕粉について、X線回折装置を用いてXRD測定を行い、結晶相の有無を調べた。
本発明の実施例にかかる方法で作製した多層セラミック基板20aと、比較用の多層セラミック基板20bについて、以下の方法でコンデンサ構造部の抵抗値(すなわち、多層セラミック基板20a,20bの表面電極11aと容量形成用の内部電極12により構成されるコンデンサ構造部Cの抵抗値)を測定した。抵抗値を測定するにあたっては、コンデンサ部構造部Cに50Vの電圧を印加し、そのときの抵抗値を測定した。
焼成後の第2のセラミック層の除去性を評価するために、焼成後に、表層電極11aとの導通が確認できるまで第2のセラミック層を除去するのに要した時間(この実施例では、表層電極11aとの導通を確認することができるまでブラスト処理を繰り返して行った場合のブラスト処理の回数)を測定した。
このブラスト処理の回数が少ないほど、焼成後の第2のセラミック層の除去性は優れていることになる。
各特性の測定結果を表1に示す。
そして、第2のセラミック層に結晶相が存在しない試料番号1の試料の場合、焼成後の第2のセラミック層の除去性が極めて良好で、第2のセラミック層が除去されるまで(表層電極との導通が確認できるまで)に要したブラスト処理の回数はわずかに2回であった。
また、結晶化するガラスAのみを用いた試料番号2の試料の場合、焼成後の第2のセラミック層に結晶相が存在すること、第2のセラミック層の除去性があまり良好でないことが確認された。
(a)結晶化しないガラスBとアルミナとを配合した第2のセラミックグリーン層を用いた試料番号3〜5の場合、
(b)結晶化するガラスAと結晶化しないガラスBとを配合した第2のセラミックグリーン層を用いた試料番号6〜8の場合、
(c)結晶化するガラスAとアルミナとを配合した第2のセラミックグリーン層を用いた試料番号9〜11の場合
それぞれ、第2のセラミック層に結晶相の存在が認められた。
アノーサイトの方がワラストナイトよりも硬度が高いため、アノーサイトが多く析出した場合には第2のセラミック層は除去性が低くなる傾向がある。
すなわち、第2のセラミック層の結晶相は、材料組成によって変わるが、結晶化しないガラスBを用いた場合の方が、アルミナやガラスAと併せて用いた場合にも結晶量が少なくなり、第2のセラミック層の除去性が向上する。
2 第2のセラミックグリーン層
3 収縮抑制層
11 表面電極パターン
12 内部電極パターン
20 セラミック積層体
30 複合積層体
1a 第1のセラミック層
11a 表面電極
12a 内部電極
20a 多層セラミック基板
Claims (4)
- 低温焼結セラミック材料を含む第1のセラミックグリーン層を積層してなり、少なくとも一方主面には表面電極パターンが形成されたセラミック積層体の、少なくとも前記表面電極パターンが形成された前記一方主面に、前記低温焼結セラミック材料の焼結温度では焼結しない難焼結性セラミック材料を含む収縮抑制層を配置して焼成する工程を備えた、表面電極と内部電極とを有する多層セラミック基板の製造方法であって、
前記焼成工程においては、
前記セラミック積層体の、前記表面電極パターンが形成された前記一方主面と、前記収縮抑制層との間に、前記セラミック積層体を構成する前記第1のセラミックグリーン層よりも収縮開始温度が低い第2のセラミックグリーン層を配置した状態で焼成を行い、
前記焼成の終了後に、前記第2のセラミックグリーン層が焼成されてなる第2のセラミック層と、前記収縮抑制層とを除去すること
を特徴とする多層セラミック基板の製造方法。 - 前記第2のセラミックグリーン層の収縮開始温度は、前記第1のセラミックグリーン層の収縮開始温度よりも20℃以上低いことを特徴とする請求項1に記載の多層セラミック基板の製造方法。
- 前記第2のセラミックグリーン層に含まれるセラミック材料は、ガラス材料のみであることを特徴とする請求項1または2記載の多層セラミック基板の製造方法。
- 前記ガラス材料は、結晶化しないガラスからなるものであることを特徴とする請求項3記載の多層セラミック基板の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010069889A JP5533120B2 (ja) | 2010-03-25 | 2010-03-25 | 多層セラミック基板の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010069889A JP5533120B2 (ja) | 2010-03-25 | 2010-03-25 | 多層セラミック基板の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2011204847A JP2011204847A (ja) | 2011-10-13 |
JP5533120B2 true JP5533120B2 (ja) | 2014-06-25 |
Family
ID=44881205
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010069889A Expired - Fee Related JP5533120B2 (ja) | 2010-03-25 | 2010-03-25 | 多層セラミック基板の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5533120B2 (ja) |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3909196B2 (ja) * | 2000-06-19 | 2007-04-25 | 京セラ株式会社 | ガラスセラミック基板の製造方法 |
JP4557417B2 (ja) * | 2000-12-26 | 2010-10-06 | 京セラ株式会社 | 低温焼成セラミック配線基板の製造方法 |
JP2002261443A (ja) * | 2001-02-27 | 2002-09-13 | Kyocera Corp | 回路基板の製造方法 |
JP4416346B2 (ja) * | 2001-03-22 | 2010-02-17 | 京セラ株式会社 | 回路基板の製造方法 |
JP2008060332A (ja) * | 2006-08-31 | 2008-03-13 | Sanyo Electric Co Ltd | 積層セラミック基板の製造方法及び積層セラミック基板 |
-
2010
- 2010-03-25 JP JP2010069889A patent/JP5533120B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2011204847A (ja) | 2011-10-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5104761B2 (ja) | セラミック基板およびその製造方法 | |
JP5263226B2 (ja) | 多層セラミック基板およびその製造方法 | |
WO2010092970A1 (ja) | 低温焼結セラミック焼結体および多層セラミック基板 | |
KR20110067509A (ko) | 외부전극용 도전성 페이스트 조성물, 이를 포함하는 적층 세라믹 커패시터 및 그 제조방법 | |
US20110141658A1 (en) | Multilayer ceramic capacitor | |
JP2011040604A (ja) | 積層型セラミック電子部品およびその製造方法 | |
JPWO2020129945A1 (ja) | 積層体及び電子部品 | |
JP5527404B2 (ja) | 積層セラミック電子部品 | |
JP4135443B2 (ja) | 積層型セラミック電子部品の製造方法 | |
JP2014232850A (ja) | 積層型電子部品 | |
CN110024498B (zh) | 多层陶瓷基板以及电子装置 | |
WO2014196348A1 (ja) | セラミック基板用組成物およびセラミック回路部品 | |
JP6493560B2 (ja) | 多層セラミック基板及び電子部品 | |
JP5533120B2 (ja) | 多層セラミック基板の製造方法 | |
JP4844317B2 (ja) | セラミック電子部品およびその製造方法 | |
JP4496529B2 (ja) | 多層セラミック基板の製造方法及び多層セラミック基板 | |
JP5527400B2 (ja) | 積層セラミック電子部品 | |
JP5110420B2 (ja) | Ag粉末、導体ペースト及び多層セラミック基板とその製造方法 | |
JP4699769B2 (ja) | セラミック多層基板の製造方法 | |
JP6455633B2 (ja) | 多層セラミック基板及び電子装置 | |
JP2010278117A (ja) | 配線基板の製造方法 | |
JP4449344B2 (ja) | 酸化物磁器組成物、及びセラミック多層基板 | |
JP4416346B2 (ja) | 回路基板の製造方法 | |
JP5429393B2 (ja) | 積層セラミック電子部品、および積層セラミック電子部品の製造方法 | |
JP2007284297A (ja) | グリーンシート、これを用いた多層基板およびその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20121220 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130925 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20131001 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140401 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5533120 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140414 |
|
LAPS | Cancellation because of no payment of annual fees |